JP2005228790A

JP2005228790A - Resist removal method, resist-removing apparatus, and semiconductor wafer

Info

Publication number: JP2005228790A
Application number: JP2004033373A
Authority: JP
Inventors: Takafumi Nakai; 隆文中井; Seiji Noda; 清治野田; Makoto Miyamoto; 誠宮本; Atsushi Arakane; 淳荒金; Teiji Saito; 禎司斉藤; Tomotsugu Kamiyama; 智嗣上山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-02-10
Filing date: 2004-02-10
Publication date: 2005-08-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resist removal method and a resist remover which has process time, independently of the thickness of a surface hardened layer of resist and removes the resist, without residues. <P>SOLUTION: The method of removing a resist 2, having a surface hardened layer 2a formed on a semiconductor wafer 1, comprises a cracking generation step of generating cracking resist patterns of the resist 2 at a temperature of 180°C or lower as many as one or more cracks 3 located within 1 μm from one end of each resist pattern, and a resist-removing step of removing the resist 2 with the caused cracks 3 at a temperature of 100°C or lower. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体ウエハ上に形成された、表面硬化層を有するレジストを有するレジストを除去する方法および装置、ならびにその装置を用いて上記レジストが除去された半導体ウエハに関する。 The present invention relates to a method and apparatus for removing a resist having a resist having a hardened surface layer formed on a semiconductor wafer, and a semiconductor wafer from which the resist has been removed using the apparatus.

半導体装置の製造プロセスにおけるイオン注入工程において、フォトリソグラフィ用マスクとして用いたレジストには、イオン注入によりレジストの表面層が変質・硬化して表面硬化層が形成される。特に、高濃度のイオンが注入されたレジストにおいては、その表面硬化層の形成が進み、高温に加熱されると変質・硬化していないレジスト内部から発生した気体などが表面硬化層を破裂させるポッピング現象が起こる。通常イオン注入レジストの除去にはアッシング（灰化）処理が行われているが、従来のアッシング処理では上記ポッピング現象が原因となり、レジスト除去後に残渣が生じる問題がある。また、レジストのポッピング現象を抑えるため、低温下で行うアッシング処理では、処理時間が表層の硬化層膜厚に依存するため、十分なスループットを得られないという問題がある。 In the ion implantation process in the manufacturing process of the semiconductor device, the resist used as a mask for photolithography has a surface hardened layer formed by altering and hardening the resist surface layer by ion implantation. In particular, in the resist in which high concentration ions are implanted, the formation of the hardened surface layer proceeds, and when it is heated to a high temperature, the popping that bursts the hardened surface layer by the gas generated from the resist that has not deteriorated or hardened. A phenomenon occurs. Usually, an ashing process is performed to remove the ion-implanted resist. However, the conventional ashing process has a problem that a residue is generated after the resist is removed due to the popping phenomenon. In addition, in order to suppress the popping phenomenon of the resist, the ashing process performed at a low temperature has a problem that a sufficient throughput cannot be obtained because the processing time depends on the thickness of the cured layer of the surface layer.

上記問題点を解決するため、ウエハを設置するステージ温度がそれぞれ異なる２つの処理室を設け、レジスト除去を２段階で行うことを特徴とするレジスト除去方法が提案されている（たとえば、特許文献１参照）。このレジスト除去方法は、レジストのポッピング現象が起こらない１００℃以下の低温処理チャンバー内で、ウエハにオゾンガスを吹きつけ、レジストの表面硬化層を除去し、その後、ウエハを３００℃程度の高温処理チャンバー内に移動し、同様にオゾンガスを吹きつけ完全にレジストを除去することを特徴とする。本方法は、プラズマを用いないため、基板に物理的ダメージを与えない点で優れている。しかしながら、１段階目の処理において、低温のオゾンフローではレジスト除去速度は遅く、表面硬化層が厚くなるほど処理時間が長くなり、スループットが低下するという課題がある。 In order to solve the above problems, there has been proposed a resist removal method characterized in that two processing chambers having different stage temperatures for installing a wafer are provided and resist removal is performed in two stages (for example, Patent Document 1). reference). In this resist removing method, ozone gas is blown onto the wafer in a low temperature processing chamber of 100 ° C. or lower where the resist popping phenomenon does not occur to remove the hardened surface layer of the resist, and then the wafer is heated to a high temperature processing chamber of about 300 ° C. And the resist is completely removed by blowing ozone gas in the same manner. Since this method does not use plasma, it is excellent in that it does not physically damage the substrate. However, in the first-stage treatment, there is a problem that the resist removal rate is slow in the low-temperature ozone flow, and the treatment time becomes longer and the throughput decreases as the surface hardened layer becomes thicker.

また、他のレジスト除去方法および除去装置として、レジストに部分的な破裂を生じない第１の温度の環境下で、プラズマガスを用いてレジストの表面に形成された表面硬化層を除去し、この表面硬化層の除去後、第１の温度よりも高い第２の温度の環境下で、プラズマガスを用いてレジストの残存部分を除去する方法およびその装置が提案されている（たとえば、特許文献２参照）。この装置は、処理チャンバー内に、半導体ウエハを保持するロッドと加熱ステージを備え、保持ロッドを上下させ加熱ステージと半導体ウエハ間の距離を変えることで、ウエハ温度を調整できることをも特徴とする。しかしながら、このレジスト除去方法は、プラズマの衝撃力により基板に物理的ダメージが加わるという課題がある。また、第１の環境下では低温処理であることから、レジスト除去速度が遅く、レジスト除去時間が硬化層の層厚とともに増大するという課題もある。
特開平４−１９２３１９号公報特開平１１−６７７３８号公報 As another resist removal method and removal apparatus, a hardened surface layer formed on the resist surface is removed using a plasma gas in an environment of a first temperature that does not cause partial rupture of the resist. There has been proposed a method and an apparatus for removing a remaining portion of a resist using a plasma gas in an environment having a second temperature higher than the first temperature after removing the hardened surface layer (for example, Patent Document 2). reference). This apparatus is also characterized in that a processing chamber is provided with a rod for holding a semiconductor wafer and a heating stage, and the wafer temperature can be adjusted by changing the distance between the heating stage and the semiconductor wafer by moving the holding rod up and down. However, this resist removal method has a problem that physical damage is applied to the substrate due to the impact of plasma. Moreover, since it is a low temperature treatment in the first environment, there are also problems that the resist removal rate is slow and the resist removal time increases with the thickness of the cured layer.
JP-A-4-192319 Japanese Patent Laid-Open No. 11-67738

上記課題を解決するため、本発明は、処理時間がレジストの表面硬化層の厚さに依存せず、残渣なくレジストを除去することができるレジスト除去方法およびレジスト除去装置を提供することを目的とする。 In order to solve the above problems, the present invention has an object to provide a resist removal method and a resist removal apparatus capable of removing a resist without a residue without processing time depending on the thickness of the hardened surface of the resist. To do.

本発明は、半導体ウエハ上に形成された、表面硬化層を有するレジストを除去するレジスト除去方法であって、１８０℃以下の温度で、レジストの各レジストパターンに、レジストパターンの一端から１μｍ以内に位置するクラックを含む１以上のクラックを発生させるクラック発生工程と、クラックが発生したレジストを１００℃以下の温度で除去するレジスト除去工程とを含むレジスト除去方法である。 The present invention is a resist removal method for removing a resist having a hardened surface layer formed on a semiconductor wafer, and at a temperature of 180 ° C. or less, each resist pattern of the resist is within 1 μm from one end of the resist pattern. It is a resist removal method including a crack generation step for generating one or more cracks including a crack that is located, and a resist removal step for removing the resist in which the crack has occurred at a temperature of 100 ° C. or lower.

また、本発明は、半導体ウエハ上に形成された、表面硬化層を有するレジストを除去するレジスト除去装置であって、１８０℃以下の温度で、レジストの各レジストパターンに、レジストパターンの一端から１μｍ以内に位置するクラックを含む１以上のクラックを発生させるクラック発生手段と、前記クラックが発生した前記レジストを１００℃以下の温度で除去するレジスト除去手段とを備えるレジスト除去装置である。 The present invention is also a resist removal apparatus for removing a resist having a hardened surface layer formed on a semiconductor wafer, and at a temperature of 180 ° C. or less, each resist pattern of the resist is 1 μm from one end of the resist pattern. A resist removing apparatus comprising: crack generating means for generating one or more cracks including a crack located within; and a resist removing means for removing the resist in which the crack has occurred at a temperature of 100 ° C. or lower.

上記のように、本発明によると、処理時間がレジストの表面硬化層の厚さに依存せず、残渣なくレジストを除去することができるレジスト除去方法およびレジスト除去装置を提供することができる。 As described above, according to the present invention, it is possible to provide a resist removal method and a resist removal apparatus that can remove a resist without a residue without processing time depending on the thickness of the surface hardened layer of the resist.

本発明にかかる一のレジスト除去方法は、図１を参照して、半導体ウエハ１上に形成された、表面硬化層２ａを有するレジスト２を除去するレジスト除去方法であって、図１（ｂ）に示すように、１８０℃以下の温度で、レジスト２の各レジストパターンに、レジストパターンの一端から１μｍ以内に位置するクラックを含む１以上のクラック３を発生させるクラック発生工程と、図１（ｃ）に示すようにクラック３が発生したレジスト２を１００℃以下の温度で除去するレジスト除去工程とを含む。本発明においては、１８０℃以下の温度でレジスト２の表面硬化層２ａにクラック３を発生させることによって、レジストを除去するガスを、イオン注入による変質、硬化を受けていないレジスト内部２ｂに直接作用させることができるため、１００℃以下の温度においてもレジストを残渣なく除去することができる。また、レジスト除去のための処理時間もレジスト２の表面硬化層２ａの厚さに依存しない。クラック発生工程における温度が１８０℃を超えると、レジスト２の熱硬化が進行し、レジストと半導体ウエハと強固に付着するため、レジストの残渣が増大する。 One resist removing method according to the present invention is a resist removing method for removing a resist 2 having a surface hardened layer 2a formed on a semiconductor wafer 1 with reference to FIG. As shown in FIG. 1, a crack generation step for generating one or more cracks 3 including cracks located within 1 μm from one end of the resist pattern in each resist pattern of the resist 2 at a temperature of 180 ° C. or lower; And a resist removing step of removing the resist 2 in which the crack 3 is generated at a temperature of 100 ° C. or lower. In the present invention, the crack 3 is generated in the surface hardened layer 2a of the resist 2 at a temperature of 180 ° C. or less, so that the gas for removing the resist acts directly on the resist inside 2b that has not undergone alteration or hardening by ion implantation. Therefore, the resist can be removed without residue even at a temperature of 100 ° C. or lower. The processing time for removing the resist does not depend on the thickness of the surface hardened layer 2a of the resist 2. When the temperature in the crack generation step exceeds 180 ° C., the thermosetting of the resist 2 proceeds, and the resist and the semiconductor wafer are firmly attached to each other, so that the resist residue increases.

また、一般に、レジストのクラックはレジストパターンの中央部に形成されやすいが、本発明においては、レジストパターンの中央部のみならず、レジストパターンの一端から１μｍ以内に位置するクラック（以下、本発明特有のクラックということもある）をも発生することにより、たとえば１μｍ×１μｍの極めて微細なレジストパターンにおいても、１以上の本発明特有のクラックが発生するため、小さなレジストパターンを形成するレジストであっても残渣なく除去することができる。 In general, a resist crack is easily formed at the center of the resist pattern. However, in the present invention, not only the center of the resist pattern but also a crack located within 1 μm from one end of the resist pattern (hereinafter referred to as the present invention) In other words, even in a very fine resist pattern of 1 μm × 1 μm, for example, one or more cracks peculiar to the present invention are generated. Can also be removed without residue.

上記の点から、本発明におけるクラックの深さは、表面硬化層の厚さより大きいことが、レジストを確実に除去する観点から好ましい。表面硬化層の厚さは、通常、０．１μｍ〜０．５μｍ程度であるので、上記クラックの深さは、０．５μｍ以上であることが好ましい。また、本発明におけるクラックの深さを０．５μｍとする観点から、本発明におけるクラックの長さおよび幅は、０．１μｍ以上であることが好ましい。また、本発明におけるクラックの発生量は、特に制限はないが、１個／μｍ²以上であることが、レジストを残渣なく除去する点から好ましい。なお、本発明においてレジストに発生するクラックは、ＳＥＭ（Scanning Electron Microscope；走査型電子顕微鏡）、ＴＥＭ（Transmission Electron Microscope；透過型電子顕微鏡）などの各種電子顕微鏡によって観察することができる。 From the above point, the depth of the crack in the present invention is preferably larger than the thickness of the surface hardened layer from the viewpoint of reliably removing the resist. Since the thickness of the surface hardened layer is usually about 0.1 μm to 0.5 μm, the depth of the crack is preferably 0.5 μm or more. Moreover, from the viewpoint of setting the depth of the crack in the present invention to 0.5 μm, the length and width of the crack in the present invention are preferably 0.1 μm or more. Further, the generation amount of cracks in the present invention is not particularly limited, but is preferably 1 piece / μm ² or more from the viewpoint of removing the resist without residue. In addition, the crack which generate | occur | produces in a resist in this invention can be observed with various electron microscopes, such as SEM (Scanning Electron Microscope; Scanning electron microscope) and TEM (Transmission Electron Microscope; Transmission electron microscope).

上記レジスト除去方法のクラック発生工程において、図１（ｂ）に示すように、半導体ウエハ１を１２０℃〜１８０℃に加熱保持して、半導体ウエハ１上のレジスト２に酸化力または還元力のあるガス１１を吹きつけることが好ましい。半導体ウエハを１２０℃〜１８０℃に加熱保持することによりレジストに膨張および収縮が起こりレジスト表面に凹凸が形成され、この状態のレジスト表面に酸化力または還元力のあるガスを吹きつけることにより、容易に本発明特有のクラックが発生する。ここで、酸化力のあるガスとは、レジストを酸化する能力を有するガスをいい、オゾンガス、紫外線照射下におけるオゾンガス、酸素プラズマなどが挙げられる。また、還元力のあるガスとは、レジストを還元する能力を有するガスをいい、水素ガス、水素プラズマなどが挙げられる。 In the crack generation step of the resist removing method, as shown in FIG. 1B, the semiconductor wafer 1 is heated and held at 120 ° C. to 180 ° C., and the resist 2 on the semiconductor wafer 1 has oxidizing power or reducing power. It is preferable to blow the gas 11. By heating and holding the semiconductor wafer at 120 ° C. to 180 ° C., the resist expands and contracts to form irregularities on the resist surface. By blowing a gas having oxidizing power or reducing power onto the resist surface in this state, it is easy. Cracks peculiar to the present invention are generated. Here, the gas having an oxidizing power means a gas having an ability to oxidize a resist, and examples thereof include ozone gas, ozone gas under ultraviolet irradiation, and oxygen plasma. The reducing gas means a gas having the ability to reduce the resist, and examples thereof include hydrogen gas and hydrogen plasma.

また、クラック発生工程における半導体ウエハの温度は、１２０℃〜１８０℃である。半導体ウエハの温度が１２０℃未満であると、レジストのクラックの発生量が減少し、レジストの除去量が低減する。半導体ウエハの温度が１８０℃を超えると、レジストの熱硬化が進行し、レジストが半導体ウエハと強固に付着するため、レジストの残渣が増大する。かかる点から、クラック発生工程における半導体ウエハの温度は、１３０℃〜１８０℃が好ましく、１３０℃〜１７０℃がより好ましく、１４０℃〜１７０℃がさらに好ましい。 Further, the temperature of the semiconductor wafer in the crack generation step is 120 ° C. to 180 ° C. When the temperature of the semiconductor wafer is less than 120 ° C., the amount of resist cracking is reduced, and the resist removal amount is reduced. When the temperature of the semiconductor wafer exceeds 180 ° C., the thermosetting of the resist proceeds and the resist adheres firmly to the semiconductor wafer, so that the resist residue increases. From this point, the temperature of the semiconductor wafer in the crack generation step is preferably 130 ° C to 180 ° C, more preferably 130 ° C to 170 ° C, and further preferably 140 ° C to 170 ° C.

なお、半導体ウエハ１を１２０℃〜１８０℃に加熱保持することのみによっても、レジスト表面に凹凸が形成され一部のレジストパターンにホッピング現象が生じてレジストにクラックは発生し得るが、かかるクラックの発生はレジストパターンの形状および大きさに依存するものである。また、発生したクラックは、レジストパターンの端から１μｍを超えた距離に発生するものであり、本発明特有のクラックは発生せず、レジストを残渣なく除去することが困難である。 It should be noted that by merely heating and holding the semiconductor wafer 1 at 120 ° C. to 180 ° C., irregularities are formed on the resist surface, and a hopping phenomenon may occur in a part of the resist pattern, and cracks may occur in the resist. The occurrence depends on the shape and size of the resist pattern. In addition, the generated crack is generated at a distance exceeding 1 μm from the end of the resist pattern, the crack peculiar to the present invention is not generated, and it is difficult to remove the resist without residue.

また、上記レジスト除去方法のクラック発生工程において、図２に示すように、摩擦材２１によって、半導体ウエハ１上のレジスト２を摩擦することが好ましい。高分子材料からなるゴム状またはスポンジ状の摩擦材によりレジストを摩擦することにより、容易に本発明特有のクラックが発生する。ここで、摩擦方法に特に制限はないが、図２においては、摩擦材２１を摩擦材固定台２２に固定し、摩擦材２１の表面をレジスト２の表面に接触させながら、摩擦材固定台２２を回転させることによりレジスト２の表面を摩擦している。ここで、摩擦材２１の材料および形状は、レジストに本発明特有のクラックを生じさせるが半導体ウエハには傷をつけないものであれば特に制限はないが、高分子材料からなるゴム状またはスポンジ状の摩擦材が好ましく用いられる。ここで、高分子材料は、特に制限はないが、ポリ塩化ビニル、ポリスチレン、ポリアミド、ポリウレタン、アミノ樹脂、メラミン樹脂などが好ましく用いられる。 Further, in the crack generation step of the resist removing method, it is preferable to rub the resist 2 on the semiconductor wafer 1 with the friction material 21 as shown in FIG. By rubbing the resist with a rubber-like or sponge-like friction material made of a polymer material, a crack unique to the present invention is easily generated. Here, the friction method is not particularly limited, but in FIG. 2, the friction material 21 is fixed to the friction material fixing base 22, and the surface of the friction material 21 is brought into contact with the surface of the resist 2. The surface of the resist 2 is rubbed by rotating. Here, the material and shape of the friction material 21 are not particularly limited as long as they cause cracks peculiar to the present invention to the resist but do not damage the semiconductor wafer. The friction material is preferably used. Here, the polymer material is not particularly limited, but polyvinyl chloride, polystyrene, polyamide, polyurethane, amino resin, melamine resin and the like are preferably used.

また、上記レジスト除去方法のレジスト除去工程において、図１（ｃ）に示すように、半導体ウエハ１上の上記クラック３が発生したレジスト２にウェットオゾンガス１２を吹きつけることが好ましい。ウェットオゾンガスを吹きつけることによって、１００℃以下の温度においても、レジストを容易にかつ確実に除去できる。ここで、ウェットオゾンガスとは、オゾンガスを氷酢酸、酢酸、純水などでバブリングして得られるガスをいう。ここで、１００℃以下の温度でレジストを除去するのは、レジスト除去の際にレジストが熱硬化するのを防止して、レジストの除去をより確実にするためである。 Further, in the resist removing step of the resist removing method, it is preferable to spray wet ozone gas 12 on the resist 2 in which the crack 3 is generated on the semiconductor wafer 1 as shown in FIG. By spraying wet ozone gas, the resist can be easily and reliably removed even at a temperature of 100 ° C. or lower. Here, the wet ozone gas refers to a gas obtained by bubbling ozone gas with glacial acetic acid, acetic acid, pure water or the like. Here, the reason why the resist is removed at a temperature of 100 ° C. or lower is to prevent the resist from being thermally cured at the time of removing the resist, thereby making the removal of the resist more reliable.

なお、上記レジスト除去方法のレジスト除去工程において、１００℃以下の温度において、半導体ウエハ上の上記クラックが発生したレジストにレジスト除去液を吹きつけたり、またはレジストに上記クラックが発生した半導体ウエハをレジスト除去液に浸漬することもできる。ここで、レジスト除去液としては、特に制限はなく、エタノール、ジメチルスルホキシド、モノエタノールアミン、テトラメチルアンモニウムヒドロキシド、硫酸−過酸化水素水混合液、Ｎ−メチル−２−ピロリドン、プロピレングリコールモノメチルエーテルアセテートなどの一般的なレジスト除去液が好ましく用いることができる。ただし、レジスト除去液を用いる場合は、使用後のレジスト除去液の処理が必要となり、環境への負荷の低減からは、上記ウェットオゾンガスによるレジスト除去が好ましい。 In the resist removing step of the resist removing method, at a temperature of 100 ° C. or lower, a resist removing liquid is sprayed on the resist on which the crack is generated on the semiconductor wafer, or the semiconductor wafer on which the crack is generated is removed from the resist. It can also be immersed in a liquid. Here, the resist removing solution is not particularly limited, and ethanol, dimethyl sulfoxide, monoethanolamine, tetramethylammonium hydroxide, sulfuric acid-hydrogen peroxide water mixed solution, N-methyl-2-pyrrolidone, propylene glycol monomethyl ether A general resist removing solution such as acetate can be preferably used. However, in the case of using a resist removing solution, it is necessary to treat the resist removing solution after use, and the resist removal with the wet ozone gas is preferable from the viewpoint of reducing the environmental load.

以下、本発明において好ましい形態のレジスト除去装置に基づいて、半導体ウエハ上のレジスト除去方法を説明する。 Hereinafter, a resist removal method on a semiconductor wafer will be described based on a resist removal apparatus of a preferred embodiment in the present invention.

（実施形態１）
本実施形態におけるレジスト除去装置は、図３を参照して、図３（ａ）に示すように、１８０℃以下の温度で、半導体ウエハ１に形成されたレジスト２の各レジストパターンに、レジストパターンの一端から１μｍ以内に位置するクラックを含む１以上のクラックを発生させるクラック発生手段を有するクラック発生装置３１０と、図３（ｂ）に示すように上記クラックが発生したレジスト２を１００℃以下の温度で除去するレジスト除去手段を有するレジスト除去装置３３０とを有する。 (Embodiment 1)
As shown in FIG. 3A, the resist removing apparatus according to the present embodiment includes a resist pattern on each resist pattern of the resist 2 formed on the semiconductor wafer 1 at a temperature of 180 ° C. or less. A crack generating device 310 having a crack generating means for generating one or more cracks including a crack located within 1 μm from one end of the resist, and the resist 2 in which the crack is generated as shown in FIG. And a resist removing device 330 having a resist removing means for removing at a temperature.

クラック発生装置は、図３（ａ）を参照して、処理室３１１およびその周辺に、半導体ウエハ１を載せるためのステージ３１２、ステージを加熱するためのヒータ３１３、ステージの温度調節をするための温度制御装置３１４が設けられている。また、半導体ウエハ１のレジスト２にクラックを発生させるガスを吹きつけるためのガス供給装置３１５、ガス供給口３１６が配設されている。また、処理室３１１には、半導体ウエハ１に吹きつけられたガスを排出するための排出口３１９が設けられている。さらに、処理室３１１にレジスト２へのガスの吹きつけと同時にレジスト２への紫外線（以下ＵＶという）の照射を行なうためのＵＶランプ３１７を設けることもできる。 Referring to FIG. 3A, the crack generating apparatus includes a stage 312 for placing the semiconductor wafer 1 in and around the processing chamber 311, a heater 313 for heating the stage, and temperature adjustment for the stage. A temperature control device 314 is provided. In addition, a gas supply device 315 and a gas supply port 316 are provided for blowing a gas that generates cracks on the resist 2 of the semiconductor wafer 1. The processing chamber 311 is provided with a discharge port 319 for discharging the gas blown to the semiconductor wafer 1. Further, a UV lamp 317 for irradiating the resist 2 with ultraviolet rays (hereinafter referred to as UV) can be provided in the processing chamber 311 at the same time as the gas is blown to the resist 2.

レジスト除去装置は、図３（ｂ）を参照して、処理室３３１およびその周辺に、半導体ウエハ１を載せるためのステージ３３２、ステージ３３２を加熱するためのヒータ３３３、ステージ３３２の温度調節をするための温度制御装置３３４、ステージ３３２を回転させるためのステージ回転装置３３５が設けられている。また、半導体ウエハ１のレジスト２にレジストを除去するウェットガスを吹きつけるためのガス供給装置３４１、ウェットガス発生装置３４２、ウェットガス供給口３４３が配設され、半導体ウエハ１を洗浄する洗浄剤を吹きつけるための洗浄剤供給装置３５１、洗浄剤供給口３５２が配設されている。また、処理室３３１には、半導体ウエハ１に吹きつけられたウェットガスおよび洗浄剤を排出するための排出口３３９が設けられている。 With reference to FIG. 3B, the resist removing apparatus adjusts the temperature of the stage 332 for placing the semiconductor wafer 1 on the processing chamber 331 and its periphery, the heater 333 for heating the stage 332, and the stage 332. A temperature control device 334 for rotating the stage 332 and a stage rotating device 335 for rotating the stage 332 are provided. Further, a gas supply device 341 for spraying a wet gas for removing the resist onto the resist 2 of the semiconductor wafer 1, a wet gas generation device 342, and a wet gas supply port 343 are provided, and a cleaning agent for cleaning the semiconductor wafer 1 is provided. A cleaning agent supply device 351 and a cleaning agent supply port 352 for spraying are provided. Further, the processing chamber 331 is provided with a discharge port 339 for discharging the wet gas and the cleaning agent blown to the semiconductor wafer 1.

本実施形態におけるクラック発生装置およびレジスト除去装置を用いて、半導体ウエハ上のレジスト除去方法を説明する。クラック発生工程は、図３（ａ）を参照して、以下の手順で行なわれる。まず、処理室３１１内のステージ３１２上に半導体ウエハ１を設置し、ヒータ３１３および温度制御装置３１４を用いて、半導体ウエハ１の温度を１２０℃〜１８０℃に保持する。この半導体ウエハ１上のレジスト２に、ガス供給装置３１５を用いてガス供給口３１６から、酸化力または還元力のあるガスを吹きつける。このとき、排出口３１９は開かれており、半導体ウエハ１に吹きつけられた酸化力または還元力のあるガスは、排出口３１９から排出される。こうして、半導体ウエハ１のレジスト２の各レジストパターンに１以上のクラックを発生させることができ、この中にレジストパターンの一端から１μｍ以内に位置するクラック（すなわち、本発明特有のクラック）が含まれる。ここで、上記のように、酸化力のあるガスとしては、オゾンガス、ＵＶ照射下におけるオゾンガス、酸素プラズマなどが、還元力のあるガスとしては、水素ガス、水素プラズマなどが用いられる。 A method for removing a resist on a semiconductor wafer will be described using the crack generating apparatus and the resist removing apparatus in the present embodiment. The crack generation process is performed according to the following procedure with reference to FIG. First, the semiconductor wafer 1 is set on the stage 312 in the processing chamber 311, and the temperature of the semiconductor wafer 1 is maintained at 120 ° C. to 180 ° C. using the heater 313 and the temperature control device 314. A gas having an oxidizing power or a reducing power is blown onto the resist 2 on the semiconductor wafer 1 from a gas supply port 316 using a gas supply device 315. At this time, the discharge port 319 is opened, and the gas having oxidizing power or reducing power blown to the semiconductor wafer 1 is discharged from the discharge port 319. In this way, one or more cracks can be generated in each resist pattern of the resist 2 of the semiconductor wafer 1, and this includes a crack located within 1 μm from one end of the resist pattern (that is, a crack peculiar to the present invention). . Here, as described above, ozone gas, ozone gas under UV irradiation, oxygen plasma, or the like is used as the gas having oxidizing power, and hydrogen gas, hydrogen plasma, or the like is used as the gas having reducing power.

レジスト除去工程は、図３（ｂ）を参照して、以下の手順で行なわれる。クラック発生工程においてレジスト２に上記クラックが発生した半導体ウエハ１をステージ３３２上に設置して、ヒータ３３３および温度制御装置３３５を用いて、半導体ウエハ１の温度を１００℃以下の一定温度に保持する。この半導体ウエハ１上の上記クラックが発生したレジスト２に、ガス供給装置３４１およびウェットガス発生装置３４２を用いてウェットガス供給口３４３から、レジストを除去するためのウェットガスを吹きつける。ここで、ウェットガスとしては、オゾンガルを、氷酢酸、酢酸または純水にバブリングすることによって得られるウェットオゾンガスが用いられる。また、除去されたレジストを洗浄するために、洗浄剤供給装置３５１を用いて洗浄剤供給口３５２から、洗浄剤を半導体ウエハ１に吹きつける。ここで、洗浄剤としては、純水および不活性ガスの混合流などが好ましく用いられる。不活性ガスとしては、窒素ガスなどが好ましく用いられる。上記ウェットオゾンガスの吹きつけおよび洗浄剤の吹きつけの際、排出口３３９は開かれており、ウェットオゾンガスまたは洗浄剤は排出口３３９から排出される。通常、上記ウェットガスの吹きつけおよび洗浄剤の吹きつけの工程を、１回〜１０回程度繰り返すことにより、レジストが残渣なく除去される。 The resist removing step is performed in the following procedure with reference to FIG. In the crack generation step, the semiconductor wafer 1 in which the crack has occurred in the resist 2 is placed on the stage 332, and the temperature of the semiconductor wafer 1 is maintained at a constant temperature of 100 ° C. or lower using the heater 333 and the temperature control device 335. . A wet gas for removing the resist is blown from the wet gas supply port 343 to the resist 2 on which the crack is generated on the semiconductor wafer 1 using the gas supply device 341 and the wet gas generation device 342. Here, as the wet gas, a wet ozone gas obtained by bubbling ozone gal in glacial acetic acid, acetic acid or pure water is used. Further, in order to clean the removed resist, the cleaning agent is sprayed onto the semiconductor wafer 1 from the cleaning agent supply port 352 using the cleaning agent supply device 351. Here, as the cleaning agent, a mixed flow of pure water and an inert gas is preferably used. As the inert gas, nitrogen gas or the like is preferably used. When the wet ozone gas is sprayed and the cleaning agent is sprayed, the discharge port 339 is opened, and the wet ozone gas or the cleaning agent is discharged from the discharge port 339. Usually, the resist is removed without residue by repeating the steps of spraying the wet gas and spraying the cleaning agent one to ten times.

（実施形態２）
本実施形態におけるレジスト除去装置は、クラック発生工程とレジスト除去工程とを１つのチャンバー内で行うために、半導体ウエハの温度調整手段を設けていることを特徴とする。すなわち、図４中の図４（ａ）を参照して、本レジスト除去装置４００の処理室４３１内には、半導体ウエハ１を設置するための支持軸付ステージ４３２、ヒータ４３３、支持軸付ステージ４３２を上下に動かすことができるステージ可動装置４３５を備えている。支持軸付ステージ４３２は上下に移動し、半導体ウエハ１とヒータ４３３との距離を調整することが可能である。 (Embodiment 2)
The resist removal apparatus according to the present embodiment is characterized in that a semiconductor wafer temperature adjusting means is provided in order to perform the crack generation step and the resist removal step in one chamber. That is, with reference to FIG. 4A in FIG. 4, a stage 432 with a support shaft, a heater 433, and a stage with a support shaft for installing the semiconductor wafer 1 in the processing chamber 431 of the resist removing apparatus 400. A stage movable device 435 capable of moving 432 up and down is provided. The stage with support shaft 432 moves up and down, and the distance between the semiconductor wafer 1 and the heater 433 can be adjusted.

また、処理室４３１およびその周辺に、半導体ウエハ１のレジスト２にオゾンガスまたはウェットオゾンガスを吹きつけるためのオゾンガス供給装置４４１、ドライライン４１０、バブリングタンク４４２、ウェットライン４４０、オゾンガス供給口４４３が配設されている。また、処理室４３１の温度を調節するための加熱ガスを供給するためのヒータ４６１、加熱ガス供給装置４６２、加熱ガス供給口４６３が配設されている。また、半導体ウエハに洗浄剤を吹きつけるための洗浄剤供給装置４５１、洗浄剤供給口４５２が配設されている。また、処理室４３１には、半導体ウエハ１に吹きつけられたオゾンガス、ウェットオゾンガスおよび洗浄剤を排出するために排出口４３９が設けられている。さらに、処理室４３１には、クラック発生工程において半導体ウエハのレジストへのオゾンガスの吹きつけとともにＵＶ照射を行うためのＵＶランプ４１７を設けることもできる。 Further, an ozone gas supply device 441 for blowing ozone gas or wet ozone gas onto the resist 2 of the semiconductor wafer 1, a dry line 410, a bubbling tank 442, a wet line 440, and an ozone gas supply port 443 are disposed around the processing chamber 431 and its periphery. Has been. In addition, a heater 461 for supplying a heating gas for adjusting the temperature of the processing chamber 431, a heating gas supply device 462, and a heating gas supply port 463 are provided. A cleaning agent supply device 451 and a cleaning agent supply port 452 for spraying the cleaning agent on the semiconductor wafer are also provided. The processing chamber 431 is provided with a discharge port 439 for discharging ozone gas, wet ozone gas, and cleaning agent blown to the semiconductor wafer 1. Further, the processing chamber 431 may be provided with a UV lamp 417 for performing UV irradiation while ozone gas is blown onto the resist of the semiconductor wafer in the crack generation step.

本レジスト除去装置を用いて、以下のクラック発生工程およびレジスト除去工程によりレジスト除去を行なう。図４（ａ）を参照して、ヒータ４３３を１００℃以下の一定温度に設定する。クラック発生工程においては、図４（ｂ）を参照して、ステージ可動装置４３５により支持軸付ステージ４３２を上昇させ、ヒータ４３３から離した状態とする。ついで、図４（ａ）を参照して、ヒータ４６１により１２０℃以上に加熱された加熱ガスを、加熱ガス供給装置から処理室４３１内に供給し、半導体ウエハの温度を１２０℃〜１８０℃の間に調節する。ここで、半導体ウエハの温度調節の容易さの点から、半導体ウエハ１は加熱ヒータ４３３から５ｍｍ以上離れていることが好ましい。加熱ガスとしては、レジストのクラック発生を阻害しないガスであれば特に制限はなく、窒素ガス、アルゴンガスなどの不活性ガスが好ましく用いられる。次に、オゾン発生装置４４１からドライライン４１０を通じてオゾンガス供給口から、半導体ウエハのレジストにオゾンガスを吹きつける。このとき、半導体ウエハ１に吹きつけられたオゾンガスは排出口４３９から排出される。このことにより、レジスト２に本発明特有のクラックを発生させることができる。 Using this resist removal apparatus, the resist is removed by the following crack generation process and resist removal process. With reference to Fig.4 (a), the heater 433 is set to the fixed temperature of 100 degrees C or less. In the crack generation step, referring to FIG. 4B, the stage 432 with a support shaft is raised by the stage movable device 435 and is separated from the heater 433. Next, referring to FIG. 4A, the heating gas heated to 120 ° C. or higher by the heater 461 is supplied from the heating gas supply device into the processing chamber 431, and the temperature of the semiconductor wafer is set to 120 ° C. to 180 ° C. Adjust between. Here, the semiconductor wafer 1 is preferably separated from the heater 433 by 5 mm or more from the viewpoint of easy temperature control of the semiconductor wafer. The heating gas is not particularly limited as long as it does not inhibit the generation of cracks in the resist, and an inert gas such as nitrogen gas or argon gas is preferably used. Next, ozone gas is blown from the ozone generator 441 to the resist of the semiconductor wafer from the ozone gas supply port through the dry line 410. At this time, the ozone gas blown onto the semiconductor wafer 1 is discharged from the discharge port 439. As a result, cracks peculiar to the present invention can be generated in the resist 2.

次に、レジスト除去工程においては、図４（ｃ）を参照して、支持軸付ステージ４３２を降下させてヒータ４３３に接触させて、半導体ウエハ１の温度を１００℃以下の一定温度に保持した。次いで、図４（ａ）を参照して、オゾン発生器４４１で発生させたオゾンガスをバブリングタンク４４２に通じてウェットオゾンガスとした後、ウェットライン４４０を通してオゾンガス供給口４４３から、半導体ウエハ１上の上記クラックが発生したレジスト２に吹きつけて、レジスト２を除去する。その後、除去されたレジストを洗浄するために、洗浄剤供給装置３５１を用いて洗浄剤供給口３５２から、洗浄剤として純水と窒素ガスの混合流を半導体ウエハ１に吹きつける。このとき、半導体ウエハ１に吹きつけられたウェットオゾンガスおよび洗浄剤は排出口４３９から排出される。上記ウェットオゾンガスの吹きつけおよび洗浄剤の吹きつけの工程を、１回〜１０回程度繰り返して、レジストを残渣なく除去する。 Next, in the resist removal step, referring to FIG. 4C, the stage 432 with a support shaft is lowered and brought into contact with the heater 433 to keep the temperature of the semiconductor wafer 1 at a constant temperature of 100 ° C. or lower. . Next, referring to FIG. 4A, the ozone gas generated by the ozone generator 441 is passed through the bubbling tank 442 to form wet ozone gas, and then the ozone gas supply port 443 through the wet line 440 and the above-mentioned on the semiconductor wafer 1. The resist 2 is removed by spraying on the resist 2 where the crack has occurred. Thereafter, in order to clean the removed resist, a mixed flow of pure water and nitrogen gas as a cleaning agent is sprayed from the cleaning agent supply port 352 to the semiconductor wafer 1 using a cleaning agent supply device 351. At this time, the wet ozone gas and the cleaning agent sprayed on the semiconductor wafer 1 are discharged from the discharge port 439. The steps of spraying the wet ozone gas and spraying the cleaning agent are repeated about 1 to 10 times to remove the resist without residue.

（実施形態３）
本実施形態におけるレジスト除去装置は、クラック発生工程とレジスト除去工程とを１つのチャンバー内で行うために、半導体ウエハの温度調整手段を設けていることを特徴とする。半導体ウエハの温度を調節するために、実施形態２では加熱された不活性ガスである温調ガスを用いたのに対し、実施形態３ではクラックを発生させるためのガスであるオゾンガスを直接加熱する点が異なる。 (Embodiment 3)
The resist removal apparatus according to the present embodiment is characterized in that a semiconductor wafer temperature adjusting means is provided in order to perform the crack generation step and the resist removal step in one chamber. In order to adjust the temperature of the semiconductor wafer, the temperature control gas that is a heated inert gas is used in the second embodiment, whereas the ozone gas that is a gas for generating cracks is directly heated in the third embodiment. The point is different.

すなわち、本レジスト除去装置は、図５中の図５（ａ）を参照して、本レジスト除去装置５００の処理室５３１内には、半導体ウエハ１を設置するための支持軸付ステージ５３２、ヒータ５３３、支持軸付ステージ５３２を上下に動かすことができるステージ可動装置５３５を備えている。支持軸付ステージ５３２は上下に移動し、半導体ウエハ１とヒータ５３３との距離を調整することが可能である。また、処理室５３１およびその周辺には、半導体ウエハ１のレジスト２にオゾンガスまたはウェットオゾンガスを吹きつけるためのオゾンガス供給装置５４１、ドライライン５１０、バブリングタンク５４２、ウェットライン５４０、オゾンガス供給口５４３が配設されている。さらに、本実施形態のレジスト除去装置は、実施形態２のレジスト除去装置と異なり、ドライライン５１０に、オゾンガスを加熱するためのヒータ５１１が設けられている。また、半導体ウエハに洗浄剤を吹きつけるための洗浄剤供給装置４５１、洗浄剤供給口４５２が配設されている。また、処理室５３１には、半導体ウエハ１に吹きつけられたオゾンガス、ウェットオゾンガスおよび洗浄剤を排出するために排出口５３９が設けられている。さらに、処理室５３１には、クラック発生工程において、半導体ウエハのレジストへのオゾンガスの吹きつけとともにＵＶ照射を行うためのＵＶランプ５１７を設けることもできる。 That is, in the resist removing apparatus, referring to FIG. 5A in FIG. 5, a stage 532 with a support shaft for installing the semiconductor wafer 1 in the processing chamber 531 of the resist removing apparatus 500, a heater 533 and a stage movable device 535 that can move the stage 532 with a support shaft up and down. The stage with support shaft 532 moves up and down, and the distance between the semiconductor wafer 1 and the heater 533 can be adjusted. Further, an ozone gas supply device 541 for spraying ozone gas or wet ozone gas onto the resist 2 of the semiconductor wafer 1, a dry line 510, a bubbling tank 542, a wet line 540, and an ozone gas supply port 543 are arranged in the processing chamber 531 and its periphery. It is installed. Furthermore, unlike the resist removal apparatus of the second embodiment, the resist removal apparatus of the present embodiment is provided with a heater 511 for heating ozone gas in the dry line 510. A cleaning agent supply device 451 and a cleaning agent supply port 452 for spraying the cleaning agent on the semiconductor wafer are also provided. Further, the processing chamber 531 is provided with a discharge port 539 for discharging ozone gas, wet ozone gas and cleaning agent blown to the semiconductor wafer 1. Further, the processing chamber 531 can be provided with a UV lamp 517 for performing UV irradiation while blowing ozone gas to the resist of the semiconductor wafer in the crack generation step.

本レジスト除去装置を用いて、以下のクラック発生工程およびレジスト除去工程によりレジスト除去を行なう。図５（ａ）を参照して、ヒータ５３３を１００℃以下の一定温度に設定する。クラック発生工程においては、図５（ｂ）を参照して、ステージ可動装置５３５により支持軸付ステージ５３２を上昇させ、ヒータ５３３から離した状態とする。ついで、図５（ａ）を参照して、オゾン発生装置５４１、ヒータ５１１およびドライライン５１０を用いて、ヒータ５１１によって１２０℃以上に加熱されたオゾンガスを半導体ウエハ１のレジスト２に吹きつける。このとき、半導体ウエハ１に吹きつけられたオゾンガスは排出口５３９から排出される。このことにより、半導体ウエハ１の温度を１２０℃〜１８０℃に保持するとともに、レジスト２に本発明特有のクラックを発生させることができる。レジスト除去工程については、実施形態２と同様である。 Using this resist removal apparatus, the resist is removed by the following crack generation process and resist removal process. With reference to Fig.5 (a), the heater 533 is set to the fixed temperature of 100 degrees C or less. In the crack generation step, with reference to FIG. 5B, the stage 532 with the support shaft is raised by the stage movable device 535 and is separated from the heater 533. Next, referring to FIG. 5A, ozone gas heated to 120 ° C. or more by the heater 511 is sprayed onto the resist 2 of the semiconductor wafer 1 using the ozone generator 541, the heater 511, and the dry line 510. At this time, the ozone gas blown to the semiconductor wafer 1 is discharged from the discharge port 539. As a result, the temperature of the semiconductor wafer 1 can be maintained at 120 ° C. to 180 ° C., and cracks specific to the present invention can be generated in the resist 2. The resist removal process is the same as that in the second embodiment.

（実施形態４）
本実施形態におけるレジスト除去装置は、半導体ウエハの温度調節のための伝熱板を備えることを特徴とする。すなわち、本レジスト除去装置は、図６を参照して、少なくとも、半導体ウエハ１のレジスト２にクラックを発生させて除去するための処理室６３１と、半導体ウエハ１および伝熱板６０１を予備加熱するための予備加熱室６１１とを有する。予備加熱室６１１には、半導体ウエハ１および伝熱板６０１を予備加熱するためのヒータ６１３を内蔵する予備加熱ステージ６１２が設けられている。 (Embodiment 4)
The resist removal apparatus in this embodiment includes a heat transfer plate for adjusting the temperature of the semiconductor wafer. That is, referring to FIG. 6, the present resist removing apparatus preheats at least the processing chamber 631 for generating and removing cracks in the resist 2 of the semiconductor wafer 1, and the semiconductor wafer 1 and the heat transfer plate 601. And a preheating chamber 611. The preheating chamber 611 is provided with a preheating stage 612 containing a heater 613 for preheating the semiconductor wafer 1 and the heat transfer plate 601.

また、処理室６３１およびその周辺には、半導体ウエハ１のレジスト２にオゾンガスまたはウェットオゾンガスを吹きつけるためのオゾンガス供給装置６４１、ドライライン６１０、バブリングタンク６４２、ウェットライン６４０、オゾンガス供給口６４３が配設されている。また、半導体ウエハ１に洗浄剤を吹きつけるための洗浄剤供給装置６５１、洗浄剤供給口６５２が配設されている。また、処理室６３１には、半導体ウエハ１に吹きつけられたオゾンガス、ウェットオゾンガスおよび洗浄剤を排出するために排出口６３９が設けられている。さらに、処理室６３１には、クラック発生工程において、半導体ウエハのレジストへのオゾンガスの吹きつけとともにＵＶ照射を行うためのＵＶランプ６１７を設けることもできる。 In addition, an ozone gas supply device 641, a dry line 610, a bubbling tank 642, a wet line 640, and an ozone gas supply port 643 for spraying ozone gas or wet ozone gas onto the resist 2 of the semiconductor wafer 1 are arranged in the processing chamber 631 and its periphery. It is installed. A cleaning agent supply device 651 and a cleaning agent supply port 652 for spraying the cleaning agent on the semiconductor wafer 1 are also provided. Further, the processing chamber 631 is provided with a discharge port 639 for discharging ozone gas, wet ozone gas and cleaning agent blown to the semiconductor wafer 1. Further, the processing chamber 631 may be provided with a UV lamp 617 for performing UV irradiation while blowing ozone gas to the resist of the semiconductor wafer in the crack generation step.

本レジスト装置を用いて、以下のようにしてレジストを除去する。まず、上記予備加熱室６１１内の予備加熱ステージ６１２上に、伝熱板６０１、半導体ウエハ１を順に載せて、半導体ウエハ１および伝熱板６０１を予備加熱して、半導体ウエハ１の温度を１２０℃〜１８０℃とする。次いで、この半導体ウエハ１を予備加熱室６１１から処理室６３１に搬送して、クラック発生工程およびレジスト除去工程を行なう。 Using this resist apparatus, the resist is removed as follows. First, the heat transfer plate 601 and the semiconductor wafer 1 are placed in this order on the preheating stage 612 in the preheating chamber 611, and the semiconductor wafer 1 and the heat transfer plate 601 are preheated, so that the temperature of the semiconductor wafer 1 is 120. The temperature is set to ℃ to 180 ℃. Next, the semiconductor wafer 1 is transferred from the preheating chamber 611 to the processing chamber 631, and a crack generation process and a resist removal process are performed.

クラック発生工程は、図６を参照して、１２０℃〜１８０℃の半導体ウエハ１のレジスト２に、オゾン発生装置６４１からドライライン６１０を通じてオゾンガス供給口６４３から、オゾンガスを吹きつけることにより、レジスト２に本発明特有のクラックが発生する。このとき、半導体ウエハ１に吹きつけられたオゾンガスは排出口６３９から排出される。この間において、半導体ウエハ６０１および伝熱板６０１に蓄えられた熱は、伝熱板６０１を通じて放熱するため、半導体ウエハ１の温度は徐々に低下する。 Referring to FIG. 6, the crack generation process is performed by spraying ozone gas from the ozone gas supply port 643 through the dry line 610 from the ozone generator 641 to the resist 2 of the semiconductor wafer 1 at 120 ° C. to 180 ° C. Cracks peculiar to the present invention are generated. At this time, the ozone gas blown to the semiconductor wafer 1 is discharged from the discharge port 639. During this time, the heat stored in the semiconductor wafer 601 and the heat transfer plate 601 is dissipated through the heat transfer plate 601, so that the temperature of the semiconductor wafer 1 gradually decreases.

レジスト除去工程は、伝熱板６０１の放熱、または洗浄剤である純水の洗浄剤供給口から半導体ウエハ１への吹きつけによって、半導体ウエハ１の温度を１００℃以下にして、オゾン発生器６４１で発生させたオゾンガスをバブリングタンク６４２に通じてウェットオゾンガスとした後、ウェットライン６４０を通してオゾンガス供給口６４３から、半導体ウエハ１上の上記クラックが発生したレジスト２に吹きつけて、レジスト２を除去する。その後、除去されたレジストを洗浄するために、洗浄剤供給装置６５１を用いて洗浄剤供給口６５２から、洗浄剤として純水と窒素ガスの混合流を半導体ウエハ１に吹きつける。このとき、半導体ウエハ１に吹きつけられたウェットオゾンガスおよび洗浄剤は排出口６３９から排出される。上記ウェットオゾンガスの吹きつけおよび洗浄剤の吹きつけの工程を、１回〜１０回程度繰り返して、レジストを残渣なく除去する。ここで、半導体ウエハの温度調節を容易にする点から、伝熱板としては、比熱が０．４Ｊ／ｋＫ〜４Ｊ／ｋＫの金属板が好ましい。また、半導体ウエハの冷却に用いられる純水の温度は、１０℃〜８０℃が好ましい。 In the resist removal process, the temperature of the semiconductor wafer 1 is set to 100 ° C. or less by radiating heat from the heat transfer plate 601 or spraying it from a cleaning agent supply port of pure water that is a cleaning agent to the semiconductor wafer 1. The ozone gas generated in step 1 is passed through the bubbling tank 642 to obtain wet ozone gas, and then is blown from the ozone gas supply port 643 through the wet line 640 to the resist 2 on which the crack is generated on the semiconductor wafer 1 to remove the resist 2. . Thereafter, in order to clean the removed resist, a mixed flow of pure water and nitrogen gas as a cleaning agent is sprayed onto the semiconductor wafer 1 from the cleaning agent supply port 652 using the cleaning agent supply device 651. At this time, the wet ozone gas and the cleaning agent sprayed on the semiconductor wafer 1 are discharged from the discharge port 639. The steps of spraying the wet ozone gas and spraying the cleaning agent are repeated about 1 to 10 times to remove the resist without residue. Here, as a heat transfer plate, a metal plate having a specific heat of 0.4 J / kK to 4 J / kK is preferable from the viewpoint of easy temperature control of the semiconductor wafer. Moreover, the temperature of pure water used for cooling the semiconductor wafer is preferably 10 ° C to 80 ° C.

（実施形態５）
本実施形態におけるレジスト除去装置は、図３〜図６を参照して、上記実施形態１のクラック発生装置または実施形態２〜実施形態４のレジスト除去装置において、処理室３１１，４３１，５３１，６３１内を減圧するための減圧装置３２１，４２１，５２１，６２１および減圧口３２２，４２２，５２２，６２２を処理室およびその周辺に配設したものである。処理室内を減圧にすることにより、本発明特有のクラックの発生が容易になる。処理室内の減圧度は、特に制限はないが、１．３３×１０⁴Ｐａ〜１．３３×１０^-3Ｐａが好ましく、１．３３×１０³Ｐａ〜１３．３Ｐａがより好ましい。また、本実施形態において、レジスト除去は、実施形態１〜実施形態４と同様に行なうことができる。 (Embodiment 5)
The resist removing apparatus in the present embodiment is a processing chamber 311, 431, 531, 631 in the crack generating apparatus of the first embodiment or the resist removing apparatus of the second to fourth embodiments with reference to FIGS. 3 to 6. Pressure reducing devices 321, 421, 521, 621 and pressure reducing ports 322, 422, 522, 622 for reducing the pressure inside are disposed in the processing chamber and its surroundings. By reducing the pressure in the processing chamber, cracks unique to the present invention can be easily generated. The degree of vacuum in the processing chamber is not particularly limited, but is preferably 1.33 × 10 ⁴ Pa to 1.33 × 10 ⁻³ Pa, more preferably 1.33 × 10 ³ Pa to 13.3 Pa. In this embodiment, the resist removal can be performed in the same manner as in the first to fourth embodiments.

（実施形態６）
本実施形態におけるクラック発生装置は、図７を参照して、処理室７１１内に少なくとも半導体ウエハ１を設置するためのステージ７１２と回転運動および／または振動運動を行なう摩擦材固定台７２２に固定された摩擦材７２１を有する。摩擦材７２１は、半導体ウエハ１に傷をつけずにレジスト２にクラックを発生させるものであれば特に制限はないが、高分子材料からなるゴム状またはスポンジ状のものが好ましく用いられる。高分子材料としては、上記の点から、ポリ塩化ビニル、ポリスチレン、ポリアミド、ポリウレタン、アミノ樹脂、メラミン樹脂などが好ましく用いられる。また、図示はしていないが、処理室７１１に、処理室７１１を１２０℃以下の温度で温調するためのヒータを設けることもできる。 (Embodiment 6)
With reference to FIG. 7, the crack generating apparatus in the present embodiment is fixed to a stage 712 for placing at least the semiconductor wafer 1 in the processing chamber 711 and a friction material fixing base 722 that performs a rotational motion and / or a vibration motion. The friction material 721 is provided. The friction material 721 is not particularly limited as long as the friction material 721 generates cracks in the resist 2 without damaging the semiconductor wafer 1, but a rubber-like or sponge-like material made of a polymer material is preferably used. As the polymer material, polyvinyl chloride, polystyrene, polyamide, polyurethane, amino resin, melamine resin and the like are preferably used from the above points. Although not shown, a heater for adjusting the temperature of the processing chamber 711 at a temperature of 120 ° C. or lower can be provided in the processing chamber 711.

本クラック発生装置を用いて、以下のようにして半導体ウエハのレジストにクラックを発生させる。すなわち、処理室７１１内のステージ７２１に半導体ウエハを設置する。摩擦材固定台７２２に固定された摩擦材７２１を半導体ウエハ１のレジスト２に押し付けて、摩擦材７２１を回転および／または振動させることにより、レジスト２に本発明特有のクラックが発生する。ここで、半導体ウエハを傷つけずにレジストにクラックを発生させる点から、半導体ウエハに摩擦材を押し付ける圧力は１０Ｐａ〜１０００Ｐａ、摩擦材の回転数速度は０．５ｒａｄ／ｓｅｃ〜１０ｒａｄ／ｓｅｃが好ましい。なお、本実施形態におけるクラック発生工程は、通常、常温（たとえば、２５℃程度）で行なわれるが、１２０℃以下の温度条件下において行なうこともできる。また、本実施形態において、レジスト除去は、実施形態１と同様に行なうことができる。 Using this crack generator, a crack is generated in the resist of the semiconductor wafer as follows. That is, a semiconductor wafer is placed on the stage 721 in the processing chamber 711. When the friction material 721 fixed to the friction material fixing base 722 is pressed against the resist 2 of the semiconductor wafer 1 and the friction material 721 is rotated and / or vibrated, a crack unique to the present invention is generated in the resist 2. Here, in order to generate cracks in the resist without damaging the semiconductor wafer, the pressure for pressing the friction material against the semiconductor wafer is preferably 10 Pa to 1000 Pa, and the rotational speed of the friction material is preferably 0.5 rad / sec to 10 rad / sec. In addition, although the crack generation process in this embodiment is normally performed at normal temperature (for example, about 25 degreeC), it can also be performed on the temperature conditions of 120 degrees C or less. In this embodiment, resist removal can be performed in the same manner as in the first embodiment.

なお、上記実施形態１〜実施形態６においては、レジストの除去方法として、ウェットオゾンガスなどのウェットガスを用いる方法について説明したが、他のレジスト除去の方法としては、エタノール、ジメチルスルホキシド（ＤＭＳＯ）、モノエタノールアミン、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）、硫酸／過酸化水素、Ｎ−メチル−２−ピロリドン、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）などの一般的なレジスト剥離液を用いることができる。具体的には、レジストに本発明特有のクラックが発生した半導体ウエハを、液温２０℃〜５０℃程度の上記レジスト洗浄液に１分間〜５分間浸漬することによって、レジシトを除去することができる。また、レジストに本発明特有のクラックが発生した直径３０ｃｍの半導体ウエハを５００ｒｐｍ〜２５００ｒｐｍ程度で回転させながら、この半導体ウエハ上の上記クラックが発生したレジストに液温２０℃〜５０℃程度の上記レジスト除去液を１００ｃｍ³／ｍｉｎ〜１０００ｃｍ³／ｍｉｎの流量で３０秒間〜２分間程度吹きつけることによってもレジストを除去できる。 In the first to sixth embodiments, the method of using a wet gas such as wet ozone gas has been described as the method for removing the resist. However, as other methods for removing the resist, ethanol, dimethyl sulfoxide (DMSO), Common resist stripping solutions such as monoethanolamine, tetramethylammonium hydroxide (TMAH), sulfuric acid / hydrogen peroxide, N-methyl-2-pyrrolidone, and propylene glycol monomethyl ether acetate (PGMEA) can be used. Specifically, the resist can be removed by immersing a semiconductor wafer having cracks peculiar to the present invention in the resist in the resist cleaning solution having a liquid temperature of about 20 ° C. to 50 ° C. for 1 minute to 5 minutes. Further, while rotating a semiconductor wafer having a diameter of 30 cm in which a crack unique to the present invention is generated at about 500 rpm to 2500 rpm, the resist having the liquid temperature of about 20 ° C. to 50 ° C. is applied to the resist on which the crack is generated on the semiconductor wafer. removing solution 100cm ^³ / min~1000cm ³ / min of the resist can be removed by blowing about 2 minutes 30 seconds at a flow rate.

以下、上記各実施形態のレジスト除去装置を用いて、直径３０．５ｃｍ（１２ｉｎｃｈ）、厚さ５００μｍの半導体ウエハ上にパターン形成（レジストパターンの大きさは、１０μｍ×１０μｍ（小さいレジストパターン）および３００μｍ×５００μｍ（大きいレジストパターン）の２種類、小さいレジストパターンと大きいレジストパターンとの面積比は２：８とした）された厚さ２μｍのレジストであって、Ａｓイオンが１×１０¹⁵個／ｃｍ²注入されたレジストの除去を行った実施例および比較例について説明する。ここで、レジストは、ポジ型のクレゾール系ノボラック系レジストであるＭＣＰＲｉｓ１０１Ｋ（シプレー社製）を８５℃でポストベークしたものである。 Hereinafter, pattern formation is performed on a semiconductor wafer having a diameter of 30.5 cm (12 inches) and a thickness of 500 μm using the resist removing apparatus of each of the above embodiments (the size of the resist pattern is 10 μm × 10 μm (small resist pattern) and 300 μm). 2 × 500 μm (large resist pattern), 2 μm thick resist with an area ratio of small resist pattern to large resist pattern of 2: 8, with As ions at 1 × 10 ¹⁵ / cm ² Examples and comparative examples in which the implanted resist is removed will be described. Here, the resist is obtained by post-baking MCPRis101K (manufactured by Shipley Co., Ltd.), which is a positive type cresol-based novolak resist.

（実施例１）
実施形態１に示したクラック発生装置およびレジスト除去装置を用いて、以下の工程により、半導体ウエハのレジストを除去した。ここで、上記クラック発生装置における処理室は、底面が直径３３ｃｍ、高さが５ｍｍであった。また、上記レジスト除去装置における処理室は、底面が直径３３ｃｍ、高さが３ｍｍであった。 (Example 1)
The resist of the semiconductor wafer was removed by the following steps using the crack generator and the resist remover shown in the first embodiment. Here, the processing chamber in the crack generating apparatus had a bottom surface of 33 cm in diameter and a height of 5 mm. The processing chamber in the resist removal apparatus had a bottom surface of 33 cm in diameter and a height of 3 mm.

まず、クラック発生工程として、図３（ａ）を参照して、処理室３１１内の１８０℃に加熱されたステージ３１２上に半導体ウエハ１を設置し、半導体ウエハ１の温度を１８０℃に保ち、ガス供給口３１７から、酸化力のガスとしてオゾン濃度が６０ｇ／ｍ³のオゾンガスを２００００ｃｍ³／ｍｉｎの流量で５分間半導体ウエハ１上のレジスト２に吹きつけた。そのときのギャップ長は４．５ｍｍであった。クラック発生工程後のレジスト全面にクラックが発生した。詳細に観察すると、各レジストパターンに１以上のクラックが発生し、その中にレジストパターンの一端から１μｍ以内に位置するクラック（すなわち、本発明特有のクラック）が含まれていた。なお、上記クラックを発生させるために、オゾンガスの他に、ＵＶ照射下におけるオゾンガス、酸素プラズマなどの酸化力を持ったガス、または、水素ガス、水素プラズマなどの還元力を持ったガスを用いても、同様の効果が見られる。 First, as a crack generation process, referring to FIG. 3A, the semiconductor wafer 1 is placed on the stage 312 heated to 180 ° C. in the processing chamber 311, and the temperature of the semiconductor wafer 1 is maintained at 180 ° C. An ozone gas having an ozone concentration of 60 g / m ³ was sprayed from the gas supply port 317 to the resist 2 on the semiconductor wafer 1 at a flow rate of 20000 cm ³ / min for 5 minutes. The gap length at that time was 4.5 mm. Cracks occurred on the entire resist surface after the crack generation process. When observed in detail, one or more cracks occurred in each resist pattern, and cracks located within 1 μm from one end of the resist pattern (that is, cracks peculiar to the present invention) were included. In order to generate the crack, in addition to the ozone gas, an ozone gas under UV irradiation, a gas having an oxidizing power such as oxygen plasma, or a gas having a reducing power such as hydrogen gas or hydrogen plasma is used. The same effect can be seen.

次に、レジスト除去工程として、図３（ｂ）を参照して、レジスト２にクラックの発生した半導体ウエハ１を５０℃に加熱されたステージ３３２上に設置した。レジストを除去するウェットガスとして、ウェットガス発生装置３４２であるバブリングタンク内の６０℃に加温された氷酢酸中を通過させたオゾン濃度が２００ｇ／ｍ³のオゾンガスを、２０００ｃｍ³／ｍｉｎの流量で１分間半導体ウエハ１上の上記クラックが発生したレジスト２に吹きつけた。続いて、洗浄剤として、純水と窒素ガスとをそれぞれ４００ｃｍ³／ｍｉｎ、４０００ｃｍ³／ｍｉｎの流量で３０秒間吹きつけた。上記ウェットガスの吹きつけおよび洗浄剤の吹きつけの操作を５回繰り返し行うことにより、半導体ウエハ１上のレジスト２を除去した。なお、バブリングタンク中のウェットガス形成のための溶媒としては、氷酢酸以外に、酢酸、純水などを用いることができる。結果を表１にまとめた。表１において、レジスト残存率とは、半導体ウエハに形成されたレジストの全質量に対する、半導体ウエハ上に残存したレジストの質量の百分率をいう。 Next, as a resist removing step, referring to FIG. 3B, the semiconductor wafer 1 in which a crack occurred in the resist 2 was placed on a stage 332 heated to 50.degree. As a wet gas for removing the resist, an ozone gas having an ozone concentration of 200 g / m ³ passed through glacial acetic acid heated to 60 ° C. in a bubbling tank that is a wet gas generator 342, a flow rate of 2000 cm ³ / min. Then, the resist 2 on the semiconductor wafer 1 was sprayed for 1 minute. Subsequently, as a detergent, pure water and nitrogen gas and each 400 cm ³ / min, was blown for 30 seconds at a flow rate of 4000 cm ³ / min. The resist 2 on the semiconductor wafer 1 was removed by repeating the operation of spraying the wet gas and spraying the cleaning agent five times. As a solvent for forming a wet gas in the bubbling tank, acetic acid, pure water or the like can be used in addition to glacial acetic acid. The results are summarized in Table 1. In Table 1, the resist residual ratio refers to the percentage of the mass of the resist remaining on the semiconductor wafer with respect to the total mass of the resist formed on the semiconductor wafer.

（実施例２〜実施例３）
クラック発生工程における半導体ウエハの加熱温度を、１３０℃（実施例２）または１４０℃（実施例３）とした以外は、実施例１と同様にして、半導体ウエハ上のレジストを除去した。結果を表１にまとめた。 (Example 2 to Example 3)
The resist on the semiconductor wafer was removed in the same manner as in Example 1 except that the heating temperature of the semiconductor wafer in the crack generation step was 130 ° C. (Example 2) or 140 ° C. (Example 3). The results are summarized in Table 1.

（比較例１〜比較例３）
クラック発生工程における半導体ウエハの加熱温度を、１００℃（比較例１）、２２０℃（比較例２）または２６０℃（比較例３）とした以外は、実施例１と同様にして、半導体上のレジストを除去した。結果を表１にまとめた。 (Comparative Examples 1 to 3)
The semiconductor wafer was heated in the same manner as in Example 1 except that the heating temperature of the semiconductor wafer in the crack generation step was 100 ° C. (Comparative Example 1), 220 ° C. (Comparative Example 2) or 260 ° C. (Comparative Example 3). The resist was removed. The results are summarized in Table 1.

表１から明らかなように、半導体ウエハの加熱温度を１２０℃〜１８０℃として、半導体ウエハのレジストに酸化力のあるガスとしてオゾンガスを吹きつけることにより、レジストパターンの一端から１μｍ以内のクラックである本発明特有のクラックを発生させたものは、レジスト残存率が０．１％以下にまで低減し、実質的に残渣なくレジストを除去できた。なお、半導体ウエハの温度を２２０℃以上にしてオゾンガスを吹きつけたものは、本発明特有のクラックが発生したが、レジスト残存率が１０％以上に増大した。これは、半導体ウエハの温度が高くなると、レジストの熱硬化がさらに進行して、熱硬化したレジストが半導体ウエハに強固に付着し、レジスト除去が困難になったものと考えられる。また、半導体ウエハの温度を１００℃にしてオゾンガスを吹きつけたものは、クラックが発生せず、レジスト残存率が９９％と、レジストはほとんど除去できなかった。 As is clear from Table 1, the heating temperature of the semiconductor wafer is set to 120 ° C. to 180 ° C., and ozone gas is blown onto the resist of the semiconductor wafer as an oxidizing gas, thereby causing cracks within 1 μm from one end of the resist pattern. In the case where cracks peculiar to the present invention were generated, the resist residual ratio was reduced to 0.1% or less, and the resist could be removed substantially without residue. In the case where the temperature of the semiconductor wafer was set to 220 ° C. or higher and ozone gas was blown, cracks peculiar to the present invention were generated, but the resist residual ratio was increased to 10% or more. This is probably because when the temperature of the semiconductor wafer is increased, the thermosetting of the resist further proceeds, and the thermoset resist is firmly attached to the semiconductor wafer, making it difficult to remove the resist. Further, when the semiconductor wafer was blown with ozone gas at 100 ° C., cracks did not occur and the resist remaining rate was 99%, and the resist could hardly be removed.

上記のことから、クラック発生工程における半導体ウエハの温度は、１３０℃〜１８０℃が好ましく、１３０℃〜１７０℃がより好ましく、１４０℃〜１７０℃がさらに好ましい。 From the above, the temperature of the semiconductor wafer in the crack generation step is preferably 130 ° C to 180 ° C, more preferably 130 ° C to 170 ° C, and further preferably 140 ° C to 170 ° C.

また、本発明特有のクラック容易に発生させる点から、クラック発生工程における処理条件としては、オゾンガスのオゾン濃度が１０ｇ／ｍ³〜３００ｇ／ｍ³、オゾンガスの流量が１０００ｃｍ³／ｍｉｎ〜５００００ｃｍ³／ｍｉｎ、処理時間が２０秒間〜５００秒間が好ましい。また、レジストを容易に除去する点から、レジスト除去工程における半導体ウエハの加熱温度は２５℃〜７０℃、ウェットオゾンガスのオゾン濃度は５０ｇ／ｍ³〜２００ｇ／ｍ³が好ましい。 In addition, from the viewpoint of easily generating cracks peculiar to the present invention, the treatment conditions in the crack generation step include ozone concentration of ozone gas of 10 g / m ^{3 to} 300 g / m ³ and ozone gas flow rate of 1000 cm ³ / min to 50000 cm ³ /. Preferably, min and the processing time are 20 seconds to 500 seconds. Further, from the viewpoint of easy removal of the resist, resist heating temperature of the semiconductor wafer in the removal step is 25 ° C. to 70 ° C., the ozone concentration in the wet ozone gas 50g / m ^³ ~200g / m ³ is preferred.

（比較例４〜比較例９）
クラック発生工程において、半導体ウエハ上のレジストへの酸化力のあるガスとしてのオゾンガスの吹きつけを行わなかった以外は、実施例１と同様に、半導体ウエハのレジストを除去した。ここで、クラック発生工程における半導体ウエハの加熱温度は、１００℃(比較例４）、１３０℃（比較例５）、１４０℃（比較例６）、１８０℃（比較例７）、２２０℃（比較例８）、２６０℃（比較例９）とした。半導体ウエハの加熱温度が１３０℃以上において、大きなレジストパターン（３００μｍ×５００μｍのレジストパターン）の中央部のみにクラックが発生した。レジストパターン結果を表２にまとめた。表２において、レジスト残存率とは、半導体ウエハに形成されたレジストの全質量に対する、半導体ウエハ上に残存したレジストの質量の百分率をいう。 (Comparative Example 4 to Comparative Example 9)
In the crack generation step, the resist on the semiconductor wafer was removed in the same manner as in Example 1, except that ozone gas as an oxidizing gas was not blown onto the resist on the semiconductor wafer. Here, the heating temperature of the semiconductor wafer in the crack generation step is 100 ° C. (Comparative Example 4), 130 ° C. (Comparative Example 5), 140 ° C. (Comparative Example 6), 180 ° C. (Comparative Example 7), 220 ° C. (Comparative). Example 8), 260 ° C. (Comparative Example 9). When the heating temperature of the semiconductor wafer was 130 ° C. or higher, cracks occurred only in the central portion of the large resist pattern (300 μm × 500 μm resist pattern). The resist pattern results are summarized in Table 2. In Table 2, the resist residual ratio refers to the percentage of the mass of the resist remaining on the semiconductor wafer with respect to the total mass of the resist formed on the semiconductor wafer.

表２から明らかなように、クラック発生工程において、半導体ウエハの加熱のみでクラックの発生を試みたものは、半導体ウエハの加熱温度が１３０℃以上でクラックが発生したが、そのクラックはレジストパターンの一端から１０μｍ以上離れた位置に発生したものであり、半導体ウエハの加熱温度が１３０℃〜１８０℃においてもレジスト残存率１０％までしか低減せず、半導体ウエハの加熱温度が２２０℃以上になるとレジスト残存率は５０％以上に増大した。これは、レジストパターンの端から１０μｍ以上も離れた位置に発生するクラックは、小さなレジストパターン（たとえば、１０μｍ×１０μｍのレジストパターン）には発生しないため、小さなレジストパターンを形成しているレジストを有効に除去することができなかったことによる。また、半導体ウエハの加熱温度が２２０℃以上に高くなると、レジストの熱硬化がさらに進行して、熱硬化したレジストが半導体ウエハに強固に付着し、レジスト除去がさらに困難になったものと考えられる。また、半導体ウエハの加熱温度が１００℃のものは、クラックが発生せず、レジスト残存率も９９％と、レジストはほとんど除去できなかった。 As apparent from Table 2, in the crack generation process, the crack was generated only when the semiconductor wafer was heated, and the crack was generated when the heating temperature of the semiconductor wafer was 130 ° C. or higher. This occurs at a position 10 μm or more away from one end, and even when the heating temperature of the semiconductor wafer is 130 ° C. to 180 ° C., the resist remaining rate is reduced only to 10%. When the heating temperature of the semiconductor wafer reaches 220 ° C. or more, the resist The residual rate increased to 50% or more. This is because cracks occurring at a position more than 10 μm away from the edge of the resist pattern do not occur in a small resist pattern (for example, a 10 μm × 10 μm resist pattern), so a resist that forms a small resist pattern is effective. Because it could not be removed. In addition, when the heating temperature of the semiconductor wafer is increased to 220 ° C. or higher, the thermosetting of the resist further proceeds, and the thermoset resist is firmly attached to the semiconductor wafer, and it is considered that the resist removal becomes more difficult. . Moreover, when the heating temperature of the semiconductor wafer was 100 ° C., no crack was generated and the resist remaining rate was 99%, so that the resist could hardly be removed.

（実施例４）
実施形態２に示したレジスト除去装置を用いて、以下の工程により、半導体ウエハのレジストを除去した。ここで、図４中の図４（ａ）を参照して、上記レジスト除去装置における処理室４３１は、底面が直径３３ｃｍ、高さが１０ｍｍであった。また、処理室４３１内のヒータ４３３の温度は５０℃に設定した。なお、支持軸付ステージ４３２のステージ部分の厚さは１ｍｍであった。 Example 4
The resist of the semiconductor wafer was removed by the following process using the resist removing apparatus shown in the second embodiment. Here, referring to FIG. 4A in FIG. 4, the processing chamber 431 in the resist removing apparatus has a bottom surface with a diameter of 33 cm and a height of 10 mm. The temperature of the heater 433 in the processing chamber 431 was set to 50 ° C. In addition, the thickness of the stage part of the stage 432 with a support shaft was 1 mm.

クラック発生工程として、図４（ａ）を参照して、処理室４３１内の支持軸付ステージ４３２上に半導体ウエハ１を設置した後、図４（ｂ）を支持軸付ステージ４３２を上昇させてヒータ４３３から離し、半導体ウエハ１とヒータ４３３との間隔を５ｍｍとした。次に、図４（ａ）を参照して、加熱ガスとして１８０℃に加熱された窒素ガスを２００００ｃｍ³／ｍｉｎの流量で３０秒間加熱ガス供給口４６２から処理室４３１内に供給した。これにより、半導体ウエハの温度は１４０℃となった。次いで、オゾンガス供給口４４３から、オゾン濃度が６０ｇ／ｍ³のオゾンガスを２００００ｃｍ³／ｍｉｎの流量で５分間半導体ウエハ１上のレジスト２に吹きつけた。そのときのギャップ長は４．５ｍｍであった。クラック発生工程後のレジスト全面にクラックが発生した。詳細に観察すると、各レジストパターンに１以上のクラックが発生し、その中にレジストパターンの一端から１μｍ以内に位置するクラック（すなわち、本発明特有のクラック）が含まれていた。 As a crack generation process, referring to FIG. 4A, after the semiconductor wafer 1 is placed on the stage 432 with a support shaft in the processing chamber 431, the stage 432 with the support shaft is raised as shown in FIG. Separated from the heater 433, the distance between the semiconductor wafer 1 and the heater 433 was set to 5 mm. Next, referring to FIG. 4A, nitrogen gas heated to 180 ° C. as a heating gas was supplied into the processing chamber 431 from the heating gas supply port 462 at a flow rate of 20000 cm ³ / min for 30 seconds. As a result, the temperature of the semiconductor wafer became 140 ° C. Next, ozone gas having an ozone concentration of 60 g / m ³ was sprayed from the ozone gas supply port 443 onto the resist 2 on the semiconductor wafer 1 at a flow rate of 20000 cm ³ / min for 5 minutes. The gap length at that time was 4.5 mm. Cracks occurred on the entire resist surface after the crack generation process. When observed in detail, one or more cracks occurred in each resist pattern, and cracks located within 1 μm from one end of the resist pattern (that is, cracks peculiar to the present invention) were included.

レジスト除去工程は、図４（ｃ）を参照して、支持軸付ステージ４３２を降下させヒータ４３３に接触させて、半導体ウエハ１の温度を５０℃とした。次いで、図４（ａ）を参照して、バブリングタンク４４０内の６０℃に加温された氷酢酸中を通過させたオゾン濃度が２００ｇ／ｍ³のウェットオゾンガスを、２０００ｃｍ³／ｍｉｎの流量で１分間オゾンガス供給口４４３から、半導体ウエハ１上の上記クラックが発生したレジスト２に吹きつけた。続いて、洗浄剤として、純水と窒素ガスとをそれぞれ４００ｃｍ³／ｍｉｎ、４０００ｃｍ³／ｍｉｎの流量で３０秒間洗浄液供給口４５２から吹きつけた。上記ウェットオゾンガスの吹きつけおよび洗浄剤の吹きつけの操作を５回繰り返し行うことにより、半導体ウエハ１上のレジスト２を除去した。本実施例におけるレジスト残存率は０．１％以下であり、実質的に残渣なくレジストを除去できた。 In the resist removing step, referring to FIG. 4C, the stage with support shaft 432 is lowered and brought into contact with the heater 433, and the temperature of the semiconductor wafer 1 is set to 50 ° C. Next, referring to FIG. 4A, wet ozone gas having an ozone concentration of 200 g / m ³ passed through glacial acetic acid heated to 60 ° C. in a bubbling tank 440 at a flow rate of 2000 cm ³ / min. The ozone gas supply port 443 sprayed the resist 2 on the semiconductor wafer 1 where the cracks occurred for 1 minute. Then, as a cleaning agent was sprayed pure water and nitrogen gas and from each of ^{^{400cm 3 / min, 4000cm 3 /}} min of flow rate at 30 seconds the cleaning liquid supply port 452. The resist 2 on the semiconductor wafer 1 was removed by repeating the operation of spraying the wet ozone gas and spraying the cleaning agent five times. The resist remaining rate in this example was 0.1% or less, and the resist could be removed substantially without residue.

なお、クラック発生工程における半導体ウエハの温度調節については、図４（ａ）を参照して、半導体ウエハ１とヒータ４３３とを５ｍｍ以上離して、温調ガスとして温度が１２０℃〜２５０℃程度の窒素ガスを、流量１０００ｃｍ3／ｍｉｎ〜２００００ｃｍ3／ｍｉｎで１０秒間以上処理室４３１に供給することにより、半導体ウエハ１の温度を１２０℃〜１８０℃の間に調節できることを確認した。 In addition, about temperature control of the semiconductor wafer in a crack generation process, with reference to Fig.4 (a), the semiconductor wafer 1 and the heater 433 are separated 5 mm or more, and temperature is about 120 to 250 degreeC as temperature control gas. It was confirmed that the temperature of the semiconductor wafer 1 can be adjusted between 120 ° C. and 180 ° C. by supplying nitrogen gas to the processing chamber 431 at a flow rate of 1000 cm 3 / min to 20000 cm 3 / min for 10 seconds or more.

（実施例５）
実施形態３に示したレジスト除去装置を用いて、以下の工程により、半導体ウエハのレジストを除去した。ここで、図５中の図５（ａ）を参照して、上記レジスト除去装置における処理室４３１は、底面が直径３３ｃｍ、高さが１０ｍｍであった。また、処理室５３１内のヒータ４３３の温度は５０℃に設定した。なお、支持軸付ステージ４３２のステージ部分の厚さは１ｍｍであった。 (Example 5)
The resist of the semiconductor wafer was removed by the following process using the resist removing apparatus shown in the third embodiment. Here, referring to FIG. 5A in FIG. 5, the processing chamber 431 in the resist removing apparatus has a bottom surface of 33 cm in diameter and a height of 10 mm. Further, the temperature of the heater 433 in the processing chamber 531 was set to 50 ° C. In addition, the thickness of the stage part of the stage 432 with a support shaft was 1 mm.

クラック発生工程として、図５（ａ）を参照して、処理室５３１内の支持軸付ステージ５３２上に半導体ウエハ１を設置した後、図５（ｂ）を支持軸付ステージ５３２を上昇させてヒータ５３３から離し、半導体ウエハ１とヒータ５３３との間隔を５ｍｍとした。次いで、図５（ａ）を参照して、ガス供給口３１７から、設定温度１８０℃のヒータ５１１によって加熱されたオゾン濃度が６０ｇ／ｍ³のオゾンガスを２００００ｃｍ³／ｍｉｎの流量で５分間半導体ウエハ１上のレジスト２に吹きつけた。そのときのギャップ長は４．５ｍｍであった。クラック発生工程後のレジスト全面にクラックが発生した。詳細に観察すると、各レジストパターンに１以上のクラックが発生し、その中にレジストパターンの一端から１μｍ以内に位置するクラック（すなわち、本発明特有のクラック）が含まれていた。 As a crack generation process, referring to FIG. 5A, after the semiconductor wafer 1 is placed on the stage 532 with a support shaft in the processing chamber 531, the stage 532 with the support shaft is raised as shown in FIG. The distance between the semiconductor wafer 1 and the heater 533 was set to 5 mm apart from the heater 533. Next, referring to FIG. 5A, the semiconductor wafer is heated for 5 minutes at a flow rate of 20000 cm ³ / min with ozone gas having an ozone concentration of 60 g / m ³ heated from the gas supply port 317 by the heater 511 having a set temperature of 180 ° C. The resist 2 on 1 was sprayed. The gap length at that time was 4.5 mm. Cracks occurred on the entire resist surface after the crack generation process. When observed in detail, one or more cracks occurred in each resist pattern, and cracks located within 1 μm from one end of the resist pattern (that is, cracks peculiar to the present invention) were included.

次に、レジスト除去工程として、実施例４におけるレジスト除去工程と同様の工程を行ない、レジストを除去した。本実施例におけるレジスト残存率は０．１％以下であり、実質的に残渣なくレジストを除去できた。 Next, as a resist removal process, the same process as the resist removal process in Example 4 was performed to remove the resist. The resist remaining rate in this example was 0.1% or less, and the resist could be removed substantially without residue.

なお、クラック発生工程における半導体ウエハの温度調節については、図５（ａ）を参照して、半導体ウエハ１とヒータ４３３とを５ｍｍ以上離して、ヒータ５１１の設定温度を１２０℃〜２５０℃に設定して、オゾンガスを１０００ｃｍ³／ｍｉｎ〜１０００００ｃｍ³／ｍｉｎの流量で５分間半導体ウエハに吹きつけることにより、半導体ウエハの温度を１２０℃〜１８０℃に調節できることを確認した。 Regarding the temperature adjustment of the semiconductor wafer in the crack generation process, referring to FIG. 5A, the semiconductor wafer 1 and the heater 433 are separated from each other by 5 mm or more, and the set temperature of the heater 511 is set to 120 ° C. to 250 ° C. to, by blowing in 5 minutes semiconductor wafer ozone gas at a flow rate of 1000cm ^³ / min~100000cm ³ / min, it was confirmed that can adjust the temperature of the semiconductor wafer 120 ° C. to 180 ° C..

（実施例６）
実施形態４に示したレジスト除去装置を用いて、以下の工程により、半導体ウエハのレジストを除去した。ここで、図６を参照して、上記レジスト除去装置における予備加熱室６１１および処理室４３１は、いずれも底面が直径３３ｃｍ、高さが１０ｍｍであった。 (Example 6)
The resist of the semiconductor wafer was removed by the following process using the resist removing apparatus shown in the fourth embodiment. Here, referring to FIG. 6, each of the preheating chamber 611 and the processing chamber 431 in the resist removing apparatus has a bottom surface of 33 cm in diameter and a height of 10 mm.

まず、予備加熱室６１１内の予備加熱ステージ６１２上に伝熱板６２１として直径が３１ｃｍで厚さ５ｍｍのＡｌ板および半導体ウエハ１を設置し、ヒータ６１３によりＡｌ板および半導体ウエハを１８０℃に加熱した。 First, an Al plate and a semiconductor wafer 1 having a diameter of 31 cm and a thickness of 5 mm are placed on the preheating stage 612 in the preheating chamber 611 as a heat transfer plate 621, and the Al plate and the semiconductor wafer are heated to 180 ° C. by the heater 613. did.

次に、クラック発生工程として、１８０℃に加熱された上記Ａｌ板および半導体ウエハ１を処理室６３１内に搬送し、オゾンガス供給口６４３から、オゾン濃度が６０ｇ／ｍ³のオゾンガスを２００００ｃｍ³／ｍｉｎの流量で５分間半導体ウエハ１上のレジスト２に吹きつけた。そのときのギャップ長は４．５ｍｍであった。クラック発生工程後のレジスト全面にクラックが発生した。詳細に観察すると、各レジストパターンに１以上のクラックが発生し、その中にレジストパターンの一端から１μｍ以内に位置するクラック（すなわち、本発明特有のクラック）が含まれていた。このクラック発生工程において、半導体ウエハの温度は、伝熱体６０１であるＡｌ板の放熱によって、徐々に低下する。 Next, as a crack generation process, the Al plate and the semiconductor wafer 1 heated to 180 ° C. are transferred into the processing chamber 631, and ozone gas having an ozone concentration of 60 g / m ³ is supplied from the ozone gas supply port 643 to 20000 cm ³ / min. The resist 2 on the semiconductor wafer 1 was sprayed at a flow rate of 5 minutes. The gap length at that time was 4.5 mm. Cracks occurred on the entire resist surface after the crack generation process. When observed in detail, one or more cracks occurred in each resist pattern, and cracks located within 1 μm from one end of the resist pattern (that is, cracks peculiar to the present invention) were included. In this crack generation step, the temperature of the semiconductor wafer gradually decreases due to the heat radiation of the Al plate that is the heat transfer body 601.

次に、レジスト除去工程として、半導体ウエハに洗浄液供給口６５２から５０℃の純水を吹きつけることにより、半導体ウエハの温度を５０℃に低下した後、バブリングタンク６４２内の６０℃に加温された氷酢酸中を通過させたオゾン濃度が２００ｇ／ｍ³のウェットオゾンガスを、２０００ｃｍ³／ｍｉｎの流量で１分間オゾンガス供給口６４３から、半導体ウエハ１上の上記クラックが発生したレジスト２に吹きつけた。続いて、洗浄剤として、純水と窒素ガスとをそれぞれ４００ｃｍ³／ｍｉｎ、４０００ｃｍ³／ｍｉｎの流量で３０秒間洗浄液供給口６５２から吹きつけた。上記ウェットオゾンガスの吹きつけおよび洗浄剤の吹きつけの操作を５回繰り返し行うことにより、半導体ウエハ１上のレジスト２を除去した。本実施例におけるレジスト残存率は０．１％以下であり、実質的に残渣なくレジストを除去できた。 Next, as a resist removing process, the temperature of the semiconductor wafer is lowered to 50 ° C. by spraying 50 ° C. pure water from the cleaning liquid supply port 652 to the semiconductor wafer, and then heated to 60 ° C. in the bubbling tank 642. Wet ozone gas having an ozone concentration of 200 g / m ³ passed through the glacial acetic acid was sprayed from the ozone gas supply port 643 to the resist 2 on which the cracks occurred on the semiconductor wafer 1 at a flow rate of 2000 cm ³ / min for 1 minute. It was. Then, as a cleaning agent was sprayed pure water and nitrogen gas and from each of ^{^{400cm 3 / min, 4000cm 3 /}} min of flow rate at 30 seconds the cleaning liquid supply port 652. The resist 2 on the semiconductor wafer 1 was removed by repeating the operation of spraying the wet ozone gas and spraying the cleaning agent five times. The resist remaining rate in this example was 0.1% or less, and the resist could be removed substantially without residue.

（実施例７）
実施形態５に示したクラック発生装置またはレジスト除去装置の内、図３を参照して、実施形態１のクラック発生装置３１０において、処理室３１１およびその周辺に減圧装置３２１および減圧口３２２を配設した装置を用いて半導体ウエハのレジストに本発明特有のクラックを発生させた。図３（ａ）を参照して、半導体ウエハ１を処理室３１１内の１４０℃に加熱したステージ３１２上に設置し、減圧装置３２１として真空ポンプにより処理室３１１内の圧力を１．３３×１０^-2Ｐａにまで減圧した。次いで、オゾン濃度が６０ｇ／ｍ³のオゾンガスを２００００ｃｍ³／ｍｉｎの流量で５分間半導体ウエハ１上のレジスト２に吹きつけた。そのときのギャップ長は４．５ｍｍであった。クラック発生工程後のレジスト全面にクラックが発生した。詳細に観察すると、各レジストパターンに１以上のクラックが発生し、その中にレジストパターンの一端から１μｍ以内に位置するクラック（すなわち、本発明特有のクラック）が含まれていた。レジスト除去工程は、実施例１のレジスト除去工程と同様の工程を行なった。本実施例におけるレジスト残存率は０．１％以下であり、実質的に残渣なくレジストを除去できた。 (Example 7)
Of the crack generating apparatus or resist removing apparatus shown in the fifth embodiment, with reference to FIG. 3, in the crack generating apparatus 310 of the first embodiment, a decompression device 321 and a decompression port 322 are disposed around the processing chamber 311 and its periphery. Using the apparatus, a crack unique to the present invention was generated in the resist of the semiconductor wafer. Referring to FIG. 3A, the semiconductor wafer 1 is placed on a stage 312 heated to 140 ° C. in a processing chamber 311, and the pressure in the processing chamber 311 is 1.33 × 10 6 by a vacuum pump as a decompression device 321. ^The pressure was reduced to ^-2 Pa. Next, ozone gas having an ozone concentration of 60 g / m ³ was sprayed on the resist 2 on the semiconductor wafer 1 at a flow rate of 20000 cm ³ / min for 5 minutes. The gap length at that time was 4.5 mm. Cracks occurred on the entire resist surface after the crack generation process. When observed in detail, one or more cracks occurred in each resist pattern, and cracks located within 1 μm from one end of the resist pattern (that is, cracks peculiar to the present invention) were included. In the resist removal process, the same process as the resist removal process of Example 1 was performed. The resist remaining rate in this example was 0.1% or less, and the resist could be removed substantially without residue.

上記、実施例１〜実施例７においては、レジストにオゾンガスを吹きつけることによって本発明特有のクラックを発生させたが、レジストへのオゾンガスの吹きつけとともに水銀ランプによる紫外線照射を行っても効果があった。その場合、図３（ｂ）に示すように、処理室３３１内に低圧水銀ランプを設けた。低圧水銀ランプの波長としては３００ｎｍ以下のものが望ましい。また処理時間として１０〜５００秒程度が効果的である。 In Examples 1 to 7 described above, cracks peculiar to the present invention were generated by spraying ozone gas on the resist. However, it is also effective to perform ultraviolet irradiation with a mercury lamp while spraying ozone gas to the resist. there were. In that case, as shown in FIG. 3B, a low-pressure mercury lamp was provided in the processing chamber 331. The wavelength of the low-pressure mercury lamp is preferably 300 nm or less. In addition, a processing time of about 10 to 500 seconds is effective.

（実施例８）
実施形態６に示したクラック発生装置を用いて半導体ウエハのレジストに本発明特有のクラックを発生させた。すなわち、図７を参照して、処理室７１１内のステージ７２１上に設置された半導体ウエハに、摩擦材固定台７２２に固定されたメラミンフォームからなる摩擦材７２１を１２Ｐａの圧力で押し付けて、摩擦材７２１を２．５ｒａｄ／ｓｅｃの速度で半導体ウエハ１上を２周回転させた。クラック発生工程後のレジスト全面にクラックが発生した。詳細に観察すると、各レジストパターンに１以上のクラックが発生し、その中にレジストパターンの一端から１μｍ以内に位置するクラック（すなわち、本発明特有のクラック）が含まれていた。レジスト除去工程は、実施例１のレジスト除去工程と同様の工程を行なった。本実施例におけるレジスト残存率は０．１％以下であり、実質的に残渣なくレジストを除去できた。 (Example 8)
A crack unique to the present invention was generated in the resist of the semiconductor wafer using the crack generating apparatus shown in the sixth embodiment. That is, referring to FIG. 7, the friction material 721 made of melamine foam fixed to the friction material fixing base 722 is pressed against the semiconductor wafer installed on the stage 721 in the processing chamber 711 with a pressure of 12 Pa, and the friction The material 721 was rotated twice on the semiconductor wafer 1 at a speed of 2.5 rad / sec. Cracks occurred on the entire resist surface after the crack generation process. When observed in detail, one or more cracks occurred in each resist pattern, and cracks located within 1 μm from one end of the resist pattern (that is, cracks peculiar to the present invention) were included. In the resist removal process, the same process as the resist removal process of Example 1 was performed. The resist remaining rate in this example was 0.1% or less, and the resist could be removed substantially without residue.

また、実施例１〜実施例８および比較例１〜比較例９においては、Ａｓイオンが１×１０¹⁵個／ｃｍ²注入されたレジストの除去についての事例であるが、上記実施例におけるレジスト除去装置、レジスト除去方法は、Ｂ，Ｐ，Ａｓなどのイオンが１×１０¹⁴個／ｃｍ²〜１×１０¹⁷個／ｃｍ²注入されたレジストに対しても有効である。 Examples 1 to 8 and Comparative Examples 1 to 9 are examples of the removal of resist implanted with 1 × 10 ¹⁵ As ions / cm ² as As ions. apparatus, resist removal method, B, is effective P, with respect to ion 1 × 10 ¹⁴ pieces / cm ² to 1 × 10 ¹⁷ pieces / cm ² injected resist such as.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

上記のように、本発明は、処理時間がレジストの表面硬化層の厚さに依存せず、残渣なくレジストを除去することができるため、レジスト除去方法およびレジスト除去装置に広く利用できる。 As described above, the present invention can be widely used in a resist removing method and a resist removing apparatus because the processing time does not depend on the thickness of the hardened surface of the resist and the resist can be removed without residue.

本発明にかかるレジスト除去方法を説明する模式図である。It is a schematic diagram explaining the resist removal method concerning this invention. 本発明における一のクラック発生方法を説明する模式図である。It is a schematic diagram explaining the one crack generation method in this invention. 本発明にかかる一のレジスト除去装置を示す模式図である。ここで、（ａ）はクラック発生装置を、（ｂ）はレジスト除去装置を示す。It is a schematic diagram which shows one resist removal apparatus concerning this invention. Here, (a) shows a crack generating device and (b) shows a resist removing device. 本発明にかかる別のレジスト除去装置を示す模式図である。ここで、（ａ）はレジスト除去装置の全体を、（ｂ）はクラック発生工程における半導体ウエハの位置関係を、（ｃ）はレジスト除去工程における半導体ウエハの位置関係を示す。It is a schematic diagram which shows another resist removal apparatus concerning this invention. Here, (a) shows the entire resist removal apparatus, (b) shows the positional relationship of the semiconductor wafer in the crack generation step, and (c) shows the positional relationship of the semiconductor wafer in the resist removal step. 本発明にかかるまた別のレジスト除去装置を示す模式図である。ここで、（ａ）はレジスト除去装置の全体を、（ｂ）はクラック発生工程における半導体ウエハの位置関係を、（ｃ）はレジスト除去工程における半導体ウエハの位置関係を示す。It is a schematic diagram which shows another resist removal apparatus concerning this invention. Here, (a) shows the entire resist removal apparatus, (b) shows the positional relationship of the semiconductor wafer in the crack generation step, and (c) shows the positional relationship of the semiconductor wafer in the resist removal step. 本発明にかかるさらに別のレジスト除去装置を示す模式図である。It is a schematic diagram which shows another resist removal apparatus concerning this invention. 本発明における一のクラック発生装置を示す模式図である。It is a mimetic diagram showing one crack generating device in the present invention.

Explanation of symbols

１半導体ウエハ、２レジスト、２ａ表面硬化層、２ｂレジスト内部、３クラック、１１酸化力または還元力のあるガス、１２ウェットオゾンガス、２１，７２１摩擦材、２２，７２２摩擦材固定台、３１０，７１０クラック発生装置、３１１，３３１，４３１，５３１，６３１，７１１処理室、３１２，３３２，７１２ステージ、３１３，３３３，４３３，４６１，５１１，５３３，６１３ヒータ、３１４，３３４温度制御装置、３１５，３４１ガス供給装置、３１６ガス供給口、３１７，４１７，５１７，６１７ＵＶランプ、３１９，３３９，４３９，５３９，６３９排出口、３２１，４２１，５２１，６２１減圧装置、３２２，４２２，５２２，６２２減圧口、３３０，４００，５００レジスト除去装置、３３５ステージ回転装置、３４２ウェットガス発生装置、３４３ウェットガス供給口、３５１，４５１，５５１，６５１洗浄剤供給装置、３５２，４５２，５５２，６５２洗浄剤供給口、４１０，５１０，６１０ドライライン、４３２，５３２支持軸付ステージ、４３５，５３５ステージ可動装置、４４０，５４０，６４０ウェットライン、４４１，５４１，６４１オゾン発生装置、４４２，５４２，６４２バブリングタンク、４４３，５４３，６４３オゾンガス供給口、４６２加熱ガス供給装置、４６３加熱ガス供給口、６０１伝熱板、６１１予備加熱室、６１２予備加熱ステージ。 DESCRIPTION OF SYMBOLS 1 Semiconductor wafer, 2 resist, 2a surface hardening layer, 2b resist inside, 3 crack, 11 gas with oxidizing power or reducing power, 12 wet ozone gas, 21,721 friction material, 22,722 friction material fixing stand, 310,710 Crack generator, 311,331,431,531,631,711 processing chamber, 312,332,712 stage, 313,333,433,461,511,533,613 heater, 314,334 temperature controller, 315,341 Gas supply device, 316 gas supply port, 317, 417, 517, 617 UV lamp, 319, 339, 439, 539, 639 discharge port, 321, 421, 521, 621 decompression device, 322, 422, 522, 622 decompression port , 330, 400, 500 resist removal device, 35 Stage rotating device, 342 Wet gas generator, 343 Wet gas supply port, 351, 451, 551, 651 Cleaning agent supply device, 352, 452, 552, 652 Cleaning agent supply port, 410, 510, 610 Dry line, 432 532 Stage with support shaft, 435, 535 Stage movable device, 440, 540, 640 Wet line, 441, 541, 641 Ozone generator, 442, 542, 642 Bubbling tank, 443, 543, 643 Ozone gas supply port, 462 Heating Gas supply device, 463 heating gas supply port, 601 heat transfer plate, 611 preheating chamber, 612 preheating stage.

Claims

A resist removal method for removing a resist having a hardened surface layer formed on a semiconductor wafer, wherein each resist pattern of the resist is located within 1 μm from one end of the resist pattern at a temperature of 180 ° C. or lower. A resist removal method comprising: a crack generation step for generating one or more cracks including a crack; and a resist removal step for removing the resist in which the crack has occurred at a temperature of 100 ° C. or lower.

A resist removing apparatus for removing a resist having a hardened surface layer formed on a semiconductor wafer, wherein each resist pattern of the resist is located within 1 μm from one end of the resist pattern at a temperature of 180 ° C. or lower. A resist removing apparatus comprising: crack generating means for generating one or more cracks including a crack; and resist removing means for removing the resist in which the crack has occurred at a temperature of 100 ° C. or lower.

The crack generation means includes: an apparatus for heating and holding the semiconductor wafer at 120 ° C. to 180 ° C .; and an apparatus for blowing a gas having oxidizing power or reducing power to the resist on the semiconductor wafer. Resist remover.

The resist removal apparatus according to claim 3, further comprising: an apparatus for supplying a heating gas for heating the semiconductor wafer; and an apparatus for changing a distance between the semiconductor wafer and an apparatus for heating the semiconductor wafer.

The resist removing apparatus according to claim 3, further comprising: an apparatus that heats the gas having oxidizing power or reducing power; and an apparatus that changes a distance between the semiconductor wafer and an apparatus that heats the semiconductor wafer.

The resist removal apparatus according to claim 3, further comprising a heat transfer plate for adjusting a temperature of the semiconductor wafer.

The resist removing apparatus according to claim 2, comprising a rubber-like or sponge-like friction material made of a polymer material as the crack generating means.

The resist removal apparatus according to claim 2, further comprising an apparatus that blows wet ozone gas onto the resist in which the crack has occurred as the resist removal means.

A semiconductor wafer from which the resist has been removed by using the resist removing apparatus according to claim 2.