JP2005212291A

JP2005212291A - Optical head

Info

Publication number: JP2005212291A
Application number: JP2004022163A
Authority: JP
Inventors: Koichi Kurose; 光一黒瀬; Yujiro Nomura; 雄二郎野村; Kiyoshi Tsujino; 浄士辻野; Takeshi Ikuma; 健井熊
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-01-29
Filing date: 2004-01-29
Publication date: 2005-08-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical head which can form images of a good image quality even when an emission quantity of light is uneven among light emitting elements. <P>SOLUTION: There are set a light emitting element group with a plurality of light emitting elements arranged in a predetermined direction, a plurality of light emission data memories set corresponding to the plurality of light emitting elements for storing light emission data which show light emission times of the corresponding light emitting elements, a plurality of correction data memories set corresponding to the plurality of light emitting elements for storing correction data to correct the light emission times of the corresponding light emitting elements, a light emission data correcting part for correcting the light emission data corresponding to the correction data on the basis of the correction data, and an element driving circuit for making the light emitting elements emit light on the basis of the corrected light emission data. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電子写真方式のプリンタや複写機などにおける感光体に、潜像を形成する光学ヘッドに関する。 The present invention relates to an optical head for forming a latent image on a photoconductor in an electrophotographic printer or copying machine.

プリンタや複写機などの画像形成装置においては、予め帯電させた感光体上に静電潜像を形成するために所定パターンの露光光を高速に照射する光学ヘッドが用いられている。 In an image forming apparatus such as a printer or a copying machine, an optical head that irradiates a predetermined pattern of exposure light at high speed is used to form an electrostatic latent image on a previously charged photoconductor.

特開昭６１−１８２９６６号公報は、発光素子を副走査方向に複数並べ、感光体の同一位置に複数回記録することで、発光出力の低い発光素子を用いても１回の発光時間を長期化することなく印字の高速化を実現する画像形成装置を開示している。 Japanese Patent Application Laid-Open No. 61-182966 discloses that a plurality of light emitting elements are arranged in the sub-scanning direction and recorded at the same position of the photosensitive member a plurality of times, so that even if a light emitting element having a low light emission output is used, one light emission time is extended. An image forming apparatus is disclosed that realizes high-speed printing without being changed.

この画像形成装置は、ｍ×ｎ個の画像データを記憶する記憶手段を有し、（Ａ）ｍ個の画像データ１列分を記憶手段へ入力、（Ｂ）記憶手段に記憶されている画像データにより記録アレイヘッドを点灯し、感光ドラムに静電潜像を記録、（Ｃ）記憶手段内の１列分の画像データを次の列にシフト、というステップをｎ回繰り返すことにより、ｎ回の多重露光を実現している。 This image forming apparatus has storage means for storing m × n image data, (A) one column of m image data is input to the storage means, and (B) an image stored in the storage means. By repeating the steps of turning on the recording array head according to the data, recording the electrostatic latent image on the photosensitive drum, and shifting the image data for one column in the storage means to the next column n times, Multiple exposure is realized.

特開昭６１−１８２９６６号公報JP 61-182966 A

しかし、上記特開昭６１−１８２９６６号公報の画像形成装置では、主走査方向及び副走査方向に並べられた発光素子間で発光量にばらつきがあるため、画質のよい画像を形成できないという問題が生じていた。 However, in the image forming apparatus disclosed in Japanese Patent Laid-Open No. 61-182966, there is a problem in that an image with high image quality cannot be formed because the light emission amount varies between light emitting elements arranged in the main scanning direction and the sub scanning direction. It was happening.

そこで、本発明は上述の問題点を解決し、感光体に潜像を高速に形成する光学ヘッドを提供することを課題とする。 Accordingly, it is an object of the present invention to provide an optical head that solves the above-described problems and forms a latent image on a photoconductor at high speed.

上記の課題を解決するために、本発明の光学ヘッドは、所定方向に配列した複数の発光素子を有する発光素子群と、複数の発光素子に対応して設けられ、対応する発光素子の発光時間を示す発光データをストアする複数の発光データメモリと、複数の発光素子に対応して設けられ、対応する発光素子の発光時間を補正する補正データをストアする複数の補正データメモリと、補正データに基づいて、当該補正データに対応する発光データを補正する発光データ補正部と、補正された発光データに基づいて、発光素子を発光させる素子駆動回路とを備える。発光素子は、有機ＥＬ素子であることが好ましい。 In order to solve the above-described problems, an optical head according to the present invention is provided corresponding to a plurality of light emitting elements, each having a plurality of light emitting elements arranged in a predetermined direction, and a light emission time of the corresponding light emitting elements. A plurality of light emission data memories for storing light emission data indicating a plurality of light emission data, a plurality of correction data memories provided corresponding to the plurality of light emission elements and storing correction data for correcting the light emission time of the corresponding light emission elements, and correction data A light emission data correction unit that corrects light emission data corresponding to the correction data and an element drive circuit that causes the light emitting element to emit light based on the corrected light emission data. The light emitting element is preferably an organic EL element.

上記構成では、発光素子ごとに当該発光素子の発光量を補正する補正データをストアするメモリが設けられ、発光素子ごとにその発光量が補正されることとなる。したがって、複数の発光素子間で発光量にばらつきがある場合であっても、個々の発光素子の発光量を補正することができるため、例えば光学ヘッドの発光量を均一にするなど、光学ヘッドの発光量を所望の値に制御することができる。また、光学ヘッドが、複数の発光素子が設けられた発光素子モジュールを複数有する場合には、発光素子モジュール間の発光量が均一になるように、補正データを設定し、個々の発光素子の発光量を補正してもよい。複数の発光データメモリ及び補正データメモリは、シフトレジスタを構成するメモリであってよい。 In the above configuration, a memory for storing correction data for correcting the light emission amount of the light emitting element is provided for each light emitting element, and the light emission amount is corrected for each light emitting element. Therefore, even if there is a variation in the light emission amount among a plurality of light emitting elements, the light emission amount of each light emitting element can be corrected. For example, the light emission amount of the optical head can be made uniform. The light emission amount can be controlled to a desired value. Further, when the optical head has a plurality of light emitting element modules provided with a plurality of light emitting elements, correction data is set so that the light emission amount between the light emitting element modules is uniform, and light emission of each light emitting element is performed. The amount may be corrected. The plurality of light emission data memories and the correction data memory may be memories constituting a shift register.

上記光学ヘッドにおいて、複数の補正データメモリは、補正データを当該複数の補正データメモリに順次シフトさせることにより、それぞれの補正データメモリに対応する発光素子の補正データをストアし、複数の発光データメモリは、複数の補正データメモリが補正データをストアしたときに、発光データを当該複数の発光データメモリに順次シフトさせることにより、それぞれの発光データメモリに対応する発光素子の発光データをストアし、素子駆動回路は、複数の補正データメモリが複数の発光データをシフトして当該複数の発光データメモリにストアしたときに、複数の発光素子を発光させることが好ましい。 In the optical head, the plurality of correction data memories store the correction data of the light emitting elements corresponding to the respective correction data memories by sequentially shifting the correction data to the plurality of correction data memories. When the plurality of correction data memories store the correction data, the light emission data is sequentially shifted to the plurality of light emission data memories to store the light emission data of the light emitting elements corresponding to the respective light emission data memories. The drive circuit preferably causes the plurality of light emitting elements to emit light when the plurality of correction data memories shift the plurality of light emission data and store them in the plurality of light emission data memories.

上記構成では、複数の補正データメモリが必要な補正データをストアしたときに、複数の発光データメモリが発光データをストアすることとなる。また、素子駆動回路が複数の発光データメモリにストアされた発光データに基づいて複数の発光素子を発光させている間に、次の発光データをシフトさせ、複数の発光データメモリにストアすることとなる。この場合、補正データメモリにはすでに必要な補正データがストアされており、補正データメモリは補正データをさらにストア又はシフトさせる必要がないため、ストアに要する時間をロスすることが少なく、高速に駆動する光学ヘッドを提供することができる。 In the above configuration, when a plurality of correction data memories store necessary correction data, the plurality of light emission data memories store the light emission data. Further, while the element driving circuit is causing the plurality of light emitting elements to emit light based on the light emission data stored in the plurality of light emission data memories, the next light emission data is shifted and stored in the plurality of light emission data memories. Become. In this case, necessary correction data is already stored in the correction data memory, and the correction data memory does not need to store or shift the correction data further. An optical head can be provided.

上記光学ヘッドは、発光データ又は補正データとして、複数ビットからなる複数のビットデータを生成する制御部と、複数の発光素子に対応して設けられ、複数のビットデータを順次シフトさせる複数のシフトレジスタとをさらに備え、補正データメモリは、対応するシフトレジスタにストアされたビットデータにおける所定のビットが所定の値を示す場合に、当該ビットデータを補正データとしてストアし、発光データメモリは、対応するシフトレジスタにストアされたビットデータにおける所定のビットが他の値を示す場合に、当該ビットデータを発光データとしてストアすることが好ましい。ここで、発光データ補正部は、発光データに補正データを加算することにより、発光データを補正する加算部を有することが好ましい。また、発光データメモリ及び補正データメモリは、当該シフトレジスタを構成するメモリであってもよい。 The optical head includes a control unit that generates a plurality of bit data including a plurality of bits as light emission data or correction data, and a plurality of shift registers that are provided corresponding to the plurality of light emitting elements and sequentially shift the plurality of bit data. The correction data memory stores the bit data as correction data when a predetermined bit in the bit data stored in the corresponding shift register indicates a predetermined value, and the light emission data memory When a predetermined bit in the bit data stored in the shift register indicates another value, it is preferable to store the bit data as light emission data. Here, the light emission data correction unit preferably includes an addition unit that corrects the light emission data by adding the correction data to the light emission data. Further, the light emission data memory and the correction data memory may be memories constituting the shift register.

上記構成では、発光データメモリ及び補正データメモリは、ビットデータのビット値に基づいて、当該ビットデータが発光データであるか、又は補正データであるかを判断することとなる。したがって、シフトレジスタ、並びに／又は発光データメモリ及び補正データメモリが、発光データ及び補正データを高速にシフトさせ、高速にストアすることができるため、ストアに要する時間をロスすることが少なく、高速に駆動する光学ヘッドを提供することができる。 In the above configuration, the light emission data memory and the correction data memory determine whether the bit data is light emission data or correction data based on the bit value of the bit data. Therefore, since the shift register and / or the light emission data memory and the correction data memory can shift the light emission data and the correction data at a high speed and store them at a high speed, the time required for the store is not lost and the high speed is achieved. An optical head to be driven can be provided.

以下、図面を参照しつつ発明の実施の形態について説明する。なお、以下においては、まず本発明に係る有機ＥＬアレイ露光ヘッド、及び有機ＥＬアレイ露光ヘッドチップの構造を説明し、その後に、本発明に係る有機ＥＬアレイ露光ヘッドを用いて露光時間制御と多重露光制御を行う場合の動作について説明する。 Hereinafter, embodiments of the invention will be described with reference to the drawings. In the following, the structure of the organic EL array exposure head and the organic EL array exposure head chip according to the present invention will be described first, and then exposure time control and multiplexing are performed using the organic EL array exposure head according to the present invention. The operation when performing exposure control will be described.

＜１．有機ＥＬアレイ露光ヘッドの全体構成＞
図１は本発明に係る有機ＥＬアレイ露光ヘッドを上から見た平面図であり、図中、記号１は有機ＥＬアレイ露光ヘッドチップ（以下、単にヘッドチップと記す）、記号２は有機ＥＬアレイ露光ヘッド（以下、単に露光ヘッドと記す）、記号３はプリンタコントローラ（図示せず）からのデータを受信するためのコネクタ、記号３４はコネクタ３及びヘッドチップ１を実装する基板であり、例えば、ガラス布基材エポキシ樹脂積層板を用いることができる。 <1. Overall Configuration of Organic EL Array Exposure Head>
FIG. 1 is a plan view of an organic EL array exposure head according to the present invention as viewed from above. In the figure, symbol 1 is an organic EL array exposure head chip (hereinafter simply referred to as a head chip), and symbol 2 is an organic EL array. An exposure head (hereinafter simply referred to as an exposure head), symbol 3 is a connector for receiving data from a printer controller (not shown), symbol 34 is a substrate on which the connector 3 and the head chip 1 are mounted. A glass cloth base epoxy resin laminate can be used.

基板３４は主走査方向を長軸とする矩形の形状をしており、その主走査方向の一方の端部にはプリンタコントローラからのデータを受信するためのコネクタ３が実装され、その他の部分には、複数個のヘッドチップ１が主走査方向に実装されている。なお、図１には示していないが、各ヘッドチップ１はコネクタ３と電気的に接続されている。 The board 34 has a rectangular shape with the major axis in the main scanning direction, and a connector 3 for receiving data from the printer controller is mounted at one end in the main scanning direction, and the other part is mounted. A plurality of head chips 1 are mounted in the main scanning direction. Although not shown in FIG. 1, each head chip 1 is electrically connected to the connector 3.

図１では、複数個のヘッドチップ１は２列千鳥状に配置されている。即ち、ヘッドチップ１は副走査方向に２列に配置され、第１の列には、複数個のヘッドチップ１が、ヘッドチップ１の主走査方向長さより若干狭い間隔をおいて配置され、第２の列では、複数個のヘッドチップ１が、第１の列のヘッドチップ１が配置されていない個所に、第１の列と同じ間隔で配置されている。なお、この間隔については後述する。また、以下、列方向とは副走査方向を意味するものとする。 In FIG. 1, the plurality of head chips 1 are arranged in a zigzag pattern in two rows. That is, the head chips 1 are arranged in two rows in the sub-scanning direction, and a plurality of head chips 1 are arranged in the first row at intervals slightly narrower than the length of the head chip 1 in the main scanning direction. In the second row, a plurality of head chips 1 are arranged at the same intervals as the first row in places where the first row of head chips 1 are not arranged. This interval will be described later. In the following description, the column direction means the sub-scanning direction.

基板３４の上に何個のヘッドチップ１を実装するかは、ヘッドチップ１に形成される主走査方向の有機ＥＬ発光部（以下、単に発光部と記す）の個数、主走査方向の最大画像形成長さ等に基づいて決定すればよい。例えば、１個のヘッドチップ１には主走査方向に１９２個の発光部を形成するものとすると、Ａ４サイズの用紙に600ｄｐｉの解像度での画像形成を可能とする場合、４０個のヘッドチップ１を、基板３４に２列千鳥状に配置すればよい。 The number of head chips 1 mounted on the substrate 34 depends on the number of organic EL light emitting sections (hereinafter simply referred to as light emitting sections) formed in the main scanning direction and the maximum image in the main scanning direction. What is necessary is just to determine based on formation length etc. For example, if one head chip 1 is formed with 192 light-emitting portions in the main scanning direction, 40 head chips 1 can be formed on an A4 size sheet when an image can be formed with a resolution of 600 dpi. May be arranged on the substrate 34 in a zigzag pattern in two rows.

図２は、基板３４に実装された状態におけるヘッドチップ１の一つを示す図であり、図２（ａ）はその平面図であり、図２（ｂ）はその長軸方向での断面図であり、図２において、５はヘッドチップ１側のボンディングパッド、６は基板３４側のボンディングパッド、７はボンディングワイヤ、８はヘッドチップ１側の位置決め用パッド、９は基板３４側の位置決め用パッド、１９は集光レンズアセンブリ２８の光導穴、２６は有機ＥＬアレイアセンブリ（以下、単にアレイアセンブリと記す）２７に形成されている発光部の発光を制御するためのドライバＩＣ、２７はアレイアセンブリ、２８は集光レンズアセンブリ、３０は集光レンズアセンブリ２８側の位置決め用パッド、３２はダイスボンド材、３３は紫外線（ＵＶ）硬化樹脂接着剤、３５は異方導電性接着剤を示し、図１と同じものについては同一の符号を付している。なお、図２（ａ）、（ｂ）では中央部については詳細を省略している。 2 is a view showing one of the head chips 1 mounted on the substrate 34, FIG. 2 (a) is a plan view thereof, and FIG. 2 (b) is a cross-sectional view in the major axis direction thereof. 2, 5 is a bonding pad on the head chip 1 side, 6 is a bonding pad on the substrate 34 side, 7 is a bonding wire, 8 is a positioning pad on the head chip 1 side, and 9 is a positioning pad on the substrate 34 side. Reference numeral 19 denotes a light hole of the condensing lens assembly 28, 26 denotes a driver IC for controlling light emission of a light emitting portion formed in an organic EL array assembly (hereinafter simply referred to as an array assembly) 27, and 27 denotes an array assembly. , 28 is a condenser lens assembly, 30 is a positioning pad on the condenser lens assembly 28 side, 32 is a die bond material, and 33 is an ultraviolet (UV) curable resin adhesive. 35 shows the anisotropic conductive adhesive are denoted by the same reference numerals same as FIG. 2A and 2B, details of the central portion are omitted.

ヘッドチップ１は、一番下にドライバＩＣ２６があり、その直上にアレイアセンブリ２７が設けられ、更にその直上に集光レンズアセンブリ２８が設けられた構成であり、このヘッドチップ１は基板３４にダイスボンド材３２で固定されている。このようなヘッドチップ１を基板３４に固定する際のヘッドチップ１と基板３４の位置決めは、ヘッドチップ１側の位置決め用パッド８と、基板３４側の位置決め用パッド９により行う。即ち、図２（ａ）に示すように、基板３４のヘッドチップ１を固定する位置には、２つの位置決め用パッド９が略ヘッドチップ１の主走査方向長さの間隔で形成されており、また、ヘッドチップ１、具体的にはドライバＩＣ２６の主走査方向の両端には、基板３４側の位置決め用パッド９に対向するように位置決め用パッド８が形成されており、基板３４側の位置決め用パッド９に、ヘッドチップ１側の位置決め用パッド８を対向させるようにして固定するのである。 The head chip 1 has a configuration in which a driver IC 26 is provided at the bottom, an array assembly 27 is provided immediately above the driver IC 26, and a condenser lens assembly 28 is provided immediately above the driver IC 26. It is fixed with a bond material 32. When the head chip 1 is fixed to the substrate 34, the head chip 1 and the substrate 34 are positioned by the positioning pad 8 on the head chip 1 side and the positioning pad 9 on the substrate 34 side. That is, as shown in FIG. 2A, at the position where the head chip 1 of the substrate 34 is fixed, two positioning pads 9 are formed at an interval of the length of the head chip 1 in the main scanning direction. Further, positioning pads 8 are formed at both ends of the head chip 1, specifically, the driver IC 26 in the main scanning direction so as to face the positioning pads 9 on the substrate 34 side. The positioning pads 8 on the head chip 1 side are fixed to the pads 9 so as to face each other.

ヘッドチップ１は、ドライバＩＣ２６の直上にアレイアセンブリ２７が異方導電性接着剤３５により接着され、更にアレイアセンブリ２７の直上に集光レンズアセンブリ２８がＵＶ硬化樹脂接着剤３３により接着された構造となっている。図２（ｂ）に示すように、アレイアセンブリ２７の主走査方向長さ及び副走査方向幅と、集光レンズアセンブリ２８の主走査方向長さ及び副走査方向幅はそれぞれ略同じであり、ドライバＩＣ２６の主走査方向長さはアレイアセンブリ２７及び集光レンズアセンブリ２８の主走査方向長さより長くなっている。ドライバＩＣ２６の副走査方向幅はアレイアセンブリ２７及び集光レンズアセンブリ２８の副走査方向幅と略同じである。 The head chip 1 has a structure in which an array assembly 27 is bonded directly above the driver IC 26 with an anisotropic conductive adhesive 35, and a condenser lens assembly 28 is bonded directly above the array assembly 27 with a UV curable resin adhesive 33. It has become. As shown in FIG. 2B, the main scanning direction length and the sub-scanning direction width of the array assembly 27 and the main scanning direction length and the sub-scanning direction width of the condenser lens assembly 28 are substantially the same. The length of the IC 26 in the main scanning direction is longer than the length of the array assembly 27 and the condenser lens assembly 28 in the main scanning direction. The width of the driver IC 26 in the sub scanning direction is substantially the same as the width of the array assembly 27 and the condenser lens assembly 28 in the sub scanning direction.

ドライバＩＣ２６、アレイアセンブリ２７、そして集光レンズアセンブリ２８の接着の順序は後述する通り、先ずドライバＩＣ２６に対してアレイアセンブリ２７の取付位置決めを行って接着し、次に、そのアレイアセンブリ２７の上に、集光レンズアセンブリ２８をドライバＩＣ２６に対して取付位置決めを行って接着する。 As will be described later, the driver IC 26, the array assembly 27, and the condenser lens assembly 28 are bonded to each other by first positioning the array assembly 27 with respect to the driver IC 26 and then bonding the array assembly 27 to the driver IC 26. Then, the condenser lens assembly 28 is attached and positioned with respect to the driver IC 26 and bonded.

ドライバＩＣ２６の両端であって、アレイアセンブリ２７が接着される部分以外の部分には、所定個数のワイヤボンディングパッド５が形成され、また、基板３４にはワイヤボンディングパッド５と同数のワイヤボンディングパッド６が形成されており、ドライバＩＣ２６のワイヤボンディングパッド５は、それぞれ、対応する基板３４側のワイヤボンディングパッド６とボンディングワイヤ７により電気的に接続される。 A predetermined number of wire bonding pads 5 are formed at both ends of the driver IC 26 other than the portion to which the array assembly 27 is bonded, and the same number of wire bonding pads 6 as the wire bonding pads 5 are formed on the substrate 34. The wire bonding pads 5 of the driver IC 26 are electrically connected to the corresponding wire bonding pads 6 and bonding wires 7 on the substrate 34 side, respectively.

この基板３４側のワイヤボンディングパッド６は、図１に示すコネクタ３からドライバＩＣ２６に対する種々の信号の供給、あるいは電源回路（図示せず）からドライバＩＣ２６への電源電圧や接地電位の供給等をおこなうために設けられているものである。ワイヤボンディングパッド６と、コネクタ３や電源回路との接続は、例えば、予め基板３４にそのための配線パターン（図示せず）を形成しておけばよい。 The wire bonding pad 6 on the substrate 34 side supplies various signals to the driver IC 26 from the connector 3 shown in FIG. 1, or supplies a power supply voltage or a ground potential to the driver IC 26 from a power supply circuit (not shown). It is provided for this purpose. For the connection between the wire bonding pad 6 and the connector 3 or power supply circuit, for example, a wiring pattern (not shown) may be formed on the substrate 34 in advance.

なお、図２では、ワイヤボンディングパッド５、６は２０対設けられているが、何対のワイヤボンディングパッドを設けるかは、ドライバＩＣ２６に供給する信号の数等に基づいて適宜決定すればよい。 In FIG. 2, 20 pairs of wire bonding pads 5 and 6 are provided. However, how many wire bonding pads are provided may be appropriately determined based on the number of signals supplied to the driver IC 26 and the like.

さて、集光レンズアセンブリ２８には、光導穴１９が複数列に形成されている。即ち、光導穴１９は主走査方向に所定個数形成され、それが副走査方向に複数列形成されている。ここで、光導穴１９は、アレイアセンブリ２７に形成される発光部と一対一に対応して形成されている。即ち、図２（ａ）では、各光導穴１９の直下に発光部が形成されているものとする。 The condensing lens assembly 28 has light holes 19 formed in a plurality of rows. That is, a predetermined number of light holes 19 are formed in the main scanning direction, and a plurality of light holes 19 are formed in the sub scanning direction. Here, the light holes 19 are formed in one-to-one correspondence with the light emitting portions formed in the array assembly 27. That is, in FIG. 2A, it is assumed that a light emitting portion is formed immediately below each light hole 19.

光導穴１９を主走査方向に何個形成するか、即ちアレイアセンブリ２７に主走査方向に何個の発光部を形成するかは要求される解像度によって定めればよい。本例では、上述の通り主走査方向に１９２個の光導穴及び発光部が形成されている。この１９２個のうち奇数番目の光導穴及び発光部は副走査方向の１列目に配置され、１９２個のうち偶数番目の光導穴及び発光部は副走査方向の２列目に配置されており、以下同様に１９２×４個の光導穴及び発光部が、計８列千鳥状に１個のヘッドチップ１に形成されている。なお、光導穴及び発光部を副走査方向に何列配置するかは発光部の発光光量等に基づいて定めれば良く、また、千鳥状ではなく、整列格子状に配置しても良い。 How many light holes 19 are formed in the main scanning direction, that is, how many light emitting portions are formed in the array assembly 27 in the main scanning direction may be determined according to the required resolution. In this example, as described above, 192 light holes and light-emitting portions are formed in the main scanning direction. Out of the 192 odd-numbered light holes and light emitting portions are arranged in the first row in the sub-scanning direction, and out of the 192 even-numbered light holes and light emitting portions are arranged in the second row in the sub-scanning direction. In the same manner, 192 × 4 light holes and light emitting portions are formed in one head chip 1 in a total of eight rows in a staggered manner. It should be noted that how many rows of light holes and light emitting portions are arranged in the sub-scanning direction may be determined based on the amount of light emitted from the light emitting portions, and may be arranged not in a staggered pattern but in an aligned grid pattern.

更に、図２（ａ）に示すように発光部及び光導穴１９を千鳥状に形成した場合、要求される解像度によっては、形成する画像の１ラインの露光を１列の光導穴１９の列だけで行うようにすることもできる。しかし、解像度の観点からは、１列目と２列目の発光部及び光導穴１９によって画像の一つのラインの露光を行い、３列目と４列目の発光部及び光導穴１９によって隣のラインの露光を行うというように、２列千鳥状に配置された発光部及び光導穴１９によって、画像の１ラインの露光を行うようにするのが望ましいものである。図２（ａ）に示す場合、前者によれば画像の８ラインの露光を行うことができ、後者によれば画像の４ラインの露光を行うことができる。 Further, when the light emitting portions and the light holes 19 are formed in a staggered manner as shown in FIG. 2A, depending on the required resolution, one line exposure of the image to be formed can be performed only for one line of the light holes 19. You can also do this with However, from the viewpoint of resolution, one line of the image is exposed by the light emitting portions and the light holes 19 in the first and second rows, and the light emitting portions and the light holes 19 in the third and fourth rows are adjacent to each other. It is desirable to expose one line of the image by the light emitting portions and the light holes 19 arranged in a zigzag pattern in two rows, such as performing line exposure. In the case shown in FIG. 2A, according to the former, eight lines of the image can be exposed, and according to the latter, four lines of the image can be exposed.

ところで、図１に示すようにヘッドチップ１を２列千鳥状に配置する場合における各列毎のヘッドチップ１の間隔について、図３を参照して説明すると次のようである。図３において、４ａは図１の第１の列の一つのヘッドチップ１の１列目の発光部を示し、４ｂは当該ヘッドチップ１の最右端の発光部を示し、当該ヘッドチップ１と千鳥的に配置される第２の列のヘッドチップ１の１列目の発光部を示すものとすると、発光部４ｂと発光部４ｃとは、主走査方向に、各列における発光部の間隔と同じ間隔だけ離して配置する。このような配置により、ヘッドチップ１を千鳥的に配置した個所においても、主走査方向の画素の間隔は一定なものとなる。 By the way, the interval between the head chips 1 for each column when the head chips 1 are arranged in a zigzag pattern as shown in FIG. 1 will be described with reference to FIG. In FIG. 3, 4a shows the light emitting part of the first row of one head chip 1 in the first row of FIG. 1, 4b shows the rightmost light emitting part of the head chip 1, and the head chip 1 and staggered Assuming that the first row of light emitting portions of the second row of head chips 1 is shown, the light emitting portion 4b and the light emitting portion 4c are the same as the interval between the light emitting portions in each row in the main scanning direction. Place them apart by an interval. With such an arrangement, even in the area where the head chips 1 are arranged in a staggered manner, the pixel interval in the main scanning direction is constant.

また、図３に示すように、発光部４ａと発光部４ｃとは、副走査方向には、発光部の列の１６列分だけ離して配置する。この１６列分のズレは、例えば、印刷画像データをプリンタコントローラで生成し、当該露光ヘッド２に出力する適当な過程において、画像データの出力順序の処理を行うことにより解決することができる。 Further, as shown in FIG. 3, the light emitting unit 4a and the light emitting unit 4c are arranged apart from each other by 16 columns of the light emitting units in the sub-scanning direction. The deviation of the 16 columns can be solved, for example, by processing the output order of the image data in an appropriate process in which print image data is generated by the printer controller and output to the exposure head 2.

ヘッドチップ１は、以上のような配置となるように、２列千鳥状に基板３４に固定していくのである。 The head chips 1 are fixed to the substrate 34 in a zigzag manner in two rows so as to be arranged as described above.

以上が露光ヘッド２の全体的な構造の説明であるが、以下、各部について説明する。まず、基板３４については、上述した通り、絶縁性の材料、例えばガラス布基材エポキシ樹脂積層板で構成することができ、所定の箇所に、ヘッドチップ１を固定する際の位置決めを行うための位置決め用パッド９、ワイヤボンディングパッド６が形成されており、その端部にはコネクタ３が設けられている。 The above is the description of the overall structure of the exposure head 2, and each part will be described below. First, as described above, the substrate 34 can be made of an insulating material, for example, a glass cloth base epoxy resin laminate, and is used for positioning when fixing the head chip 1 at a predetermined location. A positioning pad 9 and a wire bonding pad 6 are formed, and a connector 3 is provided at an end thereof.

図４（ａ）は、集光レンズアレイアセンブリ４における有機ＥＬ素子の配列に関し、図２の一部を拡大した平面図である。記号１９は、光導穴であり、記号１３は、集光レンズである。集光レンズの直下には、有機ＥＬの発光部がある。 FIG. 4A is an enlarged plan view of a part of FIG. 2 regarding the arrangement of the organic EL elements in the condenser lens array assembly 4. Symbol 19 is a light hole, and symbol 13 is a condenser lens. Immediately below the condenser lens is an organic EL light emitting section.

この有機ＥＬプリントヘッドの主軸方向の解像度を６００ｄｐｉであるとすると、発光部のピッチＡは１／６００（inch）であり、主軸方向の同じライン上の発光部ピッチは２Ａとなり、１／３００（inch）である。また、副軸方向の発光部発光シフト速度が紙送り速度と一致する場合、発光部ピッチＢはＢ＝Ａとなる。有機ＥＬアレイはこのような構成で副軸方向に千鳥状に複数列配置される。 Assuming that the resolution in the principal axis direction of the organic EL print head is 600 dpi, the pitch A of the light emitting parts is 1/600 (inch), the pitch of the light emitting parts on the same line in the principal axis direction is 2 A, and 1/300 ( inch). When the light emitting portion light emission shift speed in the sub-axis direction matches the paper feed speed, the light emitting portion pitch B is B = A. The organic EL array is arranged in a staggered manner in the sub-axis direction with such a configuration.

図４（ｂ）は、図４（ａ）の構成の有機ＥＬプリントヘッドで感光体に照射したときの結果を示す平面図であり、主軸および副軸方向に６００ｄｐｉのピッチ（Ａ＝Ｂ）で露光した状態を示す。 FIG. 4B is a plan view showing the result of irradiating the photosensitive member with the organic EL print head having the configuration shown in FIG. 4A at a pitch (A = B) of 600 dpi in the main axis and sub-axis directions. The exposed state is shown.

図５は、図４（ａ）に対する変形例に係る有機ＥＬ素子の配列を示す平面図である。この例は、印刷結果としては主軸方向、副軸方向共に６００ｄｐｉとなるが、有機ＥＬヘッドの発光部ピッチとしては、主軸方向と副軸方向でピッチが異なる一例（Ａ≠Ｃ）を示す。つまり、紙送り速度が、副軸方向の発光部発光シフト速度よりも早い場合の有機ＥＬ素子の配列を示すものであるが、感光体に照射したときの露光結果は、図４（ｂ）と同様に主軸および副軸方向に６００ｄｐｉのピッチ（Ａ＝Ｂ）で露光される場合の有機ＥＬプリントヘッドの発光部の位置関係を示す。 FIG. 5 is a plan view showing the arrangement of organic EL elements according to a modification to FIG. In this example, the print result is 600 dpi in both the main axis direction and the sub axis direction, but the light emitting portion pitch of the organic EL head is an example (A ≠ C) in which the pitch is different between the main axis direction and the sub axis direction. That is, it shows the arrangement of the organic EL elements when the paper feed speed is faster than the light emission portion light emission shift speed in the sub-axis direction. The exposure result when the photosensitive member is irradiated is as shown in FIG. Similarly, the positional relationship of the light emitting portions of the organic EL print head when exposed at a pitch of 600 dpi (A = B) in the main axis and sub-axis directions is shown.

＜２．露光制御回路＞
図６は、タンデムプリンタ内部における画像データの経路を中心とした、タンデム方式プリンタの露光制御回路の構成例を示す。本図において、画像データの流れを追いながら各部の機能を説明する。 <2. Exposure control circuit>
FIG. 6 shows a configuration example of an exposure control circuit of a tandem printer, centering on the image data path in the tandem printer. In this figure, the function of each unit will be described while following the flow of image data.

まず、プリンタコントローラ６４で画像処理されたＣＭＹＫそれぞれの画像データは、画像データ送信部６５でパラレル→シリアル変換され、ＣＭＹＫのLVDS SERDES信号６６としてプリンタエンジン側のヘッド制御部６８にあるＣＭＹＫそれぞれの有機ＥＬプリントヘッド２へ送られる。露光ヘッド２には、所定個数のドライバＩＣ２６がデイジーチェーン状に接続されていて、主走査方向の１ライン分の画像データを各ドライバＩＣが分割受信し、シリアル→パラレル変換され、ドライバＩＣ内部のシフトレジスタに順次保持される。その後は、プリンタメカの印刷動作に同期して、有機ＥＬ素子を画像データの階調値に合わせてＯＮ／ＯＦＦ制御する。 First, CMYK image data subjected to image processing by the printer controller 64 is subjected to parallel-to-serial conversion by the image data transmission unit 65, and each CMYK organic data in the head control unit 68 on the printer engine side as a CMYK LVDS SERDES signal 66. It is sent to the EL print head 2. A predetermined number of driver ICs 26 are connected in a daisy chain to the exposure head 2, and each driver IC divides and receives image data for one line in the main scanning direction, and serial-to-parallel conversion is performed. Sequentially held in the shift register. After that, in synchronization with the printing operation of the printer mechanism, the organic EL element is ON / OFF controlled in accordance with the gradation value of the image data.

記号２ａは、シアン（Ｃ）用のプリントヘッドであり、同様に、記号２ｂはマゼンタ（Ｍ）、記号２ｃはイエロー（Ｙ）、記号２ｄはブラック（Ｋ）用のプリントヘッドである。 Symbol 2a is a print head for cyan (C). Similarly, symbol 2b is a print head for magenta (M), symbol 2c is yellow (Y), and symbol 2d is a print head for black (K).

図７は、有機ＥＬアレイ露光ヘッド２の制御回路構成を示す。有機ＥＬアレイ露光ヘッド２には、図７に示すように主走査方向に所定個数のドライバＩＣ２６が基板上に実装していて、個々のドライバＩＣ２６が、主走査方向、および副走査方向の画素のある１ブロックを制御／駆動する構成となっている。 FIG. 7 shows a control circuit configuration of the organic EL array exposure head 2. As shown in FIG. 7, the organic EL array exposure head 2 has a predetermined number of driver ICs 26 mounted on the substrate in the main scanning direction, and each driver IC 26 has pixels in the main scanning direction and the sub-scanning direction. A certain block is controlled / driven.

データ制御用ライン５７は、主走査方向に所定個数のドライバＩＣ２６を同じ信号ラインで結び、プリンタコントローラから送られてくる１ライン毎の印刷データを割り付けられたドライバＩＣに送り込むための信号ラインである。 The data control line 57 is a signal line for connecting a predetermined number of driver ICs 26 in the main scanning direction with the same signal line, and sending print data for each line sent from the printer controller to the assigned driver IC. .

電源用ライン５８は、主走査方向に所定個数配置されたドライバＩＣ２６に電力を供給する電力供給ラインである。 The power supply line 58 is a power supply line that supplies power to the driver ICs 26 arranged in a predetermined number in the main scanning direction.

データ制御用ライン５７と電源用ライン５８は、図７に示すように、いずれもドライバＩＣに並列接続される。 The data control line 57 and the power supply line 58 are both connected in parallel to the driver IC as shown in FIG.

図８は、有機ＥＬアレイドライバＩＣ（ドライバＩＣ２６）の回路構成を示す。露光ヘッド１には主走査方向の印刷幅をカバーする所定個数のドライバＩＣが実装される。本図では、ドライバＩＣ１個で１９２個の有機ＥＬ素子を制御し、ドライバＩＣの数は４０個の構成としているが、これは任意である。記号２７は、有機ＥＬアレイであり、ドライバＩＣが受け持つ有機ＥＬアレイの構成をわかり易くするために記したものである。本図の場合、副走査方向に４個並んだ有機ＥＬ素子を制御するドライバＩＣの回路構成となっているがこの数も必要に応じて任意である。以下、信号の流れに沿って各部の構成と機能を説明する。なお、動作タイミングに関しては、図１５から図１８で説明する。 FIG. 8 shows a circuit configuration of the organic EL array driver IC (driver IC 26). A predetermined number of driver ICs that cover the print width in the main scanning direction are mounted on the exposure head 1. In this figure, 192 organic EL elements are controlled by one driver IC, and the number of driver ICs is 40, but this is arbitrary. Reference numeral 27 denotes an organic EL array, which is described for easy understanding of the configuration of the organic EL array that is handled by the driver IC. In the case of this figure, the circuit configuration of a driver IC that controls four organic EL elements arranged in the sub-scanning direction is used, but this number is also optional if necessary. The configuration and function of each part will be described below along the signal flow. The operation timing will be described with reference to FIGS.

記号４７は、データ入力ラインであり、図６に示すように５組の差動信号配線６６により、プリンタコントローラ側の画像データ送信部６５に繋がっている。また、ドライバＩＣ内部では、有機ＥＬアレイ露光ヘッドチップ１に接続されている。 A symbol 47 is a data input line, and is connected to the image data transmission unit 65 on the printer controller side by five sets of differential signal wirings 66 as shown in FIG. Further, inside the driver IC, it is connected to the organic EL array exposure head chip 1.

記号４８は、電源ライン用パッドであり、複数の端子のうち半分がＶＤＤであり、半分がＧＮＤである。 Symbol 48 is a power supply line pad, of which a half is VDD and a half is GND.

アドレス設定用パッド６３は、個々のドライバＩＣのアドレスを設定するもので、図６、図７に示すところでは、４０個のドライバＩＣを搭載した場合であるので、４０個の組み合わせを作ることになる。この組み合わせは、配線基板上でこのアドレス設定用パッド６３をデジタル的に１または０に設定することにより決めることができる。タイミングコントローラは制御ラインのＳＰ（Ｐ／Ｎ）信パルス号の数をカウントして、この設定されたアドレスと比較し、合致したときにデータを取り込む。 The address setting pad 63 sets the address of each driver IC. In the case shown in FIGS. 6 and 7, when 40 driver ICs are mounted, 40 combinations are made. Become. This combination can be determined by digitally setting the address setting pad 63 to 1 or 0 on the wiring board. The timing controller counts the number of SP (P / N) signals on the control line, compares it with the set address, and takes in data when they match.

記号６９は、タイミングコントローラを示す。データ入力ライン４７から入力した発光時間データ（階調データ）は、タイミングコントローラ入力部にあるデシリアライザ（図示しない）でシリアルデータから６ビットのパラレルデータに変換して、図８では、１９２個のレジスタが図示右方向に延びるところのシフトレジスタ７０（ｏ，ｅ）にクロック同期で順次送られる。このシフトレジスタ７０（ｏ，ｅ）が本発明のストア手段に相当する。本例におけるシフトレジスタ７０（ｏ，ｅ）の１９２個のレジスタには、１画素あたり６ビットの発光時間データが１９２画素分（主走査方向の１ライン分）ストアされる。 Symbol 69 indicates a timing controller. The light emission time data (gradation data) input from the data input line 47 is converted from serial data to 6-bit parallel data by a deserializer (not shown) in the timing controller input unit. In FIG. Are sequentially sent to the shift register 70 (o, e) extending in the right direction in the figure in synchronization with the clock. This shift register 70 (o, e) corresponds to the store means of the present invention. In 192 registers of the shift register 70 (o, e) in this example, 6-bit light emission time data per pixel is stored for 192 pixels (one line in the main scanning direction).

シフトレジスタ７１（ｏ，ｅ）は、ストア手段であるシフトレジスタ７０（ｏ，ｅ）の１９２個のレジスタに対応して、計１９２個設けられている。各々のシフトレジスタ７１（ｏ，ｅ）は、副走査方向に連なる有機ＥＬアレイ８に対応した４個のレジスタを持っている。 A total of 192 shift registers 71 (o, e) are provided corresponding to the 192 registers of the shift register 70 (o, e) which is a store means. Each shift register 71 (o, e) has four registers corresponding to the organic EL array 8 connected in the sub-scanning direction.

シフトレジスタ７０（ｏ，ｅ）の１９２個のレジスタからは、シフトレジスタ７１（ｏ，ｅ）に対し、それぞれ６ビットの発光時間データが出力される。また、タイミングコントローラ６９は、シフトレジスタ７１（ｏ，ｅ）のシフト・タイミングを制御するＳＨＩＦＴＣＬＫ信号とＳＲｎ（ｏ，ｅ）信号の提供と、有機ＥＬ素子駆動回路７４（ｏ，ｅ）のタイミングを制御するＯＥＬｎ（ｏ，ｅ）信号を提供し、カウンタ７２に対しては、発光時間を制御するカウント用のクロックＣＣＬＫ信号を提供する。 From the 192 registers of the shift register 70 (o, e), 6-bit light emission time data is output to the shift register 71 (o, e), respectively. The timing controller 69 provides a SHIFT CLK signal and an SRn (o, e) signal for controlling the shift timing of the shift register 71 (o, e), and the timing of the organic EL element driving circuit 74 (o, e). OELn (o, e) signal for controlling the light emission, and a counter clock CCLK signal for controlling the light emission time is provided to the counter 72.

シフトレジスタ７１は、シフトレジスタ７０から送られてくる発光時間データを順次シフトして行く。また、タイミングコントローラ６９からのＳＲｎ（ｏ，ｅ）信号により、コンパレータ７３（ｏ，ｅ）に対し、選択されたレジスタに保持された発光時間データを出力する。 The shift register 71 sequentially shifts the light emission time data sent from the shift register 70. Further, the light emission time data held in the selected register is output to the comparator 73 (o, e) by the SRn (o, e) signal from the timing controller 69.

カウンタ７２は、発光時間を制御するカウンタであり、カウンタのビット数（ここでは６ビット）は、シフトレジスタ７１に入る発光時間データのビット長と同じである。また、このカウンタの入力周波数は、副走査方向の画素ピッチを時間換算して、その周期をカウント数で除算した結果の逆数（周波数）である。カウンタ７２は、コンパレータ７３（ｏ，ｅ）に対し、ここでは６ビットのカウント値を出力する。 The counter 72 is a counter for controlling the light emission time, and the number of bits of the counter (here, 6 bits) is the same as the bit length of the light emission time data entering the shift register 71. The input frequency of this counter is the reciprocal (frequency) of the result of time-converting the pixel pitch in the sub-scanning direction and dividing the period by the number of counts. Here, the counter 72 outputs a 6-bit count value to the comparator 73 (o, e).

コンパレータ７３（ｏ，ｅ）には、シフトレジスタ７１（ｏ，ｅ）へのタイミング入力信号ＳＲｎ（ｏ，ｅ）に同期してシフトレジスタ７１（ｏ，ｅ）から送られた６ビットの発光時間データと、カウンタ７２からの６ビットのカウント値とを比較する。比較の結果、カウント値が発光時間データより小さい場合は、容量線５２に対してＯＮ信号を出力する。カウント値が上昇し発光時間データと同一又は発光時間データより大きくなった場合は、容量線５２に対してＯＦＦ信号を出力する。容量線５２は有機ＥＬ素子駆動回路７４（ｏ，ｅ）へ繋がっているので、発光時間データにより指定された期間内であれば有機ＥＬ素子駆動回路７４（ｏ，ｅ）にＯＮ信号が出力され、発光時間が経過すればＯＦＦ信号が出力されることになる。発光時間データは上述の通り６ビットなので、各画素に対する発光時間の長短によって２⁶＝６４階調が表現されることになる。なお、タイミングコントローラ６９からシフトレジスタ７１（ｏ，ｅ）へのタイミング入力信号ＳＲｎ（ｏ，ｅ）は、カウンタ７２のクロック周期を、主走査方向のライン数で除算した時間間隔で行われる。有機ＥＬ素子駆動回路７４（ｏ，ｅ）は、コンパレータ７３（ｏ，ｅ）からの出力信号（容量線）とタイミングコントローラ６９からのタイミング信号ＯＥＬ１／Ｏ〜４／Ｅ（走査線）により、有機ＥＬ素子アノード接続端子７５と有機ＥＬ素子カソード接続端子７６で選択された有機ＥＬ素子７９をアクティブ・マトリクス駆動する。なお、この回路の詳細説明は図１１で行う。 The comparator 73 (o, e) has a 6-bit light emission time sent from the shift register 71 (o, e) in synchronization with the timing input signal SRn (o, e) to the shift register 71 (o, e). The data is compared with the 6-bit count value from the counter 72. As a result of the comparison, if the count value is smaller than the light emission time data, an ON signal is output to the capacitor line 52. When the count value increases and becomes the same as or larger than the light emission time data, an OFF signal is output to the capacitor line 52. Since the capacitor line 52 is connected to the organic EL element driving circuit 74 (o, e), an ON signal is output to the organic EL element driving circuit 74 (o, e) within the period specified by the light emission time data. When the emission time elapses, an OFF signal is output. Since the light emission time data is 6 bits as described above, 2 ⁶ = 64 gradations are expressed by the length of the light emission time for each pixel. The timing input signal SRn (o, e) from the timing controller 69 to the shift register 71 (o, e) is performed at a time interval obtained by dividing the clock cycle of the counter 72 by the number of lines in the main scanning direction. The organic EL element driving circuit 74 (o, e) is controlled by an output signal (capacitance line) from the comparator 73 (o, e) and timing signals OEL1 / O to 4 / E (scanning lines) from the timing controller 69. The organic EL element 79 selected by the EL element anode connection terminal 75 and the organic EL element cathode connection terminal 76 is driven in an active matrix. Details of this circuit will be described with reference to FIG.

図９は、有機ＥＬ素子７９の光量補正回路の構成の一例を示す図である。シフトレジスタ７０には、入力Ａ及びＢ並びに出力Ｙを有する加算回路８４が設けられている。加算回路８４において、入力Ａには有機ＥＬ素子７９の発光量を補正する補正データが入力され、入力Ｂには有機ＥＬ素子７９の発光量を示す発光データが入力される。また、加算回路８４は、補正データをストアする補正データメモリとしての機能及び発光データをストアする発光データメモリとしての機能を有する。 FIG. 9 is a diagram illustrating an example of the configuration of the light amount correction circuit of the organic EL element 79. The shift register 70 is provided with an adder circuit 84 having inputs A and B and an output Y. In the adder circuit 84, correction data for correcting the light emission amount of the organic EL element 79 is input to the input A, and light emission data indicating the light emission amount of the organic EL element 79 is input to the input B. The adder circuit 84 has a function as a correction data memory for storing correction data and a function as a light emission data memory for storing light emission data.

タイミングコントローラ６９から出力される６ビットデータは、発光データ又は補正データを示す５ビットデータ、及び選択データを示す１ビットデータからなる。入力Ａ及びＢにおいて、端子Ｄ０〜Ｄ４には５ビットデータが供給され、端子Ｄ５には選択データが供給される。 The 6-bit data output from the timing controller 69 includes 5-bit data indicating light emission data or correction data, and 1-bit data indicating selection data. At inputs A and B, 5-bit data is supplied to the terminals D0 to D4, and selection data is supplied to the terminal D5.

本例では、選択データが“０”を示す場合に入力Ａがイネーブルとなり、選択データが“１”を示す場合に入力Ｂがイネーブルとなる。すなわち、選択データが“０”を示す場合には、加算回路８４は、タイミングコントローラ６９から出力された５ビットデータを入力Ａにおいて補正データとして受け取る。そして、加算回路８４は、受け取った補正データをラッチする。また、選択データが“１”を示す場合には、加算回路８４は、当該５ビットデータを入力Ｂにおいて発光データとして受け取る。そして、加算回路８４は、発光データに補正データを加算し、加算結果を６ビットデータに変換して出力Ｙからシフトレジスタ７１に供給する。これにより、光量補正回路は、主走査方向における有機ＥＬ素子７９の光量を補正する。 In this example, the input A is enabled when the selection data indicates “0”, and the input B is enabled when the selection data indicates “1”. That is, when the selection data indicates “0”, the adding circuit 84 receives the 5-bit data output from the timing controller 69 as the correction data at the input A. Then, the adding circuit 84 latches the received correction data. When the selection data indicates “1”, the adder circuit 84 receives the 5-bit data as light emission data at the input B. Then, the adder circuit 84 adds the correction data to the light emission data, converts the addition result into 6-bit data, and supplies the result to the shift register 71 from the output Y. Thereby, the light quantity correction circuit corrects the light quantity of the organic EL element 79 in the main scanning direction.

図１０は、有機ＥＬ素子７９の光量調整回路の構成の一例を示す図である。光量調整回路は、モジュール発光量制御部の一例である電力調整回路７７と、モジュール発光量補正部の一例である基準電圧回路８０とを有し、発光素子モジュールの一例であるドライバＩＣ２６ごとに、有機ＥＬ素子の発光量を調整する。具体的には、電力調整回路７７は、電力供給線を通して有機ＥＬ素子駆動回路群７４（ｏ，ｅ）への供給電力を調整する機能を持つ。 FIG. 10 is a diagram illustrating an example of the configuration of the light amount adjustment circuit of the organic EL element 79. The light amount adjustment circuit includes a power adjustment circuit 77 that is an example of a module light emission amount control unit, and a reference voltage circuit 80 that is an example of a module light emission amount correction unit, and for each driver IC 26 that is an example of a light emitting element module. The light emission amount of the organic EL element is adjusted. Specifically, the power adjustment circuit 77 has a function of adjusting the power supplied to the organic EL element drive circuit group 74 (o, e) through the power supply line.

基準電圧回路８０は、ＶＤＤとＧＮＤとの間に直列に接続された複数の抵抗体を有し、当該複数の抵抗体の接続点の電圧を基準電圧Ｖｒｅｆとして電力調整回路７７に供給する。複数の抵抗体の少なくとも一方は、抵抗値がトリミング可能に設けられている。当該抵抗体は、例えば、印刷等により基板３４（図７参照）に設けられ、レーザトリミングにより抵抗値が調整される。当該調整は、有機ＥＬアレイ露光ヘッド２が組み上がった後に行われてもよい。 The reference voltage circuit 80 has a plurality of resistors connected in series between VDD and GND, and supplies a voltage at a connection point of the plurality of resistors to the power adjustment circuit 77 as a reference voltage Vref. At least one of the plurality of resistors is provided so that the resistance value can be trimmed. The resistor is provided on the substrate 34 (see FIG. 7) by printing or the like, and the resistance value is adjusted by laser trimming. The adjustment may be performed after the organic EL array exposure head 2 is assembled.

基準電圧回路８０に設けられた抵抗体の抵抗値を調整することにより、電力供給線５１に供給される、有機ＥＬ素子７９に供給される電圧が調整される。すなわち、有機ＥＬ素子７９の発光量が調整される。すなわち、光量調整回路は、ドライバＩＣ２６ごとに発光量を調整する。 By adjusting the resistance value of the resistor provided in the reference voltage circuit 80, the voltage supplied to the organic EL element 79 supplied to the power supply line 51 is adjusted. That is, the light emission amount of the organic EL element 79 is adjusted. That is, the light amount adjustment circuit adjusts the light emission amount for each driver IC 26.

基準電圧回路８０に設けられた抵抗体は、有機ＥＬアレイ露光ヘッド２を構成する複数のドライバＩＣ２６間で、有機ＥＬ素子７９の発光量が略均一となるように抵抗値が調整されるのが望ましい。例えば、複数のドライバＩＣ２６において、有機ＥＬ素子７９の発光量を測定し、当該発光量に基づいて、各ドライバＩＣ２６における抵抗体の抵抗値を調整する。 The resistance value of the resistor provided in the reference voltage circuit 80 is adjusted so that the light emission amount of the organic EL element 79 is substantially uniform between the plurality of driver ICs 26 constituting the organic EL array exposure head 2. desirable. For example, the light emission amount of the organic EL element 79 is measured in the plurality of driver ICs 26, and the resistance value of the resistor in each driver IC 26 is adjusted based on the light emission amount.

電力調整回路７７は、誤差増幅回路８１と、制御回路８２と、分圧回路８３とを有する。分圧回路８３は、ＶＤＤとＧＮＤとの間において直列に接続された複数の抵抗体を有する。また、分圧回路８３は、当該複数の抵抗体の接続点の電圧、すなわち、ＶＤＤを分圧した電圧を誤差増幅回路８１に供給する。誤差増幅回路８１は、分圧回路８３により分圧された電圧と基準電圧Ｖｒｅｆと比較し、当該比較結果に基づく所定の電圧を制御回路８２に供給する。 The power adjustment circuit 77 includes an error amplification circuit 81, a control circuit 82, and a voltage dividing circuit 83. The voltage dividing circuit 83 includes a plurality of resistors connected in series between VDD and GND. The voltage dividing circuit 83 supplies a voltage at a connection point of the plurality of resistors, that is, a voltage obtained by dividing VDD to the error amplifying circuit 81. The error amplification circuit 81 compares the voltage divided by the voltage dividing circuit 83 with the reference voltage Vref, and supplies a predetermined voltage based on the comparison result to the control circuit 82.

制御回路８２は、ソース又はドレインの一方にＶＤＤが供給され、他方が分圧回路８３の一端及び電力供給線５１に接続されたＭＯＳトランジスタである。また、当該ＭＯＳトランジスタのゲートには、誤差増幅回路８１から所定の電圧が供給されている。すなわち、制御回路８２は、誤差増幅回路８１の比較結果に基づいて、電力供給線５１に供給される電力を制御する。 The control circuit 82 is a MOS transistor in which VDD is supplied to one of the source and the drain and the other is connected to one end of the voltage dividing circuit 83 and the power supply line 51. A predetermined voltage is supplied from the error amplifier circuit 81 to the gate of the MOS transistor. That is, the control circuit 82 controls the power supplied to the power supply line 51 based on the comparison result of the error amplification circuit 81.

図１１は、有機ＥＬアレイ露光ヘッド駆動部の回路を示す。この回路は、４列の有機ＥＬ素子７９に対応して４つの有機ＥＬ素子駆動回路７８が接続されてなり、有機ＥＬ素子駆動回路群７４（ｏ，ｅ）を構成している。有機ＥＬ素子駆動回路群７４（ｏ，ｅ）は、図８で示すように、ドライバＩＣ１内部に奇数ライン、偶数ラインに分かれて存在する。 FIG. 11 shows a circuit of the organic EL array exposure head driving unit. In this circuit, four organic EL element driving circuits 78 are connected corresponding to the four rows of organic EL elements 79, and constitute an organic EL element driving circuit group 74 (o, e). As shown in FIG. 8, the organic EL element drive circuit group 74 (o, e) is divided into odd lines and even lines in the driver IC1.

有機ＥＬ素子駆動回路群７４（ｏ，ｅ）の入力は、容量線５２、走査線５３、電力供給線５１である。容量線５２は本発明の第２信号線に相当し、図８のようにコンパレータ７３（ｏ，ｅ）の出力に接続されていて、４つの有機ＥＬ素子駆動回路７８に共通の信号線であり、有機ＥＬ素子７９のＯＮ／ＯＦＦを制御する。走査線５３は本発明の第１信号線に相当し、タイミングコントローラ６９の走査線出力であるタイミング信号ＯＥＬ１／Ｏ〜４／Ｅにより、各ラインの有機ＥＬ素子駆動回路７８を選択駆動する。電力供給線５１は、電力調整回路７７の出力に接続されていて、有機ＥＬ素子７９のドライブ電力供給ラインである。 The inputs of the organic EL element driving circuit group 74 (o, e) are the capacitor line 52, the scanning line 53, and the power supply line 51. The capacitor line 52 corresponds to the second signal line of the present invention, is connected to the output of the comparator 73 (o, e) as shown in FIG. 8, and is a signal line common to the four organic EL element driving circuits 78. The ON / OFF of the organic EL element 79 is controlled. The scanning line 53 corresponds to the first signal line of the present invention, and selectively drives the organic EL element driving circuit 78 of each line by the timing signals OEL1 / O to 4 / E which are scanning line outputs of the timing controller 69. The power supply line 51 is connected to the output of the power adjustment circuit 77 and is a drive power supply line for the organic EL element 79.

一方、有機ＥＬ素子駆動回路群７４（ｏ，ｅ）の出力は、４つの有機ＥＬ素子７９を駆動する。カソード接続端子７５は、有機ＥＬ素子７９のカソードにそれぞれ接続され、アノード接続端子７６は、有機ＥＬ素子７９のアノード側に接続されコモン側（電力供給線）に接続されている。 On the other hand, the output of the organic EL element driving circuit group 74 (o, e) drives the four organic EL elements 79. The cathode connection terminal 75 is connected to the cathode of the organic EL element 79, and the anode connection terminal 76 is connected to the anode side of the organic EL element 79 and connected to the common side (power supply line).

図１２は、発光部とこれをアクティブ・マトリクス駆動させるための個々の有機ＥＬ素子駆動回路７８を示す回路図である。図１２において、発光部として有機ＥＬ（ＯＥＬ）素子７９を使用しており、Ｋはそのカソード端子、Ａはそのアノード端子である。アノード端子Ａは電力供給線５１に接続されている。５３は走査線であり、スイッチング用トランジスタ（Ｔｒ１）のゲートＧａに接続される。また、５２は容量線であり、スイッチング用トランジスタＴｒ１のソースＳａに接続される。５１は電力供給線、Ｃａはストレージキャパシタである。 FIG. 12 is a circuit diagram showing the light emitting section and individual organic EL element driving circuits 78 for driving the light emitting section in an active matrix. In FIG. 12, an organic EL (OEL) element 79 is used as a light emitting part, K is a cathode terminal thereof, and A is an anode terminal thereof. The anode terminal A is connected to the power supply line 51. A scanning line 53 is connected to the gate Ga of the switching transistor (Tr1). A capacitor line 52 is connected to the source Sa of the switching transistor Tr1. Reference numeral 51 denotes a power supply line, and Ca denotes a storage capacitor.

有機ＥＬのドライビング用トランジスタ（Ｔｒ２）のソースＳｂはＧＮＤ５４され、ドレインＤｂは有機ＥＬのカソード端子Ｋに接続される。さらに、ドライビング用トランジスタＴｒ２のゲートＧｂは、スイッチング用のトランジスタＴｒ１のドレインＤａに接続されている。 The source Sb of the organic EL driving transistor (Tr2) is GND 54, and the drain Db is connected to the cathode terminal K of the organic EL. Further, the gate Gb of the driving transistor Tr2 is connected to the drain Da of the switching transistor Tr1.

次に、図１２の回路図の動作について説明する。スイッチング用トランジスタＴｒ１のソースに対してコンパレータ７３（ｏ，ｅ）から容量線５２に出力されたＯＮ信号が印加されている状態で、タイミングコントローラ６９からのタイミング信号ＯＥＬ１／Ｏ〜４／Ｅが走査線５３に通電すると、スイッチング用トランジスタＴｒ１がオンになる。このためドライビング用トランジスタＴｒ２のゲート電圧が上がり、ドレインＤｂとソースＳｂ間が導通状態になり、この結果、有機ＥＬ素子が動作して所定の光量で発光する。また、ストレージキャパシタＣａは容量線５２の電圧で充電される。 Next, the operation of the circuit diagram of FIG. 12 will be described. The timing signals OEL1 / O to 4 / E from the timing controller 69 are scanned while the ON signal output from the comparator 73 (o, e) to the capacitor line 52 is applied to the source of the switching transistor Tr1. When the line 53 is energized, the switching transistor Tr1 is turned on. For this reason, the gate voltage of the driving transistor Tr2 rises, and the drain Db and the source Sb become conductive. As a result, the organic EL element operates and emits light with a predetermined amount of light. The storage capacitor Ca is charged with the voltage of the capacitance line 52.

スイッチング用トランジスタＴｒ１をオフにした場合にも、ストレージキャパシタＣａに充電された電荷に基づいてドライビング用トランジスタＴｒ２は依然として導通状態となっているので、有機ＥＬ素子７９は発光状態を維持する。したがって、アクティブ・マトリクスをアレイアセンブリ２７に形成される各発光部の駆動回路に適用した場合には、スイッチング用トランジスタＴｒ１をオフにしたときでも、有機ＥＬ素子の動作が継続して発光を維持し、高輝度で画素の露光を行うことができる。また、このようなスイッチング用トランジスタＴｒ１をオフにした場合のストレージキャパシタＣａの電荷による発光維持は、スイッチング用トランジスタＴｒ１がオフである限り容量線５２の信号の如何に関わらず継続される。このため、４つの有機ＥＬ素子駆動回路７８で共通の容量線５２を用いて、後述のように有機ＥＬ素子の発光開始及び終了を時分割制御することができる。 Even when the switching transistor Tr1 is turned off, the driving transistor Tr2 is still in the conductive state based on the electric charge charged in the storage capacitor Ca, so that the organic EL element 79 maintains the light emitting state. Therefore, when the active matrix is applied to the drive circuit of each light emitting section formed in the array assembly 27, the operation of the organic EL element continues to maintain light emission even when the switching transistor Tr1 is turned off. The pixel can be exposed with high brightness. Further, the light emission maintenance by the charge of the storage capacitor Ca when the switching transistor Tr1 is turned off is continued regardless of the signal of the capacitor line 52 as long as the switching transistor Tr1 is turned off. For this reason, the light emission start and end of the organic EL elements can be controlled in a time-sharing manner as will be described later by using the common capacitance line 52 in the four organic EL element driving circuits 78.

コンパレータ７３（ｏ，ｅ）から容量線５２に出力される信号がＯＦＦとなり、かつ、タイミングコントローラ６９から走査線５３に出力されるタイミング信号ＯＥＬ１／Ｏ〜４／Ｅによりスイッチング用トランジスタＴｒ１がオンになった場合には、ストレージキャパシタＣａに充電されていた電荷はスイッチング用トランジスタＴｒ１を通じて容量線５２に吸収される。従って、ドライビング用トランジスタＴｒ２のゲート電圧が下がり、有機ＥＬ素子７９の発光が終了する。 The signal output from the comparator 73 (o, e) to the capacitor line 52 is turned OFF, and the switching transistor Tr1 is turned ON by the timing signals OEL1 / O to 4 / E output from the timing controller 69 to the scanning line 53. In this case, the charge charged in the storage capacitor Ca is absorbed by the capacitance line 52 through the switching transistor Tr1. Accordingly, the gate voltage of the driving transistor Tr2 is lowered, and the light emission of the organic EL element 79 is finished.

図１３及び図１４に、図１１及び図１２に対する変形例に係る有機ＥＬ素子駆動回路７８を示す。上記図１１及び図１２の有機ＥＬ素子駆動回路７８では、発光部のアノード端子Ａを共通化し電力供給線５１に接続したが、本図１３及び図１４では、カソード端子Ｋを共通化してＧＮＤに接続している。この場合、アノード端子Ａを個々の有機ＥＬ素子駆動回路７８のドライビング用トランジスタＴｒ２のドレインＤｂに接続し、ドライビング用トランジスタＴｒ２のソースＳｂにはそれぞれ電力供給線５１を接続する。このような構成によっても、容量線５２より供給されるＯＮ／ＯＦＦ信号に従い、有機ＥＬ素子を駆動することができる。 FIGS. 13 and 14 show an organic EL element driving circuit 78 according to a modification to FIGS. 11 and 12. In the organic EL element driving circuit 78 of FIGS. 11 and 12, the anode terminal A of the light emitting unit is shared and connected to the power supply line 51. However, in FIGS. 13 and 14, the cathode terminal K is shared and is connected to GND. Connected. In this case, the anode terminal A is connected to the drain Db of the driving transistor Tr2 of each organic EL element driving circuit 78, and the power supply line 51 is connected to the source Sb of the driving transistor Tr2. Even with such a configuration, the organic EL element can be driven in accordance with the ON / OFF signal supplied from the capacitor line 52.

なお、以上のようなドライバＩＣ１は周知の半導体製造技術を用いて構成できるので、製造方法の詳細な説明は省略する。 The driver IC 1 as described above can be configured by using a known semiconductor manufacturing technique, and thus a detailed description of the manufacturing method is omitted.

＜３．制御タイミング＞
図１５（ａ）は、図８のタイミングコントローラ６９の入力信号タイミングを示すもので、ドライバＩＣの入力信号のタイミングを示す。ドライバＩＣの制御ラインは、５組の差動ラインからなり、図１５（ａ）では、そのうち、発光時間データの取り込みに関するタイミングについて説明する。 <3. Control timing>
FIG. 15A shows the input signal timing of the timing controller 69 of FIG. 8, and shows the timing of the input signal of the driver IC. The control line of the driver IC is composed of five sets of differential lines, and FIG. 15 (a) will explain timing related to fetching light emission time data.

ＳＰ（Ｐ／Ｎ）は、スタート信号で、発光時間データ受信前にパルスが発生し、以降、１９２画素×６ビット＝１１５２個の発光時間データ受信前毎に発生する。タイミングコントローラ６９は、このＳＰ（Ｐ／Ｎ）パルスの数をカウントして、このドライバＩＣに設定されたアドレス値と比較し、合致したときにそれ以降の１９２×６個のデータを取り込む。 SP (P / N) is a start signal that generates a pulse before receiving light emission time data, and thereafter occurs every time before reception of 192 pixels × 6 bits = 1152 light emission time data. The timing controller 69 counts the number of the SP (P / N) pulses, compares it with the address value set in the driver IC, and takes in 192 × 6 data thereafter when they match.

ＳＤＣＬＫ（Ｐ／Ｎ）は、シリアルデータ同期クロックでそのクロックの立ち上がりと立ち下がりの両方でシリアルデータをリードする。ＳＤＣＬＫ周期は、各素子の最大発光時間を主軸方向の発光素子数で除して、さらに発光時間データ幅で除し、その値にＳＤＣＬＫ周期におけるリード回数を乗じた値となる。本図では、Ａ４，６００ｄｐｉ，５０ｐｐｍのタンデム・カラープリンタとした場合、以下のようになる。
最大発光時間＝１７０（μｓｅｃ）
主軸方向の発光素子数＝７６８０（個）
発光時間データ幅＝６（ビット）
ＳＤＣＬＫ周期におけるリード回数＝２（回）
ＳＤＣＬＫ周期＝１７０（μｓｅｃ）÷７６８０÷６×２≒７．４（ｎｓｅｃ）
従って、ＳＤＣＬＫの周波数は、約１３５．５ＭＨｚとなる。 SDCLK (P / N) is a serial data synchronization clock, and reads serial data at both rising and falling edges of the clock. The SDCLK period is a value obtained by dividing the maximum light emission time of each element by the number of light emitting elements in the main axis direction, further dividing by the light emission time data width, and multiplying that value by the number of reads in the SDCLK period. In this figure, when the A4, 600 dpi, 50 ppm tandem color printer is used, the result is as follows.
Maximum light emission time = 170 (μsec)
Number of light emitting elements in main axis direction = 7680 (pieces)
Light emission time data width = 6 (bits)
Number of reads in SDCLK cycle = 2 (times)
SDCLK cycle = 170 (μsec) ÷ 7680 ÷ 6 × 2≈7.4 (nsec)
Therefore, the frequency of SDCLK is about 135.5 MHz.

ＳＤ（Ｐ／Ｎ）は、６ビット１組のシリアルデータ（発光時間データ）で、図１５（ａ）のごとく、ＳＤＣＬＫに同期して読み込まれる。 SD (P / N) is a set of 6-bit serial data (light emission time data) and is read in synchronism with SDCLK as shown in FIG.

図１５（ｂ）は、図８のタイミングコントローラ６９の入力信号タイミングを示すもので、ドライバＩＣの５組の差動入力信号のうち、図１５（ａ）で示す入力信号以外の２組の入力信号のタイミングを示す。 FIG. 15B shows the input signal timing of the timing controller 69 of FIG. 8, and two sets of inputs other than the input signal shown in FIG. 15A among the five sets of differential input signals of the driver IC. Signal timing is shown.

ＲＣＬＲ（Ｐ／Ｎ）は、シフトレジスタ７０（ｏ，ｅ）のデータクリア信号で、このパルスにより、シフトレジスタ７１（ｏ，ｅ）へ出力される発光時間データがクリアされる。 RCLR (P / N) is a data clear signal of the shift register 70 (o, e), and the light emission time data output to the shift register 71 (o, e) is cleared by this pulse.

ＴＣＣＬＫ（Ｐ／Ｎ）は、図８のタイミングコントローラ６９が制御する有機ＥＬ素子の発光時間制御に関わる基準クロックであり、これをもとに、ＳＨＩＦＴＣＬＫ、ＣＣＬＫ、ＯＥＬｎ（ｏ，ｅ）、ＳＲｎ（ｏ，ｅ）のタイミングが決められている。 TCCLK (P / N) is a reference clock related to the light emission time control of the organic EL element controlled by the timing controller 69 of FIG. 8, and based on this, SHIFT CLK, CCLK, OELn (o, e), SRn The timing of (o, e) is determined.

図１６は、タイミングコントローラ６９からシフトレジスタ（ｏ，ｅ）７０へ送るパラレル画像データ（発光時間データ）の転送タイミングを示すものである。ＤＴＳＰ（Ｐ／Ｎ）は、画像データの転送スタート信号であり、ＤＣＬＫ（Ｐ／Ｎ）は、データ転送時の同期クロックである。ＰＡＤｎはパラレルの画像データであり、本説明は６ビットデータの場合を表す。ＰＡＤｎは、ＤＣＬＫの立ち上がりと立ち下がりに同期してシフトレジスタ７０（ｏ，ｅ）に順次書き込まれる。 FIG. 16 shows the transfer timing of parallel image data (light emission time data) sent from the timing controller 69 to the shift register (o, e) 70. DTSP (P / N) is a transfer start signal of image data, and DCLK (P / N) is a synchronous clock at the time of data transfer. PADn is parallel image data, and this description represents the case of 6-bit data. PADn is sequentially written to the shift register 70 (o, e) in synchronization with the rising and falling edges of DCLK.

図１７は、図８のタイミングコントローラ６９のセレクタ部出力信号タイミングの詳細を示す。 FIG. 17 shows details of the selector section output signal timing of the timing controller 69 of FIG.

ＴＣＣＬＫは、有機ＥＬ素子の発光時間を制御するための基準クロックであり、各素子の最大発光時間を、発光時間制御分割数で除して、さらに副走査方向のライン数で除した周期とする。本図では、Ａ４，６００ｄｐｉ，５０ｐｐｍのタンデム・カラープリンタとした場合、以下のようになる。
最大発光時間＝１７０（μｓｅｃ）
発光時間制御分割数＝２⁶＝６４（分割）
副走査方向のライン数＝８（ライン）
ＴＣＣＬＫ周期＝１７０（μｓｅｃ）÷６４÷８≒３３２（ｎｓｅｃ）
従って、ＴＣＣＬＫの周波数は、約３ＭＨｚとなる。 TCCLK is a reference clock for controlling the light emission time of the organic EL element, and a period obtained by dividing the maximum light emission time of each element by the light emission time control division number and further dividing by the number of lines in the sub-scanning direction. . In this figure, when the A4, 600 dpi, 50 ppm tandem color printer is used, the result is as follows.
Maximum light emission time = 170 (μsec)
Light emission time control division number = 2 ⁶ = 64 (division)
Number of lines in the sub-scanning direction = 8 (lines)
TCCLK cycle = 170 (μsec) ÷ 64 ÷ 8≈332 (nsec)
Therefore, the frequency of TCCLK is about 3 MHz.

ＳＨＩＦＴＣＬＫは、シフトレジスタ７１（ｏ，ｅ）のレジスタ保持値を順次シフトして行くためのクロックであり、各素子の最大発光時間を、発光時間制御分割数で除したものである。 SHIFT CLK is a clock for sequentially shifting the register holding value of the shift register 71 (o, e), and is obtained by dividing the maximum light emission time of each element by the light emission time control division number.

ＣＣＬＫは、図８のカウンタ７２のカウント入力信号であり、ＳＨＩＦＴＣＬＫと同じ周波数である。 CCLK is a count input signal of the counter 72 of FIG. 8, and has the same frequency as SHIFT CLK.

走査線信号ＯＥＬ１／Ｏとレジスタ選択信号ＳＲ１／Ｏは、同じタイミングで、ＳＨＩＦＴＣＬＫの立ち下がりから１番目のＴＣＣＬＫの立ち上がりに同期して、ＴＣＣＬＫクロック１周期分のパルスを発生する。 The scanning line signal OEL1 / O and the register selection signal SR1 / O generate a pulse corresponding to one cycle of the TCCLK clock at the same timing in synchronization with the rising edge of the first TCCLK from the falling edge of the SHIFT CLK.

ＯＥＬＯＮ／ＯＦＦは、図８の有機ＥＬ素子７９のＯＮ時間（発光時間）を示すものであり、本例の場合、発光時間幅は、０μｓｅｃから最大発光時間１７０μｓｅｃである。 OEL ON / OFF indicates the ON time (light emission time) of the organic EL element 79 in FIG. 8. In this example, the light emission time width is from 0 μsec to the maximum light emission time 170 μsec.

これらの信号に即して発光動作を説明する。レジスタ選択信号ＳＲ１／Ｏによりシフトレジスタ７１ｏの１段目のレジスタから出力された発光時間データは、カウンタ値と比較されて容量線５２にＯＮ又はＯＦＦの信号が出力される。一方これと同タイミングで、走査線信号ＯＥＬ１／Ｏが、１段目の有機ＥＬ素子駆動回路７８に一定時間ごとに出力される。 The light emission operation will be described with reference to these signals. The light emission time data output from the first-stage register of the shift register 71o by the register selection signal SR1 / O is compared with the counter value, and an ON or OFF signal is output to the capacitor line 52. On the other hand, at the same timing, the scanning line signal OEL1 / O is output to the first-stage organic EL element driving circuit 78 at regular intervals.

上述の通り、走査線信号ＯＥＬ１／ＯがＯＮとなったときに容量線５２がＯＮであれば、ＯＥＬＯＮとなり、有機ＥＬ素子７９が点灯する。そして、走査線信号ＯＥＬ１／ＯがＯＦＦとなっても、有機ＥＬ素子７９の点灯が維持される。更に走査線信号ＯＥＬ１／ＯがＯＮとなったときに容量線５２がＯＦＦであれば、ＯＥＬＯＦＦとなり、有機ＥＬ素子７９が消灯する。 As described above, if the capacitance line 52 is ON when the scanning line signal OEL1 / O is ON, the OEL is ON and the organic EL element 79 is lit. Even when the scanning line signal OEL1 / O is turned off, the organic EL element 79 is kept on. Further, if the capacitance line 52 is OFF when the scanning line signal OEL1 / O is ON, OEL is OFF and the organic EL element 79 is turned off.

図１８は、図８のタイミングコントローラ６９のセレクタ部と発光素子駆動回路の信号タイミングを示す。図１７では、基本的な動作の説明として、ＯＥＬ１／ＯとＳＲ１／Ｏについて述べたが、図１８では、副走査方向の偶数ラインと奇数ライン合わせて８ラインの有機ＥＬ素子の発光制御タイミングについて説明する。 FIG. 18 shows signal timings of the selector unit and the light emitting element driving circuit of the timing controller 69 of FIG. In FIG. 17, OEL1 / O and SR1 / O have been described as the basic operation. However, in FIG. 18, the light emission control timing of the organic EL elements of 8 lines including the even lines and the odd lines in the sub-scanning direction. explain.

走査線信号ＯＥＬｎ／Ｏとレジスタ選択信号ＳＲｎ／Ｏは、同じタイミングで、ＳＨＩＦＴＣＬＫの立ち下がりからｎ番目のＴＣＣＬＫの立ち上がりに同期して、ＴＣＣＬＫクロック１周期分のパルスを発生する。レジスタ選択信号ＳＲｎ／Ｏは、シフトレジスタ７１のｎライン目のレジスタ（図８参照）を選択するので、当該レジスタから出力された発光時間データがコンパレータ７３にてカウンタ値と比較され、容量線５２にＯＮ又はＯＦＦの信号が出力される。一方これと同タイミングで、走査線信号ＯＥＬｎ／Ｏは、ｎライン目の有機ＥＬ素子走査線（図８参照）を選択する。上述のように有機ＥＬ素子駆動回路７８は、走査線が選択されている時だけ、そのときの容量線５２の状態によって有機ＥＬ素子をＯＮ／ＯＦＦできる。従って容量線５２を共通にする他の有機ＥＬ素子駆動回路に接続された走査線の選択タイミングをずらすことにより、複数の有機ＥＬ素子駆動回路７８を時分割駆動することができる。 The scanning line signal OELn / O and the register selection signal SRn / O generate pulses corresponding to one cycle of the TCCLK clock in synchronization with the rising edge of the nth TCCLK from the falling edge of the SHIFT CLK at the same timing. Since the register selection signal SRn / O selects the n-th line register (see FIG. 8) of the shift register 71, the light emission time data output from the register is compared with the counter value by the comparator 73, and the capacitance line 52 An ON or OFF signal is output to. On the other hand, at the same timing, the scanning line signal OELn / O selects the nth organic EL element scanning line (see FIG. 8). As described above, the organic EL element driving circuit 78 can turn on / off the organic EL element depending on the state of the capacitance line 52 only when the scanning line is selected. Therefore, the plurality of organic EL element driving circuits 78 can be driven in a time-sharing manner by shifting the selection timing of the scanning lines connected to other organic EL element driving circuits that share the capacitor line 52.

シフトレジスタ７１の各レジスタの発光時間データに基づく発光がすべて終了したら、ＳＨＩＦＴＣＬＫの６４パルスごとにシフトレジスタ７１の各レジスタの発光時間データを次のレジスタにシフトさせ、同様に発光させる。このとき、感光体と有機ＥＬアレイとの副走査方向の相対位置を移動させることにより、感光体上の同一画素に、同一の発光時間データに基づく露光を重ねて行うことができる。 When all the light emission based on the light emission time data of each register of the shift register 71 is completed, the light emission time data of each register of the shift register 71 is shifted to the next register every 64 pulses of SHIFT CLK, and light is emitted in the same manner. At this time, by moving the relative positions of the photoconductor and the organic EL array in the sub-scanning direction, exposure based on the same light emission time data can be performed on the same pixel on the photoconductor.

本実施形態では、複数列の有機ＥＬ素子のＯＮ／ＯＦＦを時分割で制御するので、同一時点においてすべてを発光状態とすることができる。その反面、シフトレジスタ７１のデータ書き換え時間が長い場合には、有機ＥＬ素子の点灯に支障をきたすおそれがあるが、本実施形態では、ストア手段であるシフトレジスタ７０に１ライン分のデータを一旦ストアしてから、一気にシフトレジスタ７１にシフトさせるので、データ書き換えが短時間で済み、有機ＥＬ素子の点灯に支障をきたすことはない。 In the present embodiment, since ON / OFF of the plurality of rows of organic EL elements is controlled in a time-sharing manner, all of them can be made to emit light at the same time. On the other hand, when the data rewrite time of the shift register 71 is long, there is a possibility that the lighting of the organic EL element may be hindered. However, in the present embodiment, the data for one line is temporarily stored in the shift register 70 which is a store means. Since the data is shifted to the shift register 71 at once after the store, the data rewriting is completed in a short time, and the lighting of the organic EL element is not hindered.

また本実施形態では、複数の有機ＥＬ素子駆動回路７８に共通のコンパレータ７３が、容量線５２を介して接続されている。本実施形態では、レジスタ選択信号ＳＲｎ／Ｏと走査線信号ＯＥＬｎ／Ｏとを同期させ、かつコンパレータ７３を共通にする他の有機ＥＬ素子駆動回路７８に接続された走査線の選択タイミングをずらしているので、コンパレータ７３を共通にしても複数の有機ＥＬ素子駆動回路７８を異なる発光時間で駆動することができる。 In the present embodiment, a comparator 73 common to the plurality of organic EL element driving circuits 78 is connected via the capacitor line 52. In the present embodiment, the register selection signal SRn / O and the scanning line signal OELn / O are synchronized, and the selection timing of the scanning line connected to the other organic EL element driving circuit 78 sharing the comparator 73 is shifted. Therefore, even if the comparator 73 is shared, the plurality of organic EL element drive circuits 78 can be driven with different light emission times.

また本実施形態では、複数のコンパレータ７３ｏ、７３ｅに共通のカウンタ７２が接続されている。図１７及び図１８に示すように、カウンタクロックＣＣＬＫ１周期のうちに、レジスタ選択信号ＳＲｎによってすべての発光時間データとカウンタ出力とが比較されるので、カウンタ７２を共通にしても個々の発光時間データに基づく階調制御が可能である。 In the present embodiment, a common counter 72 is connected to the plurality of comparators 73o and 73e. As shown in FIGS. 17 and 18, since all the emission time data and the counter output are compared by the register selection signal SRn within the period of the counter clock CCLK1, even if the counter 72 is shared, the individual emission time data. Gradation control based on is possible.

本発明に係る有機ＥＬアレイ露光ヘッドを上から見た平面図である。It is the top view which looked at the organic EL array exposure head concerning this invention from the top. 基板３４に実装された状態におけるヘッドチップ１の一つを示す図であり、図２（ａ）はその平面図であり、図２（ｂ）はその長軸方向での断面図である。FIGS. 2A and 2B are views showing one of the head chips 1 mounted on a substrate 34, FIG. 2A is a plan view thereof, and FIG. 2B is a cross-sectional view in the major axis direction thereof. ヘッドチップ１を２列千鳥状に配置する場合における各列毎のヘッドチップ１の間隔を説明するための平面図である。It is a top view for demonstrating the space | interval of the head chip 1 for every row | line | column in the case of arrange | positioning the head chip | tip 1 in 2 rows zigzag form. 図４（ａ）は有機ＥＬアレイ露光ヘッドの発光部の配置詳細を示す平面図であり、図４（ｂ）は図４（ａ）に示す有機ＥＬアレイ露光ヘッドを用いて、感光体面に露光したときの露光位置を説明する平面図である。FIG. 4A is a plan view showing the details of the arrangement of the light emitting portion of the organic EL array exposure head, and FIG. 4B is an exposure on the surface of the photoreceptor using the organic EL array exposure head shown in FIG. It is a top view explaining the exposure position when doing. 図４（ａ）の変形例に係る有機ＥＬ露光ヘッドの素子配置の参考平面図である。It is a reference top view of element arrangement | positioning of the organic electroluminescent exposure head which concerns on the modification of Fig.4 (a). タンデム方式プリンタにおける、露光ヘッド制御回路の全体構成を説明する図である。FIG. 2 is a diagram illustrating an overall configuration of an exposure head control circuit in a tandem printer. 有機ＥＬアレイ露光ヘッドの回路構成を示す図である。It is a figure which shows the circuit structure of an organic EL array exposure head. 有機ＥＬアレイ露光ヘッドに用いるドライバＩＣの回路構成を示す図である。It is a figure which shows the circuit structure of the driver IC used for an organic EL array exposure head. 有機ＥＬ素子７９の光量補正回路の構成の一例を示す図である。3 is a diagram illustrating an example of a configuration of a light amount correction circuit of an organic EL element 79. FIG. 有機ＥＬ素子７９の光量調整回路の構成の一例を示す図である。5 is a diagram illustrating an example of a configuration of a light amount adjustment circuit of an organic EL element 79. FIG. 有機ＥＬアレイ露光ヘッド駆動部の回路構成を示す図である。It is a figure which shows the circuit structure of an organic EL array exposure head drive part. 有機ＥＬ素子の駆動部の詳細回路を示す図である。It is a figure which shows the detailed circuit of the drive part of an organic EL element. 図１１の変形例に係る有機ＥＬアレイ露光ヘッド駆動部の回路構成を示す図である。It is a figure which shows the circuit structure of the organic electroluminescent array exposure head drive part which concerns on the modification of FIG. 図１２の変形例に係る有機ＥＬ素子の駆動部の詳細回路を示す図である。It is a figure which shows the detailed circuit of the drive part of the organic EL element which concerns on the modification of FIG. ドライバＩＣの画像データ（発光時間データ）受信に関するタイミングを示す図である。It is a figure which shows the timing regarding image data (light emission time data) reception of a driver IC. 主軸方向のシフトレジスタに画像データを転送するタイミングを示す図である。It is a figure which shows the timing which transfers image data to the shift register of a spindle direction. 有機ＥＬアレイの通電を制御する部分の主な信号と、ＰＷＭ制御タイミングを示す図である。It is a figure which shows the main signal of the part which controls electricity supply of an organic electroluminescent array, and a PWM control timing. 有機ＥＬアレイを構成する複数ラインの、有機ＥＬに対する通電タイミングの詳細を示す図である。It is a figure which shows the detail of the electricity supply timing with respect to organic EL of the some line which comprises an organic EL array.

Explanation of symbols

１…有機ＥＬアレイ露光ヘッドチップ
２…有機ＥＬアレイ露光ヘッド
３…コネクタ
４ａ、４ｂ、４ｃ…発光部
５…ワイヤボンディングパッド
６…ワイヤボンディングパッド
７…ボンディングワイヤ
８…位置決め用パッド
９…位置決め用パッド
１３…集光レンズ
１９…光導穴
２５…発光部
２６…ドライバＩＣ
２７…有機ＥＬアレイアセンブリ
２８…集光レンズアセンブリ
３０…位置決め用パッド
３２…ダイスボンド材
３３…紫外線（ＵＶ）硬化樹脂接着剤
３４…基板
３５…異方導電性接着剤
４７…データ入力ライン
４８…電源ライン
５１…電力供給線
５２…容量線（第２信号線）
５３…走査線（第１信号線）
５４…ＧＮＤ
５７…データ制御ライン
５８…電源ライン
６４…プリンタコントローラ
６５…画像データ送信部（プリンタコントローラ側）
６６…差動信号配線
６８…プリンタエンジン側ヘッド制御部
６９…タイミングコントローラ
７０…シフトレジスタ（ｏ，ｅ）（ストア手段）
７１…シフトレジスタ（ｏ，ｅ）
７２…カウンタ
７３…コンパレータ（ｏ，ｅ）
７４…有機ＥＬ素子駆動回路（ｏ，ｅ）
７５…有機ＥＬ素子アノード接続端子
７６…有機ＥＬ素子カソード接続端子
７７…電力調整回路
７８…有機ＥＬ素子駆動回路詳細
７９…有機ＥＬ素子（発光素子） DESCRIPTION OF SYMBOLS 1 ... Organic EL array exposure head chip 2 ... Organic EL array exposure head 3 ... Connector 4a, 4b, 4c ... Light emission part 5 ... Wire bonding pad 6 ... Wire bonding pad 7 ... Bonding wire 8 ... Positioning pad 9 ... Positioning pad 13 ... Condensing lens 19 ... Light hole 25 ... Light emitting part 26 ... Driver IC
27 ... Organic EL array assembly 28 ... Condensing lens assembly 30 ... Positioning pad 32 ... Die bond material 33 ... Ultraviolet (UV) cured resin adhesive 34 ... Substrate 35 ... Anisotropic conductive adhesive 47 ... Data input line 48 ... Power line 51 ... Power supply line 52 ... Capacity line (second signal line)
53. Scanning line (first signal line)
54 ... GND
57 ... Data control line 58 ... Power line 64 ... Printer controller 65 ... Image data transmission unit (printer controller side)
66 ... Differential signal wiring 68 ... Printer engine side head controller 69 ... Timing controller 70 ... Shift register (o, e) (store means)
71: Shift register (o, e)
72 ... Counter 73 ... Comparator (o, e)
74 ... Organic EL element drive circuit (o, e)
75 ... Organic EL element anode connection terminal 76 ... Organic EL element cathode connection terminal 77 ... Power adjustment circuit 78 ... Organic EL element drive circuit details 79 ... Organic EL element (light emitting element)

Claims

A light emitting element group having a plurality of light emitting elements arranged in a predetermined direction;
A plurality of light emitting data memories provided corresponding to the plurality of light emitting elements, and storing light emission data indicating the light emission time of the corresponding light emitting elements;
A plurality of correction data memories provided corresponding to the plurality of light emitting elements and storing correction data for correcting the light emission time of the corresponding light emitting elements;
A light emission data correction unit that corrects the light emission data corresponding to the correction data based on the correction data;
An optical head comprising: an element drive circuit that causes the light emitting element to emit light based on the corrected light emission data.

In claim 1,
The plurality of correction data memories store the correction data of the light emitting elements corresponding to the respective correction data memories by sequentially shifting the correction data to the plurality of correction data memories,
The plurality of light emission data memories correspond to each of the light emission data memories by sequentially shifting the light emission data to the plurality of light emission data memories when the plurality of correction data memories store the correction data. Storing the light emission data of the light emitting element;
An optical head in which the element driving circuit causes the plurality of light emitting elements to emit light when the plurality of correction data memories shift and store the plurality of light emission data in the plurality of light emission data memories.

In claim 1,
A control unit that generates a plurality of bit data composed of a plurality of bits as the light emission data or the correction data;
A plurality of shift registers provided corresponding to the plurality of light emitting elements and sequentially shifting the plurality of bit data;
The correction data memory stores the bit data as the correction data when a predetermined bit in the bit data stored in the corresponding shift register indicates a predetermined value,
The light emission data memory is an optical head that stores the bit data as the light emission data when the predetermined bit in the bit data stored in the corresponding shift register indicates another value.

In any one of Claim 1 to 3,
The light emission data correction unit includes an addition unit that corrects the light emission data by adding the correction data to the light emission data.

In any one of Claims 1-4,
The light emitting element is an optical head which is an organic EL element.