JP2005293067A - ボルテージレギュレータ - Google Patents

Abstract

【課題】 最大出力電流を入出力電圧差によらず一定値に設定でき、最大出力電流によらず短絡電流を小さくできるボルテージレギュレータを提供する。
【解決手段】 最大出力電流が入出力電圧差に依存しない第１の過電流保護回路と、短絡電流を最大出力電流以下に抑える第２の過電流保護回路を具備し、過電流時に出力電圧が高い時には第１の過電流保護回路が動作し、出力電圧が低下してきたら第２の過電流保護回路が動作し、更に出力電圧が低下してきたら第２の過電流保護回路の過電流検出抵抗を大きくすることで出力電流を制限するような構成とした。
【選択図】 図１

Description

本発明は、半導体集積回路の定電圧電源回路等に用いるボルテージレギュレータに関するものであり、特にその過電流保護回路に関する。

ボルテージレギュレータの過電流保護回路は、垂下形あるいはフの字形の出力電流出力電圧特性を持たせることにより、出力端子の短絡などで発生する過電流による出力制御部の破損を防止するようにしている。

図４は、垂下形の出力特性を有する従来例のボルテージレギュレータである。図６（ａ）に示すような垂下形の出力特性を有する。
このボルテージレギュレータは、入力端子１０１と出力端子１０２の間に接続したトランジスタ１と、その出力電圧を抵抗７と抵抗８で分圧した電圧を＋入力端子に接続し、かつ基準電圧源１０の出力を−入力端子に接続した誤差増幅器９と、入力端子１０１と出力端子１０２の間に直列に接続したトランジスタ２と抵抗３の電流検出部と、その出力を反転し出力するトランジスタ４４と抵抗５と、トランジスタ１のゲート−ソース間に接続したトランジスタ６とからなる。

トランジスタ２のアスペクト比は、トランジスタ１のアスペクト比より小さく設定され、例えば１／１０に設定されている。
従って、トランジスタ１およびトランジスタ２に流れる電流をＩ１およびＩ２、抵抗３の抵抗値をＲ３とするとき、出力電圧に比べ入力電圧が十分に高く、トランジスタ１およびトランジスタ２が共に飽和領域にあるときは、両トランジスタのソース−ドレイン間電圧はＩ２・Ｒ３だけ相違する。しかし、Ｉ１およびＩ２はゲート電位に依存するため、両者は比例の関係、すなわち上記例ではＩ１≒１０・Ｉ２の関係にある。

トランジスタ４４の閾値電圧をＶｔｈ４とすると、Ｉ２・Ｒ３≧Ｖｔｈ４、即ち
Ｉ１・Ｒ３／１０≧Ｖｔｈ４ ・・・・・（１）
となる時、トランジスタ４４がＯＮする。これにより、トランジスタ４４のドレイン端子の電位は出力電圧近くまで下がり、トランジスタ６がＯＮしトランジスタ１のゲート電圧を入力電圧に引き上げることにより、トランジスタ１をＯＦＦし過電流保護を行っている。（例えば、特許文献１）
図５は、フの字形の出力特性を有する従来例のボルテージレギュレータである。図６（ｂ）に示すようなフの字形の出力特性を有する。
このボルテージレギュレータの回路は、電流検出部の出力を反転し出力するトランジスタ４のバックゲート端子が接地されている以外は、図４の回路と同様である。
通常の定電圧動作時にはトランジスタ４のバックゲートが接地されているため、バックゲート効果により（１）式で示すＶｔｈ４が上昇し過電流検出レベルは高くなる。しかし、出力端子の短絡などにより出力電圧が接地電位まで低下した場合には、トランジスタ９のソースとバックゲートの電位が等しくなり、トランジスタ４の閾値電圧はバックゲートがソースに接続されている通常の値と等しくなる。

従って、出力短絡時の電流に対し出力トランジスタを十分保護できるように抵抗３の値を定めておくことにより、通常動作時にはこれより大きな電流の流れる負荷を許容できるので、比較的小容量の定電圧電源で大きな負荷を駆動できる利点がある。（例えば、特許文献２）
特開平７−７４９７６号公報（第４頁、第１図） 特開２０００−１３３７２１号公報（第５頁、第１図）

しかしながら、従来のレギュレータの過充電保護回路には以下のような課題がある。
図４の回路では、過電流保護回路が動作し出力電圧が低下した場合においても、出力電流は変化しないため定電流性負荷の場合には出力制御トランジスタに大きな電流が流れ、短絡保護が不十分になりやすいという欠点を持つ。

図５の回路では、前記の問題は解決されるものの、以下のような欠点を有する。この過電流保護回路の電流検出部が正確に出力電流を検出するには、トランジスタ１およびトランジスタ２が飽和領域で動作する必要がある。しかしながら、入出力電位差が小さい場合には、トランジスタ２の動作が飽和領域から外れ、図７（a）で示すように最大電流Ｉｍが変化してしまう。

また、トランジスタ４のバックゲートとソースの電位差を利用してフの字形の特性を実現しているため、図７（ｂ）に示すとおり、最大出力電流Ｉｍと短絡電流Ｉｓとの差が出力電圧に依存する。したがって、ある最大出力電流Ｉｍにおける短絡電流Ｉｓを任意に設定できないという欠点があった。

さらに、負荷の条件によっては定電圧領域以外に安定点が存在し、起動時に出力電圧が過電流保護領域の安定点に留まってしまい、定電圧領域まで起動できないという問題が存在する。

本発明は、垂下形出力特性を有する第１の過電流保護回路とフの字形出力特性を有する第２の過電流保護回路を具備し、負荷の短絡などによって出力端子に大電流が流れた場合に、出力電圧が高い時には第１の過電流保護回路が動作して出力電流を制限し、出力電圧が低下してきたら第２の過電流保護回路が動作して出力電流を最大出力電流以下に制限し、更に出力電圧が低下してきたら第２の過電流保護回路の過電流検出抵抗を大きくすることで更に出力電流を制限するような構成とした。

以上のように本発明によれば、入出力電圧差によらず最大出力電流を高く設定でき、最大出力電流によらず短絡電流を低く設定でき、かつ起動時の条件にかかわらず出力電圧を定電圧領域まで安定して起動できるボルテージレギュレータを提供することができる。

図１は、本発明の第１の実施例によるボルテージレギュレータのブロック図である。
入力端子１０１と出力端子１０２の間に接続されたトランジスタ１と、その出力電圧を抵抗７と抵抗８で分圧した電圧を＋入力端子に接続され、かつ基準電圧源１０の出力を−入力端子に接続された誤差増幅器９と、入力端子１０１と出力端子１０２の間に垂下形の入出力特性を持つ第１の過電流保護回路１０３とフの字形の入出力特性を持つ第２の過電流保護回路１０４を設けた構成となっている。トランジスタ１のゲート端子は誤差増幅器９の出力で制御され、トランジスタ１が出力電圧を制御するトランジスタとして働く。

第１の過電流保護回路１０３の電流検出部は、入力端子１０１とGND端子の間に直列接続されたトランジスタ１２と抵抗１１によって構成される。また、第２の過電流保護回路１０４の電流検出部は、入力端子１０１と出力端子１０２の間に直列接続されたトランジスタ２、抵抗３、抵抗１６と抵抗１６に並列に接続されたトランジスタ１７によって構成される。トランジスタ１７のゲートは、出力電圧を抵抗７と抵抗８で分圧した電圧が接続される。

次に動作について説明する。
正常動作状態では、第２の過電流保護回路１０４はトランジスタ１７がONしていて抵抗３のみで過電流を検出している。この状態で、第１の過電流保護回路１０３の検出電流は、第２の過電流保護回路１０４の検出電流よりも低く設定されている。
出力端子１０２より負荷に、設定した最大電流を超える過電流が流れた場合、第１の過電流保護回路１０３および第２の過電流保護回路１０４が動作する。この時、検出電流が低く設定されている第１の過電流保護回路１０３が働き、出力端子１０２の出力はある電圧になるまで垂下形の出力特性となる。

第１の過電流保護回路１０３が働き出力端子１０２の出力電圧が下がることによって、第２の過電流保護回路１０４の検出電流も低下していく。第２の過電流保護回路１０４の検出電流が第１の過電流保護回路１０３の検出電流よりも低下した電圧から、出力端子１０２の出力はフの字形の出力特性となる。

さらに出力端子１０２の電圧が低下すると、トランジスタ１７のゲート電圧も下がり、トランジスタ１７は徐々にOFFになる。これにより、抵抗３と抵抗１６が直列となり、検出電流はトランジスタ１７がＯＮした状態の検出電流よりもさらに低い値となる。
このような動作により、図３（ａ）のような出力電圧電流特性が得られるので、入出力電圧差によらず最大電流を高くかつ短絡電流を低く設定でき、更に起動時の条件にかかわらず出力電圧を定電圧領域まで起動できるボルテージレギュレータを提供すること可能となる。

図２は、本発明の第１の実施例によるボルテージレギュレータのブロック図である。
入力端子１０１と出力端子１０２の間に接続されたトランジスタ１と、その出力電圧を抵抗７と抵抗８で分圧した電圧を＋入力端子に接続され、かつ基準電圧源１０の出力を−入力端子に接続された誤差増幅器９と、入力端子１０１と出力端子１０２の間に垂下形の入出力特性を持つ第１の過電流保護回路１０３とフの字形の入出力特性を持つ第２の過電流保護回路１０４を設けた構成となっている。トランジスタ１のゲート端子は誤差増幅器９の出力で制御され、トランジスタ１が出力電圧を制御するトランジスタとして働く。

第１の過電流保護回路１０３の電流検出部は、入力端子１０１とGND端子の間に直列接続されたトランジスタ１２と抵抗１１によって構成される。また、第２の過電流保護回路１０４の電流検出部は、入力端子１０１と出力端子１０２の間に直列接続されたトランジスタ２、抵抗３、抵抗１６と抵抗１６に並列に接続されたスイッチ素子１８によって構成される。スイッチ素子１８は、出力端子１０２の電圧をモニタする電圧検出器１９によって制御される。

次に動作について説明する。
正常動作状態では、第２の過電流保護回路１０４はスイッチ素子１８がONしていて抵抗３のみで過電流を検出している。この状態で、第１の過電流保護回路１０３の検出電流は、第２の過電流保護回路１０４の検出電流よりも低く設定されている。
出力端子１０２より負荷に、設定した最大電流を超える過電流が流れた場合、第１の過電流保護回路１０３および第２の過電流保護回路１０４が動作する。この時、検出電流が低く設定されている第１の過電流保護回路１０３が働き、出力端子１０２の出力はある電圧になるまで垂下形の出力特性となる。

第１の過電流保護回路１０３が働き出力端子１０２の出力電圧が下がることによって、第２の過電流保護回路１０４の検出電流も低下していく。第２の過電流保護回路１０４の検出電流が第１の過電流保護回路１０３の検出電流よりも低下した電圧から、出力端子１０２の出力はフの字形の出力特性となる。

さらに出力端子１０２の電圧が低下すると、電圧検出器１９が動作しスイッチ素子１８をOFFする。これにより、抵抗３と抵抗１６が直列となり、検出電流はスイッチ素子１８がＯＮした状態の検出電流よりもさらに低い値となる。

このような動作により、図３（ｂ）のような出力電圧電流特性が得られるので、入出力電圧差によらず最大電流を高くかつ短絡電流を低く設定でき、更に起動時の条件にかかわらず出力電圧を定電圧領域まで起動できるボルテージレギュレータを提供すること可能となる。

本実施例ではフの字形過電流保護回路の検出抵抗をスイッチ素子１８により制御したが、ＯＮ／ＯＦＦを行うのではなく徐々に抵抗値が変化するような回路でも本発明が適用されることは明白である。

本発明の第１の実施例によるボルテージレギュレータのブロック図である。 本発明の第２の実施例によるボルテージレギュレータのブロック図である。 本発明のボルテージレギュレータの出力電圧と出力電流の関係を示す図である。 垂下形の出力特性を有する、従来例のボルテージレギュレータのブロック図である。 フの字形の出力特性を有する、従来例のボルテージレギュレータのブロック図である。 従来例のボルテージレギュレータの出力電圧出力電流特性を示す図である。 従来例のボルテージレギュレータの出力電圧出力電流特性を示す図である。

符号の説明

１,２,６,１２,１５,１７・・・・Ｐ−ＭＯＳトランジスタ
４,４４,１３・・・・Ｎ−ＭＯＳトランジスタ
３,５,７,８,１１,１４,１６ ・・・・抵抗
９ ・・・・誤差増幅器
１０ ・・・・基準電圧源
１８ ・・・・スイッチ素子
１９ ・・・・電圧検出回路
１０１ ・・・・入力端子
１０２ ・・・・出力端子
１０３ ・・・・第１の過電流保護回路
１０４ ・・・・第２の過電流保護回路

Claims (10)

1. 入力端子と出力端子の間に接続した出力制御部と、基準電圧源の出力と前記出力端子の電圧を分圧する電圧分圧回路の出力とを入力し前記出力制御部に制御信号を出力する誤差増幅器とを有するボルテージレギュレータにおいて、第１の過電流保護回路と第２の過電流保護回路を有することを特徴とするボルテージレギュレータ。
2. 前記第１の過電流保護回路は出力電圧を低下させる垂下形過電流保護回路であり、前記第２の過電流保護回路は出力電圧と出力電流を低下させるフの字形過電流保護回路であることを特徴とする請求項１記載のボルテージレギュレータ。
3. 前記第１の過電流保護回路の過電流検出値は前記第２の過電流保護回路の過電流検出値はよりも低く設定し、過電流時には先ず前記第１の過電流保護回路が動作し、次に前記第２の過電流保護回路が動作することを特徴とする請求項２記載のボルテージレギュレータ。
4. 前記第２の過電流保護回路は、過電流検出部の抵抗値を出力電圧に応じて可変する機能を有することを特徴とする請求項２記載のボルテージレギュレータ。
5. 前記抵抗値は、抵抗と並列に接続したトランジスタのゲートを前記電圧分圧回路の出力で制御して可変することを特徴とする請求項４記載のボルテージレギュレータ。
6. 前記出力端子の電圧を検出する電圧検出回路と、前記電圧検出回路の出力が制御するスイッチ素子とを備え、前記抵抗値はスイッチ素子よって可変することを特徴とする請求項４記載のボルテージレギュレータ。
7. 入力端子と出力端子の間に接続した出力制御部と、基準電圧源の出力と出力端子の電圧を分圧する電圧分圧回路の出力とを入力し前記出力制御部に制御信号を出力する誤差増幅器と、前記出力端子の電流をモニタし前記誤差増幅器の出力を制御する過電流保護回路とを有するボルテージレギュレータにおいて、前記過電流保護回路は過電流検出部の抵抗値を出力電圧に応じて可変する機能を有することを特徴とするボルテージレギュレータ。
8. 入力端子と、出力端子と、ソースに前記入力端子を接続しドレインに前記出力端子を接続した出力用Ｐ−ＭＯＳトランジスタと、前記出力端子とＧＮＤの間に接続した前記出力端子の電圧を分圧する分圧抵抗と、基準電圧源と、前記分圧抵抗の出力と前記基準電圧源の出力とを入力する誤差増幅器と、前記誤差増幅器の出力を前記出力用Ｐ−ＭＯＳトランジスタのゲートに接続するボルテージレギュレータにおいて、
   ソースに前記入力端子を接続しゲートに前記誤差増幅器の出力を接続した第１の電流検出用Ｐ−ＭＯＳトランジスタと、前記第１の電流検出用Ｐ−ＭＯＳトランジスタのドレインと前記ＧＮＤの間に接続した第１の電流検出抵抗と、前記入力端子と前記ＧＮＤの間に接続した前記第１の電流検出抵抗の出力を反転出力する第１の反転回路と、ソースに前記入力端子を接続しドレインに前記誤差増幅器の出力を接続しゲートに前記第１の反転回路の出力を接続した第１の制御用Ｐ−ＭＯＳトランジスタとからなる第１の過電流保護回路と、
   ソースに前記入力端子を接続しゲートに前記誤差増幅器の出力を接続した第２の電流検出用Ｐ−ＭＯＳトランジスタと、前記第２の電流検出用Ｐ−ＭＯＳトランジスタのドレインと前記ＧＮＤの間に接続した前記出力電圧によって抵抗値が可変する第２の電流検出抵抗と、少なくともソースに前記出力端子を接続しゲートに前記第２の電流検出抵抗の出力を接続しバックゲートに前記ＧＮＤを接続したＮ−ＭＯＳトランジスタからなり前記第２の電流検出抵抗の出力を反転出力する第２の反転回路と、ソースに前記入力端子を接続しドレインに前記誤差増幅器の出力を接続しゲートに前記第２の反転回路の出力を接続した第２の制御用Ｐ−ＭＯＳトランジスタとからなる第２の過電流保護回路と、を設けたことを特徴とするボルテージレギュレータ。
9. 前記第２の電流検出抵抗は、少なくともゲートに分圧回路の出力を接続したトランジスタのソースとドレインに並列接続された抵抗で構成されていることを特徴とする請求項８記載のボルテージレギュレータ。
10. 前記出力端子の電圧を検出する電圧検出回路と、前記電圧検出回路の出力が制御するスイッチ素子とを備え、前記第２の電流検出抵抗はスイッチ素子よって抵抗値を可変することを特徴とする請求項８記載のボルテージレギュレータ。

Images