[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005283689A - 液晶表示装置とその製造方法 - Google Patents

液晶表示装置とその製造方法 Download PDF

Info

Publication number
JP2005283689A
JP2005283689A JP2004093944A JP2004093944A JP2005283689A JP 2005283689 A JP2005283689 A JP 2005283689A JP 2004093944 A JP2004093944 A JP 2004093944A JP 2004093944 A JP2004093944 A JP 2004093944A JP 2005283689 A JP2005283689 A JP 2005283689A
Authority
JP
Japan
Prior art keywords
layer
signal line
insulating layer
electrode
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004093944A
Other languages
English (en)
Other versions
JP4646539B2 (ja
Inventor
Kiyohiro Kawasaki
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Display Japan Inc
Quanta Display Inc
Original Assignee
Quanta Display Japan Inc
Quanta Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Display Japan Inc, Quanta Display Inc filed Critical Quanta Display Japan Inc
Priority to JP2004093944A priority Critical patent/JP4646539B2/ja
Priority to US10/963,800 priority patent/US7292288B2/en
Priority to KR1020050025570A priority patent/KR100632097B1/ko
Priority to CNB200510060170XA priority patent/CN100340915C/zh
Priority to TW094109776A priority patent/TWI304911B/zh
Publication of JP2005283689A publication Critical patent/JP2005283689A/ja
Priority to US11/902,265 priority patent/US7889285B2/en
Priority to US11/902,273 priority patent/US7936408B2/en
Priority to US11/902,259 priority patent/US7898608B2/en
Priority to US13/026,644 priority patent/US8334939B2/en
Application granted granted Critical
Publication of JP4646539B2 publication Critical patent/JP4646539B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
    • F16K31/04—Actuating devices; Operating means; Releasing devices electric; magnetic using a motor
    • F16K31/047—Actuating devices; Operating means; Releasing devices electric; magnetic using a motor characterised by mechanical means between the motor and the valve, e.g. lost motion means reducing backlash, clutches, brakes or return means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K11/00—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves
    • F16K11/02—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ハーフトーン露光技術を用いて１回の写真食刻工程でチャネルエッチ型の絶縁ゲート型トランジスタの半導体層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度（マージン）が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。
【解決手段】 透明導電層と金属層との積層よりなる走査線と擬似絵素電極を同時に形成し、ゲート絶縁層への開口部形成時に擬似絵素電極上の金属層を除去して透明導電性の絵素電極を形成する合理化に加えて感光性有機絶縁層を用いてエッチストップ型の絶縁ゲート型トランジスタのソース・ドレイン配線を形成し、感光性有機絶縁層をそのまま残すことでハーフトーン露光技術が不要な４枚マスク・プロセス案を構築する。
【選択図】 図２

Description

本発明はカラー画像表示機能を有する液晶表示装置、とりわけアクティブ型の液晶表示装置に関するものである。
近年の微細加工技術、液晶材料技術および高密度実装技術等の進歩により、５〜５０ｃｍ対角の液晶表示装置でテレビジョン画像や各種の画像表示機器が商用ベースで大量に提供されている。また、液晶パネルを構成する２枚のガラス基板の一方にＲＧＢの着色層を形成しておくことによりカラー表示も容易に実現している。特にスイッチング素子を絵素毎に内蔵させた、いわゆるアクティブ型の液晶パネルではクロストークも少なく、応答速度も早く高いコントラスト比を有する画像が保証されている。
これらの液晶表示装置（液晶パネル）は走査線としては２００〜１２００本、信号線としては３００〜１６００本程度のマトリクス編成が一般的であるが、最近は表示容量の増大に対応すべく大画面化と高精細化とが同時に進行している。
図９は液晶パネルへの実装状態を示し、液晶パネル１を構成する一方の透明性絶縁基板、例えばガラス基板２上に形成された走査線の電極端子群５に駆動信号を供給する半導体集積回路チップ３を導電性の接着剤を用いて接続するＣＯＧ（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えばポリイミド系樹脂薄膜をベースとし、金または半田メッキされた銅箔の端子を有するＴＣＰフィルム４を信号線の電極端子群６に導電性媒体を含む適当な接着剤で圧接して固定するＴＣＰ（Ｔａｐｅ−Ｃａｒｒｉｅｒ−Ｐａｃｋａｇｅ）方式などの実装手段によって電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが実際には何れかの方式が適宜選択される。
液晶パネル１のほぼ中央部に位置する画像表示部内の画素と走査線及び信号線の電極端子５，６との間を接続する配線路が７、８で、必ずしも電極端子５，６と同一の導電材で構成される必要はない。９は全ての液晶セルに共通する透明導電性の対向電極を対向面上に有するもう１枚の透明性絶縁基板である対向ガラス基板またはカラーフィルタである。
図１０はスイッチング素子として絶縁ゲート型トランジスタ１０を絵素毎に配置したアクティブ型液晶表示装置の等価回路図を示し、１１（図９では７）は走査線、１２（図９では８）は信号線、１３は液晶セルであって、液晶セル１３は電気的には容量素子として扱われる。実線で描かれた素子類は液晶パネルを構成する一方のガラス基板２上に形成され、点線で描かれた全ての液晶セル１３に共通な対向電極１４はもう一方のガラス基板９の対向する主面上に形成されている。絶縁ゲート型トランジスタ１０のＯＦＦ抵抗あるいは液晶セル１３の抵抗が低い場合や表示画像の階調性を重視する場合には負荷としての液晶セル１３の時定数を大きくするための補助の蓄積容量１５を液晶セル１３に並列に加える等の回路的工夫が加味される。なお１６は蓄積容量１５の共通母線となる蓄積容量線である。
図１１は液晶表示装置の画像表示部の要部断面図を示し、液晶パネル１を構成する２枚のガラス基板２，９は樹脂性のファイバ、ビーズあるいはカラーフィルタ９上に形成された柱状スペーサ等のスペーサ材（図示せず）によって数μｍ程度の所定の距離を隔てて形成され、その間隙（ギャップ）はガラス基板９の周縁部において有機性樹脂よりなるシール材と封口材（何れも図示せず）とで封止された閉空間になっており、この閉空間に液晶１７が充填されている。
カラー表示を実現する場合には、ガラス基板９の閉空間側に着色層１８と称する染料または顔料のいずれか一方もしくは両方を含む厚さ１〜２μｍ程度の有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板９は別名カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ 略語はＣＦ）と呼称される。そして液晶材料１７の性質によってはガラス基板９の上面またはガラス基板２の下面の何れかもしくは両面上に偏光板１９が貼付され、液晶パネル１は電気光学素子として機能する。現在、市販されている大部分の液晶パネルでは液晶材料にＴＮ（ツイスト・ネマチック）系の物を用いており、偏光板１９は通常２枚必要である。図示はしないが、透過型液晶パネルでは光源として裏面光源が配置され、下方より白色光が照射される。
液晶１７に接して２枚のガラス基板２，９上に形成された例えば厚さ０．１μｍ程度のポリイミド系樹脂薄膜２０は液晶分子を決められた方向に配向させるための配向膜である。２１は絶縁ゲート型トランジスタ１０のドレインと透明導電性の絵素電極２２とを接続するドレイン電極（配線）であり、信号線（ソース線）１２と同時に形成されることが多い。信号線１２とドレイン電極２１との間に位置するのは半導体層２３であり詳細は後述する。カラーフィルタ９上で隣り合った着色層１８の境界に形成された厚さ０．１μｍ程度のＣｒ薄膜層２４は半導体層２３と走査線１１及び信号線１２に外部光が入射するのを防止するための光遮蔽部材で、いわゆるブラックマトリクス（Ｂｌａｃｋ Ｍａｔｒｉｘ 略語はＢＭ）として定着化した技術である。
ここでスイッチング素子として絶縁ゲート型トランジスタの構造と製造方法に関して説明する。現在絶縁ゲート型トランジスタには２種類のものが多用されており、そのうちの一つのエッチストップ型と呼称されるものを従来例として紹介する。図１２は従来の液晶パネルを構成するアクティブ基板（表示装置用半導体装置）の単位絵素の平面図であり、図１２（ｅ）のＡ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’線上の断面図を図１３に示し、その製造工程を以下に簡単に説明する。
先ず耐熱性と耐薬品性と透明性が高い絶縁性基板として厚さ０．５〜１．１ｍｍ程度のガラス基板２、例えばコーニング社製の商品名１７３７の一主面上にＳＰＴ（スパッタ）等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、図１２（ａ）と図１３（ａ）に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６を選択的に形成する。走査線の材質は耐熱性と耐薬品性と耐弗酸性と導電性を総合的に勘案して選択するが一般的にはＣｒ，Ｔａ，ＭｏＷ合金等の耐熱性の高い金属または合金が使用される。
液晶パネルの大画面化や高精細化に対応して走査線の抵抗値を下げるためには走査線の材料としてＡＬ（アルミニウム）を用いるのが合理的であるが、ＡＬは単体では耐熱性が低いので上記した耐熱金属であるＣｒ，Ｔａ，Ｍｏまたはそれらのシリサイドと積層化する、あるいはＡＬの表面に陽極酸化で酸化層（Ａｌ２Ｏ３）を付加することも現在では一般的な技術である。すなわち走査線１１は１層以上の金属層で構成される。
次にガラス基板２の全面にＰＣＶＤ（プラズマ・シーブイディ）装置を用いてゲート絶縁層となる第１のＳｉＮｘ（シリコン窒化）層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン（ａ−Ｓｉ）層３１、及びチャネルを保護する絶縁層となる第２のＳｉＮｘ層３２と３種類の薄膜層を例えば、０．３−０．０５−０．１μｍ程度の膜厚で順次被着し、図１２（ｂ）と図１３（ｂ）に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極１１Ａ上の第２のＳｉＮｘ層をゲート電極１１Ａよりも幅細く選択的に残して保護絶縁層３２Ｄとし、第１の非晶質シリコン層３１を露出する。
続いて同じくＰＣＶＤ装置を用いて全面に不純物として例えば燐を含む第２の非晶質シリコン層３３を例えば０．０５μｍ程度の膜厚で被着した後、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｃｒ，Ｍｏ等の薄膜層３４と、低抵抗配線層として膜厚０．３μｍ程度のＡＬ薄膜層３５と、さらに膜厚０．１μｍ程度の中間導電層として例えばＴｉ薄膜層３６を順次被着し、図１２（ｃ）と図１３（ｃ）に示したように微細加工技術により感光性樹脂パターンを用いてソース・ドレイン配線材であるこれら３種の薄膜層３４Ａ，３５Ａ及び３６Ａの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２を選択的に形成する。この選択的パターン形成はソース・ドレイン配線の形成に用いられる感光性樹脂パターンをマスクとしてＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３４を順次食刻した後、ソース・ドレイン電極１２，２１間の第２の非晶質シリコン層３３を除去して保護絶縁層３２Ｄを露出するとともにその他の領域では第１の非晶質シリコン層３１をも除去してゲート絶縁層３０を露出することによってなされる。このようにチャネルの保護層である第２のＳｉＮｘ層３２Ｄ（保護絶縁層、エッチストップ層またはチャネル保護層）が存在して第２の非晶質シリコン層３３の食刻が自動的に終了することからこの製法はエッチストップと呼称される。
絶縁ゲート型トランジスタがオフセット構造とならぬようソース・ドレイン電極１２，２１は保護絶縁層３２Ｄと一部（数μｍ）平面的に重なって形成される。この重なりは寄生容量として電気的に作用するので小さいほど良いが、露光機の合わせ精度とフォトマスクの精度とガラス基板の膨張係数及び露光時のガラス基板温度で決定され、実用的な数値は精々２μｍ程度である。
さらに上記感光性樹脂パターンを除去した後、ガラス基板２の全面に透明性の絶縁層としてゲート絶縁層と同様にＰＣＶＤ装置を用いて０．３μｍ程度の膜厚のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図１２（ｄ）と図１３（ｄ）に示したように微細加工技術により感光性樹脂パターンを用いてパシベーション絶縁層３７を選択的に除去してドレイン電極２１上に開口部６２と、画像表示部外の領域で走査線１１の電極端子が形成される領域上に開口部６３と、信号線１２の電極端子が形成される領域上に開口部６４を形成してドレイン電極２１と走査線１１の一部５と信号線１２の一部６を露出する。同様に蓄積容量線１６（を平行に束ねた電極パターン）上には開口部６５を形成して蓄積容量線１６の一部を露出する。
最後にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）あるいはＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）を被着し、図１２（ｅ）と図１３（ｅ）に示したように微細加工技術により感光性樹脂パターンを用いて開口部６２を含んでパシベーション絶縁層３７上に絵素電極２２を選択的に形成してアクティブ基板２として完成する。開口部６３内の露出している走査線１１の一部を電極端子５とし、開口部６４内の露出している信号線１２の一部を電極端子６としても良く、図示したように開口部６３，６４を含んでパシベーション絶縁層３７上にＩＴＯよりなる電極端子５Ａ，６Ａを選択的に形成しても良いが、通常は電極端子５Ａ，６Ａ間を接続する透明導電性の短絡線４０も同時に形成される。その理由は、図示はしないが電極端子５Ａ，６Ａと短絡線４０との間を細長いストライプ状に形成することにより高抵抗化して静電気対策用の高抵抗とすることが出来るからである。同様に番号は付与しないが開口部６５を含んで蓄積容量線１６への電極端子が形成される。
信号線１２の配線抵抗が問題とならない場合にはＡＬよりなる低抵抗配線層３５は必ずしも必要ではなく、その場合にはＣｒ，Ｔａ，ＭｏＷ等の耐熱金属材料を選択すればソース・ドレイン配線１２，２１を単層化して簡素化することが可能である。このようにソース・ドレイン配線は耐熱金属層を用いて第２の非晶質シリコン層と電気的な接続を確保することが重要であり、絶縁ゲート型トランジスタの耐熱性については先行例である特開平７−７４３６８号公報に詳細が記載されている。なお、図１２（ｃ）において蓄積容量線１６とドレイン電極２１とがゲート絶縁層３０を介して平面的に重なっている領域５０（右下がり斜線部）が蓄積容量１５を形成しているがここではその詳細な説明は省略する。
特開平７−７４３６８号公報
以上述べた５枚マスク・プロセスは詳細な経緯は省略するが、半導体層の島化工程の合理化とコンタクト形成工程が削減された結果得られたもので、当初は７〜８枚程度必要であったフォトマスクもドライエッチ技術の導入により、現時点では５枚に減少してプロセスコストの削減に大きく寄与している。液晶表示装置の生産コストを下げるためにはアクティブ基板の作製工程ではプロセスコストを、またパネル組立工程とモジュール実装工程では部材コストを下げることが有効であることは周知の開発目標である。プロセスコストを下げるためにはプロセスを短くする工程削減と、安価なプロセス開発またはプロセスへの置き換えとがあるが、ここでは４枚のフォトマスクでアクティブ基板が得られる４枚マスク・プロセスを工程削減の一例として説明する。４枚マスク・プロセスはハーフトーン露光技術の導入により写真食刻工程を削減するもので、図１４は４枚マスク・プロセスに対応したアクティブ基板の単位絵素の平面図で、図１４（ｅ）のＡ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’線上の断面図を図１５に示す。既に述べたように絶縁ゲート型トランジスタには２種類のものが多用されているが、ここではチャネルエッチ型の絶縁ゲート型トランジスタを採用している。
先ず５枚マスク・プロセスと同様にガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、図１４（ａ）と図１５（ａ）に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６を選択的に形成する。
次にガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となるＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。引き続き、ＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ薄膜層３４と、膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５と、さらに膜厚０．１μｍ程度の中間導電層として例えばＴｉ薄膜層３６を、すなわちソース・ドレイン配線材を順次被着し、絶縁ゲート型トランジスタのドレイン電極２１とソース電極も兼ねる信号線１２を選択的に形成するのであるが、この選択的パターン形成に当たりハーフトーン露光技術により、図１４（ｂ）と図１５（ｂ）に示したようにソース・ドレイン間のチャネル形成領域８０Ｂ（斜線部）の膜厚が例えば１．５μｍで、ソース・ドレイン配線形成領域８０Ａ（１２），８０Ａ（２１）の膜厚３μｍよりも薄い感光性樹脂パターン８０Ａ，８０Ｂを形成する点が合理化された４枚マスク・プロセスの大きな特徴である。
このような感光性樹脂パターン８０Ａ，８０Ｂは、液晶表示装置用基板の作製には通常ポジ型の感光性樹脂を用いるので、ソース・ドレイン配線形成領域８０Ａが黒、すなわちＣｒ薄膜が形成されており、チャネル領域８０Ｂは灰色、たとえば幅０．５〜１μｍ程度のラインアンドスペースのＣｒパターンが形成されており、その他の領域は白、すなわちＣｒ薄膜が除去されているようなフォトマスクを用いれば良い。灰色領域は露光機の解像力が不足しているためにラインアンドスペースが解像されることはなく、ランプ光源からのフオトマスク照射光を半分程度透過させることが可能であるので、ポジ型感光性樹脂の残膜特性に応じて図１５（ｂ）に示したような凹型の断面形状を有する感光性樹脂パターン８０Ａ，８０Ｂを得ることができる。
上記感光性樹脂パターン８０Ａ，８０Ｂをマスクとして図１５（ｂ）に示したようにＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン層３３及び第１の非晶質シリコン層３１を順次食刻してゲート絶縁層３０を露出した後、図１４（ｃ）と図１５（ｃ）に示したように酸素プラズマ等の灰化手段により感光性樹脂パターン８０Ａ，８０Ｂを１．５μｍ以上膜減りさせると感光性樹脂パターン８０Ｂが消失してチャネル領域が露出するとともに、ソース・ドレイン配線形成領域上にのみ８０Ｃ（１２），８０Ｃ（２１）をそのまま残すことができる。そこで膜減りした感光性樹脂パターン８０Ｃ（１２），８０Ｃ（２１）をマスクとして、再びソース・ドレイン配線間（チャネル形成領域）のＴｉ薄膜層，ＡＬ薄膜層，Ｔｉ薄膜層，第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。ソース・ドレイン配線が金属層をエッチングした後に第１の非晶質シリコン層３１Ａを０．０５〜０．１μｍ程度残して食刻することによりなされるので、このような製法で得られる絶縁ゲート型トランジスタはチャネルエッチと呼称されている。なお上記酸素プラズマ処理においてレジストパターン８０Ａは８０Ｃに変換されるのでパターン寸法の変化を抑制するため異方性を強めることが望ましく、具体的にはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式、さらに高密度のプラズマ源を有するＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓａｍａ）方式やＴＣＰ（Ｔｒａｎｓｆｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓａｍａ）方式の酸素プラズマ処理がより望ましい。
さらに上記感光性樹脂パターン８０Ｃ（１２），８０Ｃ（２１）を除去した後は、５枚マスク・プロセスと同じくガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図１４（ｄ）と図１５（ｄ）に示したように微細加工技術により感光性樹脂パターンを用いてドレイン電極２１上と、走査線１１と信号線１２の電極端子が形成される領域にそれぞれ開口部６２，６３，６４を形成し、開口部６３内のパシベーション絶縁層３７とゲート絶縁層３０を除去して開口部６３内に走査線の一部５を露出するとともに、開口部６２，６４内のパシベーション絶縁層３７を除去してドレイン電極２１の一部と信号線の一部６を露出する。同様に蓄積容量線１６上には開口部６５を形成して蓄積容量線１６の一部を露出する。
最後にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯあるいはＩＺＯを被着し、図１４（ｅ）と図１５（ｅ）に示したように微細加工技術により感光性樹脂パターンを用いてパシベーション絶縁層３７上に開口部６２を含んで透明導電性の絵素電極２２を選択的に形成してアクティブ基板２として完成する。電極端子に関してはここでは開口部６３，６４を含んでパシベーション絶縁層３７上にＩＴＯよりなる透明導電性の電極端子５Ａ，６Ａを選択的に形成している。
このように５枚マスク・プロセスと４枚マスク・プロセスにおいてはドレイン電極２１と走査線１１へのコンタクト形成工程が同時になされるため、それらに対応した開口部６２，６３内の絶縁層の厚さと種類が異なっている。パシベーション絶縁層３７はゲート絶縁層３０に比べると製膜温度が低く膜質が劣悪で、弗酸系のエッチング液による食刻では食刻速度が夫々数１０００Å／分、数１００Å／分と１桁も異なり、ドレイン電極２１上の開口部６２の断面形状は上部に余りにも過食刻が生じて穴径が制御できない理由から弗素系のガスを用いた乾式食刻（ドライエッチ）を採用している。
ドライエッチを採用してもドレイン電極２１上の開口部６２はパシベーション絶縁層３７のみであるので、走査線１１上の開口部６３と比較して過食刻になるのは避けられず、材質によっては中間導電層３６Ａが食刻ガスによって膜減りすることがある。また、食刻終了後の感光性樹脂パターンの除去に当たり、まずは弗素化された表面のポリマー除去のために酸素プラズマ灰化で感光性樹脂パターンの表面を０．１〜０．３μｍ程度削り、その後に有機剥離液、例えば東京応化製の剥離液１０６等を用いた薬液処理がなされるのが一般的であるが、中間導電層３６Ａが膜減りして下地のアルミニウム層３５Ａが露出した状態になっていると、酸素プラズマ灰化処理でアルミニウム層３５Ａの表面に絶縁体であるＡＬ２Ｏ３が形成されて、絵素電極２２との間でオーミック接触が得られなくなる。そこで中間導電層３６Ａが膜減りしてもいいように、その膜厚を例えば０．２μｍと厚く設定することでこの問題から逃れようとしている。あるいは開口部６２〜６５の形成時、アルミニウム層３５Ａを除去して下地の耐熱金属層である薄膜層３４Ａを露出してから絵素電極２２を形成する回避策も可能であり、この場合には当初から中間導電層３６Ａは不要となるメリットもある。
しかしながら前者の対策ではこれら薄膜の膜厚の面内均一性が良好でないとこの取組みも必ずしも有効に作用するわけではなく、また食刻速度の面内均一性が良好でない場合にも全く同様である。後者の対策では中間導電層３６Ａは不要となるが、アルミニウム層３５Ａの除去工程が増加し、また開口部６２の断面制御が不十分であると絵素電極２２が段切れを起こす恐れがあった。
加えてチャネルエッチ型の絶縁ゲート型トランジスタではチャネル領域の不純物を含まない第１の非晶質シリコン層３１はどうしても厚めに（チャネルエッチ型では通常０．２μｍ以上）被着しておかないと、ガラス基板の面内均一性に大きく影響されてトランジスタ特性、とりわけＯＦＦ電流が不揃いになりがちである。このことはＰＣＶＤの稼働率とパーティクル発生状況に大きく影響し生産コストの観点からも非常に重要な事項である。
また４枚マスク・プロセスにおいて適用されているチャネル形成工程はソース・ドレイン配線１２，２１間のソース・ドレイン配線材と半導体層を選択的に除去するので、絶縁ゲート型トランジスタのＯＮ特性を大きく左右するチャネル長（現在の量産品で４〜６μｍ）を決定する工程である。このチャネル長の変動は絶縁ゲート型トランジスタのＯＮ電流値を大きく変化させるので、通常は厳しい製造管理を要求されるが、チャネル長、すなわちハーフトーン露光領域のパターン寸法は露光量（光源強度とフォマスクのパターン精度、特にライン＆スペース寸法）、感光性樹脂の塗布厚、感光性樹脂の現象処理、および当該のエッチング工程における感光性樹脂の膜減り量等多くのパラメータに左右され、加えてこれら諸量の面内均一性もあいまって必ずしも歩留高く安定して生産できるわけではなく、従来の製造管理よりも一段と厳しい製造管理が必要となり、決して高度に完成したレベルにあるとは言えないのが現状である。特にチャネル長が６μｍ以下ではその傾向が顕著となる。なぜならば感光性樹脂パターン８０Ａ，８０Ｂの膜厚を１．５μｍ膜減りさせるに際して感光性樹脂パターン８０Ａ，８０Ｂが等方的に膜減りすると、当然感光性樹脂パターン８０Ａ，８０Ｂ間の寸法は３μｍも大きくなるのでチャネル長も設定値よりも３μｍ長く形成されてしまうからである。
本発明はかかる現状に鑑みなされたもので、従来の５枚マスク・プロセスや４枚マスク・プロセスに共通するコンタクト形成時の不具合を回避するだけでなく、プロセスマージンの狭いハーフトーン露光技術を必要としない４枚マスク・プロセスを提供するものである。
本発明においてはまず先行技術である特開平７−１７５０８８号公報に開示されている絵素電極の形成工程を合理化したものを本発明に適合させて絵素電極形成工程を削減して写真食刻工程を削減している。次にチャネル上に保護絶縁層を有する絶縁ゲート型トランジスタを採用し、ソース・ドレイン配線のみを有効にパシベーションするために先行技術である特開平２−２７５９２５号公報に開示されている感光性有機絶縁層を用いてソース・ドレイン配線を形成し、感光性有機絶縁層をそのまま残すことでソース・ドレイン配線の表面に絶縁層を形成してパシベーション絶縁層の形成を不要なものとしている。
請求項１に記載の液晶表示装置は、一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極と、同じく透明導電性の信号線の電極端子が形成され、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
絵素電極上と画像表示部外の領域で走査線の一部上と信号線の電極端子上のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と走査線の電極端子と信号線の電極端子が露出し、
前記保護絶縁層の一部と重なり前記第１の半導体層上に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、前記保護絶縁層の一部と重なり前記第１の半導体層上に同じくドレイン配線が形成され、
第２の金属層よりなる前記信号線の一部は信号線の電極端子の一部上と、同じく前記ドレイン配線の一部は前記開口部内の絵素電極の一部上に形成され、
前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
前記ソース・ドレイン配線上に感光性有機絶縁層が形成されていることを特徴とする。
この構成により透明導電性の絵素電極は走査線と同時に形成されるのでガラス基板上に形成される。そしてソース・ドレイン間のチャネル上には保護絶縁層が形成されてチャネルを保護するとともにソース配線（信号線）とドレイン配線の表面には感光性有機絶縁層が形成されてエッチストップ型の絶縁ゲート型トランジスタにパシベーション機能が付与されている。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり、絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。電極端子は透明導電層に限定されたＴＮ型の液晶表示装置が得られる。
請求項２に記載の液晶表示装置は、同じく、
第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極（と同じく透明導電性の信号線の電極端子）が形成され、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
前記絵素電極上と画像表示部外の領域で走査線の一部上（または透明導電性の走査線の電極端子上と信号線の電極端子上）のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と透明導電性の走査線の一部（または透明導電性の走査線の電極端子と信号線の電極端子）が露出し、
前記保護絶縁層の一部と重なり前記第１の半導体層上に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、同じく前記保護絶縁層の一部と重なり前記第１の半導体層上にドレイン配線が形成され、
第２の金属層よりなる前記ドレイン配線の一部は前記開口部内の絵素電極の一部上に形成され、
前記走査線の一部を含んで第２の金属層よりなる走査線の電極端子と、前記信号線の一部で第２の金属層よりなる信号線の電極端子が形成され（または第２の金属層よりなる前記信号線の一部は透明導電性の信号線の電極端子の一部上に形成され）、
前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
前記信号線の電極端子上を除いて信号線上に感光性有機絶縁層が形成されていることを特徴とする。
この構成により透明導電性の絵素電極は走査線と同時に形成されるのでガラス基板上に形成される。そしてソース・ドレイン間のチャネル上には保護絶縁層が形成されてチャネルを保護するとともにソース配線（信号線）の表面には感光性有機絶縁層が形成されてエッチストップ型の絶縁ゲート型トランジスタに最低限のパシベーション機能が付与されている。このためパシベーション絶縁層をガラス基板の全面に被着する必要はなくなり、絶縁ゲート型トランジスタの耐熱性が問題となることはなくなる。電極端子には透明導電層または金属層の何れでも選択可能なＴＮ型の液晶表示装置が得られる。
請求項３に記載の液晶表示装置は、同じく、
第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極と、同じく透明導電性の信号線の電極端子が形成され、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
絵素電極上と画像表示部外の領域で走査線の一部上と信号線の電極端子上のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と走査線の電極端子と信号線の電極端子が露出し、
前記保護絶縁層の一部と重なり信号線の電極端子の一部上と前記第１の半導体層上に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、前記保護絶縁層の一部と重なり前記開口部内の絵素電極の一部上と前記第１の半導体層上に同じくドレイン配線が形成され、
前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
前記ソース・ドレイン配線上に感光性有機絶縁層が形成されていることを特徴とする。
この構成により請求項１に記載の液晶表示装置と酷似した液晶表示装置が得られる。請求項１に記載の液晶表示装置との差異はドレイン配線と絵素電極間及び信号線と信号線の電極端子間に第２の非晶質シリコン層が介在することである。
請求項４に記載の液晶表示装置は、同じく、
第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極（と同じく透明導電性の信号線の電極端子）が形成され、
プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
前記絵素電極上と画像表示部外の領域で走査線の一部上（または走査線の電極端子上と信号線の電極端子上）のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と透明導電性の走査線の一部（または透明導電性の走査線の電極端子と信号線の電極端子）が露出し、
前記保護絶縁層の一部と重なり前記第１の半導体層上（と信号線の電極端子の一部上）に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、前記保護絶縁層の一部と重なり前記第１の半導体層上と前記開口部内の絵素電極の一部上に同じくドレイン配線と、前記走査線の一部を含んで同じく走査線の電極端子（または透明導電性の走査線の電極端子）と、信号線の一部よりなる信号線の電極端子（または透明導電性の信号線の電極端子）が形成され、
前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
前記信号線の電極端子上を除いて信号線上に感光性有機絶縁層が形成されていることを特徴とする。
この構成により請求項２に記載の液晶表示装置と酷似した液晶表示装置が得られる。請求項２に記載の液晶表示装置との差異はドレイン配線と絵素電極間及び信号線と信号線の電極端子間に第２の非晶質シリコン層が介在することである。
請求項５は請求項１に記載の液晶表示装置の製造方法であって、少なくとも、第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と信号線の擬似電極端子と擬似絵素電極を形成する工程と、プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して第１の非晶質シリコン層を露出する工程と、不純物を含む第２の非晶質シリコン層を被着する工程と、走査線と信号線の擬似電極端子上と擬似絵素電極上に開口部を形成して前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線と信号線の電極端子と同じく透明導電性の絵素電極を露出する工程と、耐熱金属層を含む１層以上の第２の金属層を被着後、第２の金属層と第２の非晶質シリコン層との積層よりなり前記保護絶縁層と一部重なるように信号線の電極端子の一部を含んでその表面に感光性有機絶縁層を有するソース配線（信号線）と同じく絵素電極の一部を含んでその表面に感光性有機絶縁層を有するドレイン配線を形成する工程を有することを特徴とする。
この構成により絵素電極と走査線を１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現する。またソース・ドレイン配線の形成時に用いた感光性有機絶縁層をそのまま残すことでパシベーション絶縁層の形成を不要とする製造工程の削減もなされる結果、ハーフトーン露光技術を併用することなく４枚のフォトマスクを用いてＴＮ型の液晶表示装置を作製する事ができる。
請求項６は請求項２に記載の液晶表示装置の製造方法であって、少なくとも、第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と信号線の擬似電極端子と擬似絵素電極を形成する工程と、プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して第１の非晶質シリコン層を露出する工程と、不純物を含む第２の非晶質シリコン層を被着する工程と、走査線と信号線の擬似電極端子上と擬似絵素電極上に開口部を形成して前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線と信号線の電極端子と同じく透明導電性の絵素電極を露出する工程と、耐熱金属層を含む１層以上の第２の金属層を被着後、ハーフトーン露光技術により信号線上にのみ感光性有機絶縁層を残してソース・ドレイン配線を形成する工程を有することを特徴とする。
この構成により絵素電極と走査線を１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現する。またソース・ドレイン配線の形成時にハーフトーン露光技術を用いて信号線上にのみ選択的に感光性有機絶縁層を残すことでパシベーション絶縁層の形成を不要とする製造工程の削減もなされる結果、４枚のフォトマスクを用いてＴＮ型の液晶表示装置を作製する事ができる。
請求項７は請求項３に記載の液晶表示装置の製造方法であって、少なくとも、第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と信号線の擬似電極端子と擬似絵素電極を形成する工程と、プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、走査線と信号線の擬似電極端子上と擬似絵素電極上に開口部を形成して前記開口部内の保護絶縁層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線と信号線の電極端子と同じく透明導電性の絵素電極を露出する工程と、ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して第１の非晶質シリコン層を露出する工程と、不純物を含む第２の非晶質シリコン層を被着する工程と、耐熱金属層を含む１層以上の第２の金属層を被着後、第２の金属層と第２の非晶質シリコン層との積層よりなり前記保護絶縁層と一部重なるように信号線の電極端子の一部を含んでその表面に感光性有機絶縁層を有するソース配線（信号線）と同じく絵素電極の一部を含んでその表面に感光性有機絶縁層を有するドレイン配線を形成する工程を有することを特徴とする。
この構成により絵素電極と走査線を１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現する。またソース・ドレイン配線の形成時に用いた感光性有機絶縁層をそのまま残すことでパシベーション絶縁層の形成を不要とする製造工程の削減もなされる結果、ハーフトーン露光技術を併用することなく４枚のフォトマスクを用いてＴＮ型の液晶表示装置を作製する事ができる。
請求項８は請求項４に記載の液晶表示装置の製造方法であって、少なくとも、第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と信号線の擬似電極端子と擬似絵素電極を形成する工程と、プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、走査線と信号線の擬似電極端子上と擬似絵素電極上に開口部を形成して前記開口部内の保護絶縁層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線と信号線の電極端子と同じく透明導電性の絵素電極を露出する工程と、ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して第１の非晶質シリコン層を露出する工程と、不純物を含む第２の非晶質シリコン層を被着する工程と、耐熱金属層を含む１層以上の第２の金属層を被着後、ハーフトーン露光技術により信号線上にのみ感光性有機絶縁層を残してソース・ドレイン配線を形成する工程を有することを特徴とする。
この構成により絵素電極と走査線を１枚のフォトマスクを用いて処理することができて写真食刻工程数の削減が実現する。またソース・ドレイン配線の形成時にハーフトーン露光技術を用いて信号線上にのみ選択的に感光性有機絶縁層を残すことでパシベーション絶縁層の形成を不要とする製造工程の削減もなされる結果、４枚のフォトマスクを用いてＴＮ型の液晶表示装置を作製する事ができる。
以上述べたように本発明に記載の液晶表示装置では絶縁ゲート型トランジスタはチャネル上に保護絶縁層を有しているので、画像表示部内のソース・ドレイン配線上にのみまたは信号線上にのみ感光性有機絶縁層を選択的に形成することでパシベーション機能が与えられる。このため格別な加熱工程を伴わず、非晶質シリコン層を半導体層とする絶縁ゲート型トランジスタに過度の耐熱性を必要としない。換言すればパシベーション形成で電気的な性能の劣化を生じない効果が付加されている。
加えて透明導電層と第１の金属層との積層よりなる走査線と擬似絵素電極を形成し、擬似絵素電極へのコンタクト形成時に擬似絵素電極上の第１の金属層を除去して透明導電性の絵素電極を得ることにより絵素電極の形成工程を合理化している。この結果、ハーフトーン露光技術を併用した従来の４枚マスク・プロセスとは異なり、ハーフトーン露光技術を併用しない４枚マスク・プロセスが実現し、チャネル長の管理が容易となる。またパターン精度の低いハーフトーン露光技術を採用すれば金属層よりなる走査線と信号線の電極端子を得ることができ、デバイスに多様性を持たせることが可能である。
本発明の要件は上記の説明からも明らかなように、エッチストップ型の絶縁ゲート型トランジスタを採用し、透明導電層と第１の金属層との積層よりなる走査線と擬似絵素電極を形成し、擬似絵素電極へのコンタクト形成時に擬似絵素電極上の第１の金属層を除去し透明導電性の絵素電極を得る工程と、ソース・ドレイン配線の形成時にソース・ドレイン配線上または信号線上にのみ選択的に感光性有機絶縁層を残すことでパシベーション絶縁層の形成を不要とした点にあり、それ以外の構成に関しては走査線や信号線、ゲート絶縁層等の材質や膜厚等が異なった表示装置用半導体装置、あるいはその製造方法の差異も本発明の範疇に属することは自明であり、垂直配向型の液晶表示装置においても本発明の有用性は変らず、また絶縁ゲート型トランジスタの半導体層も非晶質シリコンに限定されるものでないことも明らかである。
本発明の実施例を図１〜図８に基づいて説明する。図１に実施例１に係るアクティブ基板の平面図を示し、図２に図１のＡ−Ａ’線上とＢ−Ｂ’線上及びＣ−Ｃ’線上の製造工程の断面図を示す。同様に実施例２は図３と図４、実施例３は図５と図６、実施例４は図７と図８とで夫々アクティブ基板の平面図と製造工程の断面図を示す。なお従来例と同一の部位については同一の符号を付して詳細な説明は省略する。
実施例１では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層９１として例えばＩＴＯと、膜厚０．１〜０．３μｍ程度の第１の金属層９２を被着し、図１（ａ）と図２（ａ）に示したように微細加工技術により感光性樹脂パターンを用いて透明導電層９１Ａと第１の金属層９２Ａとの積層よりなりゲート電極１１Ａも兼ねる走査線１１及び走査線の擬似電極端子９４と、透明導電層９１Ｂと第１の金属層９２Ｂとの積層よりなる擬似絵素電極９３と、透明導電層９１Ｃと第１の金属層９２Ｃとの積層よりなる信号線の擬似電極端子９５を選択的に形成する。第１の金属層として例えばＣｒ，Ｔａ，Ｍｏ等の高融点金属あるいはそれらの合金やシリサイドが選ばれる。走査線の低抵抗化のためにはＩＴＯとアルカリ性の現像液やレジスト剥離液で電池反応を起こさないように耐熱金属層でサンドイッチされたアルミニウム層あるいはＮｄを含むアルミニウム合金層の採用も可能である。ゲート絶縁層を介して信号線との絶縁耐圧を向上させ、歩留を高めるためにはこれらの電極は乾式食刻（ドライエッチ）による断面形状のテーパ制御を行うことが望ましいが、ＩＴＯのドライエッチ技術は食刻ガスに沃化水素や臭化水素を用いたものが開発されたもののガス排気系での反応生成物による堆積量が大きく実用化に至らなかったので、当面は例えばＡｒ（ガス）を用いたスパッタ・エッチを採用すると良い。
次にガラス基板２の全面にプラズマ保護層となる透明絶縁層、例えばＴａＯｘやＳｉＯ２を０．１μｍ程度の膜厚で被着して７１とする。このプラズマ保護層７１は後続のＰＣＶＤ装置によるゲート絶縁層であるＳｉＮｘの形成時に走査線１１と擬似絵素電極９３のエッジ部に露出している透明導電層９１Ａ，９１Ｂが還元されてＳｉＮｘの膜質が変動するのを防止するために必要で、詳細は先行例特開昭５９−９９６２号公報を参照されたい。
プラズマ保護層７１の被着後は従来例と同様にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及びチャネルを保護する絶縁層となる第２のＳｉＮｘ層３２と３種類の薄膜層を、例えば０．２−０．０５−０．１μｍ程度の膜厚で順次被着し、図１（ｂ）と図２（ｂ）に示したように微細加工技術により感光性樹脂パターンを用いて第２のＳｉＮｘ層３２を選択的に食刻してゲート電極１１Ａよりもパターン幅の細い第２のＳｉＮｘ層３２Ｄ（保護絶縁層）とするとともに第１の非晶質シリコン層３１を露出する。ここではゲート絶縁層がプラズマ保護層７１と第１のＳｉＮｘ層３０との積層になるため第１のＳｉＮｘ層は従来よりも薄く形成して良い副次的なメリットがある。
続いてＰＣＶＤ装置を用いてガラス基板２の全面に不純物として例えば燐を含む第２の非晶質シリコン層３３を例えば０．０５μｍ程度の膜厚で被着した後、図１（ｃ）と図２（ｃ）に示したように微細加工技術により感光性樹脂パターンを用いて擬似絵素電極９３上に開口部７４と画像表示部外の領域で擬似電極端子９４上に開口部６３Ａと擬似電極端子９５上に開口部６４Ａを形成し、上記開口部内の第２の非晶質シリコン層３３、第１の非晶質シリコン層３１、ゲート絶縁層３０、プラズマ保護層７１に加えて第１の金属層９２Ａ〜９２Ｃを順次食刻し、走査線１１の一部（擬似電極端子９４）の透明導電層９１Ａを露出して走査線の電極端子５Ａとし、同様に擬似電極端子９５の透明導電層９１Ｃを露出して信号線の電極端子６Ａとし、擬似絵素電極９３の透明導電層９１Ｂを露出して絵素電極２２とする。なお画像表部外の領域で静電気対策線上には開口部６３Ｂを形成して静電気対策用の短絡線４０とすることが可能である。
引き続きＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の薄膜層３４と膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図１（ｄ）と図２（ｄ）に示したように微細加工技術により感光性樹脂パターン８５を用いてこれら２層の薄膜層よりなるソース・ドレイン配線材と第２の非晶質シリコン層３３Ｂと第１の非晶質シリコン層３１Ｂを順次食刻して保護絶縁層３２Ｄとゲート絶縁層３０Ａを露出し、絵素電極２２の一部を含んで３４Ａと３５Ａとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１と信号線の電極端子６Ａの一部を含んでソース電極も兼ねる信号線１２を選択的に形成する。そして感光性樹脂パターン８５を除去することなくアクティブ基板２の製造工程を終える。走査線の電極端子５Ａと信号線の電極端子６Ａはソース・ドレイン配線１２，２１の食刻が終るとガラス基板２上に露出して形成されることが理解されよう。なおソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化してＴａ，Ｃｒ，ＭｏＷ等の単層とすることも可能である。
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例１が完了する。実施例１では感光性樹脂パターン８５は液晶に接しているので、感光性樹脂パターン８５はノボラック系の樹脂を主成分とする通常の感光性樹脂ではなく、純度が高く主成分にアクリル樹脂やポリイミド樹脂を含む耐熱性の高い感光性有機絶縁層を用いることが大切であり、材質によっては加熱することで流動化してソース・ドレイン配線１２，２１の側面を覆うように構成することも可能で、この場合には液晶パネルとして信頼性が一段と向上する。蓄積容量１５の構成に関しては図１（ｄ）に示したように、ソース・ドレイン配線１２，２１と同時に絵素電極２２の一部を含んで形成された蓄積電極７２と前段の走査線１１に設けられた突起部とがプラズマ保護層７１Ａとゲート絶縁層３０Ａと第１の非晶質シリコン層３１Ｅと第２の非晶質シリコン層３３Ｅ（共に図示せず）を介して平面的に重なることで構成している例（右下がり斜線部５２）を例示しているが、蓄積容量１５の構成はこれに限られるものではなく、従来例と同じように走査線１１と同時に形成される蓄積容量線１６と絵素電極２２との間にゲート絶縁層３０Ａを含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
実施例１ではこのように走査線の電極端子と信号線の電極端子がともに透明導電層であるデバイス構成上の制約が生ずるが、その制約を解除するデバイス・プロセスも可能であり、それを実施例２として説明する。
実施例２では図３（ｃ）と図４（ｃ）に示したようにコンタクト形成工程までは実施例１とほぼ同一のプロセスで進行する。ただし後述する理由で信号線の擬似電極端子９５は必ずしも必要ではない。ソース・ドレイン配線の形成工程ではＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の薄膜層３４と膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着した後、図３（ｄ）と図４（ｄ）に示したように微細加工技術により感光性樹脂パターン８６Ａ，８６Ｂを用いてこれら２層の薄膜層よりなるソース・ドレイン配線材と第２の非晶質シリコン層３３Ｂと第１の非晶質シリコン層３１Ｂを順次食刻して保護絶縁層３２Ｄとゲート絶縁層３０Ａを露出し、絵素電極２２の一部を含んで３４Ａと３５Ａとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１とソース配線も兼ねる信号線１２を選択的に形成し、ソース・ドレイン配線１２，２１の形成と同時に露出している走査線の一部５Ａを含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成する。すなわち実施例１のように擬似電極端子９５は必ずしも必要ではない。
この時に信号線１２上の８６Ａの膜厚が例えば３μｍとドレイン電極２１上と電極端子５，６上と蓄積電極７２上の８６Ｂの膜厚１．５μｍよりも厚い感光性樹脂パターン８６Ａ，８６Ｂをハーフトーン露光技術により形成しておくことが実施例２の重要な特徴である。電極端子５，６に対応した８６Ｂの最小寸法は数１０μｍと大きく、フォトマスク製作もまたその仕上がり寸法管理も極めて容易であるが、信号線１２に対応した領域８６Ａの最小寸法は４〜８μｍと比較的寸法精度が高いので黒領域としては細いパターンを必要とする。しかしながら従来例で説明したように１回の露光処理と２回の食刻処理で形成するソース・ドレイン配線１２，２１と比較すると本発明のソース・ドレイン配線１２，２１は１回の露光処理と１回の食刻処理で形成されるためにパターン幅の変動する要因が少なく、ソース・ドレイン配線１２，２１の寸法管理も、ソース・ドレイン配線１２，２１間すなわちチャネル長の寸法管理も従来のハーフトーン露光技術よりはパターン精度の管理が容易である。またチャネルエッチ型の絶縁ゲートトランジスタと比較するとエッチストップ型の絶縁ゲート型トランジスタのＯＮ電流を決定するのは保護絶縁層３２Ｄの寸法であってソース・ドレイン配線１２，２１間の寸法ではないことからもプロセス管理がさらに容易となることを理解されたい。
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８６Ａ，８６Ｂを１．５μｍ以上膜減りさせると感光性樹脂パターン８６Ｂが消失し、図３（ｅ）と図４（ｅ）に示したようにドレイン電極２１と電極端子５，６と蓄積電極７２が露出すると共に信号線１２上にのみ感光性樹脂パターン８６Ｃをそのまま残すことができるが、上記酸素プラズマ処理で感光性樹脂パターン８６Ｃのパターン幅が細くなると信号線１２の上面が露出して信頼性が低下するので異方性を強めてパターン寸法の変化を抑制することが望ましい。そして感光性樹脂パターン８６Ｃを除去することなくアクティブ基板２の製造工程を終える。なおソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化してＴａ，Ｃｒ，ＭｏＷ等の単層とすることも可能である。
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、実施例２が完了する。実施例２でも感光性樹脂パターン８６Ｃは液晶に接しているので感光性樹脂パターン８６Ｃはノボラック系の樹脂を主成分とする通常の感光性樹脂ではなく、純度が高く主成分にアクリル樹脂やポリイミド樹脂を含む耐熱性の高い感光性有機絶縁層を用いることが大切であり、材質によっては加熱することで流動化して信号線１２の側面を覆うように構成することも可能で、この場合には液晶パネルとして信頼性が確実に向上する。蓄積容量１５の構成に関しては実施例１と同一である。走査線の一部５Ａ及び信号線１２下に形成された透明導電性のパターン６Ａとアクティブ基板２の外周部に配置された短絡線４０を接続する透明導電層パターンはその形状を細長い線状とすることで静電気対策における高抵抗配線とすることが可能であるが、その他の導電性部材を用いた静電気対策も勿論可能である。
なお図３（ｆ）と図４（ｆ）に示したように透明導電性の走査線の電極端子５Ａ上に金属性の電極端子５を形成せず、かつ透明導電性の信号線１２の電極端子６Ａの一部を含んで信号線１２を形成するパターン設計の変更により、金属層でソース・ドレイン配線材よりなる電極端子５，６に変えて実施例１と同様に透明導電層よりなる電極端子５Ａ，６Ａを得る事も可能であり、電極端子の構成部材を変更しても画像表示部内のデバイス構成は不変である。
以上説明した液晶表示装置では走査線と擬似絵素電極の形成、エッチストップ層の形成、コンタクトの形成そしてソース・ドレイン配線の形成の順でアクティブ基板２が形成されているが、エッチストップ層の形成とコンタクトの形成の順番を入れ替えてもほぼ同等のアクティブ基板２を得ることが可能であり、それを以下の実施例で説明する。
実施例３ではＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及びチャネルを保護する絶縁層となる第２のＳｉＮｘ層３２と３種類の薄膜層を、例えば０．２−０．０５−０．１μｍ程度の膜厚で順次被着するまでは実施例１とほぼ同じ製造工程を進行する。ここでもゲート絶縁層がプラズマ保護層７１と第１のＳｉＮｘ層３０との積層になるため第１のＳｉＮｘ層は従来よりも薄く形成して良い。
続いて図５（ｂ）と図６（ｂ）に示したように微細加工技術により感光性樹脂パターンを用いて擬似絵素電極９３上に開口部７４と画像表示部外の領域で擬似電極端子９４上に開口部６３Ａと擬似電極端子９５上に開口部６４Ａを形成し、各開口部内の第２のＳｉＮｘ層３２、第１の非晶質シリコン層３１、ゲート絶縁層３０及びプラズマ保護層７１に加えて第１の金属層９２Ａ〜９２Ｃを順次食刻し、走査線１１の一部（擬似電極端子９４）の透明導電層９１Ａを露出して走査線の電極端子５Ａとし、同様に擬似電極端子９５の透明導電層９１Ｃを露出して信号線の電極端子６Ａとし、擬似絵素電極９３の透明導電層９１Ｂを露出して絵素電極２２とする。
引き続き図５（ｃ）と図６（ｃ）に示したように微細加工技術により感光性樹脂パターンを用いて第２のＳｉＮｘ層３２Ａを選択的に食刻してゲート電極１１Ａよりもパターン幅の細い第２のＳｉＮｘ層３２Ｄ（保護絶縁層）とするとともに第１の非晶質シリコン層３１Ｂを露出する。
そしてＰＣＶＤ装置を用いてガラス基板２の全面に不純物として例えば燐を含む第２の非晶質シリコン層３３を例えば０．０５μｍ程度の膜厚で被着し、さらにＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の薄膜層３４と膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着する。そして図５（ｄ）と図６（ｄ）に示したように微細加工技術により感光性樹脂パターン８５を用いてこれら２層の薄膜層よりなるソース・ドレイン配線材と第２の非晶質シリコン層３３と第１の非晶質シリコン層３１Ｂを順次食刻して保護絶縁層３２Ｄとゲート絶縁層３０Ａを露出し、絵素電極２２の一部を含んで３４Ａと３５Ａとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１と信号線の電極端子６Ａの一部を含んでソース電極も兼ねる信号線１２を選択的に形成する。そして感光性樹脂パターン８５を除去することなくアクティブ基板２の製造工程を終える。なおここでもソース・ドレイン配線１２，２１の構成としては抵抗値の制約が緩いのであれば簡素化してＴａ，Ｃｒ，ＭｏＷ等の単層とすることも可能である。
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例３が完了する。実施例３でも感光性樹脂パターン８５はノボラック系の樹脂を主成分とする通常の感光性樹脂ではなく、純度が高く主成分にアクリル樹脂やポリイミド樹脂を含む耐熱性の高い感光性有機絶縁層を用いることが大切である。蓄積容量１５の構成に関しては図５（ｄ）に示したようにソース・ドレイン配線１２，２１と同時に絵素電極２２の一部を含んで形成された蓄積電極７２と前段の走査線１１に設けられた突起部とがプラズマ保護層７１Ａとゲート絶縁層３０Ａと第１の非晶質シリコン層３１Ｅと第２の非晶質シリコン層３３Ｅ（共に図示せず）を介して平面的に重なることで構成している例（右下がり斜線部５２）を例示している。
実施例３ではこのように走査線の電極端子と信号線の電極端子がともに透明導電層であるデバイス構成上の制約が生ずるが、実施例２と同様にその制約を解除するデバイス・プロセスも可能であり、それを実施例４として説明する。
実施例４では図７（ｃ）と図８（ｃ）に示したように保護絶縁層３２Ｄの形成工程までは実施例３とほぼ同一のプロセスで進行する。ただし後述する理由で擬似電極端子９５は必ずしも必要ではない。ソース・ドレイン配線の形成工程ではＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ，Ｔａ等の薄膜層３４と膜厚０．３μｍ程度の低抵抗配線層としてＡＬ薄膜層３５を順次被着した後、図７（ｄ）と図８（ｄ）に示したように微細加工技術により感光性樹脂パターン８６Ａ，８６Ｂを用いてこれら２層の薄膜層よりなるソース・ドレイン配線材と第２の非晶質シリコン層３３と第１の非晶質シリコン層３１Ｂを順次食刻して保護絶縁層３２Ｄとゲート絶縁層３０Ａを露出し、絵素電極２２の一部を含んで３４Ａと３５Ａとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１とソース配線も兼ねる信号線１２を選択的に形成し、ソース・ドレイン配線１２，２１の形成と同時に露出している走査線の一部５Ａを含んで走査線の電極端子５と信号線の一部よりなる電極端子６も同時に形成する。
この時に実施例２と同様に信号線１２上の８６Ａの膜厚が例えば３μｍとドレイン電極２１上と電極端子５，６上と蓄積電極７２上の８６Ｂの膜厚１．５μｍよりも厚い感光性樹脂パターン８６Ａ，８６Ｂをハーフトーン露光技術により形成しておくことが実施例４の重要な特徴である。
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン８６Ａ，８６Ｂを１．５μｍ以上膜減りさせると感光性樹脂パターン８６Ｂが消失し、図７（ｅ）と図８（ｅ）に示したようにドレイン電極２１と電極端子５，６と蓄積電極７２が露出すると共に信号線１２上にのみ感光性樹脂パターン８６Ｃをそのまま残すことができる。そして感光性樹脂パターン８６Ｃを除去することなくアクティブ基板２の製造工程を終える。
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、実施例４が完了する。実施例４でも感光性樹脂パターン８６Ｃは液晶に接しているので感光性樹脂パターン８６Ｃはノボラック系の樹脂を主成分とする通常の感光性樹脂ではなく、純度が高く主成分にアクリル樹脂やポリイミド樹脂を含む耐熱性の高い感光性有機絶縁層を用いることが大切である。蓄積容量１５の構成に関しては実施例３と同一である。
なお図７（ｆ）と図８（ｆ）に示したように透明導電性の走査線の電極端子５Ａ上に金属性の電極端子５を形成せず、かつ透明導電性の信号線１２の電極端子６Ａの一部を含んで信号線１２を形成するパターン設計の変更により、金属層でソース・ドレイン配線材よりなる電極端子５，６に変えて実施例３と同様に透明導電層よりなる電極端子５Ａ，６Ａを得る事も可能であり、電極端子の構成部材を変更しても画像表示部内のデバイス構成は不変である。
本発明の実施例１にかかるアクティブ基板の平面図 本発明の実施例１にかかるアクティブ基板の製造工程断面図 本発明の実施例２にかかるアクティブ基板の平面図 本発明の実施例２にかかるアクティブ基板の製造工程断面図 本発明の実施例３にかかるアクティブ基板の平面図 本発明の実施例３にかかるアクティブ基板の製造工程断面図 本発明の実施例４にかかるアクティブ基板の平面図 本発明の実施例４にかかるアクティブ基板の製造工程断面図 液晶パネルの実装状態を示す斜視図 液晶パネルの等価回路図 従来の液晶パネルの断面図 従来例のアクティブ基板の平面図 従来例のアクティブ基板の製造工程断面図 合理化されたアクティブ基板の平面図 合理化されたアクティブ基板の製造工程断面図
符号の説明
１：液晶パネル
２：アクティブ基板（ガラス基板）
３：半導体集積回路チップ、駆動ＩＣ
４：ＴＣＰフィルム
５：金属性の走査線の電極端子
５Ａ：透明導電性の走査線の一部または電極端子
６：金属性の信号線の電極端子
６Ａ：透明導電性の信号線の一部または電極端子
９：カラーフィルタ（対向するガラス基板）
１０：絶縁ゲート型トランジスタ
１１：走査線（ゲート配線、ゲート電極）
１２：信号線（ソース配線、ソース電極）
１６：蓄積容量線
１７：液晶
１９：偏光板
２０：配向膜
２１：ドレイン配線、ドレイン電極
２２：（透明導電性の）絵素電極
３０：ゲート絶縁層
３１：不純物を含まない（第１の）非晶質シリコン層
３２Ｄ：保護絶縁層（エッチストップ層またはチャネル保護層）
３３：不純物を含む（第２の）非晶質シリコン層
３４：耐熱金属層
３５：低抵抗金属層（ＡＬ）
３６：中間導電層
３７：パシベーション絶縁層
５０，５２：蓄積容量形成領域
６２：（ドレイン電極上の）開口部
６３，６３Ａ：（走査線上の）開口部
６４，６４Ａ：（信号線上の）開口部
６５，６５Ａ：（対向電極上の）開口部
７１：プラズマ保護層
７２：蓄積電極
８５Ａ，８５Ｂ：感光性有機絶縁層パターン
８６Ａ，８６Ｂ：ハーフトーン露光で形成された感光性有機絶縁層パターン
９１：透明導電層
９２：第１の金属層

Claims (8)

  1. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極と、同じく透明導電性の信号線の電極端子が形成され、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
    絵素電極上と画像表示部外の領域で走査線の一部上と信号線の電極端子上のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と走査線の電極端子と信号線の電極端子が露出し、
    前記保護絶縁層の一部と重なり前記第１の半導体層上に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、前記保護絶縁層の一部と重なり前記第１の半導体層上に同じくドレイン配線が形成され、
    第２の金属層よりなる前記信号線の一部は信号線の電極端子の一部上と、同じく前記ドレイン配線の一部は前記開口部内の絵素電極の一部上に形成され、
    前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
    前記ソース・ドレイン配線上に感光性有機絶縁層が形成されていることを特徴とする液晶表示装置。
  2. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極（と同じく透明導電性の信号線の電極端子）が形成され、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
    前記絵素電極上と画像表示部外の領域で走査線の一部上（または走査線の電極端子上と信号線の電極端子上）のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と透明導電性の走査線の一部（または透明導電性の走査線の電極端子と信号線の電極端子）が露出し、
    前記保護絶縁層の一部と重なり前記第１の半導体層上に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、同じく前記保護絶縁層の一部と重なり前記第１の半導体層上にドレイン配線が形成され、
    第２の金属層よりなる前記ドレイン配線の一部は前記開口部内の絵素電極の一部上に形成され、
    前記走査線の一部を含んで第２の金属層よりなる走査線の電極端子と、前記信号線の一部で第２の金属層よりなる信号線の電極端子が形成され（または第２の金属層よりなる前記信号線の一部は透明導電性の信号線の電極端子の一部上に形成され）、
    前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
    前記信号線の電極端子上を除いて信号線上に感光性有機絶縁層が形成されていることを特徴とする液晶表示装置。
  3. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極と、同じく透明導電性の信号線の電極端子が形成され、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
    絵素電極上と画像表示部外の領域で走査線の一部上と信号線の電極端子上のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と走査線の電極端子と信号線の電極端子が露出し、
    前記保護絶縁層の一部と重なり信号線の電極端子の一部上と前記第１の半導体層上に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、前記保護絶縁層の一部と重なり前記開口部内の絵素電極の一部上と前記第１の半導体層上に同じくドレイン配線が形成され、
    前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
    前記ソース・ドレイン配線上に感光性有機絶縁層が形成されていることを特徴とする液晶表示装置。
  4. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、透明導電性の絵素電極（と同じく透明導電性の信号線の電極端子）が形成され、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の半導体層を介してゲート電極上にゲート電極よりも幅細く保護絶縁層が形成され、
    前記絵素電極上と画像表示部外の領域で走査線の一部上（または走査線の電極端子上と信号線の電極端子上）のプラズマ保護層とゲート絶縁層と第１の半導体層に夫々開口部が形成され、各開口部内に透明導電性の絵素電極と透明導電性の走査線の一部（または透明導電性の走査線の電極端子と信号線の電極端子）が露出し、
    前記保護絶縁層の一部と重なり前記第１の半導体層上（と信号線の電極端子の一部上）に不純物を含む第２の半導体層と耐熱金属層を含む１層以上の第２の金属層との積層よりなるソース（信号線）配線と、前記保護絶縁層の一部と重なり前記第１の半導体層上と前記開口部内の絵素電極の一部上に同じくドレイン配線と、走査線の一部を含んで同じく走査線の電極端子（または透明導電性の走査線の電極端子）と、信号線の一部よりなる信号線の電極端子（または透明導電性の信号線の電極端子）が形成され、
    前記ソース・ドレイン配線領域を除いて第１の半導体層が除去されて第１の透明性絶縁基板上にゲート絶縁層が露出し、
    前記信号線の電極端子上を除いて信号線上に感光性有機絶縁層が形成されていることを特徴とする液晶表示装置。
  5. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、走査線の一部である走査線の擬似電極端子と、信号線の擬似電極端子と擬似絵素電極を形成する工程と、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、
    ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程と、
    不純物を含む第２の非晶質シリコン層を被着する工程と、
    走査線と信号線の擬似電極端子上と擬似絵素電極上に開口部を形成して前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線と信号線の電極端子と、同じく透明導電性の絵素電極を露出する工程と、
    耐熱金属層を含む１層以上の第２の金属層を被着後、第２の金属層と第２の非晶質シリコン層との積層よりなり、前記保護絶縁層と一部重なるように信号線の電極端子の一部を含んでその表面に感光性有機絶縁層を有するソース配線（信号線）と、同じく絵素電極の一部を含んでその表面に感光性有機絶縁層を有するドレイン配線を形成する工程を有する液晶表示装置の製造方法。
  6. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、走査線の一部である走査線の擬似電極端子と、（信号線の擬似電極端子と）擬似絵素電極を形成する工程と、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、
    ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程と、
    不純物を含む第２の非晶質シリコン層を被着する工程と、
    走査線の一部上（または走査線と信号線の擬似電極端子上）と擬似絵素電極上に開口部を形成して前記開口部内の第２の非晶質シリコン層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線の一部（または透明導電性の走査線と信号線の電極端子）と同じく透明導電性の絵素電極を露出する工程と、
    耐熱金属層を含む１層以上の第２の金属層を被着後、前記保護絶縁層と一部重なりソース配線（信号線）と、同じく絵素電極の一部を含んでドレイン配線と、前記走査線の一部を含んで走査線の電極端子と、信号線の一部よりなる信号線の電極端子に対応し、信号線上の膜厚が他の領域よりも厚い感光性有機絶縁層パターンを形成する工程（または前記保護絶縁層と一部重なり透明導電性の信号線の電極端子の一部を含んでソース配線と、同じく絵素電極の一部を含んでドレイン配線に対応し、信号線上の膜厚が他の領域よりも厚い感光性有機絶縁層パターンを形成する工程）と、
    前記感光性有機絶縁層パターンをマスクとして第２の金属層と第２の非晶質シリコン層と第１の非晶質シリコン層を選択的に除去して第２の金属層（または透明導電層）よりなる走査線と信号線の電極端子と、ソース・ドレイン配線を形成する工程と、
    前記感光性有機絶縁層パターンの膜厚を減少して第２の金属層（または透明導電層）よりなる走査線と信号線の電極端子と、ドレイン配線を露出する工程を有する液晶表示装置の製造方法。
  7. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、走査線の一部である走査線の擬似電極端子と、信号線の擬似電極端子と擬似絵素電極を形成する工程と、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、
    走査線と信号線の擬似電極端子上と擬似絵素電極上に開口部を形成して前記開口部内の保護絶縁層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線と信号線の電極端子と同じく透明導電性の絵素電極を露出する工程と、
    ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程と、
    不純物を含む第２の非晶質シリコン層を被着する工程と、
    耐熱金属層を含む１層以上の第２の金属層を被着後、第２の金属層と第２の非晶質シリコン層との積層よりなり、前記保護絶縁層と一部重なるように信号線の電極端子の一部を含んでその表面に感光性有機絶縁層を有するソース配線（信号線）と、同じく絵素電極の一部を含んでその表面に感光性有機絶縁層を有するドレイン配線を形成する工程を有する液晶表示装置の製造方法。
  8. 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
    第１の透明性絶縁基板の一主面上に透明導電層と第１の金属層との積層よりなる走査線と、走査線の一部である走査線の擬似電極端子と、（信号線の擬似電極端子と）擬似絵素電極を形成する工程と、
    プラズマ保護層とゲート絶縁層と不純物を含まない第１の非晶質シリコン層と保護絶縁層を順次被着する工程と、
    走査線の一部上（または走査線と信号線の擬似電極端子上）と擬似絵素電極上に開口部を形成して前記開口部内の保護絶縁層と第１の非晶質シリコン層とゲート絶縁層とプラズマ保護層と第１の金属層を除去して透明導電性の走査線の一部（または走査線と信号線の電極端子）と同じく透明導電性の絵素電極を露出する工程と、
    ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程と、
    不純物を含む第２の非晶質シリコン層を被着する工程と、
    耐熱金属層を含む１層以上の第２の金属層を被着後、前記保護絶縁層と一部重なりソース配線（信号線）と、同じく絵素電極の一部を含んでドレイン配線と、前記走査線の一部を含んで走査線の電極端子と、信号線の一部よりなる信号線の電極端子に対応し、信号線上の膜厚が他の領域よりも厚い感光性有機絶縁層パターンを形成する工程（または前記保護絶縁層と一部重なり透明導電性の信号線の電極端子の一部を含んでソース配線と、同じく絵素電極の一部を含んでドレイン配線に対応し、信号線上の膜厚が他の領域よりも厚い感光性有機絶縁層パターンを形成する工程）と、
    前記感光性有機絶縁層パターンをマスクとして第２の金属層と第２の非晶質シリコン層と第１の非晶質シリコン層を選択的に除去して第２の金属層（または透明導電層）よりなる走査線と信号線の電極端子と、ソース・ドレイン配線を形成する工程と、
    前記感光性有機絶縁層パターンの膜厚を減少して第２の金属層（または透明導電層）よりなる走査線と信号線の電極端子と、ドレイン配線を露出する工程を有する液晶表示装置の製造方法。
JP2004093944A 2004-03-29 2004-03-29 液晶表示装置とその製造方法 Expired - Lifetime JP4646539B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004093944A JP4646539B2 (ja) 2004-03-29 2004-03-29 液晶表示装置とその製造方法
US10/963,800 US7292288B2 (en) 2004-03-29 2004-10-14 Liquid crystal display device and a manufacturing method of the same
KR1020050025570A KR100632097B1 (ko) 2004-03-29 2005-03-28 액정표시장치와 그 제조방법
TW094109776A TWI304911B (en) 2004-03-29 2005-03-29 Liquid crystal display and fabricating the same
CNB200510060170XA CN100340915C (zh) 2004-03-29 2005-03-29 液晶显示装置及其制造方法
US11/902,265 US7889285B2 (en) 2004-03-29 2007-09-20 Liquid crystal display device and a manufacturing method of the same
US11/902,273 US7936408B2 (en) 2004-03-29 2007-09-20 Liquid crystal display device and a manufacturing method of the same
US11/902,259 US7898608B2 (en) 2004-03-29 2007-09-20 Liquid crystal display device and a manufacturing method of the same
US13/026,644 US8334939B2 (en) 2004-03-29 2011-02-14 Liquid crystal display device and a manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004093944A JP4646539B2 (ja) 2004-03-29 2004-03-29 液晶表示装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2005283689A true JP2005283689A (ja) 2005-10-13
JP4646539B2 JP4646539B2 (ja) 2011-03-09

Family

ID=34989359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004093944A Expired - Lifetime JP4646539B2 (ja) 2004-03-29 2004-03-29 液晶表示装置とその製造方法

Country Status (5)

Country Link
US (5) US7292288B2 (ja)
JP (1) JP4646539B2 (ja)
KR (1) KR100632097B1 (ja)
CN (1) CN100340915C (ja)
TW (1) TWI304911B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421941B2 (en) 2009-07-23 2013-04-16 Mitsubishi Electric Corporation TFT substrate and method of manufacturing the same
US9178024B2 (en) 2011-12-12 2015-11-03 Samsung Display Co., Ltd. Thin film transistor display panel and manufacturing method thereof

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
TWI319911B (en) * 2005-08-11 2010-01-21 Liquid crystal display device and manufacturing method thereof
US7532382B2 (en) * 2006-06-07 2009-05-12 Konica Minolta Opto, Inc. Display element
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
WO2008131836A1 (en) * 2007-04-25 2008-11-06 Merck Patent Gmbh Process for preparing an electronic device
TWI360885B (en) * 2007-10-26 2012-03-21 Au Optronics Corp Pixel structure and fabrication method thereof
KR101411566B1 (ko) 2009-10-09 2014-06-25 바이올린 메모리 인코포레이티드 Ｒａｉｄ 그룹의 여러 스트라이핑을 갖는 메모리 및 그 수행방법
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
US10121951B2 (en) * 2013-11-29 2018-11-06 Sharp Kabushiki Kaisha Light-emitting device substrate, light-emitting device, and method for producing light-emitting device substrate
KR102293123B1 (ko) 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
US11069724B2 (en) * 2018-01-12 2021-07-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof and display device using the same
CN108919571B (zh) * 2018-07-11 2021-07-27 业成科技（成都）有限公司 显示面板
CN110828485B (zh) * 2019-11-19 2022-08-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN114005842A (zh) * 2021-10-29 2022-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6385586A (ja) * 1986-09-29 1988-04-16 株式会社東芝 アクテイブマトリクス型表示装置
JPH05313187A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JPH07333275A (ja) * 1994-06-09 1995-12-22 Sharp Corp 液晶表示パネルおよびその検査方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP2002311454A (ja) * 2001-04-16 2002-10-23 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2002368011A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
JP2003077933A (ja) * 2001-06-21 2003-03-14 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置及び表示装置用半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6385589A (ja) 1986-09-29 1988-04-16 株式会社　ニフコ 液晶表示モジユ−ル
JP2600929B2 (ja) * 1989-01-27 1997-04-16 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH0816758B2 (ja) * 1989-02-17 1996-02-21 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JP3067938B2 (ja) * 1993-10-27 2000-07-24 松下電器産業株式会社 液晶パネル用基板とその製造方法
US5691782A (en) * 1994-07-08 1997-11-25 Sanyo Electric Co., Ltd. Liquid-crystal display with inter-line short-circuit preventive function and process for producing same
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JPH11311806A (ja) * 1998-04-28 1999-11-09 Matsushita Electric Ind Co Ltd 液晶パネル及びその製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
CN1170196C (zh) * 2001-06-04 2004-10-06 友达光电股份有限公司 薄膜晶体管液晶显示器的制作方法
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
JP2005215279A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6385586A (ja) * 1986-09-29 1988-04-16 株式会社東芝 アクテイブマトリクス型表示装置
JPH05313187A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JPH07333275A (ja) * 1994-06-09 1995-12-22 Sharp Corp 液晶表示パネルおよびその検査方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP2002311454A (ja) * 2001-04-16 2002-10-23 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2002368011A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
JP2003077933A (ja) * 2001-06-21 2003-03-14 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置及び表示装置用半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421941B2 (en) 2009-07-23 2013-04-16 Mitsubishi Electric Corporation TFT substrate and method of manufacturing the same
US9178024B2 (en) 2011-12-12 2015-11-03 Samsung Display Co., Ltd. Thin film transistor display panel and manufacturing method thereof

Also Published As

Publication number Publication date
CN1677210A (zh) 2005-10-05
US7936408B2 (en) 2011-05-03
JP4646539B2 (ja) 2011-03-09
US20080020501A1 (en) 2008-01-24
US7292288B2 (en) 2007-11-06
US7898608B2 (en) 2011-03-01
US8334939B2 (en) 2012-12-18
US20080018820A1 (en) 2008-01-24
KR100632097B1 (ko) 2006-10-04
US20050212986A1 (en) 2005-09-29
TW200532345A (en) 2005-10-01
CN100340915C (zh) 2007-10-03
KR20060044861A (ko) 2006-05-16
US20110195534A1 (en) 2011-08-11
US20080018819A1 (en) 2008-01-24
TWI304911B (en) 2009-01-01
US7889285B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
US7936408B2 (en) Liquid crystal display device and a manufacturing method of the same
US20080030637A1 (en) Liquid crystal display device and a manufacturing method of the same
JP2005108912A (ja) 液晶表示装置とその製造方法
CN100485470C (zh) 液晶显示器及其制造方法
JP2004317685A (ja) 液晶表示装置とその製造方法
US7417693B2 (en) Liquid crystal display device and its manufacturing method
US20110025939A1 (en) Liquid crystal display device and its manufacturing method
JP5064124B2 (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
JP2004319655A (ja) 液晶表示装置とその製造方法
JP2005049667A (ja) 液晶表示装置とその製造方法
JP2005019664A (ja) 液晶表示装置とその製造方法
JP2005017669A (ja) 液晶表示装置とその製造方法
JP2005106881A (ja) 液晶表示装置とその製造方法
JP2005215278A (ja) 液晶表示装置とその製造方法
JP5342731B2 (ja) 液晶表示装置とその製造方法
JP4538218B2 (ja) 液晶表示装置とその製造方法
JP2005215279A (ja) 液晶表示装置とその製造方法
JP4871507B2 (ja) 液晶表示装置とその製造方法
JP2005215276A (ja) 液晶表示装置とその製造方法
JP4863667B2 (ja) 液晶表示装置とその製造方法
JP4846227B2 (ja) 液晶表示装置とその製造方法
JP5064127B2 (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
JP2008233767A (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20070309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4646539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term