JP2005276289A

JP2005276289A - スライスレベル制御回路

Info

Publication number: JP2005276289A
Application number: JP2004086484A
Authority: JP
Inventors: Tomoyoshi Kamiya; 知慶神谷; Takeshi Kura; 武蔵; Naohiro Nishiwaki; 直宏西脇
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-03-24
Filing date: 2004-03-24
Publication date: 2005-10-06
Also published as: TW200605050A; CN1677511A; US20050213449A1; CN1306487C

Abstract

【課題】光ディスクの読み出し速度や光ディスクの状態等に合わせて安定性と追従性を両立させたスライスレベル制御回路を提供する。
【解決手段】アナログ入力信号１ａは、直列接続されたコンデンサ２、抵抗３、抵抗４及び抵抗４の一端に印加される電圧により、直流（ＤＣ）成分がカットされＤＣレベルが調整されたＣカットＲＦ信号５ａとなる。コンパレータ６は、ＣカットＲＦ信号５ａと５ｂとを比較して２値化出力（２値化データ）である２値化ＲＦ信号７を生成し、２値化ＲＦ信号７はチャージポンプ回路８を駆動する。アナログローパスフィルタ１０で高周波成分を除去された出力は、Ａ／Ｄ変換回路１１でサンプリング周期毎にデジタル値に変換され、デジタルフィルタ１２で所定のフィルタ処理を施され、Ｄ／Ａ変換器１３でアナログ電圧に変換される。Ｄ／Ａ変換器１３から出力されるアナログ電圧により、２値化回路のスライスレベルは制御される。
【選択図】図１

Description

本発明は、ＣＤ、ＤＶＤなどの光ディスク再生装置に使用するスライスレベル制御回路に関する。

光ディスクに記録されているデータは、長い期間で見るとハイレベル区間（Ｈ区間）とローレベル区間（Ｌ区間）が同じ長さになるように形成されている。スライスレベル制御回路は、このようなデータの入力信号のスライスレベルを制御し、スライス後のデータのＨ区間とＬ区間が同じ長さになるように制御する回路である。

従来のスライスレベル制御回路の構成を図５を参照しながら説明する。従来のスライスレベル制御回路では、光ディスクから読み取られたアナログ入力信号は正位相信号１ａと逆位相信号１ｂとして入力される。正位相信号１ａと逆位相信号１ｂとは、互いに振幅が同じであり位相のみが反対のアナログ入力信号である。アナログ入力信号１ｂは、直列接続されたコンデンサ２、抵抗３、抵抗４及び固定電圧Ｖｒｅｆが抵抗４の一端に印加されることで、直流（ＤＣ）成分がカットされ所定のＤＣレベルに調整されたＣカットＲＦ信号５ｂとなる。一方、アナログ入力信号１ａも、同様に直列接続されたコンデンサ２、抵抗３、抵抗４及び抵抗４の一端に印加される電圧が調整されることで、直流（ＤＣ）成分がカットされ後述するようにＤＣレベルが調整されたＣカットＲＦ信号５ａとなる。

ＣカットＲＦ信号５ａ、５ｂは、コンパレータ６で比較され２値化出力（２値化データ）である２値化ＲＦ信号７を生成し、２値化ＲＦ信号７はチャージポンプ回路８を駆動する。チャージポンプ回路８は、Ｐｃｈチャージポンプ８−１及びＮｃｈチャージポンプ８−２から構成され、図６に示すように、２値化ＲＦ信号７がハイレベルであればＮｃｈチャージポンプ８−２が駆動され、アナログフィルタ９によってチャージポンプ電流が電圧に変換され、ＣカットＲＦ信号５ａのＤＣレベルを下げていく。逆に、２値化ＲＦ信号７がローレベルであればＰｃｈチャージポンプ８−１が駆動され、アナログフィルタ９によってチャージポンプ電流が電圧に変換され、ＣカットＲＦ信号５ａのＤＣレベルを上昇させていく。最終的なＣカットＲＦ信号５ａのＤＣレベルの変動幅は、Ｐｃｈ及びＮｃｈのチャージポンプ８−１，８−２の電流量の差分によって決まる。つまり、Ｈ区間のほうが長ければ、電流量の差は負の値をとり、ＣカットＲＦ信号５ａのＤＣレベルを下げ、Ｈ区間が短くなるように制御し、また、Ｌ区間のほうが長ければ、電流量の差は正の値をとり、ＣカットＲＦ信号５ａのＤＣレベルを上げ、Ｌ区間が短くなるように制御している。このように、２値化ＲＦ信号７のＨ区間とＬ区間が５０％：５０％となるようにＣカットＲＦ信号５ａのＤＣレベルを制御している。

ところで、光ディスクからの読み出し速度は、ＣＤの場合には１倍速、４倍速、…、５６倍速、ＤＶＤの場合には１倍速、４倍速、…、１６倍速（ＣＤの場合に換算して９６倍速）というように読み出し速度の設定により、アナログ入力信号１ａ及び１ｂの周波数帯域が約１００倍も変化し、結果として２値化出力（２値化データ）である２値化ＲＦ信号７の周波数帯域が約１００倍変化する。このとき、アナログフィルタ９は、アナログ入力信号１ａ及び１ｂのＤＣレベルの変化に対する安定性と追従性という２つの特性をこのような１００倍変化する周波数帯域に対して両立させなければならない。つまり、アナログ入力信号１ａ及び１ｂのＤＣレベルが瞬間的に変化した場合でもアナログフィルタ９の出力は安定してそれまでのスライスレベルを維持している必要がある一方、ＤＣレベルが緩やかに変化した場合にはアナログフィルタ９の出力はそれに追従してスライスレベルを変化させなければならない。この安定性と追従性の２つの特性を両立させるための周波数帯域は、光ディスクからの読み出し速度毎に異なるため、従来は様々なフィルタ特性を持つ複数の個別フィルタを用意し、アナログフィルタ９は読み出し速度に適した個別フィルタをその時々に選択していた。例えば、図５においては、アナログフィルタ９は４つの個別フィルタ９−１〜９−４を用意している。図７は各個別フィルタのゲインの周波数特性である。光ディスクからの読み出し速度が遅い場合には、スライスレベル制御回路が追従する周波数帯域は低いので個別フィルタ９−１が選択される。そして、光ディスクからの読み出し速度が速くなるに従い、選択される個別フィルタ９−２、９−３、９−４へとシフトしていく。

しかしながら、上記従来技術では、複数の個別フィルタのいずれかを選択するための制御信号用の端子を多く必要とし、チップサイズ縮小の阻害要因となっていた。また、個別フィルタを構成する外付け部品（コンデンサＣｉ１、Ｃｉ２及び抵抗Ｒｉ（ｉ＝１〜４）も多くを必要としていた。さらに、光ディスクに記録されたデータのジッタ変動が大きくアナログフィルタ９の追従性を緩和して安定性を確保したい場合、あるいは再生速度に応じてディフェクト特性を最適化しプレイアビリティを向上させたい場合など、最適なフィルタ特性に変更することが困難であるという問題があった。

本発明は、上記従来技術の問題を鑑み、光ディスクの読み出し速度や光ディスクの状態等に合わせてすみやかに最適なフィルタ特性とし、スライスレベルの安定性と追従性を両立させることができるスライスレベル制御回路を提供することを目的とする。

本発明は、スライスレベル制御回路において、アナログ入力信号を２値化して出力するコンパレータと、前記コンパレータの出力に応じて駆動されるチャージポンプ回路と、前記チャージポンプ回路の出力を第１の遮断周波数で遮断するアナログローパスフィルタと、前記アナログローパスフィルタの出力をデジタル値に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力されるデジタル値に所定のフィルタ処理を施すデジタルフィルタと、前記デジタルフィルタの出力をアナログ電圧に変換して出力するＤ／Ａ変換器と、を備えることを特徴とする。

また、スライスレベル制御回路の前記デジタルフィルタは、前記Ａ／Ｄ変換器から出力されるデジタル値を取り込む第１デジタルローパスフィルタと、前記Ａ／Ｄ変換器から出力されるデジタル値を取り込む第１デジタルローブーストフィルタと、前記第１デジタルローパスフィルタ及び前記第１デジタルローブーストフィルタから出力されるデジタル値を加算する加算器と、を有することが好適である。

さらに、スライスレベル制御回路の前記デジタルフィルタは、更に、前記Ａ／Ｄ変換器から出力されるデジタル値を取り込む前記第１デジタルローブーストフィルタよりもさらに低周波成分についてのみ伝達する第２デジタルローパスフィルタと、前記第１デジタルローパスフィルタ及び前記第１デジタルローブーストフィルタが取り込むデジタル値を前記Ａ／Ｄ変換器から出力されるデジタル値又は前記第２デジタルローパスフィルタから出力されるデジタル値のいずれかに切り換える切換回路と、を有することも好適である。

本発明のスライスレベル制御回路によれば、光ディスクの読み出し速度や光ディスクの状態等に合わせてすみやかに最適なフィルタ特性とし、スライスレベルの安定性と追従性を両立させることができる。

本発明の実施の形態におけるスライスレベル制御回路は、図１に示す構成である。以下、図１を参照しながら説明する。本実施の形態のスライスレベル制御回路では、光ディスクから読み取られたアナログ入力信号は正位相信号１ａと逆位相信号１ｂとして入力される。正位相信号１ａと逆位相信号１ｂとは、互いに振幅が同じであり位相のみが反対のアナログ入力信号である。アナログ入力信号１ｂは、直列接続されたコンデンサ２、抵抗３、抵抗４及び固定電圧Ｖｒｅｆが抵抗４の一端に印加されることで、直流（ＤＣ）成分がカットされ所定のＤＣレベルに調整されたＣカットＲＦ信号５ｂとなる。一方、アナログ入力信号１ａも、同様に直列接続されたコンデンサ２、抵抗３、抵抗４及び抵抗４の一端に印加される電圧が調整されることで、直流（ＤＣ）成分がカットされ後述するようにＤＣレベルが調整されたＣカットＲＦ信号５ａとなる。

ＣカットＲＦ信号５ａ、５ｂは、コンパレータ６で比較され２値化出力（２値化データ）である２値化ＲＦ信号７を生成する。そして、２値化ＲＦ信号７はチャージポンプ回路８を駆動する。チャージポンプ回路８は、Ｐｃｈチャージポンプ８−１及びＮｃｈチャージポンプ８−２から構成され、図６に示したように、２値化ＲＦ信号７がハイレベルであればＮｃｈチャージポンプ８−２を駆動し、２値化ＲＦ信号７がローレベルであればＰｃｈチャージポンプ８−１を駆動する。

アナログローパスフィルタ１０は、チャージポンプ回路８の出力を第１の遮断周波数で遮断する。第１の遮断周波数は、光ディスクから読み出されるアナログ入力信号の最大速度に基づいて設定される。第１の遮断周波数以上の周波数帯域に対しては、スライスレベルを追従させる必要がない帯域であり、逆に追従させると短期間のデータの変動にもスライスレベルが追従してしまいスライスレベルが不安定となる。例えば、図７の例では第１の遮断周波数はｆｍａｘあるいはそれよりも少し高い周波数となる。また、アナログローパスフィルタ１０による第１の遮断周波数は、後段のＡ／Ｄ変換器１１のサンプリング周波数から折り返し雑音（エイリアシング）が発生しないような遮断周波数に設定する必要がある。

アナログローパスフィルタ１０からの出力は、Ａ／Ｄ変換回路１１でサンプリング周期毎にデジタル値に変換され、デジタルフィルタ１２に出力される。デジタルフィルタ１２は、サンプリング周期で入力されるデジタル値に対して、所定のフィルタ処理を施してその結果をデジタル値としてＤ／Ａ変換器１３に出力する。Ｄ／Ａ変換器１３は、入力されるデジタル値をアナログ電圧に変換して出力する。Ｄ／Ａ変換器１３から出力されるアナログ電圧により、ＣカットＲＦ信号５ａのＤＣレベルは制御される。

このように、光ディスクからの読み出し速度設定により周波数帯域が変化するアナログ入力信号１ａ及び１ｂに対して、アナログローパスフィルタ１０とデジタルフィルタ１２とを組み合わせた構成としている。チャージポンプ回路８の出力の周波数帯域はかなり高いので、高速処理を得意とするアナログローパスフィルタ１０で信号処理を行い、その信号処理後の出力を高精度、柔軟性、処理結果の保存を得意とするデジタルフィルタ１２で信号処理をするというように役割分担させている。このことにより、アナログ入力信号１ａ及び１ｂのＤＣレベルの変化に対する安定性と追従性という２つの特性を両立させたスライスレベルを適切に制御することができる。

次に、デジタルフィルタ１２の構成について、図２を用いて詳細に説明する。図示のように、デジタルフィルタ１２は、双一次変換の第１デジタルローパスフィルタ（Ｄフィルタ）、第３デジタルローパスフィルタ（Ｕフィルタ）、第１デジタルローブーストフィルタ（Ｉフィルタ）、第２デジタルローパスフィルタ（Ｈフィルタ）を含んで構成される。これらＤフィルタ、Ｉフィルタ、Ｈフィルタは、例えば図３に示すようなゲインの周波数特性を持つ。

まず、Ａ／Ｄ変換器１１から出力されるデジタル値に対して、第１のオフセット値が減算される。この第１のオフセット値は、スライスレベル制御回路におけるチャージポンプ回路８、アナログローパスフィルタ１０、Ａ／Ｄ変換器１１、Ｄ／Ａ変換器１３などのスライスレベル制御回路に寄生したオフセットをキャンセルするためのものである。

第１のオフセット値が減算されたデジタル値が切換回路１２ａを介してＤフィルタ及びＵフィルタに入力される。切換回路１２ａは通常、第１のオフセット値が減算されたデジタル値を選択している。Ｄフィルタは、周波数ｆ４以上の周波数成分を６ｄＢ／ｏｃｔでカットするローパスフィルタである。

Ｕフィルタは、次段のＩフィルタ及びＨフィルタでの折り返し雑音防止のため、高周波成分を除去するためのフィルタ処理を行う。Ｉフィルタは、Ｕフィルタから出力されるデジタル値に対して、周波数ｆ２からｆ３の範囲の周波数成分を６ｄＢ／ｏｃｔでカットし、周波数ｆ３以上の周波数成分を一定のゲインとするローブーストフィルタである。Ｈフィルタは、Ｉフィルタよりもさらに低周波の周波数ｆ１以上の周波数成分を６ｄＢ／ｏｃｔでカットするローパスフィルタである。すなわち、Ｉフィルタは、それまでデジタルフィルタ１２に入力されていた信号のＤＣ成分に極めて近い低周波成分についてのみ通過させるローパスフィルタである。

切換回路１２ａは通常、第１のオフセット値が減算されたデジタル値を選択している。しかし、光ディスクのキズ等により図４のように光ディスクから読み出されたアナログ入力信号１ａ（及びアナログ入力信号１ｂ）の振幅が急激に小さくなると、キズ検出信号が出力され切換回路１２ａはＨフィルタからの出力を一時的に選択する。これは、キズ等の一時的な要因にスライスレベルが過剰に反応しないようにすることで、キズ復帰後にすばやく適切なスライスレベル（キズ検出時のスライスレベル）を設定するためである。

Ｄフィルタの出力とＩフィルタの出力とは加算器１２ｂで加算される。従って加算器１２ｂのゲインは、図３に示すような周波数特性となる。このように加算器１２ｂは周波数ｆ２以下の周波数成分に対して高いゲインを有し、周波数ｆ２からｆ３の周波数成分に対して６ｄＢ／ｏｃｔでカットし、周波数ｆ３からｆ４の周波数成分に対し一定のゲインを有し、周波数ｆ４以上の周波数成分に対し６ｄＢ／ｏｃｔでゲインをカットする。

デジタルフィルタ１２は、これらＤフィルタ、Ｕフィルタ、Ｉフィルタ及びＨフィルタに適切な乗数（ｄａ、ｄｂ、ｄｃ、ｅａ、ｅｂ、ｅｃ、ｕａ、ｕｂ、ｕｃ、ｉａ、ｉｂ、ｉｃ、ｈａ、ｈｂ、ｈｃ）を設定することで、周波数ｆ１からｆ４及び各周波数帯域でのゲインを任意の値にすることができる。

加算器１２ｂの出力はそれぞれ所定の係数で乗算する複数の乗算器ＳＬ１及びＳＬ２に入力される。このとき、乗算器ＳＬ２は乗算器ＳＬ１よりも、所定の係数を大きくしている。そして、乗算器ＳＬ１又はＳＬ２のいずれかが選択器１２ｃで選択されて出力される。これは、光ディスクに局所的なキズがある場合、キズ復帰後はスライスレベルをデジタルフィルタ１２に入力される信号にすばやく追従させるのが好適であるため、このようなとき選択器１２ｃで所定の係数の大きい乗算器ＳＬ２を選択するようにするためである。選択器１２ｃの出力はさらに乗算器ＳＬＸによって乗算される。乗算器ＳＬＸによる乗算は２進数における桁上げ又は桁下げを行う。

そして、乗算器ＳＬＸの出力には第２のオフセット値が加算される。第２のオフセット値は、光ディスクの記録状態によってはスライスレベルを中心から敢えてずらした方が再生動作にとって良い場合があるので、それに対応するためである。さらに、デジタルフィルタ１２の出力が過剰に反応しないように、第２のオフセット値が加算された出力に対してリミッタをかけてデジタル値がデジタルフィルタ１２から出力される。

なお、デジタルフィルタ１２は、専用ハードウェア、デジタルシグナルプロセッサ、ソフトウェアプログラムなど、どのような手段によって実現しても良い。

以上のように、アナログフィルタ１０、Ａ／Ｄ変換器１１、デジタルフィルタ１２及びＤ／Ａ変換器１３のゲインの周波数特性は、図５における個別フィルタ９−１〜９−４のいずれにも対応できる。そのため、本発明のスライスレベル制御回路は、光ディスクの読み出し速度や光ディスクの状態等に合わせてすみやかに最適なフィルタ特性とし、スライスレベルの安定性と追従性を両立させることができる。また、従来のように複数の個別フィルタを選択するための制御信号用の端子を必要とせず、チップサイズ縮小に寄与する。さらに、個別フィルタが不要のため、外付け部品を削減できる。

本発明の実施の形態におけるスライスレベル制御回路の構成である。本発明の実施形態におけるデジタルフィルタの構成図である。デジタルフィルタの各部のゲインの周波数特性の一例である。光ディスクにキズがある場合の説明図である。従来のスライスレベル制御回路の構成である。チャージポンプ回路の動作の説明図である。従来のスライスレベル制御回路の各個別フィルタにおけるゲインの周波数特性の一例である。

符号の説明

１ａ，１ｂアナログ入力信号、２コンデンサ、３，４抵抗、５ａ，５ｂＣカットＲＦ信号、６コンパレータ、７２値化ＲＦ信号、８チャージポンプ回路、９アナログフィルタ、１０アナログローパスフィルタ、１１Ａ／Ｄ変換器、１２デジタルフィルタ、１３Ｄ／Ａ変換器。

Claims

アナログ入力信号を２値化して出力するコンパレータと、
前記コンパレータの出力に応じて駆動されるチャージポンプ回路と、
前記チャージポンプ回路の出力を第１の遮断周波数で遮断するアナログローパスフィルタと、
前記アナログローパスフィルタの出力をデジタル値に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力されるデジタル値に所定のフィルタ処理を施すデジタルフィルタと、
前記デジタルフィルタの出力をアナログ電圧に変換して出力するＤ／Ａ変換器と、
を備え、前記Ｄ／Ａ変換器の出力するアナログ電圧を前記コンパレータの入力に帰還させることを特徴とするスライスレベル制御回路。
請求項１に記載のスライスレベル制御回路において、
前記デジタルフィルタは、前記Ａ／Ｄ変換器から出力されるデジタル値を取り込む第１デジタルローパスフィルタと、前記Ａ／Ｄ変換器から出力されるデジタル値を取り込む第１デジタルローブーストフィルタと、前記第１デジタルローパスフィルタ及び前記第１デジタルローブーストフィルタから出力されるデジタル値を加算する加算器と、を有することを特徴とするスライスレベル制御回路。
請求項２に記載のスライスレベル制御回路において、
前記デジタルフィルタは、更に、前記Ａ／Ｄ変換器から出力されるデジタル値を取り込む前記第１デジタルローブーストフィルタよりもさらに低周波成分についてのみ伝達する第２デジタルローパスフィルタと、前記第１デジタルローパスフィルタ及び前記第１デジタルローブーストフィルタが取り込むデジタル値を前記Ａ／Ｄ変換器から出力されるデジタル値又は前記第２デジタルローパスフィルタから出力されるデジタル値のいずれかに切り換える切換回路と、を有することを特徴とするスライスレベル制御回路。
請求項３に記載のスライスレベル制御回路において、
前記デジタルフィルタは、更に、前記第１デジタルローブーストフィルタ及び前記第２デジタルローパスフィルタの折り返し雑音対策のため、前記Ａ／Ｄ変換器から出力されるデジタル値を取り込む第３デジタルローパスフィルタを有することを特徴とするスライスレベル制御回路。
請求項１〜４のいずれか１項に記載のスライスレベル制御回路において、
前記デジタルフィルタは、更に、前記加算器の出力をそれぞれ所定の係数で乗算する複数の乗算器と、前記複数の乗算器のいずれかを選択して出力する選択器と、を有することを特徴とするスライスレベル制御回路。