JP2005275004A - 液晶パネル - Google Patents

Abstract

【課題】 アクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の静電破壊に強く、消費電力の小さい液晶パネルを提供する。
【解決手段】 マトリックス状に配列した走査線１１と映像線１２とで囲まれる各領域に液晶表示素子１４及び薄膜トランジスタ１３を配列して各画素を構成した液晶パネル１０において、各走査線１１及び各映像線１２に第１の静電気保護回路１５１、１５２を接続したうえ走査線１１及び映像線１２同士をそれぞれ短絡線１６１、１６２で束ね、各短絡線で束ねられた走査線１１及び映像線１２と共通電位線１７とを接続してなり、短絡線１６１、１６２で束ねられた走査線１１又は映像線１２と共通電位線１７との間のうち少なくとも走査線１１と共通電位線１７との間は第２の静電気保護回路１８１を介して接続する。
【選択図】 図２

Description

本発明は、液晶表示装置などに使用される液晶パネルに関するものであり、特に各表示素子にアクティブ素子を付設したアクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の液晶パネルに係るものである。

液晶表示装置の液晶パネルには、単純マトリクス方式のものと、アクティブ・マトリクス方式のものがあるが、液晶表示装置の高精細度化によって、単純マトリクス方式のものには、クロストークが生じることによる画像のコントラスト悪化が起きるので、これを防ぐため画素１個ごとに薄膜トランジスタか薄膜ダイオード等のスイッチング素子を設けたアクティブ・マトリクス方式の液晶パネルが多用されるようになっている。

各表示素子に薄膜トランジスタや薄膜ダイオード等のアクティブ素子を付設して構成した画素を用いるアクティブ・マトリクス方式の液晶パネルにおいては、製造工程中に外部から浸入したり液晶パネルに発生する静電気によって、アクティブ素子が破壊されることにより、電気的に独立している各走査線又は映像線が相互間の短絡を発生する。

例えば、液晶表示パネルを加工する工程においては、露光ステージ上にＴＦＴ基板を載置し、露光などの所定の加工作業を行うが、その過程でＴＦＴ基板を露光ステージ上で位置合わせする工程等において、ガラス基板からなるＴＦＴ基板と露光ステージとの間で摩擦による静電気の帯電が生じる。また、露光終了後に搬送手段によって露光ステージからＴＦＴ基板を移動する際に剥離帯電が生じる。そして、この時、帯電した静電気が大きくなってスパークし、基板上に形成された素子を破壊する静電破壊が発生する。

このような配線間の短絡による静電破壊は、表示画面に線欠陥や、点欠陥を生じるおそれがあり、液晶表示装置の製造歩留まりに大きな影響を及ぼすことになる。このため薄膜トランジスタの静電破壊の防止策として、液晶パネルの配線の外周部に、後に各配線と切り離される外ショートリングを設け、各配線を外ショートリングと接続して、静電気を各配線に分散させ、走査線と映像線間の電圧を緩和する方法がとられていた。

しかし、外ショートリングの場合には、基板の切断工程において切り離されるものであり、外ショートリングを切り離した後には、液晶パネルが薄膜トランジスタの静電破壊の防止策としては何も備えていないため、外ショートリング切断後の静電気対策が問題となった。そこで、図５に示す特許文献１の発明のように、外ショートリング切断後にも静電気対策となるよう内ショートリングＥを設け、各配線を保護トランジスタを介して内ショートリングＥに接続するものが提案されている（特許文献１参照）。

また、図６のように、走査線と映像線が、それぞれ別の静電気防止回路１２０、１３０を介して各別の短絡配線１６０、１７０に接続され、さらに走査線と映像線がそれぞれ別のショートバー１００、１１０に接続され、走査線の短絡配線１６０には走査電圧の最小値電圧Ｖｇ１を、映像線の短絡配線１７０には安定な共通電圧Ｖｃｏｍを印加するものもあった（特許文献２参照）。

しかしながら、上記特許文献１に開示された発明によれば、アース線に接続された各配線は、静電破壊対策のために保護トランジスタを介して内ショートリングに接続されたものであり、どうしてもアース線と各線間に電流が流れてしまうので消費電力が大きくなるという問題点があった。

また、特許文献２に開示された発明の場合は、走査線と映像線の各線が二重に、内は短絡配線に静電気防止回路を介して接続され、外はショートバーに接続されているが、外ショートバーを切り離した後は、漏れ電流によって消費電力が大きいという問題があった。
特開昭６３−１０５５８号公報（第２頁−３頁，第１図） 特開平１０−３０３４３１号公報（第５頁−６頁，図７）

これに対して、本発明者らは、静電破壊対策のために内ショートリングを形成し走査線と映像線を接続し、これをアレイ基板のアレイ側に形成された共通電位線に接続していた。この共通電位線の電位は、カラーフィルター基板の対向電極に与えられるものと同じで、基板の四隅で対向電極と接続したものである。

しかしながら、この場合には、消費電力が大きくなるという問題が生じた。
すなわち、対向電極に接続される各配線は、内ショートリングに静電破壊対策のためトランジスタを介して接続されたままとなる。ところが共通電位線に接続されたままであると、共通電位線と各走査線又は映像線、特に走査線との間に電流が流れてしまう。これは、図１の液晶表示装置の駆動時における電圧波形図に示したように、走査線には、走査されないときにも常に電圧Ｖｏｆｆが加わっており、走査されたときには電圧Ｖｏｎが加えられるので、共通電位線と走査線に加わる電圧との電位差が大きいためである。走査線に加えられる電圧は、映像線に加えられる電圧よりも大きいので、走査線と共通電位線間に流れる電流が大きくなる。よって、液晶パネルの消費電力が大きくなるので、より消費電力の少ない液晶パネルが求められている。

本願の発明者は、前記の問題点を解消すべく種々検討を行った結果、静電破壊対策のためのトランジスタが接続された走査線と映像線をそれぞれ短絡線で束ねた上、各短絡線で束ねられた各配線をトランジスタを介して内ショートリングに接続することにより各配線と内ショートリングとの間に生じる漏れ電流を押さえることができ、これによって消費電力の少ない液晶パネルを提供することができることに着目し、本発明を完成するに至ったものである。

すなわち、本発明は、前記の問題点を解決することを課題とし、静電破壊に対する保護回路を備えた液晶パネルにおいて、消費電力の少ない液晶パネルを提供することを目的とするものであり、特に、アクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の液晶パネルに係り、静電破壊に強く、しかも消費電力の小さい液晶パネルの提供を目的とするものである。

前記課題を解決するために、本願の請求項１にかかる発明は、マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線に第１の静電気保護回路を接続したうえ走査線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該走査線と共通電位線とを接続してなり、該短絡線で束ねられた該走査線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第２の静電気保護回路を介して接続したことを特徴とする。

本発明にかかる発明の液晶パネルにおいては、前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続することを特徴とする。

また、本発明にかかる発明の液晶パネルにおいては、前記各映像線に第１の静電気保護回路を接続したうえ映像線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該映像線と共通電位線とを接続してなり、該短絡線で束ねられた該映像線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第２の静電気保護回路を介して接続したことを特徴とする。

また、本発明にかかる発明の液晶パネルにおいては、前記第１及び第２の静電気保護回路が、２個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることが好ましい。

また、本発明にかかる発明の液晶パネルにおいては、前記第１及び第２の静電気保護回路は、ゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。

また、本発明にかかる発明の液晶パネルにおいては、前記第２の静電気保護回路が、非線形抵抗素子からなるものであることが好ましい。

また、本願の第２の実施態様である請求項７にかかる発明は、マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線及び該各映像線に逆方向に並列接続した２個の非線形抵抗素子からなる第１の静電気保護回路を接続したうえ該各走査線及び該各映像線同士を短絡線で接続し、該短絡線で束ねられた該走査線及び該映像線を共通電位に接続してなり、該走査線又は該映像線と共通電位との少なくともいずれかの間は逆方向に並列接続した２個の非線形抵抗素子からなる第２の静電気保護回路を介して接続したことを特徴とする。

上記本発明にかかる発明の液晶パネルにおいては、前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続する前記第２の静電気保護回路であることを特徴とする。

また、上記本発明にかかる発明の液晶パネルにおいては、前記第１及び第２の静電気保護回路が、２個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることが好ましい。

また、上記本発明にかかる発明の液晶パネルにおいては、前記第１及び第２の静電気保護回路は、ゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。

請求項１〜２又は請求項７に係る発明によれば、簡単な構成で、静電破壊に強く、しかも消費電力の少ない液晶パネルの提供ができる。

また、請求項３又は請求項８に係る発明によれば、共通電位への接続が簡単な構成で可能であり、静電破壊に強く、しかも消費電力の少ない液晶パネルの提供ができるようになる。

さらに、請求項４〜６又は請求項９〜１０に係る発明によれば、静電気保護回路を薄膜トランジスタの製造と同工程で形成できるので、静電破壊に強く、しかも消費電力の少ない液晶パネルが、製造工程に特別の変更をすることなく提供できるようになる。

以下、本発明にかかる液晶パネルについて、添付の図面を参照して実施例につき詳細に説明する。すなわち、本発明の上記目的は、以下の構成による本発明の一態様により達成し得る。

アクティブ・マトリックス方式の液晶表示装置の液晶パネルにおいては、液晶層を介して対向配置されるガラス等からなる２枚の基板のうち、一方の基板の液晶層側の面に、そのＸ方向に延在し、Ｙ方向に並べて設けられる複数の走査線と、この走査線と絶縁されてＹ方向に延在し、Ｘ方向に並べて設けられる複数の映像線とが形成されている。

図２に示すように、液晶パネル１０においては、これらのマトリックス状に配列した走査線１１と映像線１２とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子として例えば薄膜トランジスタ１３や薄膜ダイオードと、透明画素電極１４が形成され、液晶表示素子を構成している。図において、スイッチング素子である薄膜トランジスタ１３のゲート電極は走査線１１に、ドレイン電極は映像線１２に、ソース電極は透明画素電極１４にそれぞれ接続されている。このような構成において、走査線１１に走査信号が供給されることにより、薄膜トランジスタ１３がオンされ、オンされた薄膜トランジスタを介して映像線１２からの映像信号が画素電極１４に供給される。

本発明に係る液晶パネル１０においては、各走査線１１及び各映像線１２に第１の静電気保護回路１５１、１５２を接続したうえ走査線１１及び映像線１２同士をそれぞれ短絡線１６１、１６２で束ね、短絡線１６１,１６２で束ねられた走査線１１及び映像線１２と共通電位線（アース）１７とを接続してなる。そして、短絡線１６１、１６２で束ねられた走査線１１又は映像線１２と共通電位線１７との間のうち少なくとも走査線１１と共通電位線１７との間は第２の静電気保護回路１８１を介して接続される。

ここにおいて、共通電位線１７は、液晶パネルのアレイ基板に設けた電極であって、アレイ基板の四隅のいずれかでカラーフィルター基板の対向電極と接続されており、結果的に第２の静電気保護回路１８１及び１８２とも接続された構造となる。

ところで、本発明に係る発明の液晶パネルにおいては、第１の静電気保護回路１５１、１５２及び第２の静電気保護回路１８１、１８２が、非線形抵抗素子からなるものであって、例えば２個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。

すなわち、図３に示すように、第１の静電気保護回路１５１、１５２及び第２の静電気保護回路１８１、１８２は、２個のダイオード３１、３２を互いに逆向きに並列に配置した非線形な電流‐電圧特性を有する非線形抵抗素子で構成される。また、図４は、図３の２個のダイオードの代わりに、ゲート・ソース間を短絡した２個の薄膜トランジスタで構成されたものを示している。

図４の静電気保護回路において、この回路は、そのソースとドレインとが相互に接続された第１薄膜トランジスタ４１と第２薄膜トランジスタ４２からなる。第１薄膜トランジスタ４１は、走査線１１に接続される第１ゲート、その第１ゲートと第２薄膜トランジスタ４２の第２ドレインに接続された第１ソース及び第２薄膜トランジスタ４２の第２ソースに接続された第１ドレインを含む。第２薄膜トランジスタは第１ゲートの反対側で走査線に接続される第２ゲート、その第２ゲートと第１薄膜トランジスタの第１ドレインに接続された第２ソース及び第１薄膜トランジスタの第１ソースに接続された第２ドレインを含むものである。

このような素子で形成される第１及び第２の静電気保護回路は、液晶パネルのマトリックスアレイの薄膜トランジスタ１３と同じ製造工程で形成できるので、特別の製造方法をとる必要がない。

第１の静電気保護回路１５１、１５２と第２の静電気保護回路１８１、１８２は、２個のダイオードのアノードとカソードを相互に接続した互いに逆方向に並列接続したダイオードの並列回路、又は、ゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路であるので、正、負の極性が異なる静電気等の高電圧が印加されても、いずれかのダイオード又は正バイアスでオンする保護用のトランジスタ若しくは負バイアスでオンする保護用トランジスタのいずれかがオン状態となって、高電圧はアースに導通され、アクティブ素子としての薄膜トランジスタは保護され、静電破壊を防止できる。

また、アレイテスト前は外ショートリング（図示せず）で各配線間が短絡されているので、静電気から保護される。アレイテスト後、液晶パネルを外ショートリングから切り離した後は、短絡線１６１、１６２と共通電位線１７に接続された二重の静電気保護回路１５１、１５２及び１８１、１８２によって、静電気による薄膜トランジスタ１３の閾値電圧Ｖｔｈの変動等の発生が防止されることになる。

一方、消費電力は走査線１１と映像線１２を、各配線を束ねて第２の静電気保護回路１８１、１８２のダイオードや薄膜トランジスタを介して共通電位線１７に接続することにより、ダイオードや薄膜トランジスタを介在させた分だけ各配線の束と共通電位線１７との間で電流が流れ難くなり、これによって、共通電位線１７への漏れ電流が抑制され、消費電力の小さい液晶パネルが得られる。

なお、走査線１１と映像線１２のいずれかのみ第２の静電気保護回路１８１又は１８２を介して共通電位線１７に接続する場合には、映像線に加わる電圧に比較して走査線に加わる電圧の方が大きいので、走査線と共通電位線間に流れる電流が大きく、走査線１１に第２の静電気保護回路１８１を接続した場合のほうが消費電力を小さくする効果が大きい。従って、本発明においては、少なくとも走査線１１を、第２の静電気保護回路１８１を介して共通電位線１７に接続することが必要である。

なお、以上において、共通電位として説明したのは、アースを含む共通電位であることは勿論、説明するまでもないことである。

以上、図面を参照して本発明の実施例を説明した。ただし、以上に示したのは本発明の技術思想を具体化するための例を例示するものであって、本発明をこの実施例に特定することを意図するものではなく、その要旨を逸脱しない範囲において種々変更可能であり、変更例にも等しく適用し得るものである。

液晶表示装置の駆動時における電圧波形図である。 本発明に係る液晶パネルの一実施例説明図である 本発明に係る静電気保護回路の回路図である。 本発明に係る他の静電気保護回路の回路図である。 従来の液晶表示装置の平面図である。 他の従来の液晶表示装置の回路構成図である。

符号の説明

１０ 液晶パネル
１１ 走査線
１２ 映像線
１３ 薄膜トランジスタ
１４ 透明画素電極
１５１、１５２ 第１の静電気保護回路
１６１、１６２ 短絡線
１７ 共通電位線
１８１、１８２ 第２の静電保護回路

Claims (10)

1. マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線に第１の静電気保護回路を接続したうえ走査線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該走査線と共通電位線とを接続してなり、該短絡線で束ねられた該走査線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第２の静電気保護回路を介して接続したことを特徴とする液晶パネル。
2. 前記各映像線に第１の静電気保護回路を接続したうえ映像線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該映像線と共通電位線とを接続してなり、該短絡線で束ねられた該映像線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第２の静電気保護回路を介して接続したことを特徴とする請求項１に記載の液晶パネル。
3. 前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続することを特徴とする請求項１又は請求項２に記載の液晶パネル。
4. 前記第１及び第２の静電気保護回路は、２個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることを特徴とする請求項１〜３に記載の液晶パネル。
5. 前記第１及び第２の静電気保護回路は、ゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路であることを特徴とする請求項１〜３に記載の液晶パネル。
6. 前記第２の静電気保護回路が、非線形抵抗素子からなるものであることを特徴とする請求項１〜３に記載の液晶パネル。
7. マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線及び該各映像線に逆方向に並列接続した２個の非線形抵抗素子からなる第１の静電気保護回路を接続したうえ該各走査線及び該各映像線同士を短絡線で接続し、該短絡線で束ねられた該走査線及び該映像線を共通電位に接続してなり、該走査線又は該映像線と共通電位との少なくともいずれかの間は逆方向に並列接続した２個の非線形抵抗素子からなる第２の静電気保護回路を介して接続したことを特徴とする液晶パネル。
8. 前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続する前記第２の静電気保護回路であることを特徴とする請求項７に記載の液晶パネル。
9. 前記第１及び第２の静電気保護回路が、２個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることを特徴とする請求項７又は請求項８に記載の液晶パネル。
10. 前記第１及び第２の静電気保護回路は、ゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路であることを特徴とする請求項１〜３に記載の液晶パネル。

Images