JP2005260233A

JP2005260233A - ポリシリコンのコンタクトスタッドを有するｃｍｏｓイメージデバイス

Info

Publication number: JP2005260233A
Application number: JP2005064346A
Authority: JP
Inventors: Young-Hoon Park; 永▲ホン▼ 朴
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-03-10
Filing date: 2005-03-08
Publication date: 2005-09-22
Also published as: US7768045B2; KR100539253B1; US7378693B2; US20080283884A1; KR20050090829A; US20050199922A1

Abstract

【課題】フォトダイオード領域上に不透明な不純物が残留することを防止できるＣＭＯＳイメージデバイスを提供する。
【解決手段】フォトダイオード領域と、フローティング拡散領域と、ゲートと、接合領域とで構成された少なくとも一つのＭＯＳトランジスタを含むピクセルアレイ領域を有するＣＭＯＳイメージデバイスであり、ピクセルアレイ領域の外郭に、複数のｎＭＯＳトランジスタ及びｐＭＯＳトランジスタで構成されるＣＭＯＳロジック領域が配置され、ピクセルアレイ領域内のフローティング拡散領域及び接合領域上に、不純物がドーピングされたポリシリコン膜からなるコンタクトスタッドが形成される。これにより、金属コンタクトスタッドを形成するための残滓がフォトダイオード領域に残留されない。
【選択図】図４

Description

本発明は、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）イメージデバイス及びその製造方法に係り、特にアクティブピクセル領域及びＣＭＯＳロジック領域を含むＣＭＯＳイメージデバイス、及びその製造方法に関する。

一般的に、イメージデバイスは、光学映像を電気信号に変換する素子である。このようなイメージセンサとしては、代表的にＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）及びＣＭＯＳイメージセンサがある。ＣＣＤは、複数個のＭＯＳキャパシタを含み、このＭＯＳキャパシタは、光により生成される電荷（キャリア）を移動させることによって動作する。一方、ＣＭＯＳイメージセンサは、複数の単位ピクセル、及び単位ピクセルの出力信号を制御するＣＭＯＳ回路により駆動される。

前記ＣＣＤは、その駆動方式が複雑であり、電力消耗が大きく、製造工程が複雑であるだけでなく、シグナルプロセシング回路を前記ＣＣＤチップ内に集積できないので、ワン・チップが困難であるという短所がある。一方、ＣＭＯＳイメージセンサは、商用として既存のＣＭＯＳ技術により製作可能であるので、現在では、主に、製造が容易なＣＭＯＳイメージセンサについての研究開発が進められている。

ＣＭＯＳイメージセンサは、特許文献１及び特許文献２に記載されているように、イメージを撮像するピクセル領域及びピクセル領域の出力信号をコントロールするためのＣＭＯＳロジック領域を含む。周知のように、ピクセル領域は、フォトダイオード及びＭＯＳトランジスタで構成され、ＣＭＯＳロジック領域は、複数のＣＭＯＳトランジスタで構成されうる。このようなピクセル領域及びＣＭＯＳロジック領域は、先に説明したように、一つの基板上に集積され、前記ピクセル領域及びＣＭＯＳロジック領域に形成されるトランジスタなどの素子が同時に形成される。

前記ピクセル領域及びＣＭＯＳロジック領域に形成された導電領域、例えばフォトダイオード領域、トランジスタのゲート、ソース及びドレインは、外部信号を供給される金属配線と電気的に連結される。また、前記各導電領域と金属配線とを連結する媒介体としては、現在、チタニウム／チタニウム窒化膜／タングステン膜で構成されたタングステンプラグ、或いはその他の金属プラグを主に利用している。タングステンプラグのような金属プラグを利用することによって、ＣＭＯＳロジック領域の信号伝達特性を改善できるという利点がある。

しかし、金属プラグの形成時、金属プラグの残滓がピクセル領域のフォトダイオード領域に流入しうる。金属プラグを構成する物質は、大部分不透明な金属物質であって、前記フォトダイオード領域に残留すれば、イメージデバイスの出力画面に点欠陥形態のダークディフェクト及び電荷漏れによるダークノイズが発生する。これにより、ＣＭＯＳイメージデバイスの画質特性が低下する。
米国特許第５，９０４，４９３号明細書米国特許第６，１９５，２５９号明細書

本発明が解決しようとする課題は、ダークディフェクト及びダークノイズを防止できるＣＭＯＳイメージデバイスを提供するところにある。

本発明が解決しようとする他の課題は、フォトダイオード領域上に不透明な不純物が残留することを防止できるＣＭＯＳイメージデバイスを提供するところにある。

前記課題を解決するための本発明のＣＭＯＳイメージデバイスは、フォトダイオード領域と、フローティング拡散領域と、ゲート及び接合領域で構成された少なくとも一つのＭＯＳトランジスタと、を含むピクセルアレイ領域と、を含む。前記ピクセルアレイ領域の外郭に、複数のｎＭＯＳトランジスタ及びｐＭＯＳトランジスタで構成されるＣＭＯＳロジック領域が配置される。この際、前記ピクセルアレイ領域内のフローティング拡散領域及び接合領域上に、不純物がドーピングされたポリシリコン膜からなるコンタクトスタッドが形成される。

また、本発明の他の実施例によるＣＭＯＳイメージデバイスは、光をセンシングするフォトダイオード領域、フォトダイオード領域で生成された電荷を伝達するトランスファートランジスタ、前記伝えられた電荷を保存するフローティング拡散領域を周期的にリセットさせるリセットトランジスタ、及びフローティング拡散領域に充填された電荷による信号をバッファリングする少なくとも一つのＭＯＳトランジスタを含むソースフォロワを有するピクセルアレイ領域を含む。

このようなピクセルアレイ領域の外郭に、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタで構成されるＣＭＯＳロジック領域が配置される。また、前記ピクセルアレイ領域のフローティング拡散領域、前記トランスファートランジスタの接合領域、前記リセットトランジスタの接合領域、及び前記ソースフォロワを構成するＭＯＳトランジスタの接合領域上に、ドーピングされたポリシリコン膜からなるコンタクトスタッドが形成される。

前記ＣＭＯＳロジック領域に形成されるｎＭＯＳトランジスタの接合領域及びｐＭＯＳトランジスタの接合領域上に、金属材質からなるコンタクトスタッドが形成される。

本発明のさらに他の実施例によるＣＭＯＳイメージデバイスは、フォトダイオード領域、及び少なくとも一つのｎＭＯＳトランジスタを備えるピクセルアレイ領域、及び前記ピクセルアレイ領域の外郭に配置され、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタで構成されるＣＭＯＳロジック領域を含む。この際、ＣＭＯＳイメージデバイスのｎＭＯＳトランジスタの接合領域上に、不純物がドーピングされたポリシリコン膜からなる第１コンタクトスタッドが形成され、前記ｐＭＯＳトランジスタの接合領域上に金属材質からなる第２コンタクトスタッドが形成される。

本発明によれば、フォトダイオード領域と隣接する領域に形成されるコンタクトスタッドを、ドーピングされたポリシリコン膜で形成する。これにより、フォトダイオード領域に金属スタッドを形成するための残滓が残留することを防止できる。したがって、フォトダイオードのダークディフェクト及びダークノイズを防止でき、フォトダイオードの撮像特性を改善できる。

以下、添付した図面に基づいて本発明の望ましい実施例を説明する。しかし、本発明の実施例は、多様な形態に変形でき、本発明の範囲が下記で詳述する実施例によって限定されるものと解釈されてはならない。本発明の実施例は、当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状などは、より明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。

図１は、一般的なＣＭＯＳイメージデバイスの構成図である。図１に示されたように、ＣＭＯＳイメージデバイス１００は、回路基板１１０上に形成されたピクセルアレイ領域１２０及びＣＭＯＳロジック領域１５０を含む。

ピクセルアレイ領域１２０は、マトリックス形態に配置された複数の単位ピクセル１２５を含む。前記単位ピクセル１２５は、図２に示されたように、光をセンシングするフォトダイオード１３２、フォトダイオード１３２により生成された電荷を伝達するトランスファートランジスタ１３４、前記伝えられた電荷を保存するフローティング拡散領域ＦＤを周期的にリセットさせるリセットトランジスタ１３６、及びフローティング拡散領域ＦＤに充填された電荷による信号をバッファリングするソースフォロワ１３８を含む。ソースフォロワ１３８は、直列に連結された２個のＭＯＳトランジスタＭ１、Ｒ１で構成されうる。

このようなピクセルアレイ領域１２０は、図３に示されたように、半導体基板１１１上に集積される。即ち、図３に示されたように、半導体基板１１０の上部にアクティブ領域１１５が形成される。アクティブ領域１１５は、フォトダイオード領域１１５ａ及びトランジスタ領域１１５ｂで構成される。フォトダイオード領域１１５ａは、単位ピクセル領域で規定された半導体基板１１０の所定部分を占有するように、例えば四角板形態で形成されうる。トランジスタ領域１１５ｂは、フォトダイオード領域１１５ａの一面と接しつつ、少なくとも一部分以上が折り曲げられたライン形態で形成されうる。

トランスファートランジスタ１３４のゲート電極１３４ａは、フォトダイオード領域１１５ａ及びトランジスタ領域１１５ｂの境界面の上部に配置され、リセットトランジスタ１３６のゲート電極１３６ａ及びソースフォロワ１３８を構成するトランジスタＭ１、Ｒ１のゲート電極１３８ａ、１３９ａが、トランジスタ領域１１５ｂ上に一定間隔を有して配置される。ゲート電極１３４ａ、１３６ａ、１３８ａ、１３９ａの両側のアクティブ領域１１５ａ、１１５ｂに不純物が注入されて、フォトダイオード領域１３２、フローティング拡散領域ＦＤ及びトランジスタの接合領域が形成される。図面に示されていないが、それぞれのゲート電極１３４ａ、１３６ａ、１３８ａ、１３９ａ、フローティング拡散領域ＦＤ及び接合領域は、外部信号が印加される金属配線とコンタクトスタッド（図示せず）とにより電気的に連結される。この際、フローティング拡散領域ＦＤとコンタクトされるコンタクトスタッド、及びピクセルアレイ領域１２０内に形成されるＭＯＳトランジスタの接合領域とコンタクトされるコンタクトスタッドは、必ず不純物がドーピングされたポリシリコンで形成されねばならず、このような導電プラグについては、以下で詳細に説明する。

ＣＭＯＳロジック領域１５０は、ピクセルアレイ領域１２０のエッジ面にそれぞれ位置する。ＣＭＯＳロジック領域１５０は、複数のＣＭＯＳトランジスタ（図示せず）で構成され、ピクセルアレイ領域１２０の各ピクセルに一定した信号を提供するか、または出力信号を制御する。

図４は、本発明の実施例によるピクセルアレイ領域及びＣＭＯＳロジック領域が集積された半導体基板の断面図である。参考までに、本発明の平面図は、一般的なＣＭＯＳイメージデバイスと同じであり、断面図が異なる。図４に示されたピクセルアレイ領域は、図３のIV−IV’に沿って切断して示したものである。

図４に示されたように、半導体基板２００は、素子分離膜（図示せず）の形成によりピクセルアレイ領域、ＣＭＯＳロジック領域、及びそれらのアクティブ領域が限定される。このような半導体基板２００内に、ウェル２００ａ、２００ｂが形成される。ピクセルアレイ領域には、大部分ｎＭＯＳトランジスタが形成されねばならないので、ｐウェル２００ａが形成され、ＣＭＯＳロジック領域には、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタが集積されねばならないので、ｐウェル２００ａ及びｎウェル２００ｂがいずれも形成される。

ピクセルアレイ領域上に、トランスファートランジスタのゲート電極２１０ａ、リセットトランジスタのゲート電極２１０ｂ、及びソースフォロワを構成するトランジスタのゲート電極２１０ｃ、２１０ｄが形成される。ＣＭＯＳロジック領域の上部も、ｎＭＯＳトランジスタのゲート電極２１０ｅ及びｐＭＯＳトランジスタのゲート電極２１０ｆが形成される。ゲート電極２１０ａ〜２１０ｆと半導体基板２００との間にゲート酸化膜２０５が介在されており、ゲート電極２１０ａ〜２１０ｆの両側壁に絶縁スペーサ２１５が形成されている（図面には、符号２１０ａのみに表示）。前記ゲート電極２１０ａ〜２１０ｆは、同一な工程により形成されうる。

トランスファートランジスタのゲート電極２１０ａの一つの側のアクティブ領域、即ち、図３のフォトダイオード領域１１５ａに、ｐ型の不純物領域及びｎ型の不純物領域の接合によりフォトダイオード領域２２０が形成される。トランスファートランジスタのゲート電極２１０ａの他の側のアクティブ領域に、ｎ型の不純物で構成されたフローティング拡散領域２２５が形成される。その他のピクセルアレイ領域の上部に形成されたゲート電極２１０ｂ〜２１０ｄの両側のアクティブ領域に、ｎ型の不純物からなる接合領域２３０が形成される。ＣＭＯＳロジック回路領域において、ｐウェル上に形成されるゲート電極２１０ｅの両側に、ｎ型の不純物からなる接合領域２３５が形成される。ｎウェル上に形成されるｐＭＯＳトランジスタのゲート電極２１０ｆの両側に、ｐ型の不純物からなる接合領域２４０が形成される。ここで、ピクセルアレイ領域に形成されるフローティング拡散領域２２５とｎ型の接合領域２３０、及びＣＭＯＳロジック領域に形成されるｎ型の接合領域２３５は、いずれも同一な工程で行える。また、前記ｎ型の接合領域２２５、２３０、２３５とｐ型の接合領域２４０とは、相異なる工程により形成され、その順序は変更できる。

ゲート電極２１０ａ〜２１０ｆ、接合領域２３０、２３５、２４０、フローティング拡散領域２２５及びフォトダイオード領域２２０が形成された半導体基板２００の上部に、層間絶縁膜２４５が形成される。

層間絶縁膜２４５の内部に、ゲート電極２１０ａ〜２１０ｄ、接合領域２３０、２３５、及びフローティング拡散領域２２５と電気的に接触されるコンタクトスタッド２５０ａ、２５０ｂ、２６０ａ、２６０ｂが形成され、コンタクトスタッド２５０ａ、２５０ｂ、２６０ａ、２６０ｂと電気的に連結されるように、層間絶縁膜２４５の上部に金属配線２７０が形成される。

本実施例では、フォトダイオード領域２２０の金属成分が残留しないように、ピクセルアレイ領域１２０（図１参照）のフローティング拡散領域２２５及び接合領域２３０とコンタクトされるコンタクトスタッド２５０ａは、不純物がドーピングされたポリシリコンで形成し、その他のピクセルアレイ領域に形成されるコンタクトスタッド２５０ｂ、及びＣＭＯＳロジック領域１５０（図１参照）に形成されるコンタクトスタッド２６０ａ、２６０ｂは、金属物質で形成する。このように、ピクセルアレイ領域内のフローティング拡散領域２２５及び接合領域２３０とコンタクトされるコンタクトスタッド２５０ａが、不純物がドーピングされたポリシリコン膜で形成されることによって、フローティング拡散領域２２５と隣接するフォトダイオード領域２２０への金属残滓物の流入が排除される。これにより、ダークディフェクト及びダーク電流を減少させうる。また、フローティング拡散領域２２５及び接合領域２３０他の導電領域、例えば、ピクセルアレイ領域のゲート電極２１０ｂ、２１０ｃ、２１０ｄとコンタクトされるコンタクトスタッド２５０ｂ、及びＣＭＯＳロジック領域に形成されるあらゆるコンタクトスタッド２６０は、金属材質で形成されることによって、優秀な信号伝達特性を維持できる。金属材質からなるコンタクトスタッド２５０ｂ、２６０ａ、２６０ｂが、コンタクトホールの内壁に形成されるチタニウム／チタニウム窒化膜からなるバリヤー金属膜２５２、２６２、及びコンタクトホールの内部を充填する＋金属膜２５５、２６５を含みうる。

本発明の他の実施例として、図５に示されたように、ピクセルアレイ領域に形成されるコンタクトスタッド２５０ａ、２５０ｂは、いずれも不純物がドーピングされたポリシリコン膜で形成し、ＣＭＯＳロジック領域に形成されるコンタクトスタッド２６０ａ、２６０ｂは、金属材質で形成できる。金属材質のコンタクトスタッド２６０ａ、２６０ｂは、前述したように、バリヤー金属膜２６２及びタングステン金属膜２６５で構成できる。

また、本発明のさらに他の実施例として、図６に示されたように、フローティング拡散領域２２５及びｎＭＯＳトランジスタの接合領域２３０、２３５上に形成されるコンタクトスタッド２５０ａ、２６０ａは、いずれもドーピングされたポリシリコン膜で形成し、ｐＭＯＳトランジスタの接合領域２４０上に形成されるコンタクトスタッド２６０ｂ、及びピクセルアレイ領域のゲート電極２１０ｂ、２１０ｃ、２１０ｄ上に形成されるコンタクトスタッド２５０ｂは、金属材質で形成できる。この際、ｐＭＯＳトランジスタの接合領域２４０上に、不純物がドーピングされたポリシリコン膜のコンタクトスタッドを形成していないことは、次のような理由である。

一般的に、ポリシリコン膜の導電性を改善するために注入される不純物は、ＰＯＣｌ_３のようなｎ型の不純物である。このようなｎ型の不純物がドーピングされたポリシリコンスタッドをｐ型の接合領域上に接触させれば、ｐｎ接合が発生し、オーミックコンタクトが形成されない。これにより、接合領域２４０とコンタクトスタッドとが電気的に導通されないので、ｐＭＯＳトランジスタの接合領域２４０上にはドーピングされたポリシリコンスタッドを形成しない。

また、図７のように、ピクセルアレイ領域のコンタクトスタッド２５０ａ、２５０ｂ、及びＣＭＯＳロジック領域のｎＭＯＳトランジスタの接合領域２３５上に形成されるコンタクトスタッド２６０ａは、いずれもドーピングされたポリシリコン膜で形成でき、ＣＭＯＳロジック領域のｐＭＯＳトランジスタの接合領域２４０上に形成されるコンタクトスタッド２６０ｂのみが、金属材質で形成されうる。

この際、不純物がドーピングされたポリシリコン膜スタッドとコンタクトされる接合領域２３０、２３５及びフローティング拡散領域２２５は、図８に示されたように、低濃度ｎ型の不純物で形成できる。たとえｎ型の接合領域２２０、２３０、２３５が低濃度ｎ型の不純物で構成されても、ｎ型の不純物がドーピングされたポリシリコンコンタクトスタッドと接触されることによって、接合領域２２０、２３０、２３５の不純物濃度が補償される。

また、図９を参照して、フローティング拡散領域２２５、ピクセルアレイ領域の接合領域２３０、及びＣＭＯＳロジック領域の接合領域２３５、２４０は、低濃度の不純物領域及び高濃度の不純物領域を含むＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）形態を有することができる。前記図９は、例えば、前記図４のコンタクトスタッド構造を採用したが、図５ないし図７のコンタクトスタッド構造にもいずれも適用可能である。

以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、当業者によって多様な変形が可能である。

本発明によれば、フォトダイオード領域の金属スタッドを形成するための金属不純物が残留することを防止するために、ピクセルアレイ領域の接合領域とコンタクトされるコンタクトスタッド、ピクセルアレイ領域のゲート電極及び接合領域とコンタクトされるコンタクトスタッド、またはピクセルアレイ領域を含むあらゆるｎＭＯＳトランジスタの導電領域とコンタクトされるコンタクトスタッドを、不純物がドーピングされたポリシリコン膜で形成した。ドーピングされたポリシリコン膜は、フォトダイオード領域とその物性が類似しているので、金属材質と異なって、フォトダイオード領域上に存在しても、ダークディフェクト及びダークノイズを誘発させない。また、ドーピングされたポリシリコンからなるコンタクトスタッドは、比較的速度に影響を受けないピクセルアレイ領域にそのほとんどが形成されることによって、ＣＭＯＳイメージ素子の信号伝達特性においても大きく影響を受けない。

本発明は、ＣＭＯＳイメージデバイスに関連した技術分野に好適に利用できる

一般的なＣＭＯＳイメージデバイスを概略的に示したブロック図である。一般的なＣＭＯＳイメージデバイスの単位ピクセルを示した回路図である。図２の単位ピクセルを半導体基板上に集積させた平面図である。本発明の一実施例によるＣＭＯＳイメージデバイスの断面図である。本発明の他の実施例によるＣＭＯＳイメージデバイスの断面図である。本発明の他の実施例によるＣＭＯＳイメージデバイスの断面図である。本発明の他の実施例によるＣＭＯＳイメージデバイスの断面図である。本発明の他の実施例によるＣＭＯＳイメージデバイスの断面図である。本発明の他の実施例によるＣＭＯＳイメージデバイスの断面図である。

符号の説明

２００半導体基板
２００ａｐウェル
２００ｂｎウェル
２０５ゲート酸化膜
２１０ａ〜２１０ｆゲート電極
２１５絶縁スペーサ
２２０フォトダイオード領域
２２５フローティング拡散領域
２３０、２３５、２４０接合領域
２４５層間絶縁膜
２５０ａ、２５０ｂ、２６０ａ、２６０ｂコンタクトスタッド
２５２、２６２バリヤー金属膜
２５５、２６５タングステン金属膜
２７０金属配線

Claims

フォトダイオード領域と、フローティング拡散領域と、ゲート及び接合領域で構成された少なくとも一つのＭＯＳトランジスタと、を含むピクセルアレイ領域と、
前記ピクセルアレイ領域の外郭に配置され、複数のｎＭＯＳトランジスタ及びｐＭＯＳトランジスタを含むＣＭＯＳロジック領域と、
前記ピクセルアレイ領域内のフローティング拡散領域及び接合領域上に形成された、不純物がドーピングされたポリシリコン膜からなるコンタクトスタッドと、を含むことを特徴とするＣＭＯＳイメージデバイス。
前記ピクセルアレイ領域内のゲート電極の上部にも、ドーピングされたポリシリコン膜からなるコンタクトスタッドがさらに形成されることを特徴とする請求項１に記載のＣＭＯＳイメージデバイス。
前記ＣＭＯＳロジック領域内のｎＭＯＳトランジスタの接合領域上にも、ドーピングされたポリシリコン膜からなるコンタクトスタッドがさらに形成されることを特徴とする請求項２に記載のＣＭＯＳイメージデバイス。
前記ＣＭＯＳロジック領域内のｐＭＯＳトランジスタの接合領域上に、金属材質からなるコンタクトスタッドがさらに形成されることを特徴とする請求項１に記載のＣＭＯＳイメージデバイス。
光をセンシングするフォトダイオード領域、フォトダイオード領域で生成された電荷を伝達するトランスファートランジスタ、前記伝えられた電荷を保存するフローティング拡散領域を周期的にリセットさせるリセットトランジスタ、及びフローティング拡散領域に充填された電荷による信号をバッファリングする少なくとも一つのＭＯＳトランジスタを含むソースフォロワ、で構成されたピクセルアレイ領域と、
前記ピクセルアレイ領域の外郭に配置され、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタで構成されるＣＭＯＳロジック領域と、を含み、
前記ピクセルアレイ領域のフローティング拡散領域、前記トランスファートランジスタの接合領域、前記リセットトランジスタの接合領域、及び前記ソースフォロワを構成するＭＯＳトランジスタの接合領域上に、ドーピングされたポリシリコン膜からなるコンタクトスタッドが形成され、
前記ＣＭＯＳロジック領域に形成されるｎＭＯＳトランジスタの接合領域及びｐＭＯＳトランジスタの接合領域上に、金属材質からなるコンタクトスタッドが形成されることを特徴とするＣＭＯＳイメージデバイス。
前記フローティング拡散領域、前記トランスファートランジスタの接合領域、前記リセットトランジスタの接合領域、及び前記ソースフォロワを構成するＭＯＳトランジスタの接合領域は、低濃度ｎ型の不純物領域で構成されることを特徴とする請求項５に記載のＣＭＯＳイメージデバイス。
前記フローティング拡散領域、前記トランスファートランジスタの接合領域、前記リセットトランジスタの接合領域、及び前記ソースフォロワを構成するＭＯＳトランジスタの接合領域は、低濃度ｎ型の不純物領域及び高濃度ｎ型の不純物領域を含むＬＤＤ形態で形成されることを特徴とする請求項５に記載のＣＭＯＳイメージデバイス。
前記リセットトランジスタのゲート電極及び前記ソースフォロワを構成するＭＯＳトランジスタのゲート電極の上部に、ドーピングされたポリシリコン膜で構成されるコンタクトスタッドがさらに形成されることを特徴とする請求項５に記載のＣＭＯＳイメージデバイス。
前記リセットトランジスタのゲート電極及び前記ソースフォロワを構成するＭＯＳトランジスタのゲート電極の上部に、金属材質からなるコンタクトスタッドがさらに形成されることを特徴とする請求項５に記載のＣＭＯＳイメージデバイス。
前記金属材質からなるコンタクトスタッドは、チタニウム／チタニウム窒化膜からなるバリヤー金属膜と、タングステン金属膜とで構成されることを特徴とする請求項９に記載のＣＭＯＳイメージデバイス。
フォトダイオード領域及び少なくとも一つのｎＭＯＳトランジスタを備えるピクセルアレイ領域と、
前記ピクセルアレイ領域の外郭に配置され、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタで構成されるＣＭＯＳロジック領域と、
前記ｎＭＯＳトランジスタの接合領域上に形成され、不純物がドーピングされたポリシリコン膜からなる第１コンタクトスタッドと、
前記ｐＭＯＳトランジスタの接合領域上に形成され、金属材質からなる第２コンタクトスタッドと、を含むことを特徴とするＣＭＯＳイメージデバイス。
前記ピクセルアレイ領域内のｎＭＯＳトランジスタの接合領域及び前記ＣＭＯＳロジック領域内のｎＭＯＳトランジスタの接合領域は、低濃度ｎ型の不純物であることを特徴とする請求項１１に記載のＣＭＯＳイメージデバイス。
前記ピクセルアレイ領域内のｎＭＯＳトランジスタの接合領域及び前記ＣＭＯＳロジック領域内のｎＭＯＳトランジスタの接合領域は、低濃度ｎ型の不純物及び高濃度ｎ型の不純物を含むＬＤＤ形態で構成されることを特徴とする請求項１１に記載のＣＭＯＳイメージデバイス。
前記ピクセルアレイ領域内のｎＭＯＳトランジスタの少なくとも一つのゲート電極上に、不純物がドーピングされたポリシリコン膜からなるコンタクトスタッドがさらに形成されることを特徴とする請求項１１に記載のＣＭＯＳイメージデバイス。
前記ピクセルアレイ領域内のｎＭＯＳトランジスタの少なくとも一つのゲート電極上に、金属材質からなるコンタクトスタッドがさらに形成されることを特徴とする請求項１１に記載のＣＭＯＳイメージデバイス。
前記ピクセルアレイ領域は、光をセンシングするフォトダイオード領域、フォトダイオード領域で生成された電荷を伝達するトランスファーｎＭＯＳトランジスタ、前記伝えられた電荷を保存するフローティング拡散領域を周期的にリセットさせるリセットｎＭＯＳトランジスタ、及びフローティング拡散領域に充填された電荷による信号をバッファリングする少なくとも一つのｎＭＯＳトランジスタを含むソースフォロワ、を有することを特徴とする請求項１１に記載のＣＭＯＳイメージデバイス。