JP2005117134A - データ伝送システム、端末装置、データ伝送方法、記録媒体及びプログラム - Google Patents

Abstract

【課題】専用端末と各端末との個別通信を繰り返してデータを収集するため、端末数に応じて非常に広い伝送帯域を必要とする。
【解決手段】複数の端末装置１間に有意データを一方向に伝送し、伝送路の最下流に位置する端末装置１に収集する。この端末装置１として、伝送路の上流側に位置する他の端末装置で書き込まれた有意データが受信されたか否か検出するデータ検出部と、有意データの受信が検出されるとき、当該有意データをそのまま下流側の端末装置に転送し、有意データの受信が検出されないとき、端末の内部で発生された有意データを下流側の端末装置に出力するデータ選択部とを有するものを適用する。
【選択図】図１

Description

本発明は、データ伝送システム及び同システムを構築する端末装置に関する。また本発明は、データ伝送システムによるデータ伝送方法に関する。また本発明は、コンピュータに当該伝送機能を実現させるためのプログラムに関する。また本発明は、当該プログラムを記録した記録媒体に関する。

データ伝送システムには、その用途に応じて様々なものがある。例えば、各端末で発生されたデータを１つの専用装置に収集するデータ伝送システムがある。この種の伝送システムでは、例えば、ポーリングその他の個別選択的な通信の繰り返しにより、必要とする全てのデータが収集される。また、この種のシステムでは、データの加工が必要な場合、全端末からデータを集めてから必要な選択や演算処理を実行する。
特開平７−２１９８６７号公報

しかし、前者の方法は、個別の通信を繰り返すため、必要なデータの収集に時間が掛かる。また、後者の方法は、各端末との間にデータ伝送用の伝送帯域を確保するため、システム全体の伝送帯域が非常に広くなる。しかも、伝送帯域は端末数の増加に伴って比例的に増加し、全端末からのデータを集めるのに要する時間も比例的に増加する。

本発明は、以上の問題を考慮してなされたものであり、前述した問題の一つを解決することを目的とする。

（ａ）解決手段１
かかる目的を実現するため、一つの発明では、１台分の伝送帯域を複数の端末装置で共有し、優先順位の高い１台の端末装置で発生された有意データを伝送するシステムを提案する。図１に、システム例を示す。図１に示すシステムは、同一構成でなる４つの端末装置１を直列的（線状又は一列状）に接続した例である。各端末装置で発生された有意データは、伝送路の上流側から下流側へ一方向に伝送される。

図１の場合、端末装置１ａが最上流であり、端末装置１ｄが最下流である。すなわち、このシステムでは、端末装置１ａから、端末装置１ｂ、１ｃ、１ｄへと順に有意データが伝送され、収集された有意データが最下流の端末装置１ｄから出力される。
このシステムは、全端末装置に共通の伝送路を使用し、優先順位の高い端末装置の有意データだけを一方向に転送する。

これにより、有意データを発生していない端末装置との個別通信や、最終的に使用しない有意データを発生する端末装置との個別通信が不要になる。このため、伝送帯域を最小限に抑えることが可能になる。また、同じデータ量を収集する場合でも無駄な通信時間を無くすことができる。

１つの発明では、優先順位を端末装置の接続位置で決定する。例えば、各端末装置に対して伝送路の上流側に位置する端末装置を優先する。当該機能は、各端末装置１に内蔵されるデータ処理部２で実行される。図２に、データ処理部２の構成例を示す。このデータ処理部２は、データ検出部２Ａとデータ選択部２Ｂとを有する。

データ検出部２Ａは、自身の上流側に位置する他の端末装置で書き込まれた有意データが受信されたか否か検出する。ここで、有意データは、音声データ、映像データ、文字データ（テキストデータ）、数値データ（例えば、制御データ、計測データ、選択データ）、その他これらの組み合わせを含む。

データ選択部２Ｂは、有意データの受信が検出されるとき、当該有意データをそのまま下流側の端末装置に転送し、有意データの受信が検出されないとき、端末の内部で発生された有意データを下流側の端末装置に出力する。このデータ選択部２Ｂは、有意データとしてゼロデータが書き込まれている場合には、有意データの受信が検出されないものとして扱う。ゼロデータとは、伝送対象である有意データがないことを意味するものとして定義されるデータをいう。なお、フラグデータの類も含む。

図３に、この場合における有意データの伝送例を示す。図３は、端末装置１ｂ、１ｃ、１ｄに有意データの発生があり、他の端末装置１ａに有意データの発生がない場合である。まず、最上流に位置する端末装置１ａは、受信すべきデータがないので、内部で発生された有意データを選択するモードになる。しかし、この例では伝送すべき有意データがないのでゼロデータを書き込んで伝送路に出力する。

次段の端末装置１ｂは、その上流側に位置する端末装置１ａから有意データの受信を検出しない。このため、端末装置１ｂも、内部で発生された有意データを選択するモードになる。ただし、端末装置１ｂは、伝送すべき有意データＤｂ（≠０）があるのでこれを書き込んで出力する。

次段の端末装置１ｃは、有意データＤｂの受信を検出する。このため、端末装置１ｃは、受信した有意データをそのまま次段に転送する。最下流に位置する端末装置１ｄでは、有意データＤｂが検出される。このため、端末装置１ｄは、受信した有意データＤｂをそのまま転送するモードとなる。最下流の端末装置１ｄは、収集した有意データを必要に応じ外部に出力する。

かかる伝送動作は、伝送単位となる期間ごとに繰り返し実行される。なお、端末装置１ａ〜１ｄ間の各接続は、有線接続でも無線接続でも良い。無線接続の場合、有線接続と同様の接続形態が得られるように、端末装置間の伝送順位を予め取り決めておけば良い。端末装置間の伝送方式には、例えばシリアル伝送方式やパラレル伝送方式がある。

（ｂ）解決手段２
ところで、優先順位の決定方法には、例えば伝送路の下流側を優先する方法もある。この場合、各端末装置が自身の有意データを上書きして次段に転送する。図４に、かかる機能を実現するデータ処理部２の構成例を示す。このデータ処理部２は、データ検出部２Ｃとデータ選択部２Ｄとを有する。

データ検出部２Ｃは、端末内部で発生された有意データが存在するか否か検出する。検出対象が内部データである点が、前述したデータ検出部２Ａと異なる。
データ選択部２Ｄは、有意データの存在が検出されるとき、当該有意データで受信した有意データを置き換えて下流側の端末装置に出力し、有意データの存在が検出されないとき、受信した有意データをそのまま下流側の端末に転送する。

図５に、この場合における有意データの伝送例を示す。図５も、端末装置１ｂ、１ｃ、１ｄに有意データの発生があり、他の端末装置１ａに有意データの発生がない場合である。まず、最上流に位置する端末装置１ａには、伝送すべき内部データが無い。しかし、転送すべき上流側の有意データもない。このため、端末装置１ａは、有意データとしてゼロデータを書き込んで出力する。

次段の端末装置１ｂは、端末内部で発生された有意データの存在を検出する。このため、端末装置１ｂは、有意データＤｂ（≠０）を書き込んで出力する。次段の端末装置１ｃも同様である。すなわち、端末装置１ｃは、自身の有意データＤｃで前段の有意データＤｂを置き換えて出力する。最下流の端末装置１ｄでも同様に、自身の有意データＤｄで前段の有意データＤｃを置き換える。最下流の端末装置１ｄは、収集した有意データを必要に応じ外部に出力する。この伝送動作も、伝送単位となる期間ごとに繰り返し実行される。

なお、優先順位を端末装置の接続位置とは無関係に定めることもできる。例えば、各端末装置に優先順位を定める固有の数値を与え、有意データの伝送時にはこの固有の数値も添付して送信すれば良い。この場合、各端末装置では、有意データの有無の検出又は内部データの有無の検出と同時に、有意データの優先度を固有の数値の大小で判定して有意データを書き込むか、それとも転送するかを決定すれば良い。

（ｃ）解決手段３
一つの発明では、各端末装置で受信した有意データに必要な演算処理を付与し、演算結果を転送する。従って、有意データが収集された時点では既に必要な演算処理が終了していることになる。また、各端末装置間に必要なのは端末装置１台分の伝送帯域であり、従来装置のような台数分の伝送帯域は必要ない。

図６に、かかる機能を実現するデータ処理部２の構成例を示す。このデータ処理部２は、受信した有意データと端末内部で発生した有意データとに演算子を作用させ、その演算結果を下流側の端末装置に出力するデータ演算部２Ｅでなる。演算子には、例えば加減乗除がある。また、必要に応じ、これら演算子を組み合わせたものや、関数その他を演算子と呼ぶ。

なお、データ演算部２Ｅは、データの種類別に有意データに対する演算を実行するものが望ましい。この場合、最下流の端末装置１ｄには、全端末装置の有意データをデータの種類別に演算した結果が収集される。データの種類には、例えば、有意データが選択データである場合の各選択枝がある。データの種類には、また例えば、有意データがｎ次元の座標データである場合の第ｉ座標（１≦ｉ≦ｎ）がある。また例えば、有意データがｎ次元空間上での変化量である場合の第ｉ成分（１≦ｉ≦ｎ）がある。また例えば、有意データが正と負の２値で与えられる場合の各値がある。

また、データ演算部２Ｅは、端末装置のグループ別に有意データに対する演算を実行するものが望ましい。この場合、最下流の端末装置１ｄには、グループ別の有意データの集計結果が収集される。端末装置のグループには、例えば、最上流を基点として偶数番目に位置する端末装置と奇数番目に位置する端末装置がある。また例えば、女性の着席している端末装置と男性の着席している端末装置がある。有意データのどの部分が各グループのデータに対応するかは予め設定しておく。また、各端末装置がいずれのグループに属するかは、スイッチ等により設定しておくのが好ましい。

また、データ演算部２Ｅは、受信した有意データに端末内部で発生した有意データを加算して出力するものが望ましい。この場合、最下流の端末装置１ｄで、全ての端末装置の有意データの総和が集計結果として得られる。図７に、この場合における有意データの伝送例を示す。図７の場合も、端末装置１ｂ、１ｃ、１ｄに有意データの発生があり、他の端末装置１ａに有意データの発生がない場合である。

まず、最上流に位置する端末装置１ａには、伝送すべき内部データが無い。しかし、転送すべき上流側の有意データもない。このため、端末装置１ａは、有意データとしてゼロゼロデータを書き込んで出力する。

次段の端末装置１ｂは、端末内部で発生された有意データの存在を検出する。このため、端末装置１ｂは、有意データＤｂ（≠０）を書き込んで出力する。次段の端末装置１ｃも同様である。端末装置１ｃは、自身の有意データＤｃを受信した有意データＤｂに加算し、加算結果Ｄｂ＋Ｄｃを後段に出力する。

最下流の端末装置１ｄも同様に、自身の有意データＤｄを前段の有意データＤｂ＋Ｄｃに加算し、加算結果を得る。最下流の端末装置１ｄは、この加算結果を必要に応じ外部に出力する。この伝送動作も、伝送単位となる期間ごとに繰り返し実行される。

（ｄ）解決手段４
また、一つの発明では、複数の端末装置が伝送路を介しループ状に接続されている場合、複数の端末装置のうち任意に定めた１つの端末装置を、伝送路の最下流に位置するものとし、当該端末装置の次段に位置する端末装置を伝送路の最上流に位置するものとして有意データを伝送するデータ伝送システムを提案する。

図８に、システム例を示す。このシステムは、前述した各発明の伝送路に対応する処理パス３と、その戻り伝送路としての中継パス４とを用いることにより、一つのループ伝送路を生成する例である。なお、各端末装置内で実行される処理は前述の各発明と同じである。すなわち、優先度に応じて有意データの書き込みと転送を制御し、又は端末装置毎に演算処理を実行して次段に送信する。

図９に、この接続を実現する端末装置の一例を示す。図９は、伝送路の自動終端機能、すなわちパスの自動折り返し機能を有する端末装置の一例である。なお、前述の伝送技術は、終端処理を手動で行う場合にも適用可能である。
図９に示す端末装置１は、２つの入出力インタフェース１Ａ及び１Ｂと、２つのパス選択部１Ｃ及び１Ｄと、前述のデータ処理部２とで構成される。

ここで、入出力インタフェース１Ａは、処理パス用のデータ入力部１Ａ１と、中継パス用のデータ出力部１Ａ２とを有する外部端末との接続装置である。また、入出力インタフェース１Ｂは、処理パス用のデータ出力部１Ｂ１と、中継パス用のデータ入力部１Ｂ２とを有する外部端末との接続装置である。

例えば、端末装置間を１本のケーブルで接続する場合、データ入力部１Ａ１、１Ｂ２及びデータ出力部１Ａ２、１Ｂ１は、ケーブル内の信号線に対応するインタフェースを構成する。
また例えば、端末装置間を無線で接続する場合、データ入力部１Ａ１、１Ｂ２及びデータ出力部１Ａ２、１Ｂ１は、対応するチャネルを送受信するためのインタフェースを構成する。

パス選択部１Ｃは、処理パス用のデータ入力部１Ａ１を監視して、他の端末装置から出力された処理パスの入力があるか検出する機能部である。図１０に、この処理手順を示す。まず、パス選択部１Ｃは、処理パスの入力が検出されるか否か判定する（ＳＰ１１）。そして、処理パスの入力が検出されるとき、パス選択部１Ｃは、当該処理パスを選択する（ＳＰ１２）。一方、処理パスの入力が検出されないとき、パス選択部１Ｃは、中継パスを選択する（ＳＰ１３）。例えばこの機能は、選択制御部１Ｃ１と選択部１Ｃ２とで実現できる。

パス選択部１Ｄは、中継パス用のデータ入力部１Ｂ２を監視して、他の端末装置から出力された中継パスの入力があるか検出する機能部である。図１１に、この処理手順を示す。このパス選択部１Ｄも、中継パスの入力が検出されるか否か判定する（ＳＰ２１）。そして、中継パスの入力が検出されるとき、パス選択部１Ｄは、当該中継パスを選択する（ＳＰ２２）。一方、パス選択部１Ｄは、中継パスの入力が検出されないときは処理パスを選択する（ＳＰ２３）。例えばこの機能は、選択制御部１Ｄ１と選択部１Ｄ２とで実現できる。

これらパス選択部１Ｃ及び１Ｄによって、データ伝送システムの両端位置においてパスが自動的に折り返えされる。図１２は、かかる処理を説明する図である。図８のデータ伝送システムの場合、端末装置の接続形態は、図１２に示す３種類に分類される。

図１２（Ａ）は、両側に別の端末装置が接続されている形態を示す。図８の場合、この接続形態を採る端末装置は２つである。この場合、パス選択部１Ｃ及び１Ｄは、いずれも入力パスを検出できる。よって、パス選択部１Ｃは、前段の端末装置から出力された処理パスを選択する。また、パス選択部１Ｄは、前段の端末装置から出力された中継パスを選択する。

図１２（Ｂ）は、入出力インタフェース１Ａ側に他の端末装置が接続されていない形態を示す。図８の場合、この接続形態を採る端末装置は１つである。この場合、処理パスの入力の有無を検出するパス選択部１Ｃは、処理パスの入力を検出できないため、他の端末装置から受信した中継パスを選択する。これにより、中継パスは端末装置内で折り返され、処理パスとしてデータ処理部２に与えられる。

図１２（Ｃ）は、入出力インタフェース１Ｂ側に他の端末装置が接続されていない形態を示す。図８の場合、この接続形態を採る端末装置は１つである。この場合、中継パスの入力の有無を検出するパス選択部１Ｄは、中継パスの入力を検出できないため、データ処理部１Ｃから出力された処理パスを選択する。これにより、処理パスは端末装置内で折り返され、中継パスとして次の端末に転送される。

このようにシステムの両端に位置する端末装置では、パスが自動的に折り返される。このため、システムの敷設者は、端末装置を直列的に接続するだけで良い。なお、処理パスと中継パスとで一つの論理ループを形成するシステム構成の場合には、分岐装置で経路が複数に分岐するとしても、図１２（Ｂ）の接続形態はシステム中に一つしか存在しない。

データ処理部２は、処理パス用の入力部１Ａ１を介して受信したデータを処理する機能部である。このデータ処理部２は、前述した図２、図４及び図６の構成を採る。このデータ処理部２は、ハードウェアによっても、ソフトウェアの機能としても実現できる。

（ｅ）解決手段５
伝送路をループ状に接続するシステム構成には、例えば図１３に示すものもある。図１３のシステムは、やはり同一構成でなる４つの端末装置１を、２つの入出力インタフェース１Ａ及び１Ｂを介して各端末装置を接続する。ただし、図１３のシステムは、これら端末装置を物理的にもループ状に接続する。これに対し、図８の例の場合には、端末間が相互に直線上に接続されるだけである。

図１３の場合、処理パス用のデータ入力部１Ａ１とデータ出力部１Ｂ１同士の接続は第１のループを形成し、中継パス用のデータ入力部１Ｂ２とデータ出力部１Ａ２同士の接続は第２のループを形成する。

このシステムは、論理的には二重ループを形成する。このシステムは、各端末装置間の接続に異常がない場合、処理パス用のループが現用系として動作し、中継パス用のループが冗長系として動作する。なお、いずれか一カ所でも接続異常が発生すると、通信が遮断された接続箇所の両側に位置する端末装置が、図１２（Ｂ）及び図１２（Ｃ）の状態になる。従って、この端末装置においてパスの折り返しが自動的に実行され、図８のシステムとして動作する。

発明の一つによれば、多数の端末装置を接続する場合にも最低限の伝送帯域（データ伝送量）で、必要とする有意データを最下流の端末装置に収集できる。これにより、データ速度（単位時間に得られる結果データ量）を端末数に対して無関係にできる。

以下、データ伝送システムと端末装置の実施形態を説明する。なお、本明細書で特に図示又は記載しない部分には、当該技術分野において公知の技術を採用する。
以下の説明では、好適な実施の形態をハードウェアとして実現する場合について説明するが、かかるハードウェアと等価なソフトウェア処理によっても実現できる。

本発明がコンピュータプログラムとして実現される場合、プログラムは、コンピュータ読取り可能な記憶媒体に記憶される。
この記憶媒体には、例えば、磁気ディスク（フレキシブルディスク又はハードディスク）又は磁気テープのような磁気記憶媒体、光ディスク、光テープ又はマシン読取り可能なバーコードのような光記憶媒体、ランダムアクセスメモリ（ＲＡＭ）又はリードオンリメモリ（ＲＯＭ）のような半導体記憶装置の他、コンピュータプログラムを記憶するために使用される他の物理装置又は媒体が含まれる。

また本発明がハードウェアで実現される場合、特定用途向け集積回路（ＡＳＩＣ）のような集積回路、又は当該技術分野において公知の他のデバイス形態により実現できる。

（ａ）応用例
以下、端末装置１の実施形態を端末１０して説明する。ここでは、端末１０の基本機能に着目した応用例と、それらを組み合わせた応用例とに分けて説明する。なお、これら端末は、前述の接続が可能な限り、同一の空間内に設置される必要はない。

（ａ−１）応用例１
図１４に、優先順位に基づくデータ選択機能に着目した応用例を示す。図１４は、ジョイスティック、マウスその他のポインティングデバイスで入力された変位データ（２次元データ）を、有意データとしてデータ伝送するシステム例である。図１４のシステムの場合、データ伝送システムは、端末１０、ジョイスティック１１、マウス回路１２、コンピュータ１３及び表示装置１４で構成される。

この応用例の場合、最下流に接続される端末１０は、上流側の他の端末１０とは異なる処理機能を備える必要がある。すなわち、ジョイスティック１１で発生されたＸＹデータからＸ値とＹ値にそれぞれ比例したパルス列（パルス／秒）を生成する機能を備える必要がある。

この実施例では、最下流の端末１０にかかる機能を実現する回路ブロック１０１を搭載する。勿論、全ての端末１０に同種の構成を搭載しても良い。全て同じ構成の場合は、回路ブロック１０１を搭載する端末１０の配置位置を気にしないで済む。なお、回路ブロック１０１は、マウス回路１２に搭載しても良い。

回路ブロック１０１は、既知のポインティングデバイスであるマウスと同じパルス列（すなわち、擬似ホイールパルス列）を生成する回路である。この疑似ホイールパルス列をマウス回路１２で既知のマウス出力に変換する。換言すると、回路ブロック１０１とマウス回路１２とで、既知のマウスを構成する。なお、回路ブロック１０１の詳細構成は後述する。

従って、このシステム構成の場合、コンピュータ１３のソフトウェアやハードウェアに一切変更を加えなくても、コンピュータ１３のマウスを複数の参加者が着席状態のまま操作できる。すなわち、発言のために席を移動する必要がなく、議事の進行をスムーズにできる。また、発言者のためにレーザーポインタその他の光学機器を用意しなくても済む。この意味で、プレゼンテーションシステムや会議システムに好適である。

（ａ−２）応用例２
図１５に、グループ別の累算機能に着目した応用例を示す。図１５は、入力装置として握力計１５を用い、測定データをグループ別に累算して表示装置１４に表示させる例である。図１５の場合、端末１０ａのグループＡと端末１０ｂのグループＢとに分けて測定データを累積加算する。最下流の端末１０Ｂからは累算値が出力されるため、そのまま表示すれば良い。図１５では、コンピュータ１３を通して表示装置１４に表示させている。

もっとも、最下流の端末に必要なインタフェースを搭載すれば、類算値を表示装置１４に直接与えることもできる。
図１５の場合、グループＡの累算値とグループＢの累算値を、綱引きの要領で画面上に表示させている。この例では、グループＡが優勢である。なお、単純に棒グラフとしてグループ別に累積値を表示しても良いし、数値として表示しても良い。例えば、集団参加型の遊技システムに利用できる。

（ａ−３）応用例３
図１６に、選択データをデータの種類別に累算して表示装置１４に表示させる例である。図１６の場合、入力装置として３つのボタンを有するスイッチ１６を端末１０に接続する。この例の場合、３つのボタンは、賛成ボタン１６Ａ、反対ボタン１６Ｂ、棄権ボタン１６Ｃの３種類である。

図１６の場合、各ボタン別に選択データを累積加算する。最下流の端末１０Ｂからは累算値が出力されるため、そのまま表示すれば良い。この場合も、コンピュータ１３を通して表示装置１４に表示させている。表示例では、賛成ボタン１６Ａを操作した参加者が１８人、反対ボタン１６Ｂを操作した参加者が２６人、棄権ボタン１６Ｃを操作した参加者が８人であることを表している。例えば、投票システムや択一式のアンケートシステムに利用できる。

（ｂ）伝送データ
（ｂ−１）伝送データの構造例
次に、データを伝送するのに用いる伝送データの構造を説明する。図１７に、伝送データの構造例を示す。図１７は、伝送にＵＡＲＴ（Universal Asynchronous Receiver Transmitter）を用いる場合の一例である。

ＵＡＲＴ自体は、非同期伝送技術の一つとして周知の技術であるので詳細な説明は省略する。簡単に説明すると、この技術は、スタートビット“０”の検出後、内部カウンタにより一定時間毎所定のビット数だけ、ビットの中央位相で１／０を判定することにより、通信を行う手法である。所定ビットの読み込み終了後は、新たに次フレームのスタートビットの検出を始める。

以下の説明では、フレーム周波数ｆｓを２２．０５Ｋｈｚとする。１フレームは３１個のスロットと一定長のギャップ（データ“１”）で構成されるものとする（図１７（Ａ））。３１スロットのうち２６スロットは音声データ、残る５スロットは制御データとする（図１７（Ｂ））。また、各スロットのデータ長は１７ビットとする。１スロットは、１ビット長のスタートビット“０”と、これに続く１６ビット長のデータｄｓとで構成する。

（ｂ−２）制御データの構造
制御データの各スロットには、適用するシステムに応じた情報を割り当てる。例えば、応用例１に適用する場合、１つのスロットを８ビットずつ２つの領域に分割し、それぞれをＸ値とＹ値の格納用に割り当てる（図１７（Ｃ））。なお、８ビットのうち１ビットは符号ビット用であり、残る７ビットは絶対値データ用である。

また例えば、応用例３に適用する場合、２つのスロットを使用する。２つのスロットは、８ビットずつ４つの領域に分割できるが、このうち３つの領域を使用する。内訳は、賛成数の累算用、反対数の累算用、棄権の累算用の３つである（図１７（Ｄ））。
勿論、各情報に割り当てるビット数やスロットの数は、個別のシステムに応じて決定される。

なお、制御データの１つのスロットは管理データ用にも使用できる。例えば、伝送路をデータの配信用にも使用できる場合、例えば端末１０の動作モード通知用に使用できる。この機能を用いれば、マスタ側の操作で全端末の動作モードを適切なものに設定できる。このように各端末の動作モードを自動設定できることにより、端末の動作モードの設定ミスによる誤動作（誤った集計動作）を防ぐことができる。

（ｃ）端末
（ｃ−１）全体構成
図１８に、端末１０の回路構成を示す。端末１０は、送受信ブロック１０Ａと、データ処理ブロック１０Ｂを主要ブロックとする。このうち、送受信ブロックは、データの送受と自動的な折り返し制御を行うブロックである。一方、データ処理ブロック１０Ｂは、スロットへの制御データの書き込みと、スロットから制御データの読み出しを行うブロックである。端末１０には、制御データの書き込み用にＡＤ（Analog to Digital）変換器１０Ｃが用いられる。

端末１０は、前端末との接続用のＡ端子１０Ｄと、次端末との接続用のＢ端子１０Ｅとを有する。Ａ端子１０Ｄが前述の入出力インタフェース１Ａに対応する。一方、Ｂ端子１０Ｅが前述の入出力インタフェース１Ｂに対応する。各端子には、データ伝送用の信号線１１Ａ、１１Ｂと電源線１１Ｃとが設けられている。因みに、信号線１１Ａが処理パス用、信号線１１Ｂが中継パス用である。
なお端末１０には、電源供給用の電源端子１０Ｆが設けられている。

端末１０は、データ入力用に２つの端子を有する。一つは、各種の入力装置からアナログ値を入力するための端子１０Ｇである。他は、デジタル値を入力するための端子１０Ｈである。端子１０Ｇは、例えばポインティングデバイスとの接続用に用いられる。端子１０Ｈは、例えば選択スイッチの接続用に用いられる。これらの端子は、適用するシステムに応じいずれか一方又は両方が用いられる。
端末１０は、データ出力用に１つの端子を有する。この端子は、受信スロットのデータを出力するための端子１０Ｉである。

なお、端子１０Ｇ、１０Ｈは非データマスタ用の端末に必要な端子であり、端子１０Ｉはデータマスタ用の端末に必要な端子である。データマスタ用の端末は、伝送路の最下流に配置される端末であり、収集したデータを外部に出力するために用いられる。一方、非データマスタ用の端末は、一般に伝送路の最下流を除く上流側に配置される端末である。勿論、最下流の端末からもデータを入力する必要がある場合には、データマスタ用の端末にも端子１０Ｇ、１０Ｈを設ける。また、最下流以外の端末からもデータを出力する必要がある場合には、非データマスタ用の端末にも端子１０Ｉを設ける。

本実施例では、全端末に端子１０Ｇ、１０Ｈ、１０Ｉを配置し、端末をデータマスタとして動作させるか否かを設定するための端子１０Ｊを設ける。なお、端子１０Ｊに替えて、端子１０Ｇ、１０Ｈ、１０Ｉへのデータの入力又はプラグの接続を検出し、検出状態に応じて端末の動作を切り替える仕組みとすることもできる。

（ｃ−２）送受信ブロック
（ｃ−２−１）回路構成
図１９に、送受信ブロック１０Ａの内部構成を示す。なお、ＵＡＲＴ部分は省略して示している。

前端末との接続段は、データセレクタ１０Ａ１と、折り返し制御部１０Ａ２と、受信シフトレジスタ１０Ａ３と、ホールドレジスタ１０Ａ４と、送信シフトレジスタ１０Ａ５とでなる。データセレクタ１０Ａ１の２入力には、処理パスの入力データと中継パスの出力データが入力される。

折り返し制御部１０Ａ２は、前端末からＡ端子に入力される処理パスＰのデータの有無を監視し、「有」なら前端末からの入力データを、「無」なら前端末への送信データを選択する。この判定結果は、制御信号としてデータセレクタ１０Ａ１に与えられる。このデータセレクタ１０Ａ１と折り返し制御部１０Ａ２の存在により、送信データの折り返しが可能となる。折り返し制御部１０Ａ２は、例えばフレーム時間以上のパルス幅をもつモノマルチバイブレータでなり、その出力を制御信号とする。

Ａ端子からの受信データ（処理パス）は、直列データとして入力される。スタートビットの検出された受信データは、５クロック毎サンプリングされ、シフトレジスタでなる受信レジスタ１０Ａ３に保持される。
ホールドレジスタ１０Ａ４は、受信データを１６ビット（スロット）毎保持し、この受信データをパラレルデータとしてデータ処理ブロック１０Ｂに渡す。

なお、受信データが３１スロット受信されると、ギャップが検出される状態になる。１００クロック以上の無信号（データ“１”）が続くと、ギャップであると判定され（フレーム終了と認識され）、次のフレームのスタートビットを検出する状態になる。これらの処理は、後述するタイミング制御部１０Ａ１４により行われる。

送信シフトレジスタ１０Ａ５は、フレームバッファメモリ１０Ａ８から読み出されたパラレルデータ（中継パス）を順次直列化し、受信時と同じフレーム構造で送信する。すなわち、先頭にスタートビットを１ビット付加し、最後に１８１クロック分のギャップ（データ“１”）を付加する。なお、送信フレームの開始タイミングは、端末１０がクロックマスタ端末として動作するか、非クロックマスタ端末として動作するかによって異なる。

データ処理ブロック１０Ｂを通過したスロットデータは、フレームバッファメモリ１０Ａ６に蓄積される。フレームバッファメモリ１０Ａ６は、図２０に示すように、３フレーム分の容量を持った２ポートメモリでなる。このフレームバッファメモリ１０Ａ６の読み出しアドレスと書き込みアドレスとの間には、１〜２フレーム分の位相差が設けられる。

アドレス制御部１０Ａ７が、この読み書きアドレスを発生する。この実施例では、書き込みアドレスから１フレーム分を減算した値を読み出しアドレスとする。
なお、中継パスの処理経路上に設けられるフレームバッファメモリ１０Ａ８とアドレス制御部１０Ａ９についても同様である。

後端末との接続段は、データセレクタ１０Ａ１０と、折り返し制御部１０Ａ１１と、受信シフトレジスタ１０Ａ１２と、送信シフトレジスタ１０Ａ１３とでなる。データセレクタ１０Ａ１０の２入力には、中継パスの入力データと処理パスの出力データが入力される。

なお、これらデータセレクタ１０Ａ１０、折り返し制御部１０Ａ１１、受信シフトレジスタ１０Ａ１２、送信シフトレジスタ１０Ａ１３の処理内容は、前述したデータセレクタ１０Ａ１、折り返し制御部１０Ａ２、受信シフトレジスタ１０Ａ３、送信シフトレジスタ１０Ａ５と同じであるため説明を省略する。

タイミング制御部１０Ａ１４は、端末内の各部の制御タイミングを与える回路部である。タイミング制御部１０Ａ１４には、受信信号、６２ＭＨｚのクロック信号、クロックマスタ／非クロックマスタ切替信号が入力される。６２ＭＨｚのクロック信号は、各端末内に設けられた発振器から与えられる。

自端末がクロックマスタの場合、タイミング制御部１０Ａ１４は、６２ＭＨｚのクロック信号から生成したフレーム信号ｆｓにより、フレームの送信タイミングを制御する。
自端末が非クロックマスタの場合、受信フレームから１フレーム時間遅れたタイミング（自クロックでカウント）を、フレームの送信タイミングとする。
なお、タイミング制御部１０Ａ１４の内部で発生されたビットカウント値は、スロットカウンタに出力される。

図２０に、タイミング制御部１０Ａ１４と、アドレス制御部１０Ａ７（１０Ａ９）の内部構成を示す。
タイミング制御部１０Ａ１４は、ギャップ検出部１０Ａ１４１と、スタートビット検出部１０Ａ１４２と、受信ビットカウンタ１０Ａ１４３と、１フレーム遅延器１０Ａ１４４と、フレーム周期生成部１０Ａ１４５と、クロック切替器１０Ａ１４６、１０Ａ１４７と、送信ビットカウンタ１０Ａ１４８とからなる。

アドレス制御部１０Ａ７（１０Ａ９）は、書き込みページカウンタ１０Ａ７１（１０Ａ９１）と、受信スロットカウンタ１０Ａ７２（１０Ａ９２）と、１フレーム遅延器１０Ａ７３（１０Ａ９３）と、読み出しページレジスタ１０Ａ７４（１０Ａ９４）と、送信スロットカウンタ１０Ａ７５（１０Ａ９５）とからなる。

ギャップ検出部１０Ａ１４１は、受信データを３１スロット受信すると、ギャップを検出する状態になる。１００クロック以上の無信号（データ“１”）が続くと、ギャップ検出部１０Ａ１４１は、ギャップであると判定し（フレーム終了と認識し）、次のフレームのスタートビットを検出する状態になる。

スタートビット検出部１０Ａ１４２は、受信信号からスタートビットを検出する。スタートビットの検出信号は、受信ビットカウンタ１０Ａ１４３と、１フレーム遅延器１０Ａ１４４と、書き込みページカウンタ１０Ａ７１（１０Ａ９１）に与えられる。このスタートビットの検出周期で、書き込み領域の上位アドレスが更新される。

受信ビットカウンタ１０Ａ１４３は、スタートビットをトリガとして受信ビットをカウントアップする。このカウント値の更新周期で（１７ビット（スロット）カウント毎）、書き込み領域の下位アドレスが更新される。

１フレーム遅延器１０Ａ１４４は、送信開始のタイミング（送信ビットカウンタ１０Ａ１４８）の動作タイミングを与える回路部である。１フレーム遅延器１０Ａ１４４の出力は、端末が非クロックマスタとして動作する場合に、クロック切替器１０Ａ１４６により選択される。

このとき、読み出しページレジスタ１０Ａ７４（１０Ａ９４）には、書き込みページカウンタ１０Ａ７１（１０Ａ９１）から書き込み領域と同じ上位アドレスがクロック切替器１０Ａ１４７を通じて与えられるが、読み出しタイミングが１フレーム遅延することで適切な位相差が確保される。

フレーム周期生成部１０Ａ１４５は、端末がクロックマスタとして動作する場合の送信開始のタイミング（送信ビットカウンタ１０Ａ１４８の動作タイミング）を与える回路部である。

送信ビットカウンタ１０Ａ１４８は、１フレーム遅延器１０Ａ１４４又はフレーム周期生成部１０Ａ１４５の出力をトリガとして送信ビットをカウントアップする。このカウント値の更新周期で（１７ビット（スロット）カウント毎）、読み出し領域の下位アドレスが更新される。なお、読み出し領域の上位アドレスは、最終スロットの送信直後に更新される。

（ｃ−３）データ処理ブロック
（ｃ−３−１）回路構成（書き込み系）
図２１に、データ処理ブロック１０Ｂの書き込み系回路部分を示す。なお、書き込み系回路は、非データマスタとなる端末に必要な回路ブロックである。

図２１に、入力装置からアナログ値が入力されるデータ処理ブロック１０Ｂに好適な回路構成を示す。図２１は、ＡＤ変換器１０Ｃをデータ処理ブロック１０Ｂに内蔵する例である。勿論、図１８に示したように、ＡＤ変換器１０Ｃはデータ処理ブロック１０Ｂの外部に設けても良い。

書き込み系回路は、受信データレジスタ１０Ｂ１と、加算器１０Ｂ２と、ＡＤ変換器１０Ｃと、データセレクタ１０Ｂ３と、モード選択スイッチ１０Ｂ４と、セレクトメモリ１０Ｂ５、１０Ｂ６、１０Ｂ７でなる。

受信データレジスタ１０Ｂ１は、受信データをフレーム期間保持するためのレジスタである。図２１は、受信データが２次元形式の場合である。加算器１０Ｂ２は、受信データＲｘ、Ｒｙと内部データＪｘ、Ｊｙの加算値を演算する演算器である。加算器１０Ｂ２における加算演算はパラメータ毎に行われる。このため、加算器１０Ｂ２からは、Ｘ値に対する加算結果Ｒｘ＋Ｊｘと、Ｙ値に対する加算結果Ｒｙ＋Ｊｙが出力される。なお、内部データＪｘ、Ｊｙの値はフレーム周期で更新される。

データセレクタ１０Ｂ３は、３つのデータ入力のうち一つを選択するデバイスである。データセレクタ１０Ｂ３は、例えばマルチプレクサで構成する。データ入力は、受信データＲｘ、Ｒｙ、加算結果データＲｘ＋Ｊｘ、Ｒｙ＋Ｊｙ、内部データＪｘ、Ｊｙの３つである。選択されたデータは送信データＴｘ、Ｔｙとして送受信ブロック１０Ａに与えられる。

モード選択スイッチ１０Ｂ４は、データセレクタ１０Ｂ３に動作モードに応じたセレクト情報を与えるためのスイッチである。このモード選択スイッチ１０Ｂ４の切り替えは、手動により又は管理データにより行われる。実施例の場合、モード選択スイッチ１０Ｂ４は３つのモードに対応する。

セレクトメモリ１０Ｂ５〜１０Ｂ７は、各動作モードに対応するデータセレクタ１０Ｂ３の端子情報（セレクト情報）を記憶するデバイスである。
例えば、セレクトメモリ１０Ｂ５は、オン／オフモード用である。オン／オフモードは、下流優先制御モードを意味する。このモード時では、内部データの優先出力か、受信データの通過かが入力装置のオン／オフに連動して実行される。

このため、セレクトメモリ１０Ｂ５には、入力装置が“オン”のとき入力ＳＷ３を選択し、“オフ”のとき入力ＳＷ１を選択する情報が書き込まれている。入力装置がオン（自端末優先）かオフ（他端末優先）かの情報は、伝送用の内部データとは別に入力装置から与えられる。セレクタメモリ１０Ｂ５は、このオン／オフを判別し、情報の読み出しを切り替える回路を内蔵する。

セレクトメモリ１０Ｂ６は、累積加算モード用である。累積加算モードは、受信データＲｘ、Ｒｙに内部データＪｘ、Ｊｙを加算した結果を出力するモードを意味する。このモード時には、常に加算器１０Ｂ２の出力が選択される。セレクトメモリ１０Ｂ６には、入力ＳＷ２を選択すべき情報が書き込まれている。

セレクトメモリ１０Ｂ７は、ゼロ検出モード用である。ゼロ検出モードは、上流優先制御モードを意味する。このモード時には、受信データがゼロデータか否かにより、受信データの出力と内部データの出力とが切り替えられる。このため、セレクタメモリ１０Ｂ７には、受信データがゼロデータのとき、入力ＳＷ３を選択し、受信データがゼロデータでないとき、入力ＳＷ１を選択する情報が書き込まれている。セレクトメモリ１０Ｂ７には、受信データがゼロデータか否かを判別し、情報の読み出しを切り替える回路を内蔵する。

図２２に、入力装置からデジタル値が入力されるデータ処理ブロック１０Ｂに好適な回路構成を示す。この書き込み系回路は、ＡＤ変換器１０Ｃを内蔵しない点を除き、図２１と全く同じ構成を有する。かかる回路形態は、選択データ、測定データその他の数値系のデータを伝送する場合に用いられる。ここでは、３次元の選択データ（賛成データ、反対データ、棄権データ）が発生される場合について説明する。

この場合、受信データレジスタ１０Ｂ１には、受信データとして賛成データＲｙ、反対データＲｎ、棄権データＲａが与えられる。受信データを構成する各データは８ビットであり、計２４ビットが２つのスロットを用いて受信される。
一方、入力装置からは、内部データとして賛成データＳｙ、反対データＳｎ、棄権データＳａが与えられる。これら内部で発生される各データは１ビットである。また、これら内部で発生される各データは、選択データの性質上どれか１つだけが“１”となり、他は“０”となる。

加算器１０Ｂ２では、各データそれぞれについて受信データと内部データとの加算が行われ、演算結果がＲｙ＋Ｓｙ、Ｒｎ＋Ｓｎ、Ｒａ＋Ｓａとして出力される。このように、内部データがデジタル値の場合にも、３通りの動作モードが可能である。この場合、データセレクタ１０Ｂ３の選択結果は、出力データＴｙ、Ｔｎ、Ｔａとして出力される。

以上が、内部データがアナログ値である場合とデジタル値である場合のそれぞれに対応する書き込み系回路部分の構成である。なお、アナログ値のＡＤ変換後の入力と、デジタル値の入力とを切り替えるスイッチを設ける場合には、１つの書き込み系回路で前記２種類の入力に対応できる。この場合、スイッチは手動による切り替えても良いし、接続された入力装置の種類を自動認識して切り替えるものでも良い。

（ｃ−３−２）回路構成（読み出し系）
図２３に、データ処理ブロック１０Ｂの読み出し系回路部分を示す。読み出し系回路は、データマスタとなる端末に必要な回路ブロックである。なお図２３は、ポインティングデバイスの変位データ（ＸＹデータ）を受信し、変位データに対応するパルス列ＰＴｘａ、ＰＴｘｂ及びＰＴｙａ、ＰＴｙｂを出力する場合の回路例である。単に、受信した演算結果を出力するだけであれば、受信データレジスタだけでも良い。

読み出し系回路は、受信データレジスタ１０Ｂ８と、Ｘパルス列生成回路１０Ｂ９と、Ｙパルス列生成回路１０Ｂ１０とからなる。受信データレジスタ１０Ｂ８は、受信データをフレーム期間保持するためのレジスタである。受信データのうちＸ値は、Ｘパルス列生成回路１０Ｂ９に与えられる。また、受信データのうちＹ値は、Ｙパルス列生成回路１０Ｂ１０に与えられる。

Ｘパルス列生成回路１０Ｂ９は、受信したＸ値を２相（ａ相とｂ相）のパルス列ＰＴｘａ及びＰＴｘｂに変換する回路である。図２４に、パルス列ＰＴｘａ及びＰＴｘｂの例を示す。図２４（Ａ）は、Ｘ値の符号が正の場合のパルス列を表している。一方、図２４（Ｂ）は、Ｘ値の符号が負の場合のパルス列を表している。

図２４に示すように、Ｘ値の符号によりａ相とｂ相の先後関係を可変する。すなわち、Ｘ値の符号が正の場合、Ｘパルス列生成回路１０Ｂ９は、ａ相の位相がｂ相よりも進んだ２相のパルス列ＰＴｘａ及びＰＴｘｂを出力する。一方、Ｘ値の符号が負の場合、Ｘパルス列生成回路１０Ｂ９は、ｂ相の位相がａ相よりも進んだ２相のパルス列ＰＴｘａ及びＰＴｘｂを出力する。

また、Ｘパルス列生成回路１０Ｂ９は、Ｘ値の絶対値に応じて発生するパルス列の密度（パルス／秒）を可変する。図２５に、Ｘ値の絶対値が小さい場合に出力されるパルス列を示す。なお図２４は、Ｘ値の絶対値が大きい場合に対応する。このように、Ｘパルス列生成回路１０Ｂ９は、Ｘ値の符号と絶対値に応じた２相のパルス列を発生する。

Ｙパルス列生成回路１０Ｂ１０は、受信したＹ値を２相（ａ相とｂ相）のパルス列ＰＴｙａ及びＰＴｙｂに変換する回路である。動作内容は、Ｘパルス列生成回路１０Ｂ９と同じである。

図２６に、これらパルス列生成回路の内部構成を示す。図２６は、Ｘパルス列生成回路１０Ｂ９の回路例である。Ｘパルス列生成回路１０Ｂ９は、クロックカウンタ１０Ｂ９１、カウンタレジスタ１０Ｂ９２、Ｘ値レジスタ１０Ｂ９３、逆数化器１０Ｂ９４、加算器１０Ｂ９５、比較器１０Ｂ９６、遅延器１０Ｂ９７、パルスセレクタ１０Ｂ９８、１０Ｂ９９からなる。

クロックカウンタ１０Ｂ９１は、１Ｋｈｚのクロックで駆動されるカウンタである。このカウント値は、フレーム周期でリセットされる。図２７は、カウント値Ｃｎが時間の経過と共に、図中右側に移動することを示している。

カウンタレジスタ１０Ｂ９２は、直前のロード信号入力時のカウント値Ｒｎを取り込んで保持するためのレジスタである。このカウント値Ｒｎが次回のロード信号の発生タイミングを与える基準位置となる。

Ｘ値レジスタ１０Ｂ９３は、受信データレジスタ１０Ｂ８から取り込んだＸ値を保持するためのレジスタである。Ｘ値のうち符号部分は、データセレクタ１０Ｂ９８及び９９に位相関係の切り替え用に出力される。一方、Ｘ値のうち絶対値部分は、逆数化器１０Ｂ９４にパルス密度の設定用に出力される。

逆数化器１０Ｂ９４は、Ｘ値の絶対値Ｘｎからその逆数１／Ｘｎを求めて出力する演算回路である。
加算器１０Ｂ９５は、前回ロードタイミングのカウント値Ｒｎに逆数１／Ｘｎを加算して、次のパルス出力タイミングを与えるカウント値Ｒｎ＋１／Ｘｎを出力する演算回路である。例えば、Ｘ値の絶対値Ｘｎが大きいほどその逆数は小さくなり、パルスの出力間隔は短くなる。一方、Ｘ値の絶対値Ｘｎが小さいほどその逆数は大きくなり、パルスの出力間隔は長くなる。

比較器１０Ｂ９６は、加算器１０Ｂ９５から与えられるカウント値Ｒｎ＋１／Ｘｎと、クロックカウンタ１０Ｂ９１のカウント値Ｃｎとを比較し、両者が一致するタイミングでパルスＰ０を出力するデバイスである。このときのパルスＰ０が、前述のカウンタレジスタ１０Ｂ９２にロード信号として与えられる。

遅延器１０Ｂ９７は、パルスＰ０を所定時間遅延するためのデバイスである。遅延器１０Ｂ９７からはパルスＰ０に対して所定量だけ位相が遅れたパルスＰ１が出力される。
パルスセレクタ１０Ｂ９８、９９は、一対のパルスＰ０、Ｐ１を入力し、Ｘ値の符号データに応じていずれか一方を出力するマルチプレクサでなる。ここで、パルスセレクタ１０Ｂ９８は、ａ位相のパルスＰＴｘａに対応する。また、パルスセレクタ１０Ｂ９９は、ｂ位相のパルスＰＴｘｂに対応する。

パルスセレクタ１０Ｂ９８と１０Ｂ９９に対するパルスＰ０とＰ１の入力関係は、互いに反対になるように設定されている。このため、同じ符号値が与えられる場合でも、互いに位相関係が反対の２相パルスが出力される。図２６の場合、符号が正の場合、パルスセレクタ１０Ｂ９８からはパルスＰ０が、パルスセレクタ１０Ｂ９９からはパルスＰ１が出力される。符号が負の場合は、位相が逆の関係のパルスが出力される。

なお、パルスセレクタ１０Ｂ９８と１０Ｂ９９に対するパルスＰ０とＰ１の入力関係を同じにしても良い。この場合は、パルスセレクタ１０Ｂ９８と１０Ｂ９９に与える符号値の一方を正負逆転して与えれば良い。これにより、図２６の回路構成と同じ結果を得ることができる。

（ｄ）システムの動作
続いて、本実施形態に係るシステムの動作状況に応じ、各端末で実行される処理動作を説明する。

（ｄ−１）初期動作時（配線変更後のリセット時や障害発生時も含む）
端末１０をケーブルにより直列接続したシステムでは、電源投入後、自動的にパスの折り返し動作が実行され、論理的にデイジーチェーンが形成される。
前述のように、この処理を実行するのは折り返し制御部１０Ａ２及び１０Ａ１１である。図２８に、この折り返し制御の概念構成を示す。

この折り返し制御は、図２９に示すように、フレーム時間以上のパルス幅を有するモノマルチバイブレータ１０Ａ２１及び１０Ａ１１１を用いて実現される。本実施例では、例えば、３フレーム幅のモノマルチバイブレータを使用する。

図２８（Ａ）に示すように、受信信号が３フレーム以上失われると、モノマルチバイブレータ１０Ａ２１（及び１０Ａ１１１）の出力（図２８（Ｂ））は“１”から“０”に切り替わり、対応する端末でパスを折り返すようにデータセレクタ１０Ａ１（１０Ａ１０）を制御する。かくして、前述したデイジーチェーンが自動的に設定される。

以上のように、端末１０を直列的に接続するだけで、ループ状の伝送路を有するシステムを構築できる。従って、任意の接続位置の端末１０をデータマスタに設定すれば、当該データマスタに対して次段の端末を最上流として伝送されたデータをデータマスタにおいて収集できる状態になる。

このとき、非データマスタに設定された端末では、前段からの受信データの通過、受信データと内部データとの累積加算、内部データへの置き換えが、データ処理ブロック１０Ｂを通じて実行される。これらの動作は、前述の通りである。

以下では、各端末の送受信ブロックで実行される送受信動作を説明する。なお、システムを構成する端末は、基準クロックを他の端末に与えるクロックマスタ端末と、基準クロックに従属動作する非クロックマスタ端末とがある。クロックマスタ端末は、データマスタ端末とは独立に設定可能である。

（ｄ−２）クロックマスタ端末の動作
次に、クロックマスタ端末として動作する端末の処理動作を説明する。図３０は、動作状態の遷移を示す図である。まず電源がオンすると、書き込みページカウンタＷＰＣがデータ“０”に設定される（ＳＰ１０１）。この後、データの書き込み系とデータの読み出し系とで別々の動作が実行される。図３０では、書き込み系の動作を図中左側に、読み出し系の動作を図中右側に示す。

まず、書き込み系の動作を説明する。電源がオンすると、タイミング制御部１０Ａ１４が、受信ギャップを待ち受ける状態になる（ＳＰ１０２）。この動作は、受信ギャップが受信されるまで繰り返される。受信ギャップが検出されると、タイミング制御部１０Ａ１４がスタートビットを待ち受ける状態になる（ＳＰ１０３）。この動作も、スタートビットが検出されるまで繰り返される。

スタートビットの検出は、アドレス制御部１０Ａ７に与えられ、書き込みページカウンタが１つ更新される（ＳＰ１０４）。
続いて、３１スロット分のデータを受信する動作に移行する（ＳＰ１０５）。このとき、受信データはビット毎に受信シフトレジスタ１０Ａ３にシリアル転送され、スロット単位でホールドレジスタ１０Ａ４に書き込まれる。そして、データ処理ブロック１０Ｂで処理された送信データがフレームバッファメモリ１０Ａ６（１０Ａ８）に書き込まれる。以上、一連の動作がフレーム毎繰り返し実行される。

次に、読み出し系の動作を説明する。読み出し系では、タイミング制御部１０Ａ１４が読み出しページを書き込みページに対して１ページ前に更新する（ＳＰ１０６）。次に、
クロック分のギャップを生成する（ＳＰ１０７）。

続いて、３１スロット分のデータを送信する動作に移行する（ＳＰ１０８）。このとき、送信データはスロット毎にフレームバッファメモリ１０Ａ６（１０Ａ８）から読み出され、スロット毎に送信シフトレジスタ１０Ａ１３に転送される。そして、送信データが、送信シフトレジスタ１０Ａ１３からビット毎にシリアル転送される。以上、一連の動作がフレーム毎繰り返し実行される。

図３１に、以上の処理動作の動作タイミングを示す。図３１（Ａ）〜（Ｄ）が、前述の読み出し系の動作タイミングに対応し、図３１（Ｅ）〜（Ｋ）が、前述の書き込み系の動作タイミングに対応する。図に示すように、データの書き込み領域とデータの読み出し領域との間には１フレーム以上の位相差が確保されている。

（ｄ−３）非クロックマスタ端末の動作
次に、非クロックマスタ端末として動作する端末の処理動作を説明する。図３２は、動作状態の遷移を示す図である。まず電源がオンすると、書き込みページカウンタＷＰＣが“０”に設定される（ＳＰ１１１）。この後、受信ギャップを待ち受ける状態になる（ＳＰ１１２）。この動作は、受信ギャップが受信されるまで繰り返される。受信ギャップが検出されると、タイミング制御部１０Ａ１４がスタートビットを待ち受ける状態になる（ＳＰ１１３）。この動作も、スタートビットが検出されるまで繰り返される。

非クロックマスタ端末では、この後、書き込み系の動作と読み出し系の動作に分岐する。図２７では、書き込み系の動作を図中左側に、読み出し系の動作を図中右側に示す。
まず、書き込み系の動作を説明する。ここでは、スタートビットの検出がアドレス制御部１０Ａ７に与えられ、書き込みページカウンタが１つ更新される（ＳＰ１１４）。

続いて、３１スロット分のデータを受信する動作に移行する（ＳＰ１１５）。このとき、受信データはビット毎に受信シフトレジスタ１０Ａ３にシリアル転送され、スロット単位でホールドレジスタ１０Ａ４に書き込まれる。そして、データ処理ブロック１０Ｂで処理された送信データがフレームバッファメモリ１０Ａ６（１０Ａ８）に書き込まれる。この後、フレームバッファメモリの読み出しページが更新される（ＳＰ１１６）。以上、一連の動作がフレーム毎繰り返し実行される。

次に、読み出し系の動作を説明する。読み出し系では、スタートビットの検出信号が１フレーム遅延される（ＳＰ１１７）。そして、この遅延検出信号のタイミングで、３１スロット分のデータを送信する動作に移行する（ＳＰ１１８）。このとき、送信データはスロット毎にフレームバッファメモリ１０Ａ６（１０Ａ８）から読み出され、スロット毎に送信シフトレジスタ１０Ａ１３に転送される。そして、送信データが、送信シフトレジスタ１０Ａ１３からビット毎にシリアル転送される。以上で１フレームの送信動作が終了する（ＳＰ１１９）。

図３３に、以上の処理動作の動作タイミングを示す。図３３（Ａ）〜（Ｇ）が、前述の書き込み系の動作タイミングに対応し、図３３（Ｈ）〜（Ｌ）が、前述の読み出し系の動作タイミングに対応する。図に示すように、データの書き込み領域とデータの読み出し領域との間には１フレーム以上の位相差が確保されている。

（ｄ−４）応用列別の動作
最後に、応用例別の動作例を簡単に説明する。
（ｄ−４−１）上流側優先型のデータ転送の場合
まず、伝送システムを上流優先型の転送モードで使用する場合について説明する。この場合、非データマスタ端末のモード選択スイッチ１０Ｂ４（図２２、図２３）を、セレクトメモリ１０Ｂ７に接続する。

非データマスタ端末では、データ処理ブロック１０Ｂが、受信データがゼロデータか否か判断する。受信データがゼロデータの場合、データ処理ブロック１０Ｂは、データセレクタ１０Ｂ３の入力ＳＷ３を選択し、内部データを送受信ブロック１０Ａに与える。一方、受信データが非ゼロデータであれば、データ処理ブロック１０Ｂは、データセレクタ１０Ｂ３の入力ＳＷ１を選択し、受信データを送受信ブロック１０Ａに与える。

送受信ブロック１０Ａは、前述した動作タイミングで、予め定めたスロットに送信データを書き込んで次段の端末１０に伝送する。この動作が各端末で繰り返され、データマスタ端末に入力される。
データマスタ端末は、その出力装置が処理できる信号形式で受信データを出力する。例えば、モニタその他の表示装置に直接出力するのであれば、映像信号の形式で受信データを出力する。また例えば、受信データを擬似マウス信号に使用する場合には、前述したマウス回路に適した信号形式により受信データを出力する。

（ｄ−４−２）下流側優先型のデータ転送の場合
次に、伝送システムを下流優先型の転送モードで使用する場合について説明する。この場合、非データマスタ端末のモード選択スイッチ１０Ｂ４（図２２、図２３）を、セレクトメモリ１０Ｂ５に接続する。

非データマスタ端末では、データ処理ブロック１０Ｂが、入力装置がオン設定になっているか否か判断する。オン設定の場合、データ処理ブロック１０Ｂは、データセレクタ１０Ｂ３の入力ＳＷ３を選択し、内部データを送受信ブロック１０Ａに与える。一方、オフ設定の場合、データ処理ブロック１０Ｂは、データセレクタ１０Ｂ３の入力ＳＷ１を選択し、受信データを送受信ブロック１０Ａに与える。

送受信ブロック１０Ａは、前述した動作タイミングで、予め定めたスロットに送信データを書き込んで次段の端末１０に伝送する。この動作が各端末で繰り返され、データマスタ端末に入力される。
データマスタ端末は、その出力装置が処理できる信号形式で受信データを出力する。例えば、モニタその他の表示装置に直接出力するのであれば、映像信号の形式で受信データを出力する。また例えば、受信データを擬似マウス信号に使用する場合には、前述したマウス回路に適した信号形式により受信データを出力する。

（ｄ−４−３）演算結果を伝送する場合
さらに、伝送システムを演算結果伝送型の転送モードで使用する場合について説明する。この場合、非データマスタ端末のモード選択スイッチ１０Ｂ４（図２２、図２３）を、セレクトメモリ１０Ｂ６に接続する。

非データマスタ端末では、データ処理ブロック１０Ｂが、データセレクタ１０Ｂ３の入力ＳＷ２を選択する。データ処理ブロック１０Ｂに入力された受信データは加算器１０Ｂ２に与えられ、内部データと加算演算される。他の演算処理の場合には、演算処理に応じた処理ブロックで受信データと内部データとの演算を行う。

演算結果は、データセレクタ１０Ｂ３を介して送受信ブロック１０Ａに与えられる。送受信ブロック１０Ａは、前述した動作タイミングで、予め定めたスロットに送信データを書き込んで次段の端末１０に伝送する。この動作が各端末で繰り返され、データマスタ端末に入力される。

データマスタ端末は、その出力装置が処理できる信号形式で受信データを出力する。例えば、モニタその他の表示装置に直接出力するのであれば、映像信号の形式で受信データを出力する。また例えば、受信データを擬似マウス信号に使用する場合には、前述したマウス回路に適した信号形式により受信データを出力する。

（ｅ）実施形態の効果
以上のように、実施形態に係る端末を使用すれば、システムを構成する端末数によらず、必要最小限の伝送帯域だけでデータを伝送できる。
また、必要な演算処理は、伝送路上に位置する各端末で実行されるため、データマスタでは演算結果をだけを受信することができる。
また、実施形態に係る端末を使用すれば、任意の接続位置の端末をデータマスタに設定できるため、設置場所の制約を受けずにシステムを構築できる。

（ｆ）他の実施形態
前述の実施形態では、伝送データのスロットを音声データと制御データとで構成する場合について述べたが、制御データだけを伝送する構成としても良い。また前述の実施形態では、非音声系のデータを制御データとして伝送しているが、音声系のデータスロットを用いて伝送しても良い。また前述の実施形態では、主に非音声系のデータを伝送する場合について述べたが、音声データ、映像データ、文字データについても前述の実施形態と同様に伝送することができる。例えば、伝送システムの上流側優先で唯一つの発言者の音声データや映像データ、また文字データを伝送する場合にも適用し得る。

前述の実施形態では、制御データの伝送用に５スロットを割り当てたが、これに限らない。また、１フレームを３１スロットとしたが、これも適用するシステムに応じて適切なものを適用できる。

一つの発明に係る伝送システムの概念構成を示す図である（直列接続例）。 上流優先型のデータ伝送を実現するデータ処理部の構成例を示す図である。 上流優先型のデータ伝送形態を示す図である。 下流優先型のデータ伝送を実現するデータ処理部の構成例を示す図である。 下流優先型のデータ伝送形態を示す図である。 累積加算型のデータ伝送を実現するデータ処理部の構成例を示す図である。 累積加算型のデータ伝送形態を示す図である。 一つの発明に係る伝送システムの概念構成を示す図である（折り返し機能付き接続例）。 折り返し機能付きの端末装置の構成例を示す図である。 処理パス用の折り返し機能の実行手順を示す図である。 中継パス用の折り返し機能の実行手順を示す図である。 端末装置が採り得る接続形態例を示す図である。 一つの発明に係る伝送システムの概念構成を示す図である（ループ接続例）。 優先順位に基づくデータ選択機能を応用したシステム例を示す図である。 グループ別の累算機能を応用したシステム例を示す図である。 データの種類別の累算機能を応用したシステム例を示す図である。 伝送データの構造例を示す図である。 端末の内部構成例を示す図である。 送受信ブロックの内部構成例を示す図である。 タイミング制御部の内部構成例を示す図である。 データ処理ブロックの内部構成例を示す図である（書き込み系／アナログ入力用）。 データ処理ブロックの内部構成例を示す図である（書き込み系／デジタル入力用）。 データ処理ブロックの内部構成例を示す図である（読み出し系）。 パルス列生成回路の出力パルス例を示す図である（パルス密度小）。 パルス列生成回路の出力パルス例を示す図である（パルス密度大）。 マウス回路の内部構成例を示す図である。 カウント値とロードタイミングとの関係を示す図である。 折り返し制御の概念構成を示す図である。 折り返し制御部の構成例を示す図である。 クロックマスタ端末として動作する端末の処理動作を示すフローチャートである。 クロックマスタ端末として動作する端末の動作タイミングを示す図である。 非クロックマスタ端末として動作する端末の処理動作を示すフローチャートである。 非クロックマスタ端末として動作する端末の動作タイミングを示す図である。

符号の説明

１ 端末装置
２ データ処理部
２Ａ、２Ｃ データ検出部
２Ｂ、２Ｄ データ選択部
２Ｅ データ演算部
３ 処理パス
４ 中継パス
１０ 端末
１０Ａ 送受信ブロック
１０Ｂ データ処理ブロック
１１ ジョイスティック
１２ マウス回路
１５ 握力計
１６ スイッチ

Claims (20)

1. 複数の端末装置間で有意データを一方向に伝送し、伝送路の最下流に位置する端末装置に収集するデータ伝送システムであって、
   前記端末装置はそれぞれ、
   伝送路の上流側に位置する他の端末装置で書き込まれた有意データが受信されたか否か検出するデータ検出部と、
   有意データの受信が検出されるとき、当該有意データをそのまま下流側の端末装置に転送し、有意データの受信が検出されないとき、端末の内部で発生された有意データを下流側の端末装置に出力するデータ選択部と
   を有することを特徴とするデータ伝送システム。
2. 複数の端末装置間で有意データを一方向に伝送し、伝送路の最下流に位置する端末装置に収集するデータ伝送システムであって、
   前記端末装置はそれぞれ、
   端末内部で発生された有意データが存在するか否か検出するデータ検出部と、
   有意データの存在が検出されるとき、当該有意データで受信した有意データを端末内部で発生した有意データに置き換えて下流側の端末装置に出力し、有意データの存在が検出されないとき、受信した有意データをそのまま下流側の端末に転送するデータ選択部と
   を有することを特徴とするデータ伝送システム。
3. 複数の端末装置間で有意データを一方向に伝送し、伝送路の最下流に位置する端末装置に収集するデータ伝送システムであって、
   前記端末装置はそれぞれ、
   受信した有意データと端末内部で発生した有意データとに演算子を作用させ、その演算結果を下流側の端末装置に出力するデータ演算部
   を有することを特徴とするデータ伝送システム。
4. 請求項３に記載のデータ伝送システムにおいて、
   前記データ演算部は、データの種類別に有意データに対する演算を実行する
   ことを特徴とするデータ伝送システム。
5. 請求項３に記載のデータ伝送システムにおいて、
   前記データ演算部は、端末装置のグループ別に有意データに対する演算を実行する
   ことを特徴とするデータ伝送システム。
6. 請求項３に記載のデータ伝送システムにおいて、
   前記データ演算部は、受信した有意データに端末内部で発生した有意データを加算して出力する
   ことを特徴とするデータ伝送システム。
7. 請求項１〜３のいずれかに記載のデータ伝送システムにおいて、
   前記複数の端末装置が伝送路を介しループ状に接続されている場合、
   前記複数の端末装置のうち任意に定めた１つの端末装置を、伝送路の最下流に位置するものとし、当該端末装置の次段に位置する端末装置を伝送路の最上流に位置するものとして有意データを伝送する
   ことを特徴とするデータ伝送システム。
8. 伝送路の上流側に位置する他の端末装置で書き込まれた有意データが受信されたか否か検出するデータ検出部と、
   有意データの受信が検出されるとき、当該有意データをそのまま下流側の端末装置に転送し、有意データの受信が検出されないとき、端末の内部で発生された有意データを下流側の端末装置に出力するデータ選択部と
   を有することを特徴とする端末装置。
9. 端末内部で発生された有意データが存在するか否か検出するデータ検出部と、
   有意データの存在が検出されるとき、当該有意データで受信した有意データを端末内部で発生した有意データに置き換えて下流側の端末装置に出力し、有意データの存在が検出されないとき、受信した有意データをそのまま下流側の端末に転送するデータ選択部と
   を有することを特徴とする端末装置。
10. 受信した有意データと端末内部で発生した有意データとに演算子を作用させ、その演算結果を下流側の端末装置に出力するデータ演算部
    を有することを特徴とする端末装置。
11. 請求項８〜１０のいずれかに記載の端末装置において、さらに
    処理パス用のデータ入力部と、中継パス用のデータ出力部とが設けられた第１の入出力インタフェースと、
    処理パス用のデータ出力部と、中継パス用のデータ入力部とが設けられた第２の入出力インタフェースと、
    前記処理パス用のデータ入力部を監視して、他の端末装置から出力された処理パスの入力があるか検出し、処理パスの入力が検出されるときは当該処理パスを選択して転送し、処理パスの入力が検出されないときは中継パス用のデータ出力部に与えられる中継パスを選択して処理パス側に折り返す第１のパス選択部と、
    前記中継パス用のデータ入力部を監視して、他の端末装置から出力された中継パスの入力があるか検出し、中継パスの入力が検出されるときは当該中継パスを選択して転送し、中継パスの入力が検出されないときは処理パス用のデータ出力部に与えられる処理パスを選択して中継パス側に折り返す第２のパス選択部と
    を有することを特徴とする端末装置。
12. 複数の端末装置間で有意データを一方向に伝送し、伝送路の最下流に位置する端末装置に収集するデータ伝送システムにおけるデータ伝送方法であって、
    前記端末装置のそれぞれが、
    伝送路の上流側に位置する他の端末装置で書き込まれた有意データが受信されたか否か検出するステップと、
    有意データの受信が検出されるとき、当該有意データをそのまま下流側の端末装置に転送し、有意データの受信が検出されないとき、端末の内部で発生された有意データを下流側の端末装置に出力するステップと
    を実行することを特徴とするデータ伝送方法。
13. 複数の端末装置間で有意データを一方向に伝送し、伝送路の最下流に位置する端末装置に収集するデータ伝送システムにおけるデータ伝送方法であって、
    前記端末装置のそれぞれが、
    端末内部で発生された有意データが存在するか否か検出するステップと、
    有意データの存在が検出されるとき、当該有意データで受信した有意データを端末内部で発生した有意データに置き換えて下流側の端末装置に出力し、有意データの存在が検出されないとき、受信した有意データをそのまま下流側の端末に転送するステップと
    を実行することを特徴とするデータ伝送方法。
14. 複数の端末装置間で有意データを一方向に伝送し、伝送路の最下流に位置する端末装置に収集するデータ伝送システムにおけるデータ伝送方法であって、
    前記端末装置のそれぞれが、
    受信した有意データと端末内部で発生した有意データとに演算子を作用させ、その演算結果を下流側の端末装置に出力するステップ
    を実行することを特徴とするデータ伝送方法。
15. コンピュータに、
    伝送路の上流側に位置する他の端末装置で書き込まれた有意データが受信されたか否か検出させる機能と、
    有意データの受信が検出されるとき、当該有意データをそのまま下流側の端末装置に転送させ、有意データの受信が検出されないとき、端末の内部で発生された有意データを下流側の端末装置に出力させる機能と
    を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
16. コンピュータに、
    端末内部で発生された有意データが存在するか否か検出させる機能と、
    有意データの存在が検出されるとき、当該有意データで受信した有意データを置き換えて下流側の端末装置に出力させ、有意データの存在が検出されないとき、受信した有意データをそのまま下流側の端末に転送させる機能と
    を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
17. コンピュータに、
    受信した有意データと端末内部で発生した有意データとに演算子を作用させ、その演算結果を下流側の端末装置に出力させる機能
    を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
18. コンピュータに、
    伝送路の上流側に位置する他の端末装置で書き込まれた有意データが受信されたか否か検出させる機能と、
    有意データの受信が検出されるとき、当該有意データをそのまま下流側の端末装置に転送させ、有意データの受信が検出されないとき、端末の内部で発生された有意データを下流側の端末装置に出力させる機能と
    を実行させるためのプログラム。
19. コンピュータに、
    端末内部で発生された有意データが存在するか否か検出させる機能と、
    有意データの存在が検出されるとき、当該有意データで受信した有意データを端末内部で発生した有意データに置き換えて下流側の端末装置に出力させ、有意データの存在が検出されないとき、受信した有意データをそのまま下流側の端末に転送させる機能と
    を実行させるためのプログラム。
20. コンピュータに、
    受信した有意データと端末内部で発生した有意データとに演算子を作用させ、その演算結果を下流側の端末装置に出力させる機能
    を実行させるためのプログラム。
    

Images