JP2005109599A - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置 Download PDFInfo
- Publication number
- JP2005109599A JP2005109599A JP2003336699A JP2003336699A JP2005109599A JP 2005109599 A JP2005109599 A JP 2005109599A JP 2003336699 A JP2003336699 A JP 2003336699A JP 2003336699 A JP2003336699 A JP 2003336699A JP 2005109599 A JP2005109599 A JP 2005109599A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- level
- conversion means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】 電力系統からのアナログ信号を電流センサ10により、その入力レベルに応じて制御演算に適した小信号レンジのレベルまたは保護演算に適した大信号レンジのレベルに変換し、変換されたアナログ信号をΔΣ変調方式によるΔΣA/D変換器18によってディジタルデータに変換するに際して、ΔΣA/D変換器18として20ビット以上の分解能を有するものを用い、電流センサ10を保護演算と制御演算の入力変換器として共用する。
【選択図】 図1
Description
(1)前記アナログ・ディジタル変換手段の接地電位を信号源として、前記信号源からのアナログ信号を前記アナログ・ディジタル変換手段に同期して、かつ前記サンプリング周波数に従ってディジタル信号に変換する補助アナログ・ディジタル変換手段と、前記アナログ・ディジタル変換手段の変換によるディジタル信号と前記補助アナログ・ディジタル変換手段の変換によるディジタル信号との差分を演算する演算手段とを備えてなる。
(2)前記アナログ・ディジタル変換手段と前記補助アナログ・ディジタル変換手段は、前記アナログ信号をΔΣ変調方式によって前記ディジタル信号に変換する要素として、前記アナログ信号を積分する積分器と、前記積分器の出力信号をデルタ変調するデルタ変調器とを備えてなる。
(3)前記アナログ・ディジタル変換手段と前記補助アナログ・ディジタル変換手段は、同一の半導体チップ上に形成されてなる。
(4)前記演算手段は、前記補助アナログ・ディジタル変換手段の変換によるディジタル信号をゲイン倍するゲイン補正用乗算器と、前記ゲイン補正用乗算器によってゲイン倍されたディジタル信号と前記アナログ・ディジタル変換手段の変換によるディジタル信号との差分を演算するノイズキャンセル用差分器とを備えてなる。
(5)前記演算手段は、前記ノイズキャンセル用差分器の演算結果から直流分を抽出する積分器と、前記ノイズキャンセル用差分器の演算結果と前記積分器の出力との差分を演算するオフセット補正用差分器と、前記オフセット補正用差分器の演算結果にゲイン誤差補正係数を乗算して出力するゲイン誤差補正用乗算器とを備えてなる。
(6)前記ゲイン誤差補正用乗算器の出力による電気信号を光信号に変換して送出する光電変換器を備えてなる。
4)・・・・・・・・(1)
(1)式から明らかなように、差動アンプ14は、入力電圧の差動電圧のみを扱うことが可能であるため、入力端子とアナロググランド間に発生するコモンモードノイズを除去することができる。
上記構成によるローパスフィルタ16は、サンプリングによる折返し誤差を防止するための信号帯域制限用として機能するようになっている。すなわち、ΔΣA/D変換器18におけるサンプリング周波数の1/2倍以上のアナログ信号をローパスフィルタ16の減衰特性で減衰させるものである。通常、ΔΣA/D変換器18のサンプリング周波数が低い場合、折返し誤差防止フィルタは遮断周波数を低くする必要があるため、遅れ次数を大きく必要があり、抵抗・コンデンサを大きくする必要がある。しかし、本実施形態では、ΔΣA/D変換器18におけるサンプリング周波数を従来よりも大幅に高く、例えば、1MHzに設定しているため、ローパスフィルタ16の減衰特性をなだらかな特性することができ、回路の小型化が達成できる。
12 積分回路
14 差動アンプ
16 ローパスフィルタ
18 ΔΣA/D変換器
18a、18b ΔΣ変調A/D変換回路
18c、18d ディジタルフィルタ
18e 出力インターフェイス回路
20 タイミング制御回路
22、24 クロック発振回路
26 マイクロコンピュータ
28、42 シリアル/パラレル変換回路
30 デュアルポートメモリ
34 ワークメモリ
36 通信回路
38 電気/光変換器
40 ΔΣA/D変換器
50、52、54 遮断器
56、58、60 電流センサユニット
62、64、66 電圧センサユニット
68 マージングユニット
70 保護ユニット
72 制御ユニット
Claims (9)
- 電力系統からのアナログ信号を、前記アナログ信号のレベルが小信号領域にあるときにはその入力レベルに応じて前記電力系統の構成を制御するための制御演算に適した小信号レンジのレベルに変換し、前記アナログ信号のレベルが前記小信号領域よりも高いレベルの大信号領域にあるときにはその入力レベルに応じて前記電力系統を保護するための保護演算に適した大信号レンジのレベルに変換する信号レベル変換手段と、前記信号レベル変換手段により変換されたアナログ信号をサンプリング周波数に従ってディジタル信号に変換するアナログ・ディジタル変換手段とを備え、前記信号レベル変換手段は、前記制御演算に適した小信号レンジと前記保護演算に適した大信号レンジを含むレンジを前記アナログ信号に対するフルスケールレンジとして構成され、前記アナログ・ディジタル変換手段は、前記信号レベル変換手段のフルスケールレンジに対応した分解能として、前記小信号レンジまたは前記大信号レンジのうち一方のレンジを前記アナログ信号に対するフルスケールレンジとするときの分解能より大きい分解能を有してなるアナログ・ディジタル変換装置。
- 電力系統からのアナログ信号を、その入力レベルに応じて制御演算に適した小信号レンジのレベルまたは保護演算に適した大信号レンジのレベルに変換する信号レベル変換手段と、前記信号レベル変換手段により変換されたアナログ信号をサンプリング周波数に従ってディジタル信号に変換するアナログ・ディジタル変換手段とを備え、前記信号レベル変換手段は、前記制御演算に適した小信号レンジと前記保護演算に適した大信号レンジを含むレンジを前記アナログ信号に対するフルスケールレンジとして構成され、前記アナログ・ディジタル変換手段は、前記信号レベル変換手段のフルスケールレンジに対応した分解能として、20ビット以上の分解能を有してなるアナログ・ディジタル変換装置。
- 請求項1または2に記載のアナログ・ディジタル変換装置において、前記アナログ・ディジタル変換手段の接地電位を信号源として、前記信号源からのアナログ信号を前記アナログ・ディジタル変換手段に同期して、かつ前記サンプリング周波数に従ってディジタル信号に変換する補助アナログ・ディジタル変換手段と、前記アナログ・ディジタル変換手段の変換によるディジタル信号と前記補助アナログ・ディジタル変換手段の変換によるディジタル信号との差分を演算する演算手段とを備えてなることを特徴とするアナログ・ディジタル変換装置。
- 請求項3に記載のアナログ・ディジタル変換装置において、前記アナログ・ディジタル変換手段と前記補助アナログ・ディジタル変換手段は、前記アナログ信号をΔΣ変調方式によって前記ディジタル信号に変換する要素として、前記アナログ信号を積分する積分器と、前記積分器の出力信号をデルタ変調するデルタ変調器とを備えてなることを特徴とするアナログ・ディジタル変換装置。
- 請求項4に記載のアナログ・ディジタル変換装置において、前記アナログ・ディジタル変換手段と前記補助アナログ・ディジタル変換手段は、同一の半導体チップ上に形成されてなることを特徴とするアナログ・ディジタル変換装置。
- 請求項3、4または5のうちいずれか1項に記載のアナログ・ディジタル変換装置において、前記演算手段は、前記補助アナログ・ディジタル変換手段の変換によるディジタル信号をゲイン倍するゲイン補正用乗算器と、前記ゲイン補正用乗算器によってゲイン倍されたディジタル信号と前記アナログ・ディジタル変換手段の変換によるディジタル信号との差分を演算するノイズキャンセル用差分器とを備えてなることを特徴とするアナログ・ディジタル変換装置。
- 請求項6に記載のアナログ・ディジタル変換装置において、前記演算手段は、前記ノイズキャンセル用差分器の演算結果から直流分を抽出する積分器と、前記ノイズキャンセル用差分器の演算結果と前記積分器の出力との差分を演算するオフセット補正用差分器と、前記オフセット補正用差分器の演算結果にゲイン誤差補正係数を乗算して出力するゲイン誤差補正用乗算器とを備えてなることを特徴とするアナログ・ディジタル変換装置。
- 請求項7に記載のアナログ・ディジタル変換装置において、前記ゲイン誤差補正用乗算器の出力による電気信号を光信号に変換して送出する光電変換器を備えてなることを特徴とするアナログ・ディジタル変換装置。
- 電力系統からのアナログ信号をディジタル信号に変換するアナログ・ディジタル変換装置と、前記アナログ・ディジタル変換装置の出力によるディジタル信号を基に保護・制御対象を保護・制御するための演算を行い、前記演算に従った保護・制御信号を前記保護・制御対象に出力する保護・制御演算装置とを備えたディジタル保護制御システムにおいて、前記アナログ・ディジタル制御装置として、請求項1〜8のうちいずれか1項に記載のアナログ・ディジタル変換装置を備えてなることを特徴とするディジタル保護制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003336699A JP4019221B2 (ja) | 2003-09-29 | 2003-09-29 | アナログ・ディジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003336699A JP4019221B2 (ja) | 2003-09-29 | 2003-09-29 | アナログ・ディジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109599A true JP2005109599A (ja) | 2005-04-21 |
JP4019221B2 JP4019221B2 (ja) | 2007-12-12 |
Family
ID=34532722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003336699A Expired - Fee Related JP4019221B2 (ja) | 2003-09-29 | 2003-09-29 | アナログ・ディジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4019221B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074901A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 電力系統保護制御装置 |
WO2011111833A1 (ja) * | 2010-03-12 | 2011-09-15 | 株式会社 東芝 | 制御システム、変成器、保護制御装置、およびビットストリーム記憶部 |
JP2011200109A (ja) * | 2010-03-19 | 2011-10-06 | National Taiwan Univ Of Science & Technology | 過電流継電器 |
JP2017195531A (ja) * | 2016-04-21 | 2017-10-26 | ローム株式会社 | スイッチトキャパシタ回路、δσa/dコンバータ、a/dコンバータ集積回路 |
JP2018057250A (ja) * | 2016-09-29 | 2018-04-05 | 北京東土科技股▲ふん▼有限公司Kyland Technology Co., Ltd. | スマート変電所の保護制御システムに用いるスマート電力サーバ |
CN109474277A (zh) * | 2018-09-18 | 2019-03-15 | 中交通信大数据(上海)科技有限公司 | 一种船舶系统中的模数转换器 |
WO2020173871A1 (en) * | 2019-02-25 | 2020-09-03 | Abb Power Grids Switzerland Ag | Method and device for current and voltage measurement |
CN114721494A (zh) * | 2022-06-07 | 2022-07-08 | 深圳市明珞锋科技有限责任公司 | 一种电源输出电数字数据处理方法 |
-
2003
- 2003-09-29 JP JP2003336699A patent/JP4019221B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074901A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 電力系統保護制御装置 |
WO2011111833A1 (ja) * | 2010-03-12 | 2011-09-15 | 株式会社 東芝 | 制御システム、変成器、保護制御装置、およびビットストリーム記憶部 |
CN102714406A (zh) * | 2010-03-12 | 2012-10-03 | 株式会社东芝 | 控制系统、变量器、保护控制装置以及比特流存储部 |
JPWO2011111833A1 (ja) * | 2010-03-12 | 2013-06-27 | 株式会社東芝 | 制御システム、変成器、保護制御装置、およびビットストリーム記憶部 |
US9548606B2 (en) | 2010-03-12 | 2017-01-17 | Kabushiki Kaisha Toshiba | Control system, transformer, protection control apparatus, and bit stream storage unit |
CN102714406B (zh) * | 2010-03-12 | 2017-04-19 | 株式会社东芝 | 控制系统、变量器、保护控制装置以及比特流存储部 |
JP2011200109A (ja) * | 2010-03-19 | 2011-10-06 | National Taiwan Univ Of Science & Technology | 過電流継電器 |
JP2017195531A (ja) * | 2016-04-21 | 2017-10-26 | ローム株式会社 | スイッチトキャパシタ回路、δσa/dコンバータ、a/dコンバータ集積回路 |
JP2018057250A (ja) * | 2016-09-29 | 2018-04-05 | 北京東土科技股▲ふん▼有限公司Kyland Technology Co., Ltd. | スマート変電所の保護制御システムに用いるスマート電力サーバ |
CN109474277A (zh) * | 2018-09-18 | 2019-03-15 | 中交通信大数据(上海)科技有限公司 | 一种船舶系统中的模数转换器 |
CN109474277B (zh) * | 2018-09-18 | 2024-01-16 | 中交通信大数据(上海)科技有限公司 | 一种船舶系统中的模数转换器 |
WO2020173871A1 (en) * | 2019-02-25 | 2020-09-03 | Abb Power Grids Switzerland Ag | Method and device for current and voltage measurement |
JP2022514988A (ja) * | 2019-02-25 | 2022-02-16 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 電流および電圧測定のための方法ならびにデバイス |
US11366144B2 (en) | 2019-02-25 | 2022-06-21 | Hitachi Energy Switzerland Ag | Method and device for current and voltage measurement |
JP7102626B2 (ja) | 2019-02-25 | 2022-07-19 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 電流および電圧測定のための方法ならびにデバイス |
CN114721494A (zh) * | 2022-06-07 | 2022-07-08 | 深圳市明珞锋科技有限责任公司 | 一种电源输出电数字数据处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4019221B2 (ja) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0437861B1 (en) | Signal processing method and system. | |
Petraglia et al. | High-speed A/D conversion incorporating a QMF bank | |
KR101838298B1 (ko) | 타임인터리빙된 아날로그디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법 | |
JP2554972B2 (ja) | 比率コンバータ型回路の妨害信号及び雑音に対する感度を減少させる方法及び装置 | |
CA2626569C (en) | A sampling module and a method of sampling one or more analogue characteristics of a power transmission system | |
US5103230A (en) | Precision digitized current integration and measurement circuit | |
US7443332B2 (en) | Time continuous pipeline analog-to-digital converter | |
JP4019221B2 (ja) | アナログ・ディジタル変換装置 | |
GB2532972A (en) | Successive approximation ADC | |
JP5341745B2 (ja) | 磁気検出装置 | |
KR101053441B1 (ko) | 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치 | |
JP3191060B2 (ja) | ディジタル信号処理方法及び装置 | |
US9071260B2 (en) | Method and related device for generating a digital output signal corresponding to an analog input signal | |
JP2010074901A (ja) | 電力系統保護制御装置 | |
US20060028197A1 (en) | Direct current offset cancellation and phase equalization for power metering devices | |
EP3839705A1 (en) | Detection circuit and electronic device | |
US6744390B1 (en) | Analog to digital converter utilizing resolution enhancement | |
RU2303327C1 (ru) | Способ интегрирующего аналого-цифрового преобразования | |
JP3178944B2 (ja) | 入力装置 | |
CN219349111U (zh) | 一种双通道电压信号源超低误差高精度测量系统 | |
JP3191567B2 (ja) | 電力系統のディジタル保護・制御装置 | |
US20230344442A1 (en) | A/d converter and sensor system including the same | |
JP3729224B2 (ja) | 電力系統のディジタル保護・制御装置 | |
KR102128024B1 (ko) | 리플을 저감하는 저항 감지 장치 및 방법 | |
US10014879B1 (en) | Capacitance-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |