JP2005197382A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005197382A JP2005197382A JP2004000799A JP2004000799A JP2005197382A JP 2005197382 A JP2005197382 A JP 2005197382A JP 2004000799 A JP2004000799 A JP 2004000799A JP 2004000799 A JP2004000799 A JP 2004000799A JP 2005197382 A JP2005197382 A JP 2005197382A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- region
- layer
- resin layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 87
- 229920005989 resin Polymers 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000002093 peripheral effect Effects 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 5
- 230000002040 relaxant effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 130
- 238000010586 diagram Methods 0.000 description 10
- 239000002243 precursor Substances 0.000 description 7
- 239000011247 coating layer Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体装置の製造方法は、(a)集積回路12が形成された半導体基板10に、第1の領域よりも第2の領域が低くなるように絶縁層18を形成すること、(b)樹脂層20を、第1及び第2の領域上において、第2の領域に外周端部が配置されるように形成すること、(c)樹脂層20に至るように配線層30を形成すること、(d)配線層30に電気的に接続する外部端子38を形成すること、を含む。
【選択図】図6
Description
(a)集積回路が形成された半導体基板に、第1の領域よりも第2の領域が低くなるように絶縁層を形成すること、
(b)樹脂層を、前記第1及び第2の領域上において、前記第2の領域に外周端部が配置されるように形成すること、
(c)前記樹脂層に至るように配線層を形成すること、
(d)前記配線層に電気的に接続する外部端子を形成すること、
を含む。本発明によれば、樹脂層の外周端部を、絶縁層によって低く形成された第2の領域に配置する。これによって、樹脂層の外周端部が隆起するのを防止することができ、樹脂層上に形成される配線層の損傷などをなくすことができる。また、樹脂層の上面をほぼ平坦にすることができるので、外部端子を半導体基板の面にほぼ垂直に設けることができ、例えば回路基板への実装時に外部端子に応力が集中するのを防止することができる。したがって、半導体装置の信頼性の向上を図ることができる。
(2)この半導体装置の製造方法において、
前記半導体基板には、前記集積回路を覆うパッシベーション膜が形成され、
前記(a)工程で、前記絶縁層を前記パッシベーション膜上に形成してもよい。
(3)この半導体装置の製造方法において、
前記(a)工程で、前記絶縁層を樹脂から形成してもよい。
(4)この半導体装置の製造方法において、
前記(a)工程で、前記第2の領域が前記第1の領域の周囲に配置されるように、前記絶縁層を形成してもよい。
(5)この半導体装置の製造方法において、
前記(b)工程で、前記樹脂層を、前記半導体基板側の下面が上面よりも広がる方向のテーパが側面に付されるように形成し、かつ、前記上面の外周端部が前記第2の領域の上方に配置されるように形成してもよい。
(6)この半導体装置の製造方法において、
前記絶縁層及び前記樹脂層を同一材料から形成してもよい。
(7)本発明に係る半導体装置は、
集積回路が形成された半導体基板と、
第1の領域よりも第2の領域が低くなるように前記半導体基板に形成された絶縁層と、
前記第1及び第2の領域上において、前記第2の領域に外周端部が配置されるように形成された樹脂層と、
前記樹脂層に至るように形成された配線層と、
前記配線層に電気的に接続して形成された外部端子と、
を含む。本発明によれば、樹脂層の外周端部が、絶縁層によって低く形成された第2の領域に配置されている。これによって、樹脂層の外周端部が隆起するのが防止され、樹脂層上に形成される配線層の損傷などをなくすことができる。また、樹脂層の上面をほぼ平坦にすることができるので、外部端子を半導体基板の面にほぼ垂直に設けることができ、例えば回路基板への実装時に外部端子に応力が集中するのを防止することができる。したがって、半導体装置の信頼性の向上を図ることができる。
(8)この半導体装置において、
前記半導体基板に形成され、前記集積回路を覆うパッシベーション膜をさらに含み、
前記絶縁層は、前記パッシベーション膜上に形成されていてもよい。
(9)この半導体装置において、
前記絶縁層は、樹脂から形成されていてもよい。
(10)この半導体装置において、
前記第2の領域は、前記第1の領域の周囲に配置されていてもよい。
(11)この半導体装置において、
前記樹脂層は、前記半導体基板側の下面が上面よりも広がる方向のテーパが側面に付して形成され、
前記樹脂層の上面の外周端部は、前記第2の領域の上方に配置されていてもよい。
(12)この半導体装置において、
前記絶縁層及び前記樹脂層は同一材料から形成されていてもよい。
(13)本発明に係る回路基板は、上記半導体装置が実装されている。
(14)本発明に係る電子機器は、上記半導体装置を有する。
18…絶縁層 20…樹脂層 22…突起部 24…レジスト層
26…エッチングガス 30…配線層 32…電気的接続部 34…被覆層
36…開口部 38…外部端子 40…被覆層 60…第1の領域 62…第2の領域
Claims (14)
- (a)集積回路が形成された半導体基板に、第1の領域よりも第2の領域が低くなるように絶縁層を形成すること、
(b)樹脂層を、前記第1及び第2の領域上において、前記第2の領域に外周端部が配置されるように形成すること、
(c)前記樹脂層に至るように配線層を形成すること、
(d)前記配線層に電気的に接続する外部端子を形成すること、
を含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記半導体基板には、前記集積回路を覆うパッシベーション膜が形成され、
前記(a)工程で、前記絶縁層を前記パッシベーション膜上に形成する半導体装置の製造方法。 - 請求項1又は請求項2記載の半導体装置の製造方法において、
前記(a)工程で、前記絶縁層を樹脂から形成する半導体装置の製造方法。 - 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
前記(a)工程で、前記第2の領域が前記第1の領域の周囲に配置されるように、前記絶縁層を形成する半導体装置の製造方法。 - 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
前記(b)工程で、前記樹脂層を、前記半導体基板側の下面が上面よりも広がる方向のテーパが側面に付されるように形成し、かつ、前記上面の外周端部が前記第2の領域の上方に配置されるように形成する半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
前記絶縁層及び前記樹脂層を同一材料から形成する半導体装置の製造方法。 - 集積回路が形成された半導体基板と、
第1の領域よりも第2の領域が低くなるように前記半導体基板に形成された絶縁層と、
前記第1及び第2の領域上において、前記第2の領域に外周端部が配置されるように形成された樹脂層と、
前記樹脂層に至るように形成された配線層と、
前記配線層に電気的に接続して形成された外部端子と、
を含む半導体装置。 - 請求項7記載の半導体装置において、
前記半導体基板に形成され、前記集積回路を覆うパッシベーション膜をさらに含み、
前記絶縁層は、前記パッシベーション膜上に形成されてなる半導体装置。 - 請求項7又は請求項8記載の半導体装置において、
前記絶縁層は、樹脂から形成されてなる半導体装置。 - 請求項7から請求項9のいずれかに記載の半導体装置において、
前記第2の領域は、前記第1の領域の周囲に配置されてなる半導体装置。 - 請求項7から請求項10のいずれかに記載の半導体装置において、
前記樹脂層は、前記半導体基板側の下面が上面よりも広がる方向のテーパが側面に付して形成され、
前記樹脂層の上面の外周端部は、前記第2の領域の上方に配置されてなる半導体装置。 - 請求項7から請求項11のいずれかに記載の半導体装置において、
前記絶縁層及び前記樹脂層は同一材料から形成されてなる半導体装置。 - 請求項7から請求項12のいずれかに記載の半導体装置が実装された回路基板。
- 請求項7から請求項12のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000799A JP2005197382A (ja) | 2004-01-06 | 2004-01-06 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000799A JP2005197382A (ja) | 2004-01-06 | 2004-01-06 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005197382A true JP2005197382A (ja) | 2005-07-21 |
Family
ID=34816479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004000799A Pending JP2005197382A (ja) | 2004-01-06 | 2004-01-06 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005197382A (ja) |
-
2004
- 2004-01-06 JP JP2004000799A patent/JP2005197382A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7246432B2 (en) | Method of manufacturing semiconductor device | |
US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
WO2011058680A1 (ja) | 半導体装置 | |
JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
JP2004349610A (ja) | 半導体装置およびその製造方法 | |
JP2008047732A (ja) | 半導体装置及びその製造方法 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
JP4232044B2 (ja) | 半導体装置の製造方法 | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JP2007318059A (ja) | 半導体装置及びその製造方法 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
JP2005197382A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2011035349A (ja) | 半導体装置およびその製造方法 | |
JP2008166352A (ja) | 半導体装置 | |
JP4156205B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3885890B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6967962B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2012186329A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4894343B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090401 |