JP2005191485A

JP2005191485A - 半導体装置

Info

Publication number: JP2005191485A
Application number: JP2003434382A
Authority: JP
Inventors: Masaaki Kadoi; 聖明門井
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-07-14

Abstract

【課題】信頼性を向上することができる半導体装置おびその製造方法を実現する。
【解決手段】ＣＳＰの製造において再配線５、ポスト６を形成後、ウエハ１を個片化する箇所にダイシングを施して切削溝９を形成しておき、その後にウエハ１の表面および側面を覆うように、切削溝９を充填する表面側保護膜７を形成し、ウエハ１の裏面を研削しチップの薄型化を図り、切断面に所定厚の表面側保護膜７が残るように切削溝９部分を再度ダイシングして半導体装置１０を形成するので、個片化された半導体装置１０は表面および側面が全て保護膜７で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性が向上する。
【選択図】図１

Description

本発明は、CSP（chip Size Package）構造の半導体装置およびその製造方法に関する。

半導体装置のパッケージサイズが半導体チップとほぼ同じになるCSP構造が知られている。図１２から図１４に従来のCSP製造方法とその構造の一例を示す。
半導体装置は、まず図１２に図示するように、シリコン基板１の表面にアルミ電極の端子２を形成した後に、各端子の一部を露出するように、シリコン基板１の表面を酸化シリコン、窒化シリコン等で覆われた形成された保護皮膜を形成する。そして、この保護被膜の上に、各端子２の一部が開口するよう表面側保護膜３を形成する。
表面側保護膜３は、例えばウエハ１の回路面側全面にポリイミド系樹脂材を塗布させた後に、フォトリソグラフィを用いてパターンニングを施して形成される。

次に、表面側保護膜３が形成する開口部４を介して露出される各端子２上に再配線５を形成する。半導体装置の各端子２に接続された柱状電極６を配列することにより、半導体装置の周辺部のみに形成された端子２のピッチおよび電極面積を広げ、回路基板との接続の信頼性を向上するためのものである。

再配線５を形成した後には、再配線５上の所定箇所に複数の柱状電極６を設ける。柱状電極６は、レジストパターニングを施し、これにより開口された部分に電解メッキを施すことで形成される。こうして、図１２に図示する構造となったら、図１３に図示するように、柱状電極６を覆うように、シリコン基盤１の表側全体をエポキシ等の樹脂材によってモールドし表面側保護膜７を形成する。そして、この表面側保護膜７を硬化させた後、研削装置にて表面側保護膜７の上面側を研磨してポスト６の端面を露出させる。

この後、所定の厚みになるように背面側を研磨加工する。研磨加工した背面側に製品番号やロット番号をマーキングする処理を施す。次いで、この背面側を下向きにしてダイシングした後、図１４に図示する通り、スクライブライン８に沿ってウエハ１をダイシングすることによって、チップに個片化された半導体装置１０が形成されるようになっている（例えば、特許文献１。非特許文献１参照。）。
特開２００１−３２６２９９号（第２−３頁）ＴｏｓｈｉｍｉＫａｗａｈａｒａ著「ＳｕｐｅｒＣＳＰ」ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎａｄｖａｎｃｅｄｐａｃｋａｇｉｎｇ，ｖｏｌ．２３，Ｎｏ．２，Ｍａｙ２０００，ｐ．２１５

ところで、上述した従来の半導体装置１０では、図１４に図示した通り、シリコン基板１の側面（切断面を含む）が露出した状態となっており、表面保護膜とシリコン基板を同時に切断するため表面保護膜とチップ界面で保護膜割れやチップ欠けが発生する。これがチップ破損や露出面からの水分浸透等、信頼性を低下させる要因になるという問題がある。そこで本発明は、このような問題を解決し、信頼性を向上することができる半導体装置およびその製造方法を提供することを目的としている。

上記目的を達成するため、本発明の半導体装置は、表面に複数の柱状電極が形成されたシリコン基板と、前記シリコン基板の前記各柱状電極を除く表面および側面を覆うと共に、このシリコン基板を個片に切断した時の切断面を覆うように形成された表面側保護膜を有することを特徴とする。

本発明の半導体装置の製造方法では、シリコン基板を個片化する箇所に複数平面からなる切削溝を設け、その後にシリコン基板の表面および側面を覆うと共に、前記切削溝を充填する表面側保護膜を形成する第１の工程と、シリコン基板の裏面を研削し前記研削溝に充填された表面保護膜を露出させる第２の工程と、前記表面側保護膜が切断面に残るように、前記切削溝より狭い幅でシリコン基板を個片に切断する第3の工程を有することを特徴とする。

本発明による半導体装置は、表面および側面が表面側保護膜で覆われる為、信頼性が向上する。また、本発明による半導体装置の製造方法では、シリコン基板を個片化する箇所に複数平面からなる切削溝を設けておき、その後このシリコン基板の表面および側面を覆うと共に、切削溝を充填する表面側保護膜を形成してからシリコン基板裏面を研削して切削溝に充填された表面側保護膜を露出させたのち表面側保護膜が切断面に残るように、切削溝より狭い幅でシリコン基板を個片に切断する。切削溝が複数平面で構成されるので切削面と表面保護膜の密着が向上し、個片化された半導体装置は表面および側面が全て保護膜で覆われるため、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させられる。また、裏面研磨によりチップの厚みを薄くし小型の半導体装置とすることができる。

以下、図面を参照して本発明の実施の一形態について説明する。図１〜図１１は、実施の一形態による半導体装置の構造およびその製造工程を説明する為の断面図である。

本発明による製造工程では、先ず図２に図示する通り、表面側に複数の接続パッド２が形成されており、工程の最終過程において切断され個片化される各半導体チップ１０の周辺部に設けられている。接続パッド２は、各半導体チップの接続パッド２間に形成された図示しない集積回路素子に電気的に接続されているものである。なお、ウエハ１の表面側にはウエハの全面を覆う、酸化シリコンや窒化シリコン、ポリイミド等で形成された表面保護膜３が形成されており、この表面保護膜３には上記各接続パッド２の一部を露出する開口部４が形成されている。

この後、表面保護膜３に形成された開口部４を介して露出される接続パッド２上に再配線５を形成する。再配線５は表面保護膜３の全面にＵＢＭスパッタ処理等によりＵＢＭ層を堆積し、この後、再配線用のフォトレジスト塗布、硬化し、フォトリソグラフィ技術により、再配線用のフォトレジストを再配線が形成されるよう、所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。

このようにして、一端が各接続パッド２に接続され、他端が表面保護膜３上を、半導体チップの中央側に延出される各再配線５を形成した後は、各再配線５上の他端上の所定箇所にポスト（柱状電極）６を設ける。ポスト６は、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布、硬化させた上、各再配線５の他端の中央部を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。なお、このメッキ処理後にはポスト形成用のフォトレジストを剥離しておくと共に、不要部分に蒸着されたＵＢＭ層をエッチングにより除去しておく。次に、図３示すように、ウエハ１をダイシングテープ２１上にマウントしたら、予め定められたスクライブライン８に沿ってウエハ１に複数平面を有する切削溝９のダイシング処理を施す。この複数平面からなる切削溝９の一番深い箇所の深さはウエハ厚みより浅くなるように切削すると同時に後述の所望のウエハ厚みより深く切削する。このように加工することで後述するウエハ裏面加工工程で切削溝９に充填された表面保護膜７がウエハ基板１の裏面より露出可能となる。また、図８，９，１０に切削溝１ａの形状の実施例を示す。図１１は、切断溝９をウエハ表面表面から見た平面図である。

こうして、図３に示した構造が形成された後は、図４に図示するように、ポスト６を覆うように、ウエハ１の回路面全体をポリイミド、エポキシ等の樹脂材によってモールドして表面側保護膜７を形成する。表面側保護膜７は、ポリイミド、エポキシ等の単層からなるものでもよいが、これら樹脂層の積層構造としてもよい。そして、図５に示すようにこの表面側保護膜７を硬化させ、次に、シリコン基板薄型化のために裏面研削を行い上述の切削溝９に充填された表面保護膜７が研削面に達するまで研削を行う。また、この裏面研削はシリコンエッチングにより同様の結果が得られる。この後、そこに半田印刷等のメタライズ処理を施しバンプを形成する。次に、図６に示すように、切断面に所定厚の表面側保護膜７が残るように複数平面からなる切削溝１ａの部分を再度ダイシングしてウエハ１をチップに個片化して半導体装置１０を形成する。また、前述のメタライズ処理により形成されたバンプがダイシング時にブレードのハブに接触する様な不具合を生じるとき、このダイシングはシリコン基板の裏面からダイシングすることができる。この時はシリコン基板裏面にバンプが形成されていないのでダイシングによる不具合は生じない。

以上のように、本発明の実施の一形態によれば、ウエハ１を個片化する箇所にあらかじめダイシングを施して所望のウエハ厚みより深い複数平面を有する切削溝９を加工しておき、その後にウエハ１の表面および側面を覆うと共に、切削溝９を充填する表面側保護膜７を形成し、ウエハ１を所望の厚みに裏面研削し、表面保護膜を露出させた後に、切削溝１ａで加工された切断面に所定厚の表面側保護膜７が残るように切削溝９部分を再度ダイシングして半導体装置１０を形成するので、個片化された半導体装置１０は表面および側面が全て表面保護膜７で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性が向上する。また、図７に図示するように、ウエハ１をダイシングテープ２１上にウエハ表面または裏面のどちらをマウントしても良く、定められたスクライブライン８に沿ってウエハ１の切削溝９をダイシング処理することでウエハ表面に形成されるバンプによるダイシング時の不具合も発生しないため高い品質のチップを製造することができる。

以上のように、表面および側面が表面側保護膜で覆われる為、装置の信頼性を向上することができる。また、シリコン基板を個片化する箇所に複数平面からなる切削溝を加工しておき、その後にシリコン基板の表面および側面を覆うと共に、切削溝を充填する表面側保護膜を形成してからシリコン基板裏面を切削溝に充填された表面保護膜が露出するまで研削し、次に表面側保護膜が切断面に残るように、切削溝より狭い幅でシリコン基板を個片に切断するので、個片化された半導体装置は表面および側面が全て保護膜で覆われることになり、この結果、チップ破損や露出面からの水分浸透等、信頼性を低下させる要因を除去でき、信頼性を向上させることができる。

この発明の第１の実施例を示す断面図である。この発明による半導体装置の製造工程を説明する為の断面図である。図２に続く半導体装置の製造工程を説明する為の断面図である。図３に続く半導体装置の製造工程を説明する為の断面図である。図４に続く半導体装置の製造工程を説明する為の断面図である。図５に続く半導体装置の製造工程を説明する為の断面図である。図６に続く半導体装置の製造工程を説明する為の断面図である。この発明の第２の実施例を示す断面図である。この発明の第３の実施例を示す断面図である。この発明の第４の実施例を示す断面図である。この発明の第５の実施例を示すウエハ基板裏面の図である。従来例の半導体装置の製造方法を説明するための断面図である。図１２に続く従来例の半導体装置の製造方法を説明するための断面図である。図１３に続く従来例の半導体装置の製造方法を説明するための断面図である。

符号の説明

１シリコン基板
２接続パッド
３表面側保護膜（１層目）
４開口部
５再配線
６ポスト
７表面側保護膜（２層目）
８スクライブライン
９切削溝
１０半導体装置
２０ダイシングブレード
２１ダイシングテープ

Claims

表面に複数の電極が形成されたシリコン基板と、シリコン基板の電極部を除く表面および側面を表面保護膜で覆うためにシリコン基板の個片化による研削溝を設けられた後に表面保護膜でシリコン基板側面を覆うとともに、この研削溝が一平面より多い平面で構成されかつ、このシリコン基板を個片に切断したときの切断面を覆うように形成された表面保護膜を有することを特徴とする半導体装置。
前記研削溝が加工前のシリコン基板の厚み以下、かつ所望のウエハ厚み以上の研削量である請求項１に記載の半導体装置。
前記研削溝の形状が曲面からなる請求項１に記載の半導体装置。
前記研削溝が複数本からなる請求項１に記載の半導体装置。
前記表面保護膜の底部がシリコン基板薄型化のための裏面加工工程で露呈することでシリコン基板裏面よりチップを個片化するための切削箇所がシリコン基板と前記表面保護膜とにより容易にわかる請求項１に記載の半導体装置。
前記シリコン基板の裏面を表面としてチップ個片化しチップをダイシングテープから取る請求項７に記載の半導体装置。
前記シリコン基板を個片化する箇所にシリコン基板厚以下の切削溝を設けてその後シリコン基板の表面および側面を覆うため、前記切削溝を充填する表面側保護膜を形成する工程と、前記シリコン基板薄型化のための裏面加工工程で側面の表面保護膜を露出させる工程と、裏面前記表面側保護膜が切断面に残るように前記切削溝より狭い幅でシリコン基板を個片に切断する工程を有することを特徴とする半導体装置の製造方法。