JP2005183037A - Plasma display panel and plasma display device - Google Patents
Plasma display panel and plasma display device Download PDFInfo
- Publication number
- JP2005183037A JP2005183037A JP2003418165A JP2003418165A JP2005183037A JP 2005183037 A JP2005183037 A JP 2005183037A JP 2003418165 A JP2003418165 A JP 2003418165A JP 2003418165 A JP2003418165 A JP 2003418165A JP 2005183037 A JP2005183037 A JP 2005183037A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- discharge gap
- plasma display
- dielectric
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
本発明は、AC面放電型プラズマディスプレイパネル(以後、プラズマディスプレイパネルを単にPDPと称す)における発光効率改善技術に関する。 The present invention relates to a technique for improving luminous efficiency in an AC surface discharge type plasma display panel (hereinafter, the plasma display panel is simply referred to as PDP).
プラズマディスプレイ装置は業務用モニタ又は民生用TVとして広く用いられているが、PDPの発光効率がCRTと比較して劣ると言う技術的課題を有している。 The plasma display device is widely used as a commercial monitor or a consumer TV, but has a technical problem that the luminous efficiency of the PDP is inferior to that of a CRT.
この課題に関して、後述の特許文献1は、表示電極対間の放電ギャップを150μm以上に設定することにより発光効率を向上出来ること、更に、隔壁が蛇行形状でセル幅が広いときには更にその効果が増強されることを、提案している。
Regarding this problem,
しかしながら、放電ギャップを比較的広く設定するときには、放電開始電圧は比較的高くなり、駆動電圧が上昇する傾向がある。この点に関して本願発明者が取得した観測データによれば、放電ギャップを75μmから150μmに上げると、放電開始電圧は200Vから250Vに上昇すると言う結果が得られている。 However, when the discharge gap is set to be relatively wide, the discharge start voltage becomes relatively high and the drive voltage tends to increase. According to the observation data obtained by the present inventors regarding this point, it has been obtained that when the discharge gap is increased from 75 μm to 150 μm, the discharge start voltage is increased from 200 V to 250 V.
この新たな問題点に関して、上記特許文献1は、表示電極対を被覆する誘電体の膜厚を20μm以下とし、且つ、その誘電率を8以下に限定することにより、放電開始電圧の上昇を防止出来ると、主張している。
Regarding this new problem,
しかしながら、上記誘電体の膜厚を20μm以下に設定するときには、誘電体の絶縁破壊が発生し易くなる。 However, when the film thickness of the dielectric is set to 20 μm or less, dielectric breakdown of the dielectric tends to occur.
しかも、スクリーン印刷と焼成とにより安価に作成出来る誘電体材料は、通常、鉛ガラスから成り、その誘電率は12から13と比較的高い。この点に鑑みると、特許文献1が提唱する様な誘電率8以下の誘電体膜を、上記の方法で以って厚膜として形成することは、困難であると、考えられる。
Moreover, the dielectric material that can be produced at low cost by screen printing and firing is usually made of lead glass, and its dielectric constant is relatively high, 12 to 13. In view of this point, it is considered difficult to form a dielectric film having a dielectric constant of 8 or less as proposed in
従って、特許文献1が提唱する様な発光効率向上のための構造は、実用性に欠けるものであると、評価し得る。
Therefore, it can be evaluated that the structure for improving the light emission efficiency proposed by
そこで、本願発明者は、この様な懸案事項を打破するべく、放電ギャップを150μm以上に設定しなくとも発光効率向上効果を得ることが出来るPDPの構造を提案するものである。 Therefore, the present inventor proposes a structure of a PDP capable of obtaining the luminous efficiency improvement effect without setting the discharge gap to 150 μm or more in order to overcome such a matter of concern.
この発明の主題は、複数の1対の表示電極と、前記複数の表示電極対を被覆して各表示電極を放電空間から隔てる誘電体膜とを有する前面パネルと、前記表示電極対と立体交差する様に延在した複数の隔壁と、各隔壁の側面及び隣り合う隔壁間を覆う蛍光体層と、各隔壁間に位置して前記表示電極対と立体交差する様に延在した複数のアドレス電極とを有する背面パネルとを対向配設することで形成されており且つ放電ガスが満たされた複数の放電セルを備えるプラズマディスプレイパネルにおいて、各放電セルのセル高さが180μm以上210μm以下の範囲内の値に設定されており、しかも、前記1対の表示電極間の放電ギャップが125μm以上150μm未満の範囲内の値に設定されていることを特徴とする。 A subject of the present invention is a front panel having a plurality of pairs of display electrodes, a dielectric film covering the plurality of display electrode pairs and separating each display electrode from a discharge space, and a three-dimensional intersection with the display electrode pairs A plurality of barrier ribs extending in such a manner, a phosphor layer covering the side wall of each barrier rib and adjacent barrier ribs, and a plurality of addresses located between the barrier ribs so as to cross the display electrode pair. In a plasma display panel comprising a plurality of discharge cells filled with a discharge gas, the cell height of each discharge cell being in a range of 180 μm or more and 210 μm or less. Further, the discharge gap between the pair of display electrodes is set to a value within a range of 125 μm or more and less than 150 μm.
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。 Hereinafter, various embodiments of the subject of the present invention will be described in detail along with the effects and advantages thereof with reference to the accompanying drawings.
本発明の主題によれば、放電セルの高さを上記範囲内に規定しつつ、放電ギャップを上記範囲内の値にまで広げることにより、表示放電時の放電開始電圧の上昇化を防止しつつ、駆動電圧のマージンを確保でき、且つ、発光効率を1割以上高くすることが出来ると言う効果がある。 According to the subject of the present invention, while increasing the discharge gap to a value within the above range while preventing the height of the discharge cell within the above range, it is possible to prevent an increase in the discharge start voltage during display discharge. There is an effect that the margin of the driving voltage can be secured and the luminous efficiency can be increased by 10% or more.
(実施の形態1)
本実施の形態のポイントは、次の点にある。即ち、維持放電対間の放電ギャップを150μm未満で125μm以上に規定しつつ、従来130μmであったセルの高さを180μm〜210μmの範囲内に設定している。ここで、放電セルの「セル高さ」とは、バリアリブ(隔壁)の高さから蛍光体膜厚を引いた値であり、より厳密には、隔壁頂部と蛍光体膜の露出表面間の最大距離であると、定義される。この様に、セルの高さを180μm以上210μm以下の範囲内の値に規定し、この設定を、放電ギャップが125μm以上150μm未満の範囲内と言う条件と組み合わせることにより、単に放電ギャップを125μm以上150μm未満の値に設定するだけでは得られなかった発光効率の向上を得ることが出来た。その際、表示放電における放電開始電圧の上昇化を、従って駆動電圧の上昇化を防止しつつ、従来通りの誘電体膜厚(例えば30μm以上)及び比誘電率(例えば12〜13)を有する(前面パネル側の)誘電体を用いることが出来、しかも、従来通りの書き込み放電のマージンを確保することが出来たのである。
(Embodiment 1)
The point of the present embodiment is as follows. That is, while the discharge gap between the sustain discharge pairs is defined to be 125 μm or more and less than 150 μm, the height of the cell, which has been 130 μm in the past, is set within a range of 180 μm to 210 μm. Here, the “cell height” of the discharge cell is a value obtained by subtracting the phosphor film thickness from the height of the barrier rib (bump), more strictly, the maximum between the top of the barrier rib and the exposed surface of the phosphor film. Defined as distance. In this way, the cell height is defined as a value within the range of 180 μm or more and 210 μm or less, and by combining this setting with the condition that the discharge gap is within the range of 125 μm or more and less than 150 μm, the discharge gap is simply set to 125 μm or more. It was possible to obtain an improvement in luminous efficiency that could not be obtained simply by setting the value to less than 150 μm. At this time, the conventional dielectric film thickness (for example, 30 μm or more) and the relative dielectric constant (for example, 12 to 13) are provided while preventing the increase of the discharge start voltage in the display discharge and hence the increase of the driving voltage ( It was possible to use a dielectric (on the front panel side), and to secure a margin for writing discharge as in the prior art.
以下、各図を参照しつつ、本実施の形態のPDPを記載する。 Hereinafter, the PDP of the present embodiment will be described with reference to the drawings.
図1は、本実施の形態に係るプラズマディスプレイパネル(PDP)のセル構造を模式的に示す斜視図である。図1において、背面ガラス基板上に、第2方向D2に沿って延在する複数のアドレス電極が形成されており、これらのアドレス電極を被覆する(取り出し部を除く)様に誘電体膜(グレーズ層)が背面ガラス基板上に更に形成されている。ここで、背面ガラス基板と誘電体膜(グレーズ層)とを、上記アドレス電極を有する「背面基板」と総称する。尚、上記グレーズ層を形成しなくても良く、その場合には、背面ガラス基板が上記背面基板そのものに該当することになる。そして、各アドレス電極を挟み込む様に、複数の隔壁が第2方向D2に沿って延在・形成されており、各隔壁の側面上及び隣り合う隔壁間の背面基板表面上に蛍光体膜が塗布・形成されている。この様に、背面パネルは、上記の背面基板、複数の隔壁及びR,G,B各色の蛍光体膜から成る。他方、背面パネルと対向配置されて放電空間内に放電セルを形成する前面パネル側の構造は、次の通りである。即ち、前面ガラス基板上には、共に透明電極と母電極(バス電極)とから成る複数個の一対の維持電極x、yが、複数のアドレス電極と立体交差(平面視的には直交)する様に、第1方向D1に沿って延在・形成されており、各維持電極対x、y間に幅gの放電ギャップが形成されている。そして、各維持電極対x、yは、その取り出し部を除いて、誘電体膜及び保護膜(例えばMgO膜)で覆われている(図1では、前面ガラス基板、誘電体膜及び保護膜の図示化は省略されているが、後述する図8ではこれらの部材は図示されている)。 FIG. 1 is a perspective view schematically showing a cell structure of a plasma display panel (PDP) according to the present exemplary embodiment. In FIG. 1, a plurality of address electrodes extending along the second direction D2 are formed on the rear glass substrate, and a dielectric film (glaze) is formed so as to cover these address electrodes (excluding the take-out portion). Layer) is further formed on the back glass substrate. Here, the back glass substrate and the dielectric film (glaze layer) are collectively referred to as “back substrate” having the address electrodes. Note that the glaze layer need not be formed, and in this case, the rear glass substrate corresponds to the rear substrate itself. A plurality of partition walls extend and are formed along the second direction D2 so as to sandwich each address electrode, and a phosphor film is applied on the side surface of each partition wall and on the back substrate surface between adjacent partition walls.・ It is formed. Thus, the back panel is composed of the above-described back substrate, a plurality of barrier ribs, and phosphor films of R, G, B colors. On the other hand, the structure on the front panel side that is disposed opposite to the rear panel and forms discharge cells in the discharge space is as follows. That is, on the front glass substrate, a plurality of pairs of sustain electrodes x and y, both of which are transparent electrodes and mother electrodes (bus electrodes), are three-dimensionally crossed (orthogonal in plan view) with the plurality of address electrodes. Similarly, it extends and is formed along the first direction D1, and a discharge gap having a width g is formed between each sustain electrode pair x, y. Each sustain electrode pair x, y is covered with a dielectric film and a protective film (for example, an MgO film) except for the extraction portion (in FIG. 1, the front glass substrate, the dielectric film, and the protective film). Although illustration is omitted, these members are shown in FIG. 8 described later).
本願発明者は、先ず、隔壁の高さ、即ち、上記に定義したセルの高さh(図1参照)に対する、発光効率の変化を、従来値の放電ギャップ75μmを有するパネルを用いて調べた。その測定結果を図2に示すが、セルの高さを増大させていくと、発光効率は、セル高さ250μmまでは上昇し、それ以降は一定となる。 The inventor first examined the change in luminous efficiency with respect to the height of the partition wall, that is, the cell height h defined above (see FIG. 1) using a panel having a conventional discharge gap of 75 μm. . The measurement results are shown in FIG. 2. As the cell height is increased, the light emission efficiency increases up to a cell height of 250 μm and becomes constant thereafter.
この様に、セル高さhを高くすると発光効率が増加するが、セル高さhが250μmのところで発光効率は飽和する傾向を示す。図2の測定結果は、放電ギャップgが75μmであり、誘電体は鉛ガラスを主成分とするものであって、その比誘電率が12−13、その膜厚が30μmであるPDPについて得られたものである。且つ、このときの透明電極幅は350μm、母電極幅は60μm、蛍光体膜厚は20μmであり、放電ガスはNe/Xe5%、そのガス圧は66,660Paである。 As described above, when the cell height h is increased, the light emission efficiency increases. However, when the cell height h is 250 μm, the light emission efficiency tends to be saturated. The measurement results in FIG. 2 are obtained for a PDP having a discharge gap g of 75 μm, a dielectric material mainly composed of lead glass, a relative dielectric constant of 12-13, and a film thickness of 30 μm. It is a thing. At this time, the transparent electrode width is 350 μm, the mother electrode width is 60 μm, the phosphor film thickness is 20 μm, the discharge gas is Ne / Xe 5%, and the gas pressure is 66,660 Pa.
セル高さhを高くすると、背面基板内に形成されたアドレス電極と前面ガラス基板上の一方の維持電極(走査電極とも言う)xとの間の書き込み放電電圧が高くなり、駆動電圧が上昇する。書き込み放電電圧は、アドレス電極に印加される電圧Vwと維持電極xに印加される電圧Vxgとから、電圧(Vw−Vxg)で表される。ここで、図3は、セル高さhを除く各条件を図2の測定に用いた上記各条件と同一に設定したときの、書き込み放電時における電圧(Vw−Vxg)の電圧マージンを示す測定結果である。図3中の書き込み電圧下限は書き込み放電を開始するための電圧値であり、上限の電圧は他のセル(隣接セル)を書き込んでしまうときの電圧値である。セル高さhを増大させていくと、蛍光体から維持電極までの距離が長くなるため、維持電極に印加すべき放電開始電圧が蛍光体に依存しなくなり、図3の様に、書き込み放電の際に維持電極に加わる駆動電圧のマージン(各色の隣接セル点灯電圧と書き込み電圧下限との差)は広がり、セル高さhが180μmのところで、書き込み放電の駆動電圧マージンは最大値となる。従って、図2の測定結果に対して電圧マージンの観点をも加味すれば、図3から判断して、130μmから210μmの範囲内にセル高さhを設定するのが望ましいと、言える。 When the cell height h is increased, the write discharge voltage between the address electrode formed in the back substrate and one sustain electrode (also referred to as scan electrode) x on the front glass substrate increases, and the drive voltage increases. . The write discharge voltage is expressed as a voltage (Vw−Vxg) from the voltage Vw applied to the address electrode and the voltage Vxg applied to the sustain electrode x. Here, FIG. 3 is a measurement showing a voltage margin of the voltage (Vw−Vxg) at the time of write discharge when each condition excluding the cell height h is set to be the same as the above conditions used in the measurement of FIG. It is a result. The write voltage lower limit in FIG. 3 is a voltage value for starting the write discharge, and the upper limit voltage is a voltage value when another cell (adjacent cell) is written. As the cell height h is increased, the distance from the phosphor to the sustain electrode becomes longer, so that the discharge start voltage to be applied to the sustain electrode does not depend on the phosphor, and as shown in FIG. In this case, the margin of the driving voltage applied to the sustain electrode (difference between the adjacent cell lighting voltage of each color and the writing voltage lower limit) is widened, and the driving voltage margin of the writing discharge becomes the maximum when the cell height h is 180 μm. Therefore, if the viewpoint of the voltage margin is also added to the measurement result of FIG. 2, it can be said that it is desirable to set the cell height h within the range of 130 μm to 210 μm as judged from FIG.
更に、放電ギャップgを従来値の75μmから100μm、125μm及び150μmと順次に拡大したときの、各放電ギャップgにおける発光効率の、放電ギャップ75μmのときの発光効率に対する増加率の、セル高さh依存性を、図4に示す。これらの測定結果における各条件は、放電ギャップgを除いて、図2の測定時の対応する条件と同一である。即ち、放電ギャップ以外のセル構造及び封入ガスは、図2において既に述べたものと同じである。発光効率は、印加電圧を一定として、周波数を変化させて、輝度300cd/m2での値を求めたものである。図4に示す通り、セル高さhが120μmにおいては、放電ギャップ100μmでも、125μmでも、150μmでも、その増加率は5%に満たないのに対して、セル高さhが180μmにおいては、放電ギャップgが100μmではその増加率がやはり5%に満たないが、放電ギャップgが125μm及び150μmでは、その増加率が10%を優に超える発光効率が得られている。この発光効率増大の効果は、セル高さhが230μm及び280μmである場合においても成り立っており、図4の測定結果から考える限りにおいては、セル高さhが180μm以上であれば有効であると言える。従って、セル高さhを180μm以上に設定することと組み合わせることにより、125μm≦放電ギャップg<150μmの範囲では、表示放電開始電圧の増大化をもたらすことなく、従来の膜厚及び比誘電率の誘電体膜を用いつつ、発光効率を1割以上向上させることが出来る。
Further, when the discharge gap g is sequentially increased from 75 μm to 100 μm, 125 μm, and 150 μm from the conventional value, the increase rate of the light emission efficiency in each discharge gap g with respect to the light emission efficiency when the discharge gap is 75 μm, the cell height h The dependency is shown in FIG. Each condition in these measurement results is the same as the corresponding condition in the measurement of FIG. 2 except for the discharge gap g. That is, the cell structure and sealed gas other than the discharge gap are the same as those already described in FIG. The luminous efficiency is a value obtained at a luminance of 300 cd /
他方、放電ギャップgを125μmに設定した場合(放電ギャップg及びセル高さhを除くその他の条件は図2のときと同一である)において、セル高さhを変えたときの、書き込み放電の電圧マージンを示す測定結果を、図5に示す。図5より理解される通り、図3の測定結果と同様に、放電ギャップgを125μmに設定したときでも、セル高さhが130μm以上210μm以下の範囲で、書き込みマージンが拡大することが示されている。 On the other hand, when the discharge gap g is set to 125 μm (other conditions except for the discharge gap g and the cell height h are the same as those in FIG. 2), the write discharge when the cell height h is changed is as follows. The measurement result indicating the voltage margin is shown in FIG. As can be understood from FIG. 5, as in the measurement result of FIG. 3, it is shown that even when the discharge gap g is set to 125 μm, the write margin is expanded when the cell height h is in the range of 130 μm to 210 μm. ing.
従って、図4の測定結果に対して電圧マージンの観点をも加味すれば、図5からも判断して、180μm以上210μm以下の範囲内にセル高さhを設定するのが望ましいと、結論付け得る。この範囲内の設定により、1割以上の上昇率を呈する発光効率の増大化を達成しつつ、書き込みマージンの拡大化も同時に図ることが可能となる。 Therefore, it is concluded that it is desirable to set the cell height h within the range of 180 μm or more and 210 μm or less, judging from FIG. obtain. By setting within this range, it is possible to simultaneously increase the write margin while achieving an increase in light emission efficiency exhibiting an increase rate of 10% or more.
尚、参考として、表示放電時における放電開始電圧の上昇を図6に示す。放電開始電圧は放電ギャップgと共に上昇する傾向がある。放電ギャップgと発光効率との関係では、放電ギャップgが広いほど発光効率が大きくなる傾向があるが、既述した通り、放電ギャップgが増加すると、放電開始電圧も上昇する。従って、125μm以上で且つ駆動回路で許容される放電開始電圧の上限から放電ギャップgを決定する。その結果は、125μm≦放電ギャップg<150μmである。この場合、維持電極対を被覆する誘電体膜の膜厚及び比誘電率は、従来通りの値に設定可能であり、誘電体膜に関して特に問題が生ずることは無い。 For reference, an increase in the discharge start voltage during display discharge is shown in FIG. The discharge start voltage tends to increase with the discharge gap g. Regarding the relationship between the discharge gap g and the light emission efficiency, the wider the discharge gap g, the higher the light emission efficiency. However, as described above, when the discharge gap g increases, the discharge start voltage also increases. Therefore, the discharge gap g is determined from the upper limit of the discharge start voltage that is 125 μm or more and is allowed in the drive circuit. The result is 125 μm ≦ discharge gap g <150 μm. In this case, the film thickness and relative dielectric constant of the dielectric film covering the sustain electrode pair can be set to conventional values, and no particular problem occurs with respect to the dielectric film.
(変形例1)
更に、実施の形態1に係るPDPセル構造における維持電極の構造を、図7に示す様な構成として、改良しても良い。図7の構成では、セル高さは200μmに設定され、且つ、放電ギャップgは125μmに設定されており、更に、放電ギャップgの両側に、第2厚膜金属電極2が設けられている(放電ギャップgの反対側の母電極は第1厚膜金属電極1に該当する)。ここでは、例えば、第2厚膜金属電極2の電極幅は30μmに、その膜厚は5μm〜10μmに設定されている。符号Wは、各維持電極x、yの透明電極の幅である。図8は、前面パネルないしは前面基板の断面構造を示しており、図7のA−A線に関する縦断面図に相当する。図8に示されている通り、一対の各維持電極x、yの各々の両端部の内で、放電ギャップgを成す側の端部表面上に、第2厚膜金属電極2が突出する態様で形成されている。第2維持電極x、yと放電ギャップgとは誘電体膜で覆われているが、第2厚膜金属電極2上の誘電体膜は、当該厚膜電極2の厚み分のみ薄くなっている。このため、放電ギャップ近傍の電界は、第2厚膜金属電極2が無い場合よりも強くなり、表示放電時における放電開始電圧を低くすることが出来る。
(Modification 1)
Furthermore, the structure of the sustain electrode in the PDP cell structure according to the first embodiment may be improved as shown in FIG. In the configuration of FIG. 7, the cell height is set to 200 μm, the discharge gap g is set to 125 μm, and the second thick
以上の通り、本変形例によれば、表示電極の放電ギャップgの両側に第2厚膜金属電極2を形成したので、各厚膜金属電極2上の誘電体膜厚が当該金属電極2の厚み分だけ薄くなるため、誘電体表面での電界が増加し、表示放電における放電開始電圧を下げることが出来ると言う効果が得られる。
As described above, according to this modification, since the second
(変形例2)
更に、実施の形態1に係るPDPセル構造に対して、図9に示す様に、前面パネルの放電ギャップ部の誘電体に掘り込み(溝構造)10を設けても良い。ここでは、維持電極対x、yを被覆する誘電体膜と、当該誘電体膜上に形成された保護膜とを、「誘電体層」と総称する。上記掘り込み部の形成方法は次の通りである。先ず、スクリーン印刷或いはダイコータ、ロールコータで、鉛ガラスペーストを、維持電極対が既に形成された前面ガラス基板の表面上に印刷し、当該ペーストを乾燥する。その後、乾燥済みの鉛ガラスペーストの表面上にドライフィルムをラミネートし、露光・現像により、放電ギャップ部に開口を形成し、サンドブラストで、その部分を削りとる。その後、焼成して、ガラス状の誘電体膜を前面ガラス基板表面上に形成する。この様にして、放電ギャップ部に、例えば幅70μm、深さ20μm程度の溝10を形成する。その後、この上から保護膜を形成する。従って、溝10上に形成された保護膜の部分にも、溝10に対応する掘りこみ部ないしは溝構造が形成される。
(Modification 2)
Further, as shown in FIG. 9, the PDP cell structure according to the first embodiment may be provided with a digging (groove structure) 10 in the dielectric of the discharge gap portion of the front panel. Here, the dielectric film covering the sustain electrode pair x, y and the protective film formed on the dielectric film are collectively referred to as “dielectric layer”. The formation method of the said digging part is as follows. First, a lead glass paste is printed on the surface of the front glass substrate on which the sustain electrode pair has already been formed by screen printing, a die coater, or a roll coater, and the paste is dried. Thereafter, a dry film is laminated on the surface of the dried lead glass paste, an opening is formed in the discharge gap portion by exposure and development, and the portion is scraped off by sandblasting. Thereafter, it is baked to form a glassy dielectric film on the front glass substrate surface. In this way, the groove 10 having a width of about 70 μm and a depth of about 20 μm is formed in the discharge gap portion. Thereafter, a protective film is formed thereon. Therefore, a digging portion or a groove structure corresponding to the groove 10 is also formed in the portion of the protective film formed on the groove 10.
この様な構成とすることにより、透明電極間の電界の強い部分が放電空間に露出するため、放電開始電圧を10V〜20V程下げることが出来る。 By adopting such a configuration, a portion where the electric field between the transparent electrodes is strong is exposed to the discharge space, so that the discharge start voltage can be lowered by about 10V to 20V.
尚、本実施の形態及び各変形例における各隔壁は、例えばサンドブラスト法で形成されており、隔壁のトップ幅は60μmから70μmの範囲内に設定されている。 In addition, each partition in this Embodiment and each modification is formed by the sandblast method, for example, and the top width | variety of a partition is set in the range of 60 micrometers-70 micrometers.
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
(Appendix)
While the embodiments of the present invention have been disclosed and described in detail above, the above description exemplifies aspects to which the present invention can be applied, and the present invention is not limited thereto. In other words, various modifications and variations to the described aspects can be considered without departing from the scope of the present invention.
本実施の形態及びその変形例1及び2において記載した各PDPを、当該PDPの一対の維持電極及びアドレス電極を駆動する各信号を画像信号に基づき生成・印加するドライバ回路(既知の駆動回路で良い)と共に、所定の筐体内に組込むことで、プラズマディスプレイ装置(例えば、プラズマTVあるいは業務用モニタ)を構成することが出来る。
Each of the PDPs described in the present embodiment and its
x 維持電極(走査電極)、y 維持電極(維持電極:共通電極)、D1 第1方向、D2 第2方向、g 放電ギャップ、h セル高さ、W 透明電極の幅、1 第1厚膜金属電極(母電極)、2 第2厚膜金属電極、10 溝。
x sustain electrode (scan electrode), y sustain electrode (sustain electrode: common electrode), D1 first direction, D2 second direction, g discharge gap, h cell height, W width of transparent electrode, 1 first thick film metal Electrode (mother electrode), 2nd thick film metal electrode, 10 groove.
Claims (3)
各放電セルのセル高さが180μm以上210μm以下の範囲内の値に設定されており、しかも、前記1対の表示電極間の放電ギャップが125μm以上150μm未満の範囲内の値に設定されていることを特徴とする、
プラズマディスプレイパネル。 A front panel having a plurality of pairs of display electrodes, a dielectric film that covers the plurality of display electrode pairs and separates each display electrode from the discharge space, and extends so as to form a three-dimensional intersection with the display electrode pairs A back panel having a plurality of partition walls, a phosphor layer covering the side surfaces of each partition wall and between adjacent partition walls, and a plurality of address electrodes located between the partition walls and extending so as to three-dimensionally intersect the display electrode pair In a plasma display panel comprising a plurality of discharge cells filled with a discharge gas,
The cell height of each discharge cell is set to a value within the range of 180 μm to 210 μm, and the discharge gap between the pair of display electrodes is set to a value within the range of 125 μm to less than 150 μm. It is characterized by
Plasma display panel.
前記1対の表示電極間の前記放電ギャップの両側に厚膜金属電極が形成されていることを特徴とする、
プラズマディスプレイパネル。 The plasma display panel according to claim 1,
Thick film metal electrodes are formed on both sides of the discharge gap between the pair of display electrodes,
Plasma display panel.
プラズマディスプレイ装置。
The plasma display panel according to claim 1 or 2 and a circuit for driving the panel.
Plasma display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003418165A JP2005183037A (en) | 2003-12-16 | 2003-12-16 | Plasma display panel and plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003418165A JP2005183037A (en) | 2003-12-16 | 2003-12-16 | Plasma display panel and plasma display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183037A true JP2005183037A (en) | 2005-07-07 |
Family
ID=34780450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003418165A Pending JP2005183037A (en) | 2003-12-16 | 2003-12-16 | Plasma display panel and plasma display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183037A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007013135A1 (en) * | 2005-07-26 | 2007-02-01 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel and plasma display unit |
US7221097B2 (en) * | 2004-05-07 | 2007-05-22 | Samsung Sdi Co., Ltd. | Plasma display panel with controlled discharge driving voltage |
KR100759565B1 (en) | 2006-01-21 | 2007-09-18 | 삼성에스디아이 주식회사 | Discharge display apparatus wherein gap between electrode lines is efficiently widen |
WO2010001615A1 (en) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | Plasma display panel and method for producing the same |
WO2010001616A1 (en) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | Plasma display panel and method for producing the same |
-
2003
- 2003-12-16 JP JP2003418165A patent/JP2005183037A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7221097B2 (en) * | 2004-05-07 | 2007-05-22 | Samsung Sdi Co., Ltd. | Plasma display panel with controlled discharge driving voltage |
WO2007013135A1 (en) * | 2005-07-26 | 2007-02-01 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel and plasma display unit |
KR100759565B1 (en) | 2006-01-21 | 2007-09-18 | 삼성에스디아이 주식회사 | Discharge display apparatus wherein gap between electrode lines is efficiently widen |
WO2010001615A1 (en) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | Plasma display panel and method for producing the same |
WO2010001616A1 (en) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | Plasma display panel and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3121247B2 (en) | AC-type plasma display panel and driving method | |
JP2005183037A (en) | Plasma display panel and plasma display device | |
JP2005235768A (en) | Plasma display panel | |
JP4285040B2 (en) | Plasma display panel | |
JP4577360B2 (en) | Plasma display panel | |
JP4260775B2 (en) | Plasma display panel | |
US7652427B2 (en) | Plasma display panel | |
JP2005197232A (en) | Plasma display panel and its manufacturing method | |
JPH0765727A (en) | Surface discharge type plasma display panel | |
KR100482327B1 (en) | Plasma display panel | |
JP4661981B2 (en) | Plasma display panel and method for manufacturing plasma display panel | |
JP2008004436A (en) | Plasma display panel, and its manufacturing method | |
KR100613013B1 (en) | Plasma Display Panel | |
JP2006269412A (en) | Plasma display panel and its manufacturing method | |
KR100484111B1 (en) | Plasma display panel | |
JP4403874B2 (en) | Plasma display panel | |
JP4422081B2 (en) | Plasma display panel | |
KR20060013030A (en) | Plasma display panel | |
KR100684844B1 (en) | Plasma display panel | |
JP2001068030A (en) | Three-electrode type ac plasma display panel | |
JP4165351B2 (en) | Plasma display panel | |
JP2005216592A (en) | Plasma display panel | |
JP2001135245A (en) | Plasma display panel and manufacturing method therefor | |
KR20060019151A (en) | Plasma display panel | |
KR19990011618A (en) | Bulkhead Structure of Plasma Display Panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
A977 | Report on retrieval |
Effective date: 20070803 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070821 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071017 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071017 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080219 |