JP2005167887A

JP2005167887A - Dynamic image format conversion apparatus and method

Info

Publication number: JP2005167887A
Application number: JP2003407116A
Authority: JP
Inventors: Kenji Kubota; 賢治久保田; Hideki Aiba; 英樹相羽
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2003-12-05
Filing date: 2003-12-05
Publication date: 2005-06-23

Abstract

<P>PROBLEM TO BE SOLVED: To provide a dynamic image format conversion apparatus capable of making a detection error of a motion vector smaller, and realizing smooth and high image quality format conversion even for a telecine converted dynamic image signal. <P>SOLUTION: A telecine detector 2 generates a telecine determination information and a pulldown phase information. Progressive converting circuits 3 and 4 convert an interlace signal into a progressive signal using a scan line interpolation method different each other. A selecting circuit 5 selects one of two progressive signals based on the telecine judgement information. An interpolation circuit 7 uses a motion vector information from a motion vector detector 6 and the pulldown phase information to convert a frame frequency of the progressive signal using a frame frequency converting method according to the telecine judgement information. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、動画像信号を異なったフォーマットに変換する動画像フォーマット変換装置及び方法に関する。 The present invention relates to a moving image format conversion apparatus and method for converting a moving image signal into a different format.

動画像信号には、走査線数、走査線構造、画像レート（フレーム周波数またはフィールド周波数）、水平画素数、画像アスペクト比等の違いにより、複数種類のフォーマットが規格として存在する。画像レートとしては、ＮＴＳＣ方式に代表される６０Ｈｚと、ＰＡＬ方式に代表される５０Ｈｚとがある。
動画像信号を表示する際、表示画像の見かけ上の画像品位を向上させるため、その動画像信号のフォーマットとは異なるフォーマットに変換することがある。例えば画像レート５０Ｈｚの動画像信号をそのまま表示するとちらつきの多い画像として表示されるので、画像レートを１００Ｈｚに変換することによりちらつきのない画像として表示することが行われている。 There are a plurality of types of formats for moving image signals depending on the number of scanning lines, the structure of scanning lines, the image rate (frame frequency or field frequency), the number of horizontal pixels, the image aspect ratio, and the like. The image rate includes 60 Hz represented by the NTSC system and 50 Hz represented by the PAL system.
When displaying a moving image signal, in order to improve the apparent image quality of the display image, the moving image signal may be converted into a format different from the format of the moving image signal. For example, when a moving image signal with an image rate of 50 Hz is displayed as it is, it is displayed as an image with a lot of flickering. Therefore, an image without flickering is displayed by converting the image rate to 100 Hz.

従来の動画像フォーマット変換装置の一例としては、下記の特許文献１に記載のものがある。
特開平１１−２９８８６１ An example of a conventional moving image format conversion device is disclosed in Patent Document 1 below.
JP-A-11-298861

動画像信号のフォーマット変換は、変換方法によって画質に大きな影響を及ぼす。例えば画像レート５０Ｈｚの動画像信号を１００Ｈｚに変換する場合、同じ画像（フレーム）を２回表示する変換方法では画像の動きのスムーズさが失われてしまう。そこで、特許文献１に記載のように、動画像信号の動きベクトルを検出し、動きベクトルに基づいて動き補償補間することによって新たなフレームを挿入することが一般的に行われている。
ところが、フォーマット変換の対象である動画像信号がインターレース信号の場合には、動きベクトルの検出誤差が大きく、フォーマット変換後の動画像信号の動きのスムーズさが失われやすい。 The format conversion of a moving image signal greatly affects the image quality depending on the conversion method. For example, when a moving image signal with an image rate of 50 Hz is converted to 100 Hz, smoothness of image movement is lost in the conversion method in which the same image (frame) is displayed twice. Therefore, as described in Patent Document 1, it is a common practice to insert a new frame by detecting a motion vector of a moving image signal and performing motion compensation interpolation based on the motion vector.
However, when the moving image signal to be subjected to format conversion is an interlaced signal, the motion vector detection error is large, and the smoothness of the motion of the moving image signal after format conversion is likely to be lost.

図１１はインターレース信号の走査線構造を示している。図１１に示すように、インターレース信号は走査線Ｌがフィールド間でラインオフセットし、隣接する２つのフィールド間では画像のサンプリング位置（画素Ｐの位置）が異なり、フレーム間では画像のサンプリング位置が同じである。このため、隣接する２つのフィールド間では動画像の垂直高域部分でマッチング誤差が大きく、動きベクトルの検出誤差は大きくなってしまう。
フィールド１つ置きの２つのフィールド間では動画像の垂直高域部分でマッチング誤差は生じないが、画像間の時間間隔が長くなるので高速な動きに対してのマッチング誤差が大きくなり、このような画像に対しての動きベクトルの検出誤差が大きくなってしまう。このように、従来の動画像フォーマット変換装置は、インターレース信号をフォーマット変換する場合に動きベクトルの検出誤差が大きく、高画質なフォーマット変換ができないという問題点があった。 FIG. 11 shows the scanning line structure of the interlace signal. As shown in FIG. 11, in the interlace signal, the scanning line L is line-offset between fields, the image sampling positions (pixel P positions) are different between two adjacent fields, and the image sampling positions are the same between frames. It is. For this reason, between two adjacent fields, the matching error is large in the vertical high frequency part of the moving image, and the motion vector detection error is large.
No matching error occurs in the vertical high-frequency part of the moving image between every other two fields, but the time interval between the images becomes longer, so the matching error for high-speed motion becomes large. The motion vector detection error for the image becomes large. As described above, the conventional moving image format conversion apparatus has a problem in that when an interlace signal is subjected to format conversion, a motion vector detection error is large and high-quality format conversion cannot be performed.

ところで、５０Ｈｚまたは６０Ｈｚの動画像信号の中には、元々の画像レートが２４Ｈｚまたは３０Ｈｚの動画像信号をいわゆるプルダウンという処理によってテレシネ変換したものも存在する。テレシネ変換された動画像信号は、フレーム間で動きが連続していない。図１２は、２４Ｈｚの動画像信号を２−３プルダウンによって６０Ｈｚの動画像信号にテレシネ変換する過程と、その６０Ｈｚの動画像信号で動きが検出される部分を示す図である。図１２において、（Ａ）は２４Ｈｚの原画像の動画像信号、（Ｂ）は２−３プルダウンによってテレシネ変換された６０Ｈｚの動画像信号、（Ｃ）は６０Ｈｚの動画像信号で動きが検出される部分を示している。
ここでは、図１２（Ａ）の原画像に示すように、黒く塗り潰した画像Ｂｉが左から右へと移動している。原画像の１つのフレームは、図１２（Ｂ）に示すように、６０Ｈｚの動画像信号の２フレームまたは３フレームに割り当てられる。減算器ＳＵＢによって図１２（Ｂ）の隣接する２つのフレーム間の差分を取ると、図１２（Ｃ）にハッチングを付した部分Ａｍ（動き検出部Ａｍとする）において動きが検出される。動き検出部Ａｍは２フレーム毎または３フレーム毎に発生するので、６０Ｈｚの動画像信号の動きは２フレーム毎または３フレーム毎に検出されることとなる。 By the way, some 50 Hz or 60 Hz moving image signals are obtained by telecine-converting a moving image signal having an original image rate of 24 Hz or 30 Hz by so-called pull-down processing. The moving image signal subjected to telecine conversion does not move continuously between frames. FIG. 12 is a diagram illustrating a process of telecine-converting a 24 Hz moving image signal to a 60 Hz moving image signal by 2-3 pulldown, and a portion in which motion is detected by the 60 Hz moving image signal. In FIG. 12, (A) is a moving image signal of an original image of 24 Hz, (B) is a moving image signal of 60 Hz telecine-converted by 2-3 pulldown, and (C) is a moving image signal of 60 Hz. This part is shown.
Here, as shown in the original image in FIG. 12A, the black-painted image Bi moves from left to right. As shown in FIG. 12B, one frame of the original image is assigned to 2 frames or 3 frames of a 60 Hz moving image signal. When the difference between two adjacent frames in FIG. 12B is obtained by the subtracter SUB, a motion is detected in a portion Am (referred to as motion detection unit Am) hatched in FIG. Since the motion detector Am is generated every 2 frames or every 3 frames, the motion of the 60 Hz moving image signal is detected every 2 frames or every 3 frames.

従って、テレシネ変換された動画像信号を従来の動画像フォーマット変換装置によってフォーマット変換すると、動きベクトルの情報が間欠的にしか得られないので、変換後の動画像の動きがスムーズにならず、高画質なフォーマット変換ができないという問題点があった。 Therefore, when the video signal subjected to telecine conversion is format-converted by a conventional video format converter, the motion vector information can be obtained only intermittently. There was a problem that image quality format conversion was not possible.

本発明はこのような問題点に鑑みなされたものであり、インターレース信号をフォーマット変換する場合に、動きベクトルの検出誤差を小さくすることができ動きがスムーズで高画質なフォーマット変換を実現でき、またテレシネ変換された動画像信号であっても動きがスムーズで高画質なフォーマット変換を実現することができる動画像フォーマット変換装置及び方法を提供することを目的とする。 The present invention has been made in view of such a problem. When format conversion is performed on an interlaced signal, a motion vector detection error can be reduced, smooth motion and high-quality format conversion can be realized, and It is an object of the present invention to provide a moving image format conversion apparatus and method capable of realizing format conversion with smooth motion and high image quality even with a telecine converted moving image signal.

本発明は、上述した従来の技術の課題を解決するため、入力された動画像のインターレース信号をフォーマット変換する動画像フォーマット変換装置において、前記インターレース信号がプルダウンによってテレシネ変換された信号か否かを検出し、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを発生するテレシネ検出回路（２）と、前記インターレース信号を、前記プルダウン位相情報を用いた第１の走査線補間方法によってプログレッシブ信号に変換する第１のプログレッシブ変換回路（３）と、前記インターレース信号を、前記第１の走査線補間方法とは異なる第２の走査線補間方法によってプログレッシブ信号に変換する第２のプログレッシブ変換回路（４）と、前記テレシネ判定情報に基づいて、前記第１のプログレッシブ変換回路によって変換されたプログレッシブ信号と前記第２のプログレッシブ変換回路によって変換されたプログレッシブ信号とのいずれかを選択する選択回路（５）と、前記選択回路より出力されたプログレッシブ信号における画像の動きベクトルを検出して動きベクトル情報を発生する動きベクトル検出回路（６）と、前記選択回路より出力されたプログレッシブ信号と前記テレシネ判定情報と前記プルダウン位相情報と前記動きベクトル情報とが入力され、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号であることを示すとき、前記選択回路より出力されたプログレッシブ信号のフレーム周波数ｍを前記プルダウン位相情報と前記動きベクトル情報とを用いた第１のフレーム周波数変換方法によってフレーム周波数ｎ（ここで、ｍ，ｎは整数であり、ｍ≧ｎである）に変換し、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号ではないことを示すとき、前記選択回路より出力されたプログレッシブ信号のフレーム周波数ｍを前記動きベクトル情報を用いた第２のフレーム周波数変換方法によってフレーム周波数ｎに変換する内挿回路（７）とを備えて構成したことを特徴とする動画像フォーマット変換装置を提供する。
ここで、前記第１の走査線補間方法はフィールド間補間であり、前記第２の走査線補間方法は画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間であることが好ましい。
また、入力された動画像のインターレース信号をフォーマット変換する動画像フォーマット変換方法において、前記インターレース信号がプルダウンによってテレシネ変換された信号か否かを検出し、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを発生するテレシネ検出ステップと、前記インターレース信号を、前記プルダウン位相情報を用いた第１の走査線補間方法によってプログレッシブ信号に変換する第１のプログレッシブ変換ステップと、前記インターレース信号を、前記第１の走査線補間方法とは異なる第２の走査線補間方法によってプログレッシブ信号に変換する第２のプログレッシブ変換ステップと、前記テレシネ判定情報に基づいて、前記第１のプログレッシブ変換ステップにて変換されたプログレッシブ信号と前記第２のプログレッシブ変換ステップにて変換されたプログレッシブ信号とのいずれかを選択する選択ステップと、前記選択ステップにより出力されたプログレッシブ信号における画像の動きベクトルを検出して動きベクトル情報を発生する動きベクトル検出ステップと、前記選択回路ステップにより出力されたプログレッシブ信号と前記テレシネ判定情報と前記プルダウン位相情報と前記動きベクトル情報とが入力され、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号であることを示すとき、前記選択ステップにより出力されたプログレッシブ信号のフレーム周波数ｍを前記プルダウン位相情報と前記動きベクトル情報とを用いた第１のフレーム周波数変換方法によってフレーム周波数ｎ（ここで、ｍ，ｎは整数であり、ｍ≧ｎである）に変換し、前記テレシネ判定情報が、前記インターレース信号がテレシネ変換された信号ではないことを示すとき、前記選択ステップにより出力されたプログレッシブ信号のフレーム周波数ｍを前記動きベクトル情報を用いた第２のフレーム周波数変換方法によってフレーム周波数ｎに変換する内挿ステップとを含むことを特徴とする動画像フォーマット変換方法を提供する。
ここで、前記第１の走査線補間方法はフィールド間補間であり、前記第２の走査線補間方法は画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間であることが好ましい。 In order to solve the above-described problems of the prior art, the present invention relates to a moving picture format conversion apparatus for converting the format of an interlaced signal of an inputted moving picture, and whether or not the interlaced signal is a signal subjected to telecine conversion by pull-down. Telecine detection circuit (2) for generating telecine determination information indicating whether or not the signal is a telecine converted signal and pull-down phase information indicating a pull-down phase at the time of telecine conversion, and the interlace signal, A first progressive conversion circuit (3) that converts a progressive signal into a progressive signal by a first scanning line interpolation method using pull-down phase information, and a second scan different from the first scanning line interpolation method. Second progressive change to convert to progressive signal by line interpolation method A selection circuit that selects either the circuit (4) or the progressive signal converted by the first progressive conversion circuit and the progressive signal converted by the second progressive conversion circuit based on the telecine determination information (5), a motion vector detection circuit (6) for detecting a motion vector of an image in the progressive signal output from the selection circuit and generating motion vector information, the progressive signal output from the selection circuit and the telecine When the determination information, the pull-down phase information, and the motion vector information are input, and the telecine determination information indicates that the interlace signal is a signal subjected to telecine conversion, a frame of the progressive signal output from the selection circuit Pull down phase information for frequency m The frame frequency is converted into a frame frequency n (where m and n are integers and m ≧ n) by a first frame frequency conversion method using the motion vector information, and the telecine determination information is converted into the interlace signal. Indicates that the frame frequency m of the progressive signal output from the selection circuit is converted to the frame frequency n by the second frame frequency conversion method using the motion vector information. There is provided a moving picture format conversion device characterized by comprising a circuit (7).
Here, it is preferable that the first scanning line interpolation method is inter-field interpolation, and the second scanning line interpolation method is motion adaptive interpolation that switches between inter-field interpolation and intra-field interpolation according to image motion. .
Further, in the moving image format conversion method for converting the format of the input interlaced signal of the moving image, it is detected whether the interlaced signal is a signal subjected to telecine conversion by pull-down, and whether the signal is a signal subjected to telecine conversion. A telecine detection step for generating telecine determination information and pull-down phase information indicating a pull-down phase at the time of telecine conversion, and the interlace signal is converted into a progressive signal by a first scanning line interpolation method using the pull-down phase information. A first progressive conversion step for converting; a second progressive conversion step for converting the interlace signal into a progressive signal by a second scanning line interpolation method different from the first scanning line interpolation method; and the telecine determination. Based on information before A selection step for selecting either the progressive signal converted in the first progressive conversion step or the progressive signal converted in the second progressive conversion step; and an image in the progressive signal output by the selection step A motion vector detecting step for detecting a motion vector of the motion vector and generating motion vector information; a progressive signal output by the selection circuit step; the telecine determination information; the pull-down phase information; and the motion vector information. When the telecine determination information indicates that the interlace signal is a signal subjected to telecine conversion, the frame frequency m of the progressive signal output by the selection step is used using the pull-down phase information and the motion vector information. 1 is converted to a frame frequency n (where m and n are integers and m ≧ n) by the frame frequency conversion method 1, and the telecine determination information is not a signal obtained by telecine conversion of the interlace signal. The frame frequency m of the progressive signal output in the selection step is converted to a frame frequency n by a second frame frequency conversion method using the motion vector information. A moving image format conversion method is provided.
Here, it is preferable that the first scanning line interpolation method is inter-field interpolation, and the second scanning line interpolation method is motion adaptive interpolation that switches between inter-field interpolation and intra-field interpolation according to image motion. .

本発明の動画像フォーマット変換装置及び方法によれば、インターレース信号をフォーマット変換する場合に、動きベクトルの検出誤差を小さくすることができ動きがスムーズで高画質なフォーマット変換を実現できる。また、テレシネ変換された動画像信号であっても動きがスムーズで高画質なフォーマット変換を実現することができる。 According to the moving image format conversion apparatus and method of the present invention, when converting the format of an interlaced signal, the motion vector detection error can be reduced, and the format conversion with smooth motion and high image quality can be realized. Further, even with a video signal that has been telecine converted, it is possible to realize format conversion with smooth motion and high image quality.

以下、本発明の動画像フォーマット変換装置及び方法について、添付図面を参照して説明する。図１は本発明の動画像フォーマット変換装置の一実施形態を示すブロック図、図２は図１中のテレシネ検出回路２の具体的構成例を示すブロック図、図３は図１中のブログレッシブ変換回路３の具体的構成例を示すブロック図、図４は図３のブログレッシブ変換回路３の動作を説明するための図、図５は図１中のブログレッシブ変換回路４の具体的構成例を示すブロック図、図６は図５のブログレッシブ変換回路４の動作を説明するための図、図７はブログレッシブ信号の走査線構造を示す図、図８は図１中の内挿回路７の具体的構成例を示すブロック図、図９及び図１０は図８の内挿回路７の動作を説明するための図である。 Hereinafter, a moving picture format conversion apparatus and method according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of a moving image format conversion apparatus of the present invention, FIG. 2 is a block diagram showing a specific configuration example of a telecine detection circuit 2 in FIG. 1, and FIG. 3 is a bloggressive in FIG. 4 is a block diagram illustrating a specific configuration example of the conversion circuit 3, FIG. 4 is a diagram for explaining the operation of the blog conversion circuit 3 in FIG. 3, and FIG. 5 is a specific configuration example of the blog conversion circuit 4 in FIG. FIG. 6 is a diagram for explaining the operation of the blog progressive conversion circuit 4 of FIG. 5, FIG. 7 is a diagram showing the scanning line structure of the blog progressive signal, and FIG. 8 is an interpolation circuit 7 in FIG. FIG. 9 and FIG. 10 are diagrams for explaining the operation of the interpolation circuit 7 of FIG.

図１において、入力端子１に入力されたインターレース信号は、テレシネ検出回路２とプログレッシブ変換回路３とプログレッシブ変換回路４に供給される。テレシネ検出回路２は、入力されたインターレース信号がテレシネ変換された信号であるか否かを検出する。テレシネ変換とは、例えばフィルム画像のような２４Ｈｚまたは３０Ｈｚの入力動画像信号をプルダウンによって入力動画像信号よりも高いフレーム周波数（５０Ｈｚまたは６０Ｈｚ等）の動画像信号に変換することである。テレシネ検出回路２は、テレシネ変換された信号であるか否かを示すテレシネ判定情報とテレシネ変換の際のプルダウンの位相を示すプルダウン位相情報とを出力する。テレシネ検出回路２の具体的構成及び動作は後に詳述する。テレシネ判定情報は選択回路５及び内挿回路７に供給され、プルダウン位相情報はプログレッシブ変換回路３及び内挿回路７に供給される。 In FIG. 1, an interlace signal input to an input terminal 1 is supplied to a telecine detection circuit 2, a progressive conversion circuit 3, and a progressive conversion circuit 4. The telecine detection circuit 2 detects whether or not the input interlace signal is a signal subjected to telecine conversion. The telecine conversion is to convert a 24 Hz or 30 Hz input moving image signal such as a film image into a moving image signal having a frame frequency higher than the input moving image signal (such as 50 Hz or 60 Hz) by pull-down. The telecine detection circuit 2 outputs telecine determination information indicating whether or not the signal is a telecine-converted signal and pull-down phase information indicating a pull-down phase at the time of telecine conversion. The specific configuration and operation of the telecine detection circuit 2 will be described in detail later. The telecine determination information is supplied to the selection circuit 5 and the interpolation circuit 7, and the pull-down phase information is supplied to the progressive conversion circuit 3 and the interpolation circuit 7.

プログレッシブ変換回路３とプログレッシブ変換回路４は、入力されたインターレース信号をプログレッシブ信号に変換する。但し、プログレッシブ変換回路３とプログレッシブ変換回路４とはインターレース信号をプログレッシブ信号に変換する際の変換方法（走査線補間方法）が互いに異なっている。プログレッシブ変換回路３は、テレシネ変換されたインターレース信号をプログレッシブ信号に変換するのに好適な補間方法を採用するものであり、テレシネ変換の際のプルダウン位相に基づいてフィールド間補間を行うものである。一方、プログレッシブ変換回路４は、テレシネ変換されたものではないインターレース信号をプログレッシブ信号に変換するのに好適な補間方法を採用するものであり、画像の動きに応じてフィールド間補間とフィールド内補間を切り換える動き適応補間を行うものである。プログレッシブ変換回路３及びプログレッシブ変換回路４の具体的構成及び動作は後に詳述する。 The progressive conversion circuit 3 and the progressive conversion circuit 4 convert the input interlace signal into a progressive signal. However, the progressive conversion circuit 3 and the progressive conversion circuit 4 are different from each other in the conversion method (scanning line interpolation method) when converting the interlace signal into the progressive signal. The progressive conversion circuit 3 employs an interpolation method suitable for converting a telecine-converted interlace signal into a progressive signal, and performs inter-field interpolation based on a pull-down phase at the time of telecine conversion. On the other hand, the progressive conversion circuit 4 adopts an interpolation method suitable for converting an interlace signal that has not been telecine converted into a progressive signal, and performs inter-field interpolation and intra-field interpolation according to the motion of the image. It performs motion adaptive interpolation for switching. Specific configurations and operations of the progressive conversion circuit 3 and the progressive conversion circuit 4 will be described in detail later.

プログレッシブ変換回路３及びプログレッシブ変換回路４より出力されたプログレッシブ信号はそれぞれ選択回路５に入力される。選択回路５は、入力されたテレシネ判定情報に基づいて、プログレッシブ変換回路３より出力されたプログレッシブ信号とプログレッシブ変換回路４より出力されたプログレッシブ信号とのいずれかを選択して出力する。選択回路５より出力されたプログレッシブ信号は動きベクトル検出回路６と内挿回路７とに供給される。内挿回路７はフレーム間補間回路である。
動きベクトル検出回路６は入力されたプログレッシブ信号における画像の動きベクトルを検出し、物体が動いた方向と大きさを示す動きベクトル情報を内挿回路７に供給する。動きベクトル検出回路６における動きベクトルの検出方法としては、一例として２つのフレームの画像のマッチングを調べるマッチング法を用いることができる。動きベクトル検出回路６における動きベクトルの検出方法はマッチング法に限定されず、任意の方法を用いることができる。 The progressive signals output from the progressive conversion circuit 3 and the progressive conversion circuit 4 are respectively input to the selection circuit 5. The selection circuit 5 selects and outputs either the progressive signal output from the progressive conversion circuit 3 or the progressive signal output from the progressive conversion circuit 4 based on the input telecine determination information. The progressive signal output from the selection circuit 5 is supplied to the motion vector detection circuit 6 and the interpolation circuit 7. The interpolation circuit 7 is an inter-frame interpolation circuit.
The motion vector detection circuit 6 detects the motion vector of the image in the input progressive signal, and supplies motion vector information indicating the direction and magnitude of movement of the object to the interpolation circuit 7. As a motion vector detection method in the motion vector detection circuit 6, for example, a matching method for examining matching between images of two frames can be used. The motion vector detection method in the motion vector detection circuit 6 is not limited to the matching method, and any method can be used.

内挿回路７には、選択回路５から入力されたプログレッシブ信号と、動きベクトル検出回路６から入力された動きベクトル情報と、テレシネ検出回路２から入力されたテレシネ判定情報及びプルダウン位相情報とが入力される。内挿回路７は、テレシネ判定情報が、入力端子１に入力されたインターレース信号がテレシネ変換された信号であることを示すとき、入力されたプログレッシブ信号のフレーム周波数をプルダウン位相情報と動きベクトル情報とを用いた第１のフレーム周波数変換方法によって動き補償補間する。また、内挿回路７は、テレシネ判定情報が、入力端子１に入力されたインターレース信号がテレシネ変換された信号ではないことを示すとき、入力されたプログレッシブ信号のフレーム周波数を動きベクトル情報を用いた第２のフレーム周波数変換方法によって動き補償補間する。
これにより、内挿回路７は入力されたプログレッシブ信号のフレーム周波数をｍ／ｎ倍に変換して出力する。ここで、ｍ，ｎは整数であり、ｍ≧ｎである。即ち、本実施形態は、フレーム周波数を変更しないｍ＝ｎも含む。フレーム周波数を変更しない場合の例は、例えば２−３プルダウンの際に内挿回路７が画像の動きをスムーズにするよう内挿することである。内挿回路７より出力されたプログレッシブ信号は出力端子８より出力される。 The interpolation circuit 7 receives the progressive signal input from the selection circuit 5, the motion vector information input from the motion vector detection circuit 6, and the telecine determination information and pull-down phase information input from the telecine detection circuit 2. Is done. When the telecine determination information indicates that the interlace signal input to the input terminal 1 is a signal subjected to telecine conversion, the interpolation circuit 7 converts the frame frequency of the input progressive signal into pull-down phase information, motion vector information, and Motion compensation interpolation is performed by the first frame frequency conversion method using. Further, when the telecine determination information indicates that the interlace signal input to the input terminal 1 is not a signal subjected to telecine conversion, the interpolation circuit 7 uses the frame frequency of the input progressive signal using the motion vector information. Motion compensation interpolation is performed by the second frame frequency conversion method.
Thereby, the interpolation circuit 7 converts the frame frequency of the input progressive signal into m / n times and outputs it. Here, m and n are integers, and m ≧ n. That is, this embodiment includes m = n that does not change the frame frequency. An example of the case where the frame frequency is not changed is, for example, that the interpolation circuit 7 interpolates so that the movement of the image is smooth at the time of 2-3 pulldown. The progressive signal output from the interpolation circuit 7 is output from the output terminal 8.

ここで、図２を用いてテレシネ検出回路２の具体的構成及び動作について説明する。図２において、入力端子２０１に入力されたインターレース信号は、１フィールド遅延器２０２，２０３によってそれぞれ１フィールド遅延される。減算器２０４は、入力端子２０１に入力されたインターレース信号と１フィールド遅延器２０２によって１フィールド遅延したインターレース信号との差分を取り、２値化回路２０６に供給する。２値化回路２０６は減算器２０４より入力された差分値を２値化する。減算器２０５は、入力端子２０１に入力されたインターレース信号と１フィールド遅延器２０３によってさらに１フィールド（入力端子２０１に入力されたインターレース信号に対して２フィールド）遅延したインターレース信号との差分を取り、２値化回路２０８に供給する。２値化回路２０８は減算器２０５より入力された差分値を２値化する。 Here, a specific configuration and operation of the telecine detection circuit 2 will be described with reference to FIG. In FIG. 2, the interlace signal input to the input terminal 201 is delayed by one field by one field delay units 202 and 203, respectively. The subtractor 204 takes the difference between the interlace signal input to the input terminal 201 and the interlace signal delayed by one field by the one-field delay unit 202 and supplies the difference to the binarization circuit 206. A binarization circuit 206 binarizes the difference value input from the subtractor 204. The subtracter 205 takes a difference between the interlace signal input to the input terminal 201 and the interlace signal delayed by one field (two fields with respect to the interlace signal input to the input terminal 201) by the one-field delay unit 203, This is supplied to the binarization circuit 208. A binarization circuit 208 binarizes the difference value input from the subtracter 205.

１フィールド期間蓄積器２０７，２０９はそれぞれ２値化回路２０６，２０８からの２値化データを１フィールド期間蓄積する。１フィールド期間蓄積器２０７より出力された蓄積データは１画面（フィールド）中の各画素のフィールド差分の大きさを積算したものであり、１フィールド期間蓄積器２０９より出力された蓄積データは１画面（フィールド）中の各画素のフレーム差分の大きさを積算したものである。
１フィールド期間蓄積器２０７，２０９より出力された蓄積データはテレシネ判定器２１０及びプルダウン位相検出器２１１に供給される。テレシネ判定器２１０は、１フィールド期間蓄積器２０７，２０９より出力された蓄積データに基づいて入力端子２０１に入力されたインターレース信号がテレシネ変換された動画像信号であるか否かを判定して、テレシネ変換された動画像信号であるか否かを示すテレシネ判定情報を出力する。プルダウン位相検出器２１１は、１フィールド期間蓄積器２０７，２０９より出力された蓄積データに基づいてプルダウンの位相を示すプルダウン位相情報を出力する。テレシネ判定情報は出力端子２１２より出力され、プルダウン位相情報は出力端子２１３より出力される。テレシネ変換された動画像信号はフィールド間で動きが連続していないので、１フィールド期間蓄積器２０７，２０９より出力された蓄積データの時間変化のパターンを検出すれば、テレシネ変換された動画像信号であるか否かとプルダウンの位相を検出することができる。 One-field period accumulators 207 and 209 accumulate the binarized data from the binarization circuits 206 and 208, respectively, for one field period. The accumulated data output from the 1-field period accumulator 207 is obtained by integrating the magnitude of the field difference of each pixel in one screen (field), and the accumulated data output from the 1-field period accumulator 209 is one screen. This is the sum of the frame differences of each pixel in (field).
The accumulated data output from the 1-field period accumulators 207 and 209 is supplied to the telecine determination unit 210 and the pull-down phase detector 211. The telecine determination unit 210 determines whether or not the interlace signal input to the input terminal 201 is a telecine-converted moving image signal based on the storage data output from the 1-field period storages 207 and 209. Telecine determination information indicating whether or not the video signal has been telecine converted is output. The pull-down phase detector 211 outputs pull-down phase information indicating a pull-down phase based on the accumulated data output from the 1-field period accumulators 207 and 209. Telecine determination information is output from the output terminal 212, and pull-down phase information is output from the output terminal 213. Since the motion signal that has been telecine-converted does not continue to move between fields, if the temporal change pattern of the stored data output from the one-field period accumulators 207 and 209 is detected, the telecine-converted motion image signal And the pull-down phase can be detected.

次に、図３を用いてプログレッシブ変換回路３の具体的構成及び動作について説明する。図３において、入力端子３０１にはインターレース信号が入力され、入力端子３０２にはプルダウン位相情報が入力される。入力端子３０１に入力されたインターレース信号は、１フィールド遅延器３０３，３０４によってそれぞれ１フィールド遅延される。選択回路３０５には入力端子３０１に入力されたインターレース信号と１フィールド遅延器３０４より出力された２フィールド（１フレーム）遅延信号とプルダウン位相情報とが入力される。選択回路３０５は、プルダウン位相情報に基づいて入力端子３０１に入力されたインターレース信号と１フィールド遅延器３０４より出力された１フレーム遅延信号とのいずれかを選択して出力する。
倍速変換回路３０６には選択回路３０５の出力と１フィールド遅延器３０３の出力とが入力され、これらの２つの入力信号を倍速変換してプログレッシブ信号として出力する。 Next, a specific configuration and operation of the progressive conversion circuit 3 will be described with reference to FIG. In FIG. 3, an interlace signal is input to the input terminal 301, and pull-down phase information is input to the input terminal 302. The interlace signal input to the input terminal 301 is delayed by one field by one field delay units 303 and 304, respectively. The selection circuit 305 receives an interlace signal input to the input terminal 301, a two-field (one frame) delay signal output from the one-field delay unit 304, and pull-down phase information. The selection circuit 305 selects and outputs either the interlace signal input to the input terminal 301 or the 1-frame delay signal output from the 1-field delay unit 304 based on the pull-down phase information.
The double-speed conversion circuit 306 receives the output of the selection circuit 305 and the output of the one-field delay unit 303, and double-converts these two input signals and outputs them as a progressive signal.

図４は図３のプログレッシブ変換回路３による動作を示している。図４において、実線の丸で示すＰ01，Ｐ10，Ｐ12，Ｐ21はインターレース信号で存在している走査線Ｌ上の実画素である。破線の丸で示すＰ11はインターレース信号で間引かれている走査線上の画素であり、プログレッシブ変換回路３によって補間する補間画素である。
実画素Ｐ21が位置しているフィールドを入力端子３０１に入力されたインターレース信号の現フィールドとすると、１フィールド遅延器３０３の出力は実画素Ｐ10，Ｐ12が位置しているフィールドであり、１フィールド遅延器３０４の出力は実画素Ｐ01が位置しているフィールドである。選択回路３０５は、補間画素Ｐ11を生成する際に１フィールド前の実画素Ｐ01をそのまま補間画素Ｐ11として挿入するか、１フィールド後の実画素Ｐ21をそのまま補間画素Ｐ11として挿入するかを選択するものである。 FIG. 4 shows the operation of the progressive conversion circuit 3 of FIG. In FIG. 4, P01, P10, P12, and P21 indicated by solid circles are actual pixels on the scanning line L that are present in the interlace signal. P11 indicated by a broken-line circle is a pixel on the scanning line that is thinned by the interlace signal, and is an interpolation pixel that is interpolated by the progressive conversion circuit 3.
Assuming that the field in which the real pixel P21 is located is the current field of the interlace signal input to the input terminal 301, the output of the one-field delay unit 303 is the field in which the real pixels P10 and P12 are located, and one field delay The output of the unit 304 is the field in which the actual pixel P01 is located. The selection circuit 305 selects whether to insert the actual pixel P01 one field before as the interpolation pixel P11 or to insert the actual pixel P21 one field after as the interpolation pixel P11 when generating the interpolation pixel P11. It is.

さらに、図５を用いてプログレッシブ変換回路４の具体的構成及び動作について説明する。入力端子４０１に入力されたインターレース信号は、１フィールド遅延器４０２，４０３によってそれぞれ１フィールド遅延される。減算器４０４には入力端子４０１に入力されたインターレース信号と１フィールド遅延器４０３の出力とが入力され、これらの差分を取って出力する。動き判定器４０５は、減算器４０４より入力された差分信号に基づいて動きがあるか否かを判定して、動き判定情報を選択回路４０９に供給する。入力端子４０１に入力されたインターレース信号と１フィールド遅延器４０３の出力とは時間的に２フィールド（１フレーム）離れた関係にあり、画像のサンプリング位置が同じであるので、動きがあるか否かが正しく判定される。 Further, a specific configuration and operation of the progressive conversion circuit 4 will be described with reference to FIG. The interlace signal input to the input terminal 401 is delayed by one field by the one field delay units 402 and 403, respectively. The subtracter 404 receives the interlace signal input to the input terminal 401 and the output of the 1-field delay unit 403, and outputs the difference between these signals. The motion determiner 405 determines whether there is a motion based on the difference signal input from the subtractor 404 and supplies the motion determination information to the selection circuit 409. The interlace signal input to the input terminal 401 and the output of the 1-field delay unit 403 are temporally separated from each other by 2 fields (1 frame), and the image sampling position is the same. Is correctly determined.

１ライン遅延器４０６は、１フィールド遅延器４０２の出力を１ライン遅延して加算器４０７に供給する。加算器４０７は、１ライン遅延器４０６の出力と１フィールド遅延器４０２の出力とを加算して１／２にして選択回路４０９に供給する。加算器４０７の出力はフィールド内補間信号である。加算器４０８は、入力端子４０１に入力されたインターレース信号と１フィールド遅延器４０３の出力とを加算して１／２にして選択回路４０９に供給する。加算器４０８の出力はフィールド間補間信号である。
選択回路４０９は動き判定情報に基づいて加算器４０７の出力（フィールド内補間信号）と加算器４０８の出力（フィールド間補間信号）とを選択して出力する。即ち、選択回路４０９は、動きがあればフィールド内補間信号を選択し、動きがなければフィールド間補間信号を選択する。倍速変換回路４１０には選択回路４０９の出力と１フィールド遅延器４０２の出力とが入力され、これらの２つの入力信号を倍速変換してプログレッシブ信号として出力する。 The one-line delay unit 406 delays the output of the one-field delay unit 402 by one line and supplies it to the adder 407. The adder 407 adds the output of the 1-line delay unit 406 and the output of the 1-field delay unit 402 to ½ and supplies the result to the selection circuit 409. The output of the adder 407 is an intra-field interpolation signal. The adder 408 adds the interlace signal input to the input terminal 401 and the output of the 1-field delay unit 403 to ½, and supplies the result to the selection circuit 409. The output of the adder 408 is an inter-field interpolation signal.
The selection circuit 409 selects and outputs the output of the adder 407 (intra-field interpolation signal) and the output of the adder 408 (inter-field interpolation signal) based on the motion determination information. That is, the selection circuit 409 selects the intra-field interpolation signal if there is a motion, and selects the inter-field interpolation signal if there is no motion. The double speed conversion circuit 410 receives the output of the selection circuit 409 and the output of the one-field delay unit 402, and double-converts these two input signals and outputs them as a progressive signal.

図６は図５のプログレッシブ変換回路４による動作を示している。図６における画素Ｐ01，Ｐ10，Ｐ11，Ｐ12，Ｐ21の定義は図４と同じである。選択回路４０９は、補間画素Ｐ11を生成する際に１フィールド前の実画素Ｐ01と１フィールド後の実画素Ｐ21とを用いて補間したフィールド間補間信号を出力するか、同じフィールド内の１ライン前の実画素Ｐ10と１ライン後の実画素Ｐ12とを用いて補間したフィールド内補間信号を出力するかを選択するものである。 FIG. 6 shows the operation of the progressive conversion circuit 4 of FIG. The definitions of the pixels P01, P10, P11, P12, and P21 in FIG. 6 are the same as those in FIG. The selection circuit 409 outputs an inter-field interpolation signal interpolated using the real pixel P01 one field before and the real pixel P21 one field before when generating the interpolation pixel P11, or one line before in the same field Whether to output an inter-field interpolation signal interpolated using the actual pixel P10 and the actual pixel P12 after one line.

以上のようにしてプログレッシブ変換回路３またはプログレッシブ変換回路４より出力されるプログレッシブ信号は、図７に示すように、走査線Ｌがフィールド間でラインオフセットせず、隣接する２つのフィールド間で画像のサンプリング位置（画素Ｐの位置）は同じである。
従って、隣接する２つのフィールド間で動画像の垂直高域部分でマッチング誤差が大きくなることはないので、動きベクトル検出回路６は検出誤差の少ない動きベクトル情報を発生することができる。 As shown in FIG. 7, the progressive signal output from the progressive conversion circuit 3 or the progressive conversion circuit 4 does not cause the scanning line L to be line-offset between the fields as described above. The sampling position (position of pixel P) is the same.
Therefore, since the matching error does not increase between two adjacent fields in the vertical high-frequency part of the moving image, the motion vector detection circuit 6 can generate motion vector information with a small detection error.

次に、図８を用いて内挿回路７の具体的構成及び動作について説明する。入力端子７０１には選択回路５より出力されたプログレッシブ信号が入力され、入力端子７０２には動きベクトル検出回路６より出力された動きベクトル情報が入力される。入力端子７０３，７０４にはテレシネ検出回路２より出力されたプルダウン位相情報，テレシネ判定情報がそれぞれ入力される。
入力端子７０１に入力されたプログレッシブ信号はメモリ７０５に一旦書き込まれた後読み出され、画像シフト器７０６に供給される。動きベクトル情報とプルダウン位相情報とテレシネ判定情報はベクトル値発生回路７０８に供給される。プルダウン位相情報は動きベクトル情報を、画像をシフトさせる方向と大きさとを示すベクトル値に変換するときの変換式として用いられ、また、どのタイミングでフレームを増加させるかを決定するために用いられる。画像シフト器７０６は、ベクトル値発生回路７０８より供給されるベクトル値に従ってメモリ７０５からの画像を動き補償補間してフレーム周波数変換する。メモリ７０７はベクトル値発生回路７０８より出力されたプログレッシブ信号を一旦書き込んで読み出す。読み出されたプログレッシブ信号は出力端子７０９より出力される。 Next, a specific configuration and operation of the interpolation circuit 7 will be described with reference to FIG. The progressive signal output from the selection circuit 5 is input to the input terminal 701, and the motion vector information output from the motion vector detection circuit 6 is input to the input terminal 702. Pull-down phase information and telecine determination information output from the telecine detection circuit 2 are input to the input terminals 703 and 704, respectively.
The progressive signal input to the input terminal 701 is once written in the memory 705, read out, and supplied to the image shifter 706. The motion vector information, pull-down phase information, and telecine determination information are supplied to the vector value generation circuit 708. The pull-down phase information is used as a conversion equation when converting the motion vector information into a vector value indicating the direction and magnitude of shifting the image, and is used to determine at which timing the frame is increased. The image shifter 706 performs frame compensation by performing motion compensation interpolation on the image from the memory 705 in accordance with the vector value supplied from the vector value generation circuit 708. The memory 707 once writes and reads the progressive signal output from the vector value generation circuit 708. The read progressive signal is output from the output terminal 709.

図９及び図１０を用いて画像シフト器７０６による動き補償補間の動作について説明する。図９はフレーム周波数の変換比を３／２倍とし、テレシネ判定情報によって入力端子１に入力されたインターレース信号がテレシネ変換されたものではない（非テレシネである）ことを示す場合の動作の例である。図９において、Ｆ１，Ｆ２，Ｆ３…はフレーム周波数変換前のフレームであり、ｆ１，ｆ２，ｆ３，ｆ４…はフレーム周波数変換後のフレームである。フレーム周波数変換前のプログレッシブ信号のフレーム周波数は“Ａ”Ｈｚであり、隣接するフレームの時間間隔は１／Ａ秒である。フレームＦ１〜Ｆ３に示すように、物体Ｏが順次移動している様子を示している。 The operation of motion compensation interpolation by the image shifter 706 will be described with reference to FIGS. FIG. 9 shows an example of the operation when the frame frequency conversion ratio is 3/2 times and the interlace signal input to the input terminal 1 is not telecine-converted (non-telecine) by the telecine determination information. It is. In FIG. 9, F1, F2, F3,... Are frames before frame frequency conversion, and f1, f2, f3, f4,. The frame frequency of the progressive signal before frame frequency conversion is “A” Hz, and the time interval between adjacent frames is 1 / A second. As shown in the frames F1 to F3, the object O is sequentially moving.

図９に示すように、フレームＦ１からフレームｆ１への変換とフレームＦ３からフレームｆ４への変換は時間位相が一致しているのでベクトル移動を行わない。フレームｆ２はベクトル移動を行ってフレームＦ１，Ｆ２間に挿入され、フレームｆ３はベクトル移動を行ってフレームＦ２，Ｆ３間に挿入される。
図９の右側には、フレームＦ１〜Ｆ３，フレームｆ１〜ｆ４に渡る物体Ｏの移動の様子を示している。物体ＯはフレームＦ１における位置からフレームＦ２における位置へと動きベクトルＶ₁にて移動し、フレームＦ２における位置からフレームＦ３における位置へと動きベクトルＶ₂にて移動する。フレームｆ１，ｆ４における物体Ｏの位置はそれぞれフレームＦ１，Ｆ３と同じである。フレームＦ２での物体Ｏの位置を破線にて示している。フレームｆ２の画像を生成するには、フレームＦ２の画像を−Ｖ₁／３だけ移動させればよく、フレームｆ３の画像を生成するには、フレームＦ２の画像をＶ₂／３だけ移動させればよい。 As shown in FIG. 9, the conversion from the frame F1 to the frame f1 and the conversion from the frame F3 to the frame f4 have the same time phase, and thus no vector movement is performed. The frame f2 is vector-moved and inserted between the frames F1 and F2, and the frame f3 is vector-moved and inserted between the frames F2 and F3.
The right side of FIG. 9 shows the movement of the object O across the frames F1 to F3 and the frames f1 to f4. Object O is moved at vector V ₁ move to the position in the frame F2 from the position in the frame F1, moves upon vector V ₂ moves to a position in the frame F3 from the position in the frame F2. The position of the object O in the frames f1 and f4 is the same as that in the frames F1 and F3, respectively. The position of the object O in the frame F2 is indicated by a broken line. To generate an image of the frame f2 may be moved to the image of the frame F2 by -V _1/3, to generate an image of the frame f3 are caused to move the image of the frame F2 by V _2/3 That's fine.

図１０はフレーム周波数の変換比を３／２倍とし、テレシネ判定情報によって入力端子１に入力されたインターレース信号がテレシネ変換されたものであることを示す場合の動作の例である。ここでは、２−２プルダウンによってテレシネ変換された場合について示している。
図１０において、Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５…はフレーム周波数変換前のフレームであり、ｆ１，ｆ２，ｆ３，ｆ４，ｆ５，ｆ６，ｆ７…はフレーム周波数変換後のフレームである。２−２プルダウンの場合、フレームＦ１とフレームＦ２とは同一であり、フレームＦ３とフレームＦ４とは同一である。動きベクトル情報を正しく検出できるのはフレームＦ２とフレームＦ３との間、フレームＦ４とフレームＦ５との間でマッチングを調べたときである。ベクトル値発生回路７０８は、プルダウン位相情報によって動きベクトル情報をベクトル値に変換して画像シフト器７０６に供給する。画像シフト器７０６はプログレッシブ信号をベクトル値に基づいて動き補償補間する。 FIG. 10 shows an example of the operation when the frame frequency conversion ratio is 3/2 times and the interlace signal input to the input terminal 1 is telecine converted by the telecine determination information. Here, a case where telecine conversion is performed by 2-2 pull-down is shown.
In FIG. 10, F1, F2, F3, F4, F5... Are frames before frame frequency conversion, and f1, f2, f3, f4, f5, f6, f7. In the case of 2-2 pull-down, the frame F1 and the frame F2 are the same, and the frame F3 and the frame F4 are the same. The motion vector information can be detected correctly when matching is examined between the frames F2 and F3 and between the frames F4 and F5. The vector value generation circuit 708 converts the motion vector information into a vector value based on the pull-down phase information and supplies the vector value to the image shifter 706. The image shifter 706 performs motion compensation interpolation on the progressive signal based on the vector value.

図１０に示すように、フレームＦ１からフレームｆ１への変換とフレームＦ３からフレームｆ４への変換とフレームＦ５からフレームｆ７への変換は時間位相が一致しているのでベクトル移動を行わない。フレームｆ２，ｆ３はベクトル移動を行ってフレームＦ１，Ｆ３間に挿入され、フレームｆ５，ｆ６はベクトル移動を行ってフレームＦ３，Ｆ５間に挿入される。
図１０の右側には、フレームＦ１〜Ｆ５，フレームｆ１〜ｆ７に渡る物体Ｏの移動の様子を示している。物体ＯはフレームＦ２における位置からフレームＦ３における位置へと動きベクトルＶ₃にて移動し、フレームＦ４における位置からフレームＦ５における位置へと動きベクトルＶ₄にて移動する。フレームｆ１，ｆ７における物体Ｏの位置はそれぞれフレームＦ１，Ｆ５と同じである。フレームｆ２の画像を生成するには、フレームＦ２の画像をＶ₃／３だけ移動させればよく、フレームｆ３の画像を生成するには、フレームＦ２の画像を２Ｖ₃／３だけ移動させればよい。フレームｆ５の画像を生成するには、フレームＦ４の画像をＶ₄／３だけ移動させればよく、フレームｆ６の画像を生成するには、フレームＦ４の画像を２Ｖ₄／３だけ移動させればよい。 As shown in FIG. 10, the conversion from the frame F1 to the frame f1, the conversion from the frame F3 to the frame f4, and the conversion from the frame F5 to the frame f7 have the same time phase, and thus no vector movement is performed. Frames f2 and f3 are vector-moved and inserted between frames F1 and F3, and frames f5 and f6 are vector-moved and inserted between frames F3 and F5.
The right side of FIG. 10 shows the movement of the object O across the frames F1 to F5 and the frames f1 to f7. Object O is moved at vector V ₃ move to a position in the frame F3 from the position in the frame F2, moves upon vector V ₄ move to the position in the frame F5 from the position in the frame F4. The position of the object O in the frames f1 and f7 is the same as that in the frames F1 and F5, respectively. To generate an image of the frame f2 may be moved to the image of the frame F2 by V _3/3, to generate an image of the frame f3 may be moved to the image of the frame F2 by 2V _3/3 Good. To generate an image of the frame f5 may be moved to the image of the frame F4 by V _4/3, to generate an image of the frame f6 is is moved an image of frame F4 only 2V _4/3 Good.

本発明の動画像フォーマット変換装置の一実施形態を示すブロック図である。It is a block diagram which shows one Embodiment of the moving image format conversion apparatus of this invention. 図１中のテレシネ検出回路２の具体的構成例を示すブロック図である。It is a block diagram which shows the specific structural example of the telecine detection circuit 2 in FIG. 図１中のブログレッシブ変換回路３の具体的構成例を示すブロック図である。It is a block diagram which shows the specific structural example of the blog progressive conversion circuit 3 in FIG. 図３のブログレッシブ変換回路３の動作を説明するための図である。FIG. 4 is a diagram for explaining the operation of the blog progressive conversion circuit 3 of FIG. 3. 図１中のブログレッシブ変換回路４の具体的構成例を示すブロック図である。It is a block diagram which shows the specific structural example of the blog progressive conversion circuit 4 in FIG. 図５のブログレッシブ変換回路４の動作を説明するための図である。It is a figure for demonstrating operation | movement of the blog progressive conversion circuit 4 of FIG. ブログレッシブ信号の走査線構造を示す図である。It is a figure which shows the scanning line structure of a blog progressive signal. 図１中の内挿回路７の具体的構成例を示すブロック図である。It is a block diagram which shows the specific structural example of the interpolation circuit 7 in FIG. 図８の内挿回路７の動作を説明するための図である。It is a figure for demonstrating operation | movement of the interpolation circuit 7 of FIG. 図８の内挿回路７の動作を説明するための図である。It is a figure for demonstrating operation | movement of the interpolation circuit 7 of FIG. インターレース信号の走査線構造を示す図である。It is a figure which shows the scanning line structure of an interlace signal. ２４Ｈｚの動画像信号を２−３プルダウンによって６０Ｈｚの動画像信号にテレシネ変換する過程と、その６０Ｈｚの動画像信号で動きが検出される部分を示す図である。It is a figure which shows the process in which a motion is detected by the process of telecine-converting a 24Hz moving image signal to a 60Hz moving image signal by 2-3 pulldown, and the 60Hz moving image signal.

Explanation of symbols

２テレシネ検出回路
３，４プログレッシブ変換回路
５選択回路
６動きベクトル検出回路
７内挿回路
2 Telecine detection circuit 3, 4 Progressive conversion circuit 5 Selection circuit 6 Motion vector detection circuit 7 Interpolation circuit

Claims

In a moving image format conversion apparatus for converting the format of an interlaced signal of an input moving image,
Detects whether or not the interlace signal is a telecine-converted signal by pull-down, and generates telecine determination information indicating whether it is a telecine-converted signal and pull-down phase information indicating a pull-down phase at the time of telecine conversion A telecine detection circuit to
A first progressive conversion circuit for converting the interlace signal into a progressive signal by a first scanning line interpolation method using the pull-down phase information;
A second progressive conversion circuit that converts the interlaced signal into a progressive signal by a second scanning line interpolation method different from the first scanning line interpolation method;
A selection circuit that selects one of the progressive signal converted by the first progressive conversion circuit and the progressive signal converted by the second progressive conversion circuit based on the telecine determination information;
A motion vector detection circuit that detects a motion vector of an image in the progressive signal output from the selection circuit and generates motion vector information;
When the progressive signal output from the selection circuit, the telecine determination information, the pull-down phase information, and the motion vector information are input, and the telecine determination information indicates that the interlace signal is a telecine-converted signal The frame frequency m of the progressive signal output from the selection circuit is converted into a frame frequency n (where m and n are integers) by a first frame frequency conversion method using the pull-down phase information and the motion vector information. M ≧ n), and the telecine determination information indicates that the interlace signal is not a telecine-converted signal, the frame frequency m of the progressive signal output from the selection circuit is the motion vector. The second frame frequency conversion method using information Moving image format conversion apparatus characterized by being configured and a interpolator among which converts to over beam frequency n.

The first scanning line interpolation method is inter-field interpolation, and the second scanning line interpolation method is motion adaptive interpolation that switches between inter-field interpolation and intra-field interpolation according to image motion. Item 4. The moving image format conversion device according to Item 1.

In the moving picture format conversion method for converting the format of the interlaced signal of the inputted moving picture,
Detects whether or not the interlace signal is a telecine-converted signal by pull-down, and generates telecine determination information indicating whether it is a telecine-converted signal and pull-down phase information indicating a pull-down phase at the time of telecine conversion Telecine detection step,
A first progressive conversion step of converting the interlace signal into a progressive signal by a first scanning line interpolation method using the pull-down phase information;
A second progressive conversion step of converting the interlaced signal into a progressive signal by a second scanning line interpolation method different from the first scanning line interpolation method;
A selection step of selecting either the progressive signal converted in the first progressive conversion step and the progressive signal converted in the second progressive conversion step based on the telecine determination information;
A motion vector detection step of detecting a motion vector of an image in the progressive signal output by the selection step and generating motion vector information;
The progressive signal output by the selection circuit step, the telecine determination information, the pull-down phase information, and the motion vector information are input, and the telecine determination information indicates that the interlace signal is a signal subjected to telecine conversion. The frame frequency m of the progressive signal output by the selection step is converted into a frame frequency n (where m and n are integers) by a first frame frequency conversion method using the pull-down phase information and the motion vector information. And m ≧ n), and the telecine determination information indicates that the interlace signal is not a telecine-converted signal, the frame frequency m of the progressive signal output by the selection step is the motion Second frame circumference using vector information Moving picture format conversion method characterized by including the interpolation step of converting the frame frequency n the number conversion method.

The first scanning line interpolation method is inter-field interpolation, and the second scanning line interpolation method is motion adaptive interpolation that switches between inter-field interpolation and intra-field interpolation according to image motion. Item 4. The moving image format conversion method according to Item 3.