[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005142179A - ドライエッチング装置及び半導体装置の製造方法、Siリング - Google Patents

ドライエッチング装置及び半導体装置の製造方法、Siリング Download PDF

Info

Publication number
JP2005142179A
JP2005142179A JP2003373864A JP2003373864A JP2005142179A JP 2005142179 A JP2005142179 A JP 2005142179A JP 2003373864 A JP2003373864 A JP 2003373864A JP 2003373864 A JP2003373864 A JP 2003373864A JP 2005142179 A JP2005142179 A JP 2005142179A
Authority
JP
Japan
Prior art keywords
region
ring
semiconductor wafer
peripheral flat
flat region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003373864A
Other languages
English (en)
Inventor
Shinji Magara
慎司 眞柄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003373864A priority Critical patent/JP2005142179A/ja
Publication of JP2005142179A publication Critical patent/JP2005142179A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】 プラズマ処理されるウェハ面内のエッチング偏向が調整可能なドライエッチング装置及び半導体装置の製造方法、Siリングを提供する。
【解決手段】 処理室11内において、カソード電極12の周辺領域15A上のSiリング16は、ウェハWFの周辺近傍下部に延在する内周平坦領域161、ウェハWFの周辺を囲む外周平坦領域163、及びウェハWFの端面に隣り合う、内周平坦領域161と外周平坦領域163の間の傾斜領域162を有する。このリング16の傾斜領域162は、ウェハWF面内の処理傾向に応じて少なくとも一部の領域の傾斜角度が調節されている。例えば、傾斜領域162のうち第1領域A1の傾斜角度θ1と第2領域A2の傾斜角度θ2は、意図を持って異ならせてある(θ1<θ2)。これにより、半導体ウェハ面内のエッチングレートの調整が可能である。
【選択図】 図1

Description

本発明は、半導体ウェハ工程におけるプラズマ処理に係り、特にSiウェハ周囲にプラズマ拡張用のリングを有するドライエッチング装置及び半導体装置の製造方法、Siリングに関する。
半導体ウェハ工程にドライエッチング装置の利用が知られている。ドライエッチング装置は、反応ガスを処理室内に導入してプラズマ化するプラズマエッチングを利用する技術が一般化されている。並行平板型のドライエッチング装置は、処理室内の下部電極に例えば静電チャックにより半導体ウェハを固定する。例えば高周波電源に接続された上部電極の微小孔から反応ガスが供給され、上部電極と下部電極間でプラズマを発生させる。これにより、半導体ウェハに所望のエッチング処理を行う。
半導体ウェハの処理表面全体に、より均一に分布するようなプラズマを与えないとエッチングレートに差が生じる。対策として、ウェハ周辺にリング状の部材を配置し、見かけ上ウェハ径を大きくする構成がとられる。いわゆるSiリング(シリコンリング)であり、ウェハ面内におけるプラズマ密度の均一化が図れ、エッチングレートのばらつきを抑える(例えば、特許文献1参照)。
特開2001−196257号公報(図1)
エッチング装置によっては、半導体ウェハ面内のエッチングレート均一性が許容範囲を保てないものがある。これは処理室内の各種構造の精度や各種構造どうしの微妙な関係等に起因し、装置固有の特性に左右される。
また、例えば前工程がウェハの成膜工程であり、面内均一性が好ましくない成膜であった場合、次工程のエッチングで、その不均一性が良好に吸収し得る手段がなかった。つまり、成膜の厚さがウェハ面内で偏向している場合、その偏向を次のエッチング工程で小さくできれば信頼性向上につながるが、考えられていないのが現状である。
本発明は上記のような事情を考慮してなされたもので、プラズマ処理されるウェハ面内のエッチング偏向が調整可能なドライエッチング装置及び半導体装置の製造方法、Siリングを提供しようとするものである。
本発明に係るドライエッチング装置は、処理室内に半導体ウェハが置かれ、導入される反応ガスをプラズマ化して前記半導体ウェハに所望の処理が施されるドライエッチング装置であって、前記処理室内に設けられ前記半導体ウェハの支持部を伴う第1電極と、前記処理室内に設けられ前記第1電極に対向する第2電極と、前記第1電極の周辺領域上に設けられ、前記半導体ウェハの周辺近傍下部に延在する内周平坦領域、前記半導体ウェハの周辺を囲む外周平坦領域、及び前記半導体ウェハの端面に隣り合う前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するリングと、を含み、前記リングの傾斜領域は、前記半導体ウェハ面内の処理傾向に応じて少なくとも一部の領域の傾斜角度が調節されている。
上記本発明に係るドライエッチング装置によれば、半導体ウェハの端面に隣り合うリングの傾斜領域は、半導体ウェハ面内の処理傾向に応じて少なくとも一部の領域の傾斜角度が調節されている。リングの傾斜角度をある領域で異ならせることによって、半導体ウェハ面内でそのリングの傾斜角度を異ならせた領域の方面のエッチングレートが変化することに着目した。これにより、ドライエッチング装置が持つエッチング処理のウェハ面内傾向に対し、より均一化に向かわせるような補正が可能となる。さらに発展させて、エッチング処理のウェハ面内傾向を積極的に操作しての利用が期待できる。
本発明に係るドライエッチング装置は、処理室内に半導体ウェハが置かれ、導入される反応ガスをプラズマ化して前記半導体ウェハに所望の処理が施されるドライエッチング装置であって、前記処理室内に設けられ前記半導体ウェハの支持部を伴う第1電極と、前記処理室内に設けられ前記第1電極に対向する第2電極と、前記第1電極の周辺領域上に設けられ、前記半導体ウェハの周辺近傍下部に延在する内周平坦領域、前記半導体ウェハの周辺を囲む外周平坦領域、及び前記半導体ウェハの端面に隣り合う前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するリングと、を含み、前記リングの傾斜領域は、前記半導体ウェハ面内における所定区分領域それぞれの処理が適正になるようその傾斜角度が前記区分領域毎に調節されている。
上記本発明に係るドライエッチング装置によれば、半導体ウェハの端面に隣り合うリングの傾斜領域は、半導体ウェハ面内における所定区分領域それぞれの処理が適正になるようその傾斜角度が区分領域毎に調節されている。リングの傾斜角度を区分領域毎に調節することにより、ウェハ面内の区分領域に応じた適正なエッチングレートの操作がより体系的に実現される。これにより、ドライエッチング装置が持つエッチング処理のウェハ面内傾向に対し、より均一化に向かわせるような補正が可能となる。さらに発展させて、エッチング処理のウェハ面内傾向を積極的に操作しての利用が期待できる。
上記それぞれ本発明に係るドライエッチング装置において、好ましくは次のような特徴を少なくとも一つ有する。
前記リングにおける前記外周平坦領域は、前記半導体ウェハにおける処理面の延長線と略同じレベルの高さを有する。これにより、仮想的に半導体ウェハの面積が増え、ウェハ面内のプラズマ均一性が向上する。
前記リングの外側に最外周のリングが配備されている。好ましくは耐プラズマ性でプラズマの拡散を防止する、保護リングまたは電界補償リングとして配備される。
本発明に係る半導体装置の製造方法は、プラズマ生成用の上部電極及び下部電極を有する処理室内において、プラズマ分布または密度の偏向を検査する検査工程と、内周平坦領域、外周平坦領域、及び前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するプラズマ拡張用のリングを準備し、前記傾斜領域に関し前記検査工程に応じて少なくとも一部の領域の傾斜角度を調節する加工工程と、少なくとも前記下部電極の周辺領域に、前記加工工程を経たリングを配備する工程と、前記リングの前記内周平坦領域に対向領域を有すると共に前記リングの前記外周平坦領域の高さと略同じレベルの処理面の高さを有するような半導体ウェハを前記下部電極に固定する工程と、前記上部電極側から供給される反応ガスをプラズマ化させて前記半導体ウェハに所望のエッチング処理を施す工程と、を含む。
本発明に係る半導体装置の製造方法は、プラズマ生成用の上部電極及び下部電極を有する処理室内において、少なくとも前記下部電極の周辺領域に、内周平坦領域、外周平坦領域、及び前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するプラズマ拡張用のリングを配備し、プラズマ分布または密度の偏向に関わる半導体ウェハ面内におけるプラズマ処理の偏向を検査する検査工程と、前記検査工程に応じて前記リングの傾斜領域における少なくとも一部の領域の傾斜角度を調節する加工工程と、少なくとも前記下部電極の周辺領域に、前記加工工程を経たリングを配備する工程と、前記リングの前記内周平坦領域に対向領域を有すると共に前記リングの前記外周平坦領域の高さと略同じレベルの処理面の高さを有するような半導体ウェハを前記下部電極に固定する工程と、前記上部電極側から供給される反応ガスをプラズマ化させて前記半導体ウェハに所望のエッチング処理を施す工程と、を含む。
上記それぞれ本発明に係る半導体装置の製造方法によれば、検査工程にて装置固有のエッチング傾向を把握し、加工工程にてリングの傾斜角度を調節する。エッチング処理面内では、リングの傾斜角度の調節に応じて、調節した領域方面のエッチングレートが変化する。これにより、ドライエッチング装置が持つエッチング処理のウェハ面内傾向に対し、より均一化に向かわせるような補正が可能となる。さらに発展させて、エッチング処理のウェハ面内傾向を積極的に操作しての利用が期待できる。
上記それぞれ本発明に係る半導体装置の製造方法において、次のようないずれかの特徴を有する。
前記加工工程は、前記検査工程によるプラズマ分布または密度の偏向を補正し、前記処理室内のプラズマ分布または密度が均一化される傾向のリングを構成する。このような加工工程は、前記リングを所定の区分領域に分けて達成してもよい。
あるいは、前記加工工程は、少なくとも前記処理室内のプラズマ分布または密度に所定の偏向を有する。このような加工工程は、前記リングを所定の区分領域に分けて達成してもよい。
本発明に係るSiリングは、ドライエッチング装置の処理室内においてシリコン半導体ウェハの置かれる電極周辺に配備され、内周平坦領域、外周平坦領域、及び前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するプラズマ拡張用のリングであって、前記傾斜領域に関し第1の領域と第2の領域とでその傾斜角度が異なっている。
上記本発明に係るSiリングによれば、Siリングの傾斜角度を第1の領域と第2の領域とで異ならせる。これにより、半導体ウェハ面内のエッチングレートは、第1の領域方面と第2の領域方面とで変化させることが可能である。すなわち、ドライエッチング装置のエッチング処理のウェハ面内傾向に対策し得るSiリングが構成できる。
発明を実施するための形態
図1は、本発明の第1実施形態に係るドライエッチング装置の要部を示す構成図であり、平行平板型のRIE(Reactive Ion Etching)装置を示す。
図1において、処理室11は真空排気されるプラズマ室である。処理室11内の下部電極はカソード電極12であり、上部電極はアノード電極13である。処理室11内において、カソード電極12にシリコン半導体ウェハWF(以下、ウェハWF)が載置され、アノード電極13側から供給される反応ガスをプラズマ化してウェハWFに所望のエッチングが施される。アノード電極13は接地されている。カソード電極12は高周波電源14に接続されている。また、カソード電極12は水冷するための冷却水の経路を有する。アノード電極13は、処理室11内に反応ガスをシャワー状に導入するための複数のピンホール13Hを有する。このようなドライエッチング装置の構成は多種多様であり上記構成に限定されない。
基礎台としてのAlリング15によりカソード電極12の周辺領域15Aが構成されている。この周辺領域15A上にSiリング16が設けられている。Siリング16は、ウェハWFの周囲にプラズマを拡張させるものである。すなわち、見かけ上ウェハ径を大きくし、ウェハWF面内におけるプラズマ密度の均一化を図り、エッチングレートのばらつき抑制に寄与する。Siリング16を囲むようにフォーカスリング(Alリング)17が設けられている。フォーカスリング17は、保護リングまたは電界補償リングとも呼ばれ、プラズマの拡散を防止し、周縁部でのエッチングレート低下を抑制する。
Siリング16は、ウェハWFの周辺近傍下部に延在する内周平坦領域161、ウェハWFの周辺を囲む外周平坦領域163、及びウェハWFの端面に隣り合う、内周平坦領域161と外周平坦領域163の間の傾斜領域162を有する。このリング16の傾斜領域162は、ウェハWF面内の処理傾向に応じて少なくとも一部の領域の傾斜角度が調節されている。例えば、傾斜領域162のうち第1領域A1の傾斜角度θ1と第2領域A2の傾斜角度θ2は、意図を持って異ならせてある(θ1<θ2)。
Siリング16の傾斜領域162は通常、略均一な所定の傾斜角度を有している。このSiリング16の傾斜領域162において、ある領域で傾斜角度を異ならせる(例えば上記θ1またはθ2)。これにより、半導体ウェハ面内でそのリングの傾斜角度を異ならせた領域の方面のエッチングレートが変化する。例えば仮に基準の傾斜角度を設定した場合、これに比べて傾斜角度を大きくするとその領域方面のエッチングレートが上がり、傾斜角度を小さくするとその領域方面のエッチングレートが下がる傾向にある。傾斜角度θは0°<θ<90°の範囲で変更可能である。
上記実施形態によれば、ドライエッチング装置が固有に持つエッチング処理のウェハ面内傾向に対し、より均一化に向かわせるような補正が可能となる。さらに発展させて、エッチング処理のウェハ面内傾向を積極的に操作しての利用が期待できる。例えば、前工程がウェハの成膜工程であり、面内均一性が好ましくない成膜であった場合、次工程のこのエッチング装置で、その不均一性が良好に吸収できるようにする。つまり、成膜の厚さがウェハ面内で偏向している場合、その偏向をこのエッチング工程で小さくできれば信頼性向上につながる。
図2、図3は、それぞれ本発明の第2実施形態に係るSiリングの上面模式図の一例を示す。Siリング26は、前記図1におけるSiリング16と同様に、ドライエッチング装置の処理室11に配備されるものである。Siリング26においても、ウェハWFの周辺近傍下部に延在する内周平坦領域261、ウェハWFの周辺を囲む外周平坦領域263、及びウェハWFの端面に隣り合う、内周平坦領域261と外周平坦領域263の間の傾斜領域262を有する。Siリング26の傾斜領域262に対し、区分領域を設定し、この区分領域に則って傾斜角度θ(図1に示すθ1,θ2参照)を調節する構成となっている。なお、Siリング全体形状として、オリフラ(オリエンテーションフラット)OFが設けられている構成を示したが、取り扱うウェハによっては図のようなオリフラ形状の無いSiリングもあり、限定されるものではない。
図2は、傾斜領域262を、半導体ウェハWFの略中心を通る仮想直線L1にて2つの区分領域D1,D2に分けている。すなわち、ウェハWF面内において、一方の区分領域D1より他方の区分領域D2の方面のエッチングレートが高いまたは低い特性にする。すなわち、ウェハWF面内において、所望のエッチングレート特性を実現するため、区分領域D1,D2毎に傾斜領域262の傾斜角度θを調節する構成となっている。傾斜角度θは0°<θ<90°の範囲で変更可能である。交差は±1°とする。
仮想直線L1は、図2のような例えばオリフラ(オリエンテーションフラット)OFに平行とは限らない。仮想直線L1が任意の方向を取ることによって区分領域D1,D2の各方面が決められる。また、区分領域D1,D2の境界近傍は、実際には仮想直線L1を中心とした緩やかな角度変遷領域となる。
図3は、傾斜領域262を、半導体ウェハWFの略中心を通る仮想直線L1〜L3にて8つの区分領域D1〜D8に分けている。すなわち、ウェハWF面内において、区分領域D1〜D8のうち、一方の区分領域より他方の区分領域の方面のエッチングレートが高いまたは低い特性とする。すなわち、ウェハWF面内において、所望のエッチングレート特性を実現するため、区分領域D1〜D8毎に傾斜領域262の傾斜角度θを調節する構成となっている。傾斜角度θは0°<θ<90°の範囲で変更可能である。交差は±1°とする。
仮想直線L1〜L3は、図3のような例えばオリフラ(オリエンテーションフラット)OFに平行(または垂直)な線を含むとは限らない。仮想直線L1〜L3が任意の方向を取ることによって区分領域D1〜D8の各方面が決められる。また、区分領域D〜D8の各境界近傍は、実際には仮想直線L1〜L3それぞれを中心とした緩やかな角度変遷領域となる。
図示しないが、上記図3で示した区分領域よりも少ない区分領域(3区分や4区分、6区分など)を設定することも可能である。また、図3で示した区分領域よりも多い区分領域を設定することも可能である。区切る数が多いほどエッチングレート特性の操作が精度よく達成できるが、エッチングレートのウェハ面内ばらつきを考慮すると、2〜8区分が適当と考えられる。
上記実施形態によれば、半導体ウェハWF面内における処理が適正になるようSiリング26における傾斜領域262の傾斜角度θが区分領域毎に調節されたドライエッチング装置が利用できる。しかも、傾斜領域262の傾斜角度θを区分領域毎に調節することにより、ウェハ面内の区分領域に応じた適正なエッチングレートの操作がより体系的に実現される。つまり、より簡単なシステムでエッチングレート操作が可能なSiリング26を構成することができる。これにより、ドライエッチング装置が持つエッチング処理のウェハ面内傾向に対し、より均一化に向かわせるような補正が可能となる。さらに発展させて、エッチング処理のウェハ面内傾向を積極的に操作しての利用が期待できる。
図4は、本発明の第3実施形態に係る半導体装置の製造方法の要部を示す流れ図である。前記各実施形態で示した、ウェハ面内エッチングレート特性を操作するSiリング16(または26)を有するドライエッチング装置の利用を説明する。例えば、仕様のSiリングを配備した平行平板型のRIE(Reactive Ion Etching)装置に関し、ウェハ面内におけるプラズマ処理の偏向を検査する(処理S1)。この検査工程は、テストウェハまたは実際の被処理ウェハに施した実際のエッチング状況の結果が利用される。あるいは、別の測定方法でプラズマ分布または密度の偏向状況を検査してもよい。
次に、上記検査工程の結果から、ウェハ面内でエッチング特性の補正または操作が必要な領域を特定する。その後、Siリングの傾斜領域(図1または図2の162または262参照)に関し、上記検査工程に応じて少なくとも一部の領域の傾斜角度θを調節する研削または研磨加工を実施する(処理S2)。加工工程は、上記検査工程によるプラズマ分布または密度の偏向を補正し、処理室内のプラズマ分布または密度が均一化される傾向のリングを構成することが考えられる。その他、例えば成膜など前工程のウェハ面内の偏向を吸収すべく、少なくとも処理室内のプラズマ分布または密度に所定の偏向を有するリングを構成することが考えられる。
上記加工工程を達成するSiリングは検査工程で用いたSiリングでもよいし、新たに準備されたSiリングでもよい。このように所望のエッチングレート特性が得られるように加工されたSiリングをRIE装置の処理室内に配設する(処理S3)。
次に、処理室内にエッチング処理されるべき半導体ウェハWFを搬入し、下部電極に固定する。ウェハWFはSiリングの内周平坦領域に対向領域を有すると共にリングの外周平坦領域の高さと略同じレベルの処理面の高さを有する。その後、所望のエッチング処理が施される(処理S4)。
上記実施形態の方法によれば、処理S1の検査工程にて装置固有のエッチング傾向を把握し、加工工程にてSiリングの傾斜角度を調節する。エッチング処理面内では、Siリングの傾斜角度の調節に応じて、調節した領域方面のエッチングレートが変化する。これにより、ドライエッチング装置が持つエッチング処理の偏向、すなわちウェハ面内傾向に対し、より均一化に向かわせるような補正が可能となる。さらに発展させて、エッチング処理のウェハ面内傾向を積極的に操作しての利用が期待できる。
図5(a),(b)は、本発明に係る具体的効果の一例を示す断面図である。半導体ウェハと同等である半導体基板51上にゲート絶縁膜52を介してゲート電極53が形成されている。ゲート電極53は、図示しないレジストパターンに従ってその形状がエッチングされる。図5(a)に示すように、使用されるエッチング装置固有の特性に起因して、ウェハ面内でG1方面領域がG2方面領域よりエッチングレートが常に高めであることを把握したとする。ここでは、G1方面領域のゲート電極53のパターニングでより深いオーバーエッチング領域54ができる。この場合、Siリングを加工する本発明に係る実施形態を利用する。これにより、図5(b)に示すように、ウェハ面内のエッチングレートをより均一化する補正が可能となり、半導体装置の製造に高信頼性が得られる。
図6(a),(b)は、本発明に係る具体的効果の一例を示す断面図である。半導体ウェハと同等である半導体基板61上にゲート絶縁膜62を介してゲート電極63が形成され、これらを覆う層間絶縁膜64が形成されている。図6(a)に示すように、使用されるエッチング装置固有の特性に起因して、ウェハ面内でG3方面領域の層間絶縁膜641よりG4方面領域の層間絶縁膜642の成膜状態が常に厚めであることを把握したとする。この場合、Siリングを加工する本発明に係る実施形態を利用する。これにより、図6(b)に示すように、ウェハ面内のエッチングレートを意図的に操作してG3方面領域のエッチングレートをより高くする。このようにすれば、各方面領域のコンタクトホール65の形成は、略同じタイミングでゲート電極63上部を露出させるような改善が可能である。これにより、オーバーエッチング時間が短縮できると共に、半導体装置の製造に高信頼性が得られる。
以上説明したように本発明によれば、半導体ウェハの端面に隣り合うリングの傾斜領域の傾斜角度を、少なくとも一部の領域調節する。これにより、半導体ウェハ面内のエッチングレートの調整ができるようになる。具体的には、ドライエッチング装置が持つウェハ面内のエッチング偏向、すなわち、ウェハ面内処理傾向に対し、より均一化に向かわせるような補正が可能となる。さらに発展させて、エッチング処理のウェハ面内傾向を積極的に操作しての利用が期待できる。この結果、プラズマ処理されるウェハ面内のエッチング偏向が調整可能なドライエッチング装置及び半導体装置の製造方法、Siリングを提供することができる。
第1実施形態に係るドライエッチング装置の要部を示す構成図。 第2実施形態に係るSiリングの上面模式図の第1例。 第2実施形態に係るSiリングの上面模式図の第2例。 第3実施形態に係る半導体装置の製造方法の要部を示す流れ図。 本発明に係る具体的効果の一例の第1を示す断面図。 本発明に係る具体的効果の一例の第2を示す断面図。
符号の説明
11…処理室、12…カソード電極、13…アノード電極、13H…ピンホール、14…高周波電源、15…Alリング,15A…周辺領域、16,26…Siリング、17…フォーカスリング、161,261…内周平坦領域、162,262…傾斜領域、163,263…外周平坦領域、51,61…半導体基板、52,62…ゲート絶縁膜、53,63…ゲート電極、54…オーバーエッチング領域、64,641,642…層間絶縁膜、65…コンタクトホール、S1〜S4…処理ステップ、WF…半導体ウェハ。

Claims (10)

  1. 処理室内に半導体ウェハが置かれ、導入される反応ガスをプラズマ化して前記半導体ウェハに所望の処理が施されるドライエッチング装置であって、
    前記処理室内に設けられ前記半導体ウェハの支持部を伴う第1電極と、
    前記処理室内に設けられ前記第1電極に対向する第2電極と、
    前記第1電極の周辺領域上に設けられ、前記半導体ウェハの周辺近傍下部に延在する内周平坦領域、前記半導体ウェハの周辺を囲む外周平坦領域、及び前記半導体ウェハの端面に隣り合う前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するリングと、を含み、
    前記リングの傾斜領域は、前記半導体ウェハ面内の処理傾向に応じて少なくとも一部の領域の傾斜角度が調節されているドライエッチング装置。
  2. 処理室内に半導体ウェハが置かれ、導入される反応ガスをプラズマ化して前記半導体ウェハに所望の処理が施されるドライエッチング装置であって、
    前記処理室内に設けられ前記半導体ウェハの支持部を伴う第1電極と、
    前記処理室内に設けられ前記第1電極に対向する第2電極と、
    前記第1電極の周辺領域上に設けられ、前記半導体ウェハの周辺近傍下部に延在する内周平坦領域、前記半導体ウェハの周辺を囲む外周平坦領域、及び前記半導体ウェハの端面に隣り合う前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するリングと、を含み、
    前記リングの傾斜領域は、前記半導体ウェハ面内における所定区分領域それぞれの処理が適正になるようその傾斜角度が前記区分領域毎に調節されているドライエッチング装置。
  3. 前記リングにおける前記外周平坦領域は、前記半導体ウェハにおける処理面の延長線と略同じレベルの高さを有する請求項1または2記載のドライエッチング装置。
  4. 前記リングの外側に最外周のリングが配備されている請求項1〜3いずれか一つに記載のドライエッチング装置。
  5. プラズマ生成用の上部電極及び下部電極を有する処理室内において、プラズマ分布または密度の偏向を検査する検査工程と、
    内周平坦領域、外周平坦領域、及び前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するプラズマ拡張用のリングを準備し、前記傾斜領域に関し前記検査工程に応じて少なくとも一部の領域の傾斜角度を調節する加工工程と、
    少なくとも前記下部電極の周辺領域に、前記加工工程を経たリングを配備する工程と、
    前記リングの前記内周平坦領域に対向領域を有すると共に前記リングの前記外周平坦領域の高さと略同じレベルの処理面の高さを有するような半導体ウェハを前記下部電極に固定する工程と、
    前記上部電極側から供給される反応ガスをプラズマ化させて前記半導体ウェハに所望のエッチング処理を施す工程と、を含む半導体装置の製造方法。
  6. プラズマ生成用の上部電極及び下部電極を有する処理室内において、少なくとも前記下部電極の周辺領域に、内周平坦領域、外周平坦領域、及び前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するプラズマ拡張用のリングを配備し、プラズマ分布または密度の偏向に関わる半導体ウェハ面内におけるプラズマ処理の偏向を検査する検査工程と、
    前記検査工程に応じて前記リングの傾斜領域における少なくとも一部の領域の傾斜角度を調節する加工工程と、
    少なくとも前記下部電極の周辺領域に、前記加工工程を経たリングを配備する工程と、
    前記リングの前記内周平坦領域に対向領域を有すると共に前記リングの前記外周平坦領域の高さと略同じレベルの処理面の高さを有するような半導体ウェハを前記下部電極に固定する工程と、
    前記上部電極側から供給される反応ガスをプラズマ化させて前記半導体ウェハに所望のエッチング処理を施す工程と、を含む半導体装置の製造方法。
  7. 前記加工工程は、前記検査工程によるプラズマ分布または密度の偏向を補正し、前記処理室内のプラズマ分布または密度が均一化される傾向のリングを構成する請求項5または6記載の半導体装置の製造方法。
  8. 前記加工工程は、少なくとも前記処理室内のプラズマ分布または密度に所定の偏向を有するリングを構成する請求項5または6記載の半導体装置の製造方法。
  9. 前記加工工程は、前記リングを所定の区分領域に分けて達成する請求項5〜8いずれか一つに記載の半導体装置の製造方法。
  10. ドライエッチング装置の処理室内においてシリコン半導体ウェハの置かれる電極周辺に配備され、内周平坦領域、外周平坦領域、及び前記内周平坦領域と前記外周平坦領域の間の傾斜領域を有するプラズマ拡張用のリングであって、前記傾斜領域に関し第1の領域と第2の領域とでその傾斜角度が異なっているSiリング。
JP2003373864A 2003-11-04 2003-11-04 ドライエッチング装置及び半導体装置の製造方法、Siリング Withdrawn JP2005142179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003373864A JP2005142179A (ja) 2003-11-04 2003-11-04 ドライエッチング装置及び半導体装置の製造方法、Siリング

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003373864A JP2005142179A (ja) 2003-11-04 2003-11-04 ドライエッチング装置及び半導体装置の製造方法、Siリング

Publications (1)

Publication Number Publication Date
JP2005142179A true JP2005142179A (ja) 2005-06-02

Family

ID=34685760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003373864A Withdrawn JP2005142179A (ja) 2003-11-04 2003-11-04 ドライエッチング装置及び半導体装置の製造方法、Siリング

Country Status (1)

Country Link
JP (1) JP2005142179A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045200A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd フォーカスリング、プラズマ処理装置及びプラズマ処理方法
JP2012059889A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045200A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd フォーカスリング、プラズマ処理装置及びプラズマ処理方法
JP2012059889A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ

Similar Documents

Publication Publication Date Title
US20070187363A1 (en) Substrate processing apparatus and substrate processing method
US6960887B2 (en) Method and apparatus for tuning a plasma reactor chamber
US6391787B1 (en) Stepped upper electrode for plasma processing uniformity
US20100163187A1 (en) Plasma processing apparatus
KR20220087415A (ko) 플라즈마 처리 장치 및 포커스 링
KR102455231B1 (ko) 픽셀화된 플라즈마를 생성하는 할로우 캐소드, 반도체 소자의 제조장치 및 그의 제조방법
US20210098232A1 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
US12125685B2 (en) Plasma processing apparatus
JP7496438B2 (ja) イオン源バッフル、イオンエッチング装置及びその使用方法
US7442272B2 (en) Apparatus for manufacturing semiconductor device
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
US7344652B2 (en) Plasma etching method
JP2005142179A (ja) ドライエッチング装置及び半導体装置の製造方法、Siリング
JP2002190466A (ja) プラズマエッチング装置および半導体装置の製造方法
JP2011035026A (ja) ドライエッチング装置、半導体装置の製造方法、制御リング
CN214705850U (zh) 一种上电极设备和等离子体处理装置
US20240021433A1 (en) Forming a doped hardmask
JP4608827B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP3333177B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
JP2009158854A (ja) プラズマ処理装置及びプラズマ処理方法
TWI414016B (zh) 進行電漿蝕刻製程的裝置
JPH0663107B2 (ja) 平行平板型ドライエツチング装置
KR20020043954A (ko) 반도체 장치의 제조에서 건식 식각 장치
KR100655073B1 (ko) 정전 척
KR20100029992A (ko) 플라즈마 식각 장치

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109