【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等の無線通信システムに使用され高周波の送信信号を増幅して出力する高周波電力増幅回路のバイアス制御回路さらには温度や電源電圧の変動に応じて高周波電力増幅回路のバイアス電流を変化させる場合に適用して有効な技術に関し、例えばＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の携帯電話機に使用される高周波電力増幅回路のバイアス制御回路およびそれを内蔵した高周波電力増幅用電子部品（パワーモジュール）に利用して有効な技術に関する。
【０００２】
【従来の技術】
現在実用化されている携帯電話機等の無線通信装置（移動体通信装置）には、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式やＷ−ＣＤＭＡと呼ばれる方式などがある。両方式は変調方式が異なるとともに、ＧＳＭ方式の携帯電話機では、多重化方式としてＣＤＭＡ方式（時分割多重化方式）が用いられ、Ｗ−ＣＤＭＡ方式の携帯電話機では、多重化方式としてＣＤＭＡ方式（符号分割多重化方式）が用いられている。いずれの方式の携帯電話機においても、変調後にアップコンバートした信号が高周波電力増幅回路（以下、パワーアンプと称する）に供給され、電力増幅されてアンテナより出力される。
【０００３】
従来、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式の携帯電話機のパワーアンプでは、一般に、ベースバンド回路からの送信要求レベルと検出された出力レベルを比較して送信出力を制御するＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路と呼ばれる回路から出力される制御電圧Ｖａｐｃによって、通話に必要な出力電力となるようにバイアス電流もしくはバイアス電圧を制御するように構成されることがある（特許文献１）。
【０００４】
【特許文献１】
特開２０００−１５１３１０号公報
【０００５】
【発明が解決しようとする課題】
Ｗ−ＣＤＭＡ方式の携帯電話機では、ベースバンド回路から供給される制御電流に応じてパワーアンプのバイアス電流（もしくはバイアス電圧）を固定した状態で入力信号の振幅を送信要求レベルに基づいて変化させて出力電力を制御する方法が提案されている。しかしながら、パワーアンプのバイアス電流を固定して入力信号の振幅を変化させて出力電力を制御する方法にあっては、出力信号の歪みを抑えるためパワーアンプを線形動作させる必要がある。その際、良好な線形特性を得るには、パワーアンプのバイアス電流を多く流すのが有効である。
そのため、従来かかるＷ−ＣＤＭＡ方式の携帯電話機では、ローパワー時にもハイパワー時と同じ大きさのバイアス電流をパワーアンプに流すことが行なわれている。しかし、そのようにすると入力信号のレベルが小さいローパワー時の電力効率が低下するという不具合がある。
【０００６】
また、Ｗ−ＣＤＭＡ方式の携帯電話機では、パワーアンプの増幅用トランジスタとして高周波増幅に適したＧａＡｓＦＥＴが使用されることがある。しかしながら、ＧａＡｓＦＥＴはＭＯＳＦＥＴに比べると温度によってｇｍ（伝達コンダクタンス）が比較的大きく変化し、高温時にパワーアンプのゲインが下がるという不具合がある。
【０００７】
この発明の目的は、温度が変動してもパワーアンプのゲインが大きく変化しないように抑制することができるパワーアンプのバイアス制御回路およびそれを内蔵した高周波電力増幅用電子部品（パワーモジュール）を提供することにある。
この発明の他の目的は、ローパワー時の電力効率を向上させることができるパワーアンプのバイアス制御回路およびそれを内蔵した高周波電力増幅用電子部品（パワーモジュール）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、電力増幅用トランジスタを具備し変調後の高周波送信信号を前記電力増幅用トランジスタで増幅して出力する高周波電力増幅回路を動作させるバイアス電流を生成するバイアス制御回路に、基準となる電流を生成する基準電流生成回路と、温度検出素子を含み周囲温度に依存した電流を生成する補正電流生成回路とを設け、基準電流生成回路と補正電流生成回路により生成された電流を合成して温度が高いほど大きなバイアス電流を出力するように構成したものである。
【０００９】
上記した手段によれば、温度が上昇して高周波電力増幅回路を構成するＦＥＴのｇｍが変化してゲインが下がっても、バイアス電流が増加することによりゲインの減少分を抑えることができるため、温度変動による高周波電力増幅回路のゲインの変化を少なくすることができる。
【００１０】
また、望ましくは、バイアス制御回路には、高周波電力増幅回路の電源電圧に応じた電流を生成する第２の補正電流生成回路を設け、電源電圧電圧が低いほど出力するバイアス電流が少なくなるように構成する。これにより、高周波電力増幅回路の電源電圧を変化させて出力電力を制御する無線通信システムにおいて、電源電圧が低くなった場合にバイアス電流を減らしローパワー時の電力効率を向上させることができる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用して有効な高周波電力増幅用電子部品（パワーモジュール２００）の概略構成例を示したものである。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００１２】
この実施例のパワーモジュール２００は、入力高周波信号Ｐｉｎを増幅する電力増幅用ＦＥＴを含む高周波電力増幅回路（パワーアンプ）２１０，２２０と、該高周波電力増幅回路２１０，２２０の電力増幅用ＦＥＴにバイアス電流を与えて各ＦＥＴに流すアイドル電流を制御するバイアス制御回路２３０とからなる。
【００１３】
図１には示されていないが、この実施例の高周波電力増幅回路２１０，２２０は各々１個の増幅用ＦＥＴを備え、後段のＦＥＴは前段のＦＥＴのドレイン端子にゲート端子が接続され、全体で２段の増幅回路として構成されている。高周波電力増幅回路２１０に２個のＦＥＴを、また高周波電力増幅回路２２０には１個のＦＥＴを設け、全体で３段の増幅回路として構成しても良い。各段の増幅用ＦＥＴはすべてＭＯＳＦＥＴで構成しても良いが、前段の高周波電力増幅回路２１０のＦＥＴをＭＯＳＦＥＴで構成し、後段の高周波電力増幅回路２２０のＦＥＴをＧａＡｓＦＥＴで構成することも可能である。
【００１４】
また、図示しないが、高周波電力増幅回路２１０，２２０を構成する各段のＦＥＴのドレイン端子には、それぞれインダクタンス素子を介して電源電圧Ｖｄｄが印加される。また、入力端子ＩＮと初段のＦＥＴのゲート端子と間や、各段のＦＥＴ間および最終段のＦＥＴと出力端子ＯＵＴとの間には、それぞれインピーダンス整合回路および直流カットの容量素子が設けられており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐｏｕｔを出力する。
【００１５】
特に制限されるものでないが、この実施例では、高周波電力増幅回路２１０，２２０を構成する各増幅段に、バイアス制御回路２３０から供給されるバイアス電流Ｉｂｉａｓがそれぞれ流されるようにされている。また、高周波電力増幅回路２１０，２２０に印加される電源電圧Ｖｄｄは、例えばＤＣ‐ＤＣコンバータのような電源モジュールから供給され、出力要求レベルに応じて切り替わるように制御される。
【００１６】
バイアス制御回路２３０は、例えば３．５Ｖのような電源電圧Ｖｃｃにより動作し、図外のベースバンド回路を含むＲＦ制御用ＩＣから供給される制御電流Ｉｃｏｎｔをバイアス入力として受けて、上記高周波電力増幅回路２１０，２２０に制御電流Ｉｃｏｎｔに応じたバイアス電流Ｉｂｉａｓを与える。図示しないが、上記高周波電力増幅回路２１０，２２０には、バイアス制御回路２３０より供給される制御電流Ｉｃｏｎｔを電圧に変換するダイオード接続のＭＯＳＦＥＴあるいは抵抗が設けられ、変換された電圧が高周波電力増幅回路２１０，２２０を構成する各段のＦＥＴのゲート端子にバイアス電圧として印加され、各ＦＥＴにバイアス電流Ｉｂｉａｓに応じたアイドル電流が流される。
【００１７】
図２には、上記バイアス制御回路２３０の具体的な回路の一例が示されている。特に制限されるものでないが、バイアス制御回路２３０は１個の半導体チップ上に半導体集積回路として構成される。前段の高周波電力増幅回路２１０を構成するＦＥＴがＭＯＳＦＥＴである場合には、このＦＥＴとバイアス制御回路２３０とを１個の半導体チップ上に半導体集積回路として構成することも可能である。
【００１８】
実施例のバイアス制御回路２３０は、上記制御電流Ｉｃｏｎｔに基づいて基準となる電流Ｉｂを生成する基準電流生成回路２３１と、温度検出素子を備え周囲温度に応じた電流Ｉｔを生成する第１の補正電流生成回路２３２と、高周波電力増幅回路２１０，２２０の電源電圧Ｖｄｄを受けてＶｄｄに応じた電流Ｉｄを生成する第２の補正電流生成回路２３３とから構成されており、基準電流生成回路２３１により生成された電流Ｉｂに、補正電流生成回路２３２，２３３で生成された電流Ｉｔ，Ｉｄを合成（加算）した電流をバイアス電流Ｉｂｉａｓとして高周波電力増幅回路２１０，２２０に供給する。
【００１９】
基準電流生成回路２３１は、外部から供給される制御電流Ｉｃｏｎｔが入力される端子と接地点との間に接続された電流−電圧変換用の抵抗Ｒ１と、変換された電圧が非反転入力端子に印加されたオペアンプＡＭＰ１と、該オペアンプＡＭＰ１の出力端子と接地点との間に接続された抵抗Ｒ２と、電源電圧端子Ｖｃｃと接地点との間に上記抵抗Ｒ２と直列形態に接続されたＭＯＳトランジスタＭ１と、該ＭＯＳトランジスタＭ１とカレントミラー接続された出力ＭＯＳトランジスタＭ２とから構成されている。なお、基準電流生成回路２３１は、制御電流Ｉｃｏｎｔの代わりに制御電圧が入力されても動作することができる。
【００２０】
この基準電流生成回路２３１は、オペアンプＡＭＰ１の作用により、オペアンプＡＭＰ１の出力電圧Ｖ２を非反転入力端子の入力電圧Ｖ１に一致するような電流ＩＡをＭＯＳトランジスタＭ１と抵抗Ｒ２に流す。また、ＭＯＳトランジスタＭ１とＭ２はカレントミラー接続されているので、出力ＭＯＳトランジスタＭ２には、Ｍ１とＭ２のサイズ比（Ｗ／Ｌ比）Ｎに応じてＮ・ＩＡの電流が流される。一方、オペアンプＡＭＰ１の入力電圧Ｖ１は制御電流Ｉｃｏｎｔを抵抗Ｒ１で変換した電圧であるので、出力ＭＯＳトランジスタＭ２に流される電流Ｎ・ＩＡは制御電流Ｉｃｏｎｔに比例した電流値となる。その結果、上記入力制御電流Ｉｃｏｎｔに比例した電流Ｎ・ＩＡが、基準バイアス電流Ｉｂとして基準電流生成回路２３１から出力されることとなる。
【００２１】
第１の補正電流生成回路２３２は、バンドギャップリファランス回路のような電源電圧Ｖｃｃに依存しない基準電圧Ｖｒｅｆを発生する基準電圧発生回路３２１と、負の温度特性を有するダイオードＤ１を温度検出素子として有し温度に依存した電流ＩＢを生成する温度依存電流生成回路３２２と、基準電圧Ｖｒｅｆに応じた定電流ＩＣを生成する定電流回路３２３と、上記温度依存電流生成回路３２２で生成された電流ＩＢと上記定電流回路３２３で生成された電流ＩＣとを合成して電流差に応じた電流Ｉｔを出力する電流合成回路３２４とから構成されている。
【００２２】
また、第１の補正電流生成回路２３２を構成する上記温度依存電流生成回路３２２は、基準電圧Ｖｒｅｆが非反転入力端子に印加されたオペアンプＡＭＰ２と、該オペアンプＡＭＰ２の出力端子と接地点との間に接続された抵抗Ｒ３と、電源電圧端子Ｖｃｃと接地点との間に前記抵抗Ｒ３と直列形態に接続されたＭＯＳトランジスタＭ３と、このＭＯＳトランジスタＭ３とカレントミラー接続された出力ＭＯＳトランジスタＭ４とから構成されている。
【００２３】
定電流回路３２３は、基準電圧Ｖｒｅｆが非反転入力端子に印加されたオペアンプＡＭＰ３と、該オペアンプＡＭＰ３の出力端子と接地点との間に接続された抵抗Ｒ４と、電源電圧端子Ｖｃｃと接地点との間に前記抵抗Ｒ４と直列形態に接続されたＭＯＳトランジスタＭ５と、このＭＯＳトランジスタＭ５とカレントミラー接続された出力ＭＯＳトランジスタＭ６とから構成されている。
【００２４】
さらに、電流合成回路３２４は、温度依存電流生成回路３２２の出力電流を抵抗により変換した電圧が非反転入力端子に印加されたオペアンプＡＭＰ４と、該オペアンプＡＭＰ４の出力端子と接地点との間に接続された抵抗Ｒ６と、電源電圧端子Ｖｃｃと接地点との間に上記抵抗Ｒ６と直列形態に接続されたＭＯＳトランジスタＭ７と、このＭＯＳトランジスタＭ７とカレントミラー接続された出力ＭＯＳトランジスタＭ８とから構成されている。
【００２５】
そして、上記温度依存電流生成回路３２２では、ＭＯＳトランジスタＭ３および抵抗Ｒ３と直列に温度検出素子としてのダイオードＤ１が接続されている。また、温度依存電流生成回路３２２の出力ＭＯＳトランジスタＭ４と直列に抵抗Ｒ５が接続され、温度依存電流生成回路３２２の出力電流が抵抗Ｒ５によって電圧に変換されて電流合成回路３２４のオペアンプＡＭＰ４の非反転入力端子に入力されている。
【００２６】
さらに、定電流回路３２３の出力ＭＯＳトランジスタＭ６は、電流合成回路３２４のＭＯＳトランジスタＭ７と共通の抵抗Ｒ６に接続されている。これにより、温度依存電流回路３２２の出力電流ＩＢが定電流回路３２３の出力電流ＩＣよりも大きくなるつまりＩＢ＞ＩＣになると、電流差（ＩＢ−ＩＣ）に応じた電流ＩｔがＭＯＳトランジスタＭ８より出力される。
【００２７】
第２の補正電流生成回路２３３は、外部から供給される電源電圧Ｖｄｄが入力される端子と接地点との間に直列に接続された抵抗Ｒ７，Ｒ８からなる抵抗分圧回路３３１と、分割された電圧が非反転入力端子に印加されたオペアンプＡＭＰ５と、該オペアンプＡＭＰ５の出力端子と接地点との間に接続された抵抗Ｒ９と、電源電圧端子Ｖｃｃと接地点との間に上記抵抗Ｒ２と直列形態に接続されたＭＯＳトランジスタＭ９と、該ＭＯＳトランジスタＭ９とカレントミラー接続された出力ＭＯＳトランジスタＭ１０とから構成されている。
【００２８】
また、第２の補正電流生成回路２３３には、オペアンプＡＭＰ５の非反転入力端子に所定レベル以上の電圧が入力されないように入力をクランプするリミット回路３３２が設けられている。なお、第２の補正電流生成回路２３３に入力される電源電圧Ｖｄｄは、例えばＤＣ‐ＤＣコンバータのような電源モジュールから供給され、出力要求レベルに応じて段階的に切り替わるように制御される。
【００２９】
次に、図３〜図６を用いて、図２のバイアス制御回路２３０の作用について説明する。
基準電流生成回路２３１は、前述したように、入力制御電流Ｉｃｏｎｔに比例した基準バイアス電流Ｉｂを出力する。従って、制御電流Ｉｃｏｎｔが固定であれば、基準電流生成回路２３１から出力される基準バイアス電流Ｉｂは本来一定である。しかるに、基準電流生成回路２３１は、温度特性を有するため、図３のように、温度が高くなると出力される基準バイアス電流Ｉｂもわずかであるが徐々に大きくなる。
【００３０】
一方、高周波増幅回路２２０のＦＥＴがＧａＡｓＦＥＴで構成されている場合、温度が高くなるとｇｍが変化し高周波増幅回路２２０のゲインが下がる。上記のように温度が高くなって基準電流生成回路２３１から出力される基準バイアス電流Ｉｂが大きくなると、高周波増幅回路２２０のゲインが高くされるが、それだけでは不充分である。
【００３１】
第１の補正電流生成回路２３２の温度依存電流生成回路３２２は、負の温度特性を有するダイオードＤ１を有しているため、図４に破線で示すように、温度が高くなると出力する電流ＩＢが徐々に大きくなる。一方、定電流回路３２３から出力される電流Ｉｔは、図４に一点鎖線で示すように、温度にかかわらず一定である。
【００３２】
そして、ＩＢ＞ＩＣになると、これらの電流の差分をとった電流（ＩＢ−ＩＣ）が補正電流Ｉｔとして電流合成回路３２４から出力されるため、補正電流Ｉｔは、図４に実線で示すように、ある温度（ここでは４０℃）から徐々に増加するような電流となる。実施例の第１の補正電流生成回路２３２では、定電流回路３２３から出力される電流ＩＣを調整することで、任意の温度から補正電流Ｉｃが流れ出すようにすることができる。
【００３３】
第２の補正電流生成回路２３３は、監視する電源電圧Ｖｄｄに応じてＶｄｄが高いほど大きな電流Ｉｄを出力する。ただし、リミット回路３３２が設けられており、Ｖｄｄがあるレベル（実施例では３．５Ｖ）以上になるとリミット回路３３２が働いてオペアンプＡＭＰ５の入力電圧をクランプするため、図５のように、第２の補正電流生成回路２３３の出力電流Ｉｄは３．５Ｖ以下ではＶｄｄに応じて増加し、３．５Ｖ以上では一定の電流となる。
【００３４】
図２の実施例のバイアス制御回路２３０は、基準電流生成回路２３１により生成された電流Ｉｂに、補正電流生成回路２３２，２３３で生成された電流Ｉｔ，Ｉｄを合成（加算）した電流をバイアス電流Ｉｂｉａｓとして出力するため、高周波電力増幅回路２１０，２２０に供給されるバイアス電流Ｉｂｉａｓは、図６に示すように、４０℃までは緩やかに増加し４０℃を超えると４０℃以下の時よりも大きな変化率で増加する電流となる。
【００３５】
図６において、ＩｂｉａｓＬはローパワー時すなわち電源電圧Ｖｄｄが低い時のバイアス電流、ＩｂｉａｓＨはハイパワー時すなわち電源電圧Ｖｄｄが高い時（ここではＶｄｄ＝３．５Ｖ）のバイアス電流である。なお、第２の補正電流生成回路２３３にリミット回路３３２が設けられているため、電源電圧Ｖｄｄが３．５Ｖ以上にされても出力されるバイアス電流Ｉｂｉａｓが図６のＩｂｉａｓＨよりも多くなることはない。
【００３６】
Ｗ−ＣＤＭＡ方式の携帯電話器においては、ハイパワー時には電池の電圧をそのままパワーアンプに供給し、ローパワー時には電池の電圧をＤＣ‐ＤＣコンバータで降圧してパワーアンプに供給してパワーを制御する方式がある。また、携帯電話器においては、電源としてリチウム電池のような充電可能な電池が用いられているが、リチウム電池は、充電直後は４．７Ｖのような比較的高い電圧値であるがその後徐々にレベルが下がり、必要最小限のパワーが得られるレベルまで消耗した場合には２．９Ｖのようなかなり低い電圧値まで下がってしまうという特性がある。
【００３７】
そのため、バイアス電流もしくはバイアス電圧を固定して入力信号の振幅を変化させて出力電力を制御する場合、ハイパワー時に電池の電圧をそのままパワーアンプに供給しその電圧に応じてバイアス電流を決定すると、電池の状態に応じてパワーアンプに供給されるバイアス電流が変ってしまい、電池が充電直後の場合には非常に大きなバイアス電流がパワーアンプに流されてしまうおそれがある。そこで、上記実施例のように、リミット回路３３２を設けてバイアス電流の上限を制限することにより、電池が充電直後である場合に、過大なバイアス電流が高周波電力増幅回路２１０，２２０に流されてしまうのを回避することができる。
【００３８】
なお、上記実施例においては、バイアス制御回路２３０から高周波電力増幅回路２１０と２２０に同一のバイアス電流Ｉｂｉａｓが供給されるように構成した場合を説明したが、例えば図２の基準電流生成回路２３１の出力ＭＯＳトランジスタＭ２と、補正電流生成回路２３２，２３３の出力ＭＯＳトランジスタＭ８，Ｍ１０と並列にこれらの素子とサイズが異なりＭ１，Ｍ６，Ｍ９と同様にカレントミラー接続された出力ＭＯＳトランジスタをそれぞれ別個に設け、それらの出力トランジスタの電流を合成した電流を出力できるように構成することによって、高周波電力増幅回路２１０と２２０にそれぞれ別個のバイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２を供給することも可能である。さらに、高周波電力増幅回路２１０が２つの増幅用ＦＥＴを有する場合、それらのＦＥＴに対しても別個のバイアス電流Ｉｂｉａｓを生成して与えるように構成することができる。
【００３９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施例においては、ＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路から出力される出力制御信号Ｖａｐｃをベースバンド回路を有するＲＦ制御用ＩＣ内の送信信号を増幅する利得制御アンプに供給して、利得制御アンプのゲインを出力制御信号Ｖａｐｃによって出力レベルを制御するシステムを想定して、固定された制御電流Ｉｃｏｎｔが入力されるようにされたバイアス制御回路について説明したが、ＡＰＣ回路から出力される出力制御信号Ｖａｐｃを制御電流Ｉｃｏｎｔの代わりにパワーモジュール２００のバイアス制御回路２３０に供給し、バイアス制御回路２３０が出力制御信号Ｖａｐｃに応じて高周波電力増幅回路２１０と２２０のバイアス電流を可変制御してパワーアンプのゲインを制御するように構成しても良い。
【００４０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＷ−ＣＤＭＡ方式による送受信が可能な携帯電話器を構成するパワーアンプのバイアス制御回路に適用した場合を説明したが、本発明はそれに限定されるものでなく、位相変調と振幅変調を行なうＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＭＳ Ｅｖｏｌｕｔｉｏｎ）方式による送受信が可能な携帯電話機や移動電話機などの無線通信システムを構成するパワーアンプのバイアス制御回路に利用することができる。
【００４１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明を適用して、バイアス制御回路に周囲温度に依存した電流を生成する補正電流生成回路を設けることにより、温度が変動してもパワーアンプのゲインが大きく変化しないように抑制することができる。また、バイアス制御回路に高周波電力増幅回路の電源電圧に応じた電流を生成する第２の補正電流生成回路を設けることにより、パワーアンプの電源電圧が低くなった場合にバイアス電流を減らし、ローパワー時の電力効率を向上させることができるようになるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用して有効なパワーモジュールの概略構成例を示すブロック図である。
【図２】本発明に係るバイアス制御回路の具体的な回路の具体的な回路例を示す回路図である。
【図３】実施例のバイアス制御回路の基準電流生成回路から出力される基準バイアス電流Ｉｂの温度特性を示すグラフである。
【図４】実施例のバイアス制御回路の第１補正電流生成回路から出力される補正電流Ｉｔの温度特性を示すグラフである。
【図５】実施例のバイアス制御回路の第２補正電流生成回路から出力される補正電流Ｉｄの電圧−電流特性を示すグラフである。
【図６】実施例のバイアス制御回路から出力されるバイアス電流Ｉｂｉａｓの温度特性を示すグラフである。
【符号の説明】
２００ 高周波電力増幅用電子部品（パワーモジュール）
２１０，２２０ 高周波電力増幅回路（パワーアンプ）
２３０ バイアス制御回路
２３１ 基準電流生成回路
２３２ 第１補正電流生成回路
２３３ 第２補正電流生成回路
３２１ 基準電圧発生回路
３２２ 温度依存電流生成回路
３２３ 定電流回路
３２４ 電流合成回路
３３１ 抵抗分圧回路
３３２ リミット回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bias control circuit for a high-frequency power amplifier circuit that is used in a wireless communication system such as a cellular phone and amplifies and outputs a high-frequency transmission signal, and further, a bias current of the high-frequency power amplifier circuit according to changes in temperature and power supply voltage And, for example, a bias control circuit for a high-frequency power amplifier circuit used in a W-CDMA (Wideband Code Division Multiple Access) mobile phone and an electronic device for high-frequency power amplification incorporating the same The present invention relates to a technology effective for use in parts (power modules).
[0002]
[Prior art]
Wireless communication devices (mobile communication devices) such as mobile phones that are currently in practical use include a method called GSM (Global System for Mobile Communication) and a method called W-CDMA. Both systems have different modulation schemes, and GSM cellular phones use the CDMA scheme (time division multiplexing) as the multiplexing scheme, and W-CDMA cellular phones use the CDMA scheme (code) as the multiplexing scheme. (Division multiplexing system) is used. In any type of mobile phone, a signal that has been up-converted after modulation is supplied to a high-frequency power amplifier circuit (hereinafter referred to as a power amplifier), and the power is amplified and output from an antenna.
[0003]
Conventionally, in a power amplifier of a GSM (Global System for Mobile Communication) type mobile phone, in general, an APC (Automatic Power Control) that controls a transmission output by comparing a transmission request level from a baseband circuit with a detected output level. A bias current or a bias voltage may be controlled so as to obtain an output power required for a call by a control voltage Vapc output from a circuit called a circuit (Patent Document 1).
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-151310
[Problems to be solved by the invention]
In a W-CDMA mobile phone, the amplitude of the input signal is changed based on the transmission request level in a state where the bias current (or bias voltage) of the power amplifier is fixed according to the control current supplied from the baseband circuit. A method for controlling the output power has been proposed. However, in the method of controlling the output power by changing the amplitude of the input signal while fixing the bias current of the power amplifier, it is necessary to operate the power amplifier linearly in order to suppress distortion of the output signal. At that time, in order to obtain a good linear characteristic, it is effective to flow a large bias current of the power amplifier.
Therefore, in the conventional W-CDMA mobile phone, a bias current having the same magnitude as that at the time of high power is supplied to the power amplifier at the time of low power. However, if it does so, there is a problem that the power efficiency at the time of low power when the level of the input signal is small is lowered.
[0006]
In a W-CDMA mobile phone, a GaAsFET suitable for high-frequency amplification may be used as an amplifying transistor for a power amplifier. However, GaAsFET has a problem that gm (transfer conductance) changes relatively with temperature compared to MOSFET, and the gain of the power amplifier decreases at high temperatures.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a power amplifier bias control circuit capable of suppressing the gain of the power amplifier from greatly changing even if the temperature fluctuates, and a high frequency power amplification electronic component (power module) incorporating the power amplifier bias control circuit. There is to do.
Another object of the present invention is to provide a power amplifier bias control circuit capable of improving power efficiency at low power and a high frequency power amplification electronic component (power module) incorporating the power amplifier bias control circuit.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0008]
[Means for Solving the Problems]
Outlines of representative ones of the inventions disclosed in the present application will be described as follows.
That is, a reference current is generated in a bias control circuit that generates a bias current that operates a high-frequency power amplifier circuit that includes a power amplification transistor and amplifies and outputs a modulated high-frequency transmission signal by the power amplification transistor And a correction current generation circuit that includes a temperature detection element and generates a current that depends on the ambient temperature, and combines the currents generated by the reference current generation circuit and the correction current generation circuit to increase the temperature. The configuration is such that a relatively large bias current is output.
[0009]
According to the above-described means, even when the temperature rises and the gm of the FET constituting the high frequency power amplifier circuit changes and the gain decreases, the decrease in gain can be suppressed by increasing the bias current. A change in gain of the high-frequency power amplifier circuit due to temperature fluctuation can be reduced.
[0010]
Desirably, the bias control circuit is provided with a second correction current generation circuit that generates a current corresponding to the power supply voltage of the high-frequency power amplifier circuit so that the lower the power supply voltage voltage, the smaller the bias current that is output. Constitute. As a result, in a wireless communication system that controls the output power by changing the power supply voltage of the high-frequency power amplifier circuit, when the power supply voltage becomes low, the bias current can be reduced and the power efficiency at low power can be improved.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows a schematic configuration example of a high-frequency power amplification electronic component (power module 200) effective by applying the present invention. In this specification, a plurality of semiconductor chips and discrete components are mounted on an insulating substrate such as a ceramic substrate with printed wiring on the surface or inside, and each component plays a predetermined role in the printed wiring or bonding wire. A module that can be handled as one electronic component is called a module.
[0012]
The power module 200 of this embodiment is biased to high-frequency power amplification circuits (power amplifiers) 210 and 220 including power amplification FETs that amplify an input high-frequency signal Pin, and the power amplification FETs of the high-frequency power amplification circuits 210 and 220. It comprises a bias control circuit 230 that applies an electric current to control an idle current that flows through each FET.
[0013]
Although not shown in FIG. 1, the high-frequency power amplifier circuits 210 and 220 of this embodiment each include one amplification FET, and the rear stage FET has a gate terminal connected to the drain terminal of the front stage FET. Thus, it is configured as a two-stage amplifier circuit. The high-frequency power amplifier circuit 210 may be provided with two FETs, and the high-frequency power amplifier circuit 220 may be provided with one FET, so that a total of three-stage amplifier circuits may be configured. The amplifying FETs at each stage may all be constituted by MOSFETs, but the FETs of the high-frequency power amplifier circuit 210 at the front stage may be constituted by MOSFETs, and the FETs at the high-frequency power amplifier circuit 220 at the rear stage may be constituted by GaAsFETs. is there.
[0014]
Although not shown, the power supply voltage Vdd is applied to the drain terminals of the FETs of the respective stages constituting the high-frequency power amplifier circuits 210 and 220 via the inductance elements. In addition, an impedance matching circuit and a DC cut capacitive element are provided between the input terminal IN and the gate terminal of the first stage FET, between each stage FET, and between the last stage FET and the output terminal OUT, respectively. Thus, the DC component of the high-frequency input signal Pin is cut and the signal Pout obtained by amplifying the AC component is output.
[0015]
Although not particularly limited, in this embodiment, the bias current Ibias supplied from the bias control circuit 230 is caused to flow through each amplification stage constituting the high-frequency power amplifier circuits 210 and 220. The power supply voltage Vdd applied to the high-frequency power amplifier circuits 210 and 220 is supplied from a power supply module such as a DC-DC converter, for example, and is controlled to be switched according to the output request level.
[0016]
The bias control circuit 230 operates by a power supply voltage Vcc such as 3.5 V, for example, receives a control current Icont supplied from an RF control IC including a baseband circuit (not shown) as a bias input, and amplifies the high frequency power amplification. A bias current Ibias corresponding to the control current Icont is given to the circuits 210 and 220. Although not shown, the high-frequency power amplifier circuits 210 and 220 are provided with diode-connected MOSFETs or resistors for converting the control current Icont supplied from the bias control circuit 230 into a voltage, and the converted voltage is supplied to the high-frequency power amplifier circuit. A bias voltage is applied to the gate terminal of each stage FET constituting 210 and 220, and an idle current corresponding to the bias current Ibias flows through each FET.
[0017]
FIG. 2 shows an example of a specific circuit of the bias control circuit 230. Although not particularly limited, the bias control circuit 230 is configured as a semiconductor integrated circuit on one semiconductor chip. When the FET constituting the high-frequency power amplifier circuit 210 in the previous stage is a MOSFET, the FET and the bias control circuit 230 can be configured as a semiconductor integrated circuit on one semiconductor chip.
[0018]
The bias control circuit 230 according to the embodiment includes a reference current generation circuit 231 that generates a reference current Ib based on the control current Icont, and a first correction that includes a temperature detection element and generates a current It according to the ambient temperature. The current generation circuit 232 and a second correction current generation circuit 233 that receives the power supply voltage Vdd of the high-frequency power amplification circuits 210 and 220 and generates a current Id corresponding to Vdd. A current obtained by combining (adding) the currents It and Id generated by the correction current generation circuits 232 and 233 to the generated current Ib is supplied to the high-frequency power amplification circuits 210 and 220 as a bias current Ibias.
[0019]
The reference current generation circuit 231 includes a current-voltage conversion resistor R1 connected between a terminal to which an externally supplied control current Icont is input and a ground point, and the converted voltage is applied to a non-inverting input terminal. The applied operational amplifier AMP1, the resistor R2 connected between the output terminal of the operational amplifier AMP1 and the ground point, and the MOS transistor connected in series with the resistor R2 between the power supply voltage terminal Vcc and the ground point M1 and an output MOS transistor M2 connected to the MOS transistor M1 and current mirror. The reference current generation circuit 231 can operate even when a control voltage is input instead of the control current Icont.
[0020]
The reference current generation circuit 231 causes the MOS transistor M1 and the resistor R2 to flow a current IA that matches the output voltage V2 of the operational amplifier AMP1 with the input voltage V1 of the non-inverting input terminal by the operation of the operational amplifier AMP1. Further, since the MOS transistors M1 and M2 are current mirror connected, a current of N · IA flows through the output MOS transistor M2 in accordance with the size ratio (W / L ratio) N between M1 and M2. On the other hand, since the input voltage V1 of the operational amplifier AMP1 is a voltage obtained by converting the control current Icont by the resistor R1, the current N · IA flowing through the output MOS transistor M2 has a current value proportional to the control current Icont. As a result, the current N · IA proportional to the input control current Icont is output from the reference current generation circuit 231 as the reference bias current Ib.
[0021]
The first correction current generation circuit 232 includes a reference voltage generation circuit 321 that generates a reference voltage Vref that does not depend on the power supply voltage Vcc, such as a band gap reference circuit, and a diode D1 having negative temperature characteristics as temperature detection elements. A temperature-dependent current generation circuit 322 that generates a temperature-dependent current IB, a constant-current circuit 323 that generates a constant-current IC corresponding to the reference voltage Vref, and a current IB generated by the temperature-dependent current generation circuit 322 The current combining circuit 324 is configured to combine the current IC generated by the constant current circuit 323 and output a current It corresponding to the current difference.
[0022]
The temperature dependent current generation circuit 322 constituting the first correction current generation circuit 232 includes an operational amplifier AMP2 to which a reference voltage Vref is applied to a non-inverting input terminal, and an output terminal of the operational amplifier AMP2 and a ground point. A resistor R3 connected to the MOS transistor M3, a MOS transistor M3 connected in series with the resistor R3 between the power supply voltage terminal Vcc and the ground point, and an output MOS transistor M4 connected to the MOS transistor M3 and a current mirror. It is configured.
[0023]
The constant current circuit 323 includes an operational amplifier AMP3 to which a reference voltage Vref is applied to a non-inverting input terminal, a resistor R4 connected between the output terminal of the operational amplifier AMP3 and a ground point, a power supply voltage terminal Vcc, and a ground point. And a MOS transistor M5 connected in series with the resistor R4, and an output MOS transistor M6 connected to the MOS transistor M5 and a current mirror.
[0024]
Further, the current synthesis circuit 324 is connected between the operational amplifier AMP4 to which a voltage obtained by converting the output current of the temperature dependent current generation circuit 322 by a resistor is applied to the non-inverting input terminal, and the output terminal of the operational amplifier AMP4 and the ground point. Resistor R6, a MOS transistor M7 connected in series with the resistor R6 between the power supply voltage terminal Vcc and the ground point, and an output MOS transistor M8 connected to the MOS transistor M7 and current mirror. ing.
[0025]
In the temperature dependent current generation circuit 322, a diode D1 as a temperature detection element is connected in series with the MOS transistor M3 and the resistor R3. In addition, a resistor R5 is connected in series with the output MOS transistor M4 of the temperature dependent current generation circuit 322, and the output current of the temperature dependent current generation circuit 322 is converted into a voltage by the resistor R5, so that the operational amplifier AMP4 of the current synthesis circuit 324 is non-inverted. Input to the input terminal.
[0026]
Further, the output MOS transistor M6 of the constant current circuit 323 is connected to the resistor R6 common to the MOS transistor M7 of the current synthesis circuit 324. As a result, when the output current IB of the temperature dependent current circuit 322 becomes larger than the output current IC of the constant current circuit 323, that is, when IB> IC, the current It corresponding to the current difference (IB-IC) is output from the MOS transistor M8. Is done.
[0027]
The second correction current generation circuit 233 is divided into a resistance voltage dividing circuit 331 including resistors R7 and R8 connected in series between a terminal to which an externally supplied power supply voltage Vdd is input and a ground point. The operational amplifier AMP5 to which the voltage is applied to the non-inverting input terminal, the resistor R9 connected between the output terminal of the operational amplifier AMP5 and the ground point, and the resistor R2 between the power supply voltage terminal Vcc and the ground point The MOS transistor M9 is connected in series, and the output MOS transistor M10 is connected to the MOS transistor M9 and current mirror.
[0028]
The second correction current generation circuit 233 is provided with a limit circuit 332 that clamps the input so that a voltage of a predetermined level or higher is not input to the non-inverting input terminal of the operational amplifier AMP5. Note that the power supply voltage Vdd input to the second correction current generation circuit 233 is supplied from a power supply module such as a DC-DC converter, for example, and is controlled so as to be switched in stages according to the output request level.
[0029]
Next, the operation of the bias control circuit 230 in FIG. 2 will be described with reference to FIGS.
As described above, the reference current generation circuit 231 outputs the reference bias current Ib proportional to the input control current Icont. Therefore, if the control current Icont is fixed, the reference bias current Ib output from the reference current generation circuit 231 is essentially constant. However, since the reference current generation circuit 231 has temperature characteristics, as shown in FIG. 3, the output reference bias current Ib increases slightly but gradually increases as the temperature increases.
[0030]
On the other hand, when the FET of the high-frequency amplifier circuit 220 is composed of GaAsFET, the gm changes and the gain of the high-frequency amplifier circuit 220 decreases as the temperature increases. As described above, when the temperature becomes high and the reference bias current Ib output from the reference current generation circuit 231 increases, the gain of the high-frequency amplifier circuit 220 is increased, but this is not sufficient.
[0031]
Since the temperature-dependent current generation circuit 322 of the first correction current generation circuit 232 includes the diode D1 having negative temperature characteristics, the current IB that is output when the temperature rises as shown by the broken line in FIG. Gradually grows. On the other hand, the current It output from the constant current circuit 323 is constant regardless of the temperature, as indicated by a one-dot chain line in FIG.
[0032]
When IB> IC, a current obtained by taking a difference between these currents (IB-IC) is output as the correction current It from the current synthesis circuit 324. Therefore, the correction current It is as shown by a solid line in FIG. The current gradually increases from a certain temperature (here, 40 ° C.). In the first correction current generation circuit 232 of the embodiment, the correction current Ic can flow out from an arbitrary temperature by adjusting the current IC output from the constant current circuit 323.
[0033]
The second correction current generation circuit 233 outputs a larger current Id as Vdd increases in accordance with the power supply voltage Vdd to be monitored. However, a limit circuit 332 is provided, and when Vdd becomes equal to or higher than a certain level (3.5 V in the embodiment), the limit circuit 332 operates to clamp the input voltage of the operational amplifier AMP5. The output current Id of the correction current generation circuit 233 increases according to Vdd when the voltage is 3.5 V or less, and becomes constant when the voltage is 3.5 V or more.
[0034]
The bias control circuit 230 in the embodiment of FIG. 2 uses a current obtained by combining (adding) the currents It and Id generated by the correction current generation circuits 232 and 233 to the current Ib generated by the reference current generation circuit 231 as a bias current. As shown in FIG. 6, the bias current Ibias supplied to the high-frequency power amplifier circuits 210 and 220 increases gradually up to 40 ° C. and exceeds 40 ° C., as shown in FIG. The current increases with the rate of change.
[0035]
In FIG. 6, IbiasL is a bias current when the power is low, that is, when the power supply voltage Vdd is low, and IbiasH is a bias current when the power is high, that is, when the power supply voltage Vdd is high (here, Vdd = 3.5V). Since the limit circuit 332 is provided in the second correction current generation circuit 233, the output bias current Ibias is larger than IbiasH in FIG. 6 even when the power supply voltage Vdd is set to 3.5 V or higher. Absent.
[0036]
In a W-CDMA mobile phone, the battery voltage is supplied to the power amplifier as it is at high power, and the battery voltage is stepped down by a DC-DC converter and supplied to the power amplifier at low power to control the power. There is a method. In mobile phones, a rechargeable battery such as a lithium battery is used as a power source. The lithium battery has a relatively high voltage value such as 4.7 V immediately after charging, but gradually thereafter. When the level is lowered and consumed to a level at which a necessary minimum power can be obtained, there is a characteristic that the level drops to a considerably low voltage value such as 2.9V.
[0037]
Therefore, when the output power is controlled by changing the amplitude of the input signal while fixing the bias current or bias voltage, the battery voltage is supplied to the power amplifier as it is at high power and the bias current is determined according to the voltage. The bias current supplied to the power amplifier changes according to the state of the battery, and if the battery is immediately charged, a very large bias current may flow through the power amplifier. Therefore, as in the above embodiment, by providing a limit circuit 332 to limit the upper limit of the bias current, an excessive bias current is caused to flow through the high-frequency power amplifier circuits 210 and 220 when the battery is immediately charged. Can be avoided.
[0038]
In the above embodiment, the case where the same bias current Ibias is supplied from the bias control circuit 230 to the high frequency power amplifier circuits 210 and 220 has been described. For example, the reference current generation circuit 231 of FIG. The output MOS transistor M2 and the output MOS transistors M8 and M10 of the correction current generation circuits 232 and 233 are different in size from these elements in parallel. Similarly to the M1, M6, and M9, output MOS transistors that are current mirror connected are separately provided. It is also possible to supply separate bias currents Ibias1 and Ibias2 to the high-frequency power amplifier circuits 210 and 220, respectively, by providing them and outputting them by synthesizing the currents of these output transistors. Further, when the high-frequency power amplifier circuit 210 has two amplifying FETs, a separate bias current Ibias can be generated and given to these FETs.
[0039]
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor.
For example, in the above embodiment, the output control signal Vapc output from the APC (Automatic Power Control) circuit is supplied to the gain control amplifier that amplifies the transmission signal in the RF control IC having the baseband circuit, and gain control is performed. The bias control circuit in which a fixed control current Icont is input has been described assuming a system in which the output level of the amplifier is controlled by the output control signal Vapc. However, the output control output from the APC circuit has been described. The signal Vapc is supplied to the bias control circuit 230 of the power module 200 in place of the control current Icont, and the bias control circuit 230 variably controls the bias currents of the high-frequency power amplifier circuits 210 and 220 in accordance with the output control signal Vapc to thereby adjust the power amplifier. To control the gain of It may be configured.
[0040]
In the above description, the case where the invention made mainly by the present inventor is applied to the bias control circuit of the power amplifier constituting the mobile phone capable of transmitting and receiving by the W-CDMA system which is the field of use as the background has been described. However, the present invention is not limited to this, and a power amplifier that constitutes a radio communication system such as a mobile phone or a mobile phone capable of transmission / reception by an EDGE (Enhanced Data Rates for GMS Evolution) system that performs phase modulation and amplitude modulation. It can be used for a bias control circuit.
[0041]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
That is, by applying the present invention and providing a correction current generation circuit that generates a current depending on the ambient temperature in the bias control circuit, the gain of the power amplifier is suppressed from changing greatly even if the temperature fluctuates. Can do. In addition, by providing a second correction current generation circuit that generates a current corresponding to the power supply voltage of the high frequency power amplifier circuit in the bias control circuit, the bias current is reduced when the power supply voltage of the power amplifier becomes low, and low power There is an effect that the power efficiency at the time can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration example of a power module effective by applying the present invention.
FIG. 2 is a circuit diagram showing a specific circuit example of a specific circuit of a bias control circuit according to the present invention.
FIG. 3 is a graph showing temperature characteristics of a reference bias current Ib output from a reference current generation circuit of the bias control circuit according to the embodiment.
FIG. 4 is a graph illustrating a temperature characteristic of a correction current It output from a first correction current generation circuit of the bias control circuit according to the embodiment.
FIG. 5 is a graph illustrating a voltage-current characteristic of a correction current Id output from a second correction current generation circuit of the bias control circuit according to the embodiment.
FIG. 6 is a graph showing temperature characteristics of a bias current Ibias output from the bias control circuit of the example.
[Explanation of symbols]
200 Electronic components for high frequency power amplification (power modules)
210, 220 High frequency power amplifier circuit (power amplifier)
230 Bias Control Circuit 231 Reference Current Generation Circuit 232 First Correction Current Generation Circuit 233 Second Correction Current Generation Circuit 321 Reference Voltage Generation Circuit 322 Temperature Dependent Current Generation Circuit 323 Constant Current Circuit 324 Current Synthesis Circuit 331 Resistance Divider Circuit 332 Limit Circuit