【０００１】
【発明の属する技術分野】
本発明は、ファブリ・ペロー干渉計の原理を利用した、干渉フィルタ、波長可変干渉フィルタ及びそれらの製造方法に関する。
【０００２】
【従来の技術】
ファブリ・ペロー干渉計の原理を利用した干渉フィルタあるいは波長可変干渉フィルタは、２つの高反射膜を所定の平行な間隔（光学的ギャップともいう）を隔てて対向配置したもので、波長の選択性が高いことから、特に波長分割多重伝送（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）光通信の技術分野にて注目されているものである。かかる干渉フィルタでは、上記光学的ギャップを精度良く保持する必要があるが、従来の場合、反射膜がそれぞれ形成された２つの基板をスペーサを介して保持する構成であった（例えば、特許文献１参照）。
また、該スペーサを導電性とし、上記光学的ギャップを可変とするべく一方の反射膜（可動鏡）を静電力で駆動するための配線を兼ねているものもある（例えば、特許文献２参照）。
また、ポリシリコン膜を犠牲層として、上部および下部分布型ブラグ反射器（固定鏡と可動鏡）間の光学的ギャップを形成しているものもある（例えば、特許文献３、４参照）。
【０００３】
【特許文献１】
特開２００３−８４２１６号公報（段落［００１２］、図１、図２）
【特許文献２】
特開２００３−５７４３８号公報（段落［００１５］−［００１９］、図１）
【特許文献３】
特開２０００−２８９３１号公報（段落［００２５］、図３）
【特許文献４】
特開２０００−３１５１０号公報（段落［００３７］、図２）
【０００４】
【発明が解決しようとする課題】
干渉フィルタあるいは波長可変干渉フィルタにおいては、上記光学的ギャップの精度確保はきわめて重要な課題である。ところが、上記特許文献１の技術ではスペーサを用いるものであるため、スペーサをμｍ単位の精度で加工する必要がある上に、そのスペーサを上下基板間に挿入し、位置合わせし、さらに接着するなどの工程が必要となる。そのため、スペーサの加工精度や貼り付け精度は良好でなく、接着剤の厚さのコントロールや調整など繁雑な作業を要するだけでなく、それに起因する製品のばらつきが大きいという課題があった。特に、特許文献２のように導電性スペーサを用いるものでは、電気的導通をも確保する必要があるため、製造工程はさらに複雑になる。
一方、特許文献３、４のようにマイクロマシニング技術を用いてポリシリコン膜を犠牲層として光学的ギャップを形成する技術の場合、例えば１５５０ｎｍ帯を中心としたＷＤＭにおいて個々の波長を分離する場合には、光学的ギャップを例えば１０数〜３０μｍ程度とすると個々の波長の光の分離特性が良好となるが、このような３０μｍもの光学的ギャップを形成するのに、ポリシリコン膜を堆積させて犠牲層とすることはきわめて困難である。また、ポリシリコン膜に代わる他の半導体薄膜であっても同様に３０μｍの厚さに膜を堆積させることはきわめて困難である。
【０００５】
したがって、本発明は、前記光学的ギャップを高精度に形成しかつ保持することができる干渉フィルタ、波長可変干渉フィルタおよびそれらの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の干渉フィルタは、２つの反射膜を所定の平行間隔で対向配置してなる干渉フィルタにおいて、一方の反射膜をシリコン基板またはＳＯＩ基板にエッチングにより形成された凹部の底面に形成したことを特徴とするものである。
本発明では、シリコン基板またはＳＯＩ基板にエッチングにより凹部を形成するものであり、これによって凹部底面は面粗さが光学的面粗さ精度（波長の１／１００以下）を十分に満たすものとなる。また、ＳＯＩ基板の場合は埋め込みＳｉＯ２膜が自動的にエッチングストップとして働くため、エッチング時間管理によらず、５０μｍ程度のエッチング深さでもきわめて高精度に凹部を形成することができる。したがって、本発明の干渉フィルタは、このような高精度の凹部底面に一方の反射膜（固定鏡）を形成するものであるため、波長の分離特性を向上させることが可能となる。
なお、本発明においては、各反射膜は多層膜からなる高反射膜とするのが適している。
【０００７】
また、本発明の干渉フィルタにおいては、他方の反射膜が形成された固定基板と前記シリコン基板またはＳＯＩ基板とを接合してなるものである。
固定基板は通常、ガラス基板またはシリコン基板からなる。このような固定基板とシリコン基板またはＳＯＩ基板との接合には、直接接合や表面活性化接合、あるいは陽極接合、溶着、または接着等が用いられる。
前記のように構成されたシリコン基板またはＳＯＩ基板を他方の反射膜が形成された固定基板に接合することにより、２つの平行な反射膜間の間隔すなわち光学的ギャップの精度を向上させることが可能となる。したがって、本発明によれば、光の特定波長だけを高精度に分離する干渉フィルタが容易に得られる。
【０００８】
本発明の波長可変干渉フィルタは、２つの反射膜を所定の平行間隔で対向配置し、前記間隔が可変となるように他方の反射膜を変位可能に構成した波長可変干渉フィルタにおいて、一方の反射膜をシリコン基板またはＳＯＩ基板にエッチングにより形成された凹部の底面に形成したものである。
光の波長を選択的に分離することができる波長可変干渉フィルタにおいても、前記と同様に構成されたシリコン基板またはＳＯＩ基板の凹部底面に一方の反射膜（固定鏡）を形成することにより、波長の分離特性を向上させることができる。
【０００９】
また、本発明の波長可変干渉フィルタは、他方の反射膜が形成された変位可能な第２の基板と前記シリコン基板またはＳＯＩ基板とを直接接合または表面活性化接合により接合してなるものである。
このように第２の基板と前記シリコン基板またはＳＯＩ基板とを直接接合または表面活性化接合により接合することにより、前記光学的ギャップを高精度に保持することができるとともに、他方の反射膜（可動鏡）を任意の位置に変位させることで光学的ギャップを変化させることができ、それによって分離される光の波長が変化する。したがって、本発明によれば、光の波長を自由に選択可能な波長可変干渉フィルタの波長分離特性を向上させることができる。
【００１０】
また、本発明の波長可変干渉フィルタは、前記第２の基板の可動部の表面に前記他方の反射膜を形成し、前記可動部の外周部を複数のヒンジ部により支持するとともに、静電引力の作用により前記可動部を変位させるものである。
すなわち、本発明の波長可変干渉フィルタは、可動部と基板との間に静電引力を発生させてこの静電引力により可動部とともに可動鏡（他方の反射膜）を任意の位置に変位させるものである。このような構成とすることで、波長選択性の自由度が高い、薄型で小型コンパクトな波長可変干渉フィルタが得られる。
【００１１】
また、本発明の波長可変干渉フィルタは、所定の静電ギャップが前記可動部と基板との間に形成され、前記静電ギャップを形成する前記可動部の一方の面および該可動部が対向する基板面のいずれか一方または両方に絶縁膜を形成するものである。
このように構成した絶縁膜により、可動部の変位により可動部が支持基板部に接近しても放電や電気的短絡を引き起こすおそれがなく、波長可変干渉フィルタの故障を確実に防ぐことができる。
【００１２】
本発明の干渉フィルタの製造方法は、２つの反射膜を所定の平行間隔で対向配置してなる干渉フィルタの製造方法において、シリコン基板またはＳＯＩ基板にエッチングにより所定の深さの凹部を形成し、該凹部の底面に一方の反射膜を形成する工程を有するものである。
本発明によれば、前述のようにシリコン基板またはＳＯＩ基板の凹部底面は高精度に形成されているので、所定の平行間隔（光学的ギャップ）で対向配置すべき一方の反射膜（固定鏡）をシリコン基板またはＳＯＩ基板の凹部底面に高精度に形成することができる。
【００１３】
また、本発明の干渉フィルタの製造方法においては、他方の反射膜を形成した固定基板と前記シリコン基板またはＳＯＩ基板とを２つの前記反射膜を平行に対向させて接合する工程をさらに有するものである。
この構成によって、干渉フィルタの光学的ギャップの精度を向上させることができる。
【００１４】
本発明の波長可変干渉フィルタの製造方法は、２つの反射膜を所定の平行間隔で対向配置し、前記間隔が可変となるように構成した波長可変干渉フィルタの製造方法において、シリコン基板またはＳＯＩ基板にエッチングにより所定の深さの凹部を形成し、該凹部の底面に一方の反射膜を形成する工程を有するものである。
本発明によれば、所定の平行間隔（光学的ギャップ）で対向配置すべき一方の反射膜（固定鏡）をシリコン基板またはＳＯＩ基板の凹部底面に高精度に形成することができる。
【００１５】
また、本発明の波長可変干渉フィルタの製造方法においては、他方の反射膜を形成したＳＯＩ基板と前記シリコン基板またはＳＯＩ基板とを２つの前記反射膜を平行に対向させて直接接合または表面活性化接合により接合する工程をさらに有するものである。
他方の反射膜（ここでは可動鏡）を形成すべき基板としてＳＯＩ基板を用い、ＳＯＩ基板と前記構成のシリコン基板またはＳＯＩ基板とを直接接合または表面活性化接合により接合することで、光学的ギャップの精度を向上させることができる。
【００１６】
また、本発明の波長可変干渉フィルタの製造方法においては、エッチングによりＳＯＩ基板のシリコン支持基板に絶縁層に達する貫通穴を形成し、さらに前記他方の反射膜を形成するための可動部が浮いた状態で支持されるように前記絶縁層をエッチングにより除去して静電ギャップを形成するものである。
貫通穴を通じて可動部およびヒンジ部下部における埋め込みＳｉＯ２膜（ＳＯＩ基板の絶縁層）をエッチング除去することにより、精度の良い静電ギャップを形成することができる。
【００１７】
また、本発明の波長可変干渉フィルタの製造方法においては、前記静電ギャップを形成する前記可動部の一方の面および該可動部が対向する基板面のいずれか一方または両方に絶縁膜を形成するものである。
このように絶縁膜を静電ギャップを形成する対向面のいずれか一方または両方に形成することで、可動部の放電や電気的短絡を防止することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。以下においては主に波長可変干渉フィルタについて説明するが、もちろん本発明はこれに限定されるものではない。
実施の形態１．
図１は本発明の実施の形態１における波長可変干渉フィルタの断面図、図２は図１の第１の基板を省いて示す第２の基板の上面図である。
この波長可変干渉フィルタ１０は、シリコン基板からなる第１の基板１１と、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板からなる第２の基板１２とから構成されている。第１の基板１１と第２の基板１２とは直接接合または表面活性化接合にて接合される。
【００１９】
第１の基板１１にはシリコンエッチングにより凹部１３が形成される。凹部１３の深さ（エッチング深さ）Ｈは、特に限定されるものではないが、またこの干渉フィルタ１０の分離すべき波長帯域、用途等により異なるが、ここではＨ＝１０〜５０μｍの範囲内で設定される。凹部１３の底面１４（図示の場合、凹部の上面）は平坦かつ平滑な面となっており、また第１の基板１１のエッチング開始面と平行な面を形成する。底面１４の面粗さは数ｎｍ以下であり、うねりも長さ１ｍｍ当たり１００オングストローム（０．０１μｍ）以下となっている。光学的面粗さ精度は一般的に波長の１／１００以下（Ｃバンドの場合、１５ｎｍ以下）とされているので、凹部１３のシリコンエッチング底面１４は光学的面粗さ精度の要求を十分に満たすものとなっている。
なお、第１の基板１１のエッチングはウェットエッチングまたはドライエッチングのいずれも適用可能である。
【００２０】
上記のようにエッチングにより形成された凹部１３の周囲部分は従来のスペーサに相当するものが一体的に形成された支柱部１５となっており、該支柱部１５の高さは凹部１３の深さに等しい。そして、凹部１３の底面１４に固定鏡となる高反射膜１６が、例えば、蒸着法により形成される。高反射膜１６は、特に限定するものではないが、例えば、屈折率の異なる、ＳｉＯ２の薄膜とＴａ２Ｏ５の薄膜を交互に２〜４０層程度積層した多層膜からなっている。高反射膜１６の膜厚は、λ／４ｎ（但し、λ：透過させる光の中心波長、ｎ：各々の膜の屈折率）から導いている。したがって、凹部底面１４の面粗さ精度と相俟って、高反射膜１６の面粗さはｎｍオーダーの精度で形成することができる。また、高反射膜というときは、例えば、反射率９５％以上の反射膜をいう。本実施形態では反射率は９８％以上となっている。
【００２１】
第１の基板１１の光出射面（図１では上面）には、分離した波長の光の反射（上面の基板界面での反射）を防ぎ、効率良く光を透過させるための反射防止膜１７が、例えば、蒸着法により形成されている。反射防止膜１７は、高反射膜１６と同様な多層膜の構成となっており、例えば、ＳｉＯ２の薄膜とＴａ２Ｏ５の薄膜を交互に２〜４０層程度積層した多層膜である。反射防止膜１７と高反射膜１６は各層の膜厚を変化させることにより目的の膜に形成される。反射防止膜１７の反射率は５％以下が好ましい。
【００２２】
第２の基板１２は、特に限定するものではないが、ここではＳＯＩ基板を用いて静電駆動用基板を構成することにしている。ＳＯＩ基板は、シリコン支持基板１２１と、絶縁層（例えば、ＳｉＯ２膜）１２２と、Ｓｉの活性層１２３とを順次積層した構造からなっている。
このＳＯＩ基板の活性層１２３の部分に後述する方法により可動鏡を有する可動部１８が形成される。可動部１８は、上記固定鏡の高反射膜１６に対向する表面に形成された高反射膜１９と、その裏面に形成された反射防止膜２０と、可動部１８を図１において上下方向に変位可能に支持する複数のヒンジ部２１とから構成されている。
【００２３】
第２の基板１２における高反射膜１９および反射防止膜２０は、上記第１の基板１１における高反射膜１６および反射防止膜１７と同様の構成からなる多層膜である。
ヒンジ部２１は、図２に示すように、可動部１８の周囲部分をエッチングで円弧状の開口部２２に除去することにより、さらに可動部１８およびヒンジ部２１下部の絶縁層部分（後記の埋め込みＳｉＯ２膜をいう）をエッチングで除去することにより、可動部１８がシリコン支持基板１２１上に浮いた状態で形成される。このヒンジ部２１は、可動部１８とその周囲の同じ活性層である接合部２３とを連結する支持梁、すなわち可動部１８の外周部を支持する梁の形態をなすもので、ばね性を有する。また、ヒンジ部２１は実質的に同一の厚さ・幅・長さで２本以上、可動部１８の中心に対し対称に設けることが好ましい。可動部１８の形状は特に円形に限定されるものではなく、正方形など多角形でもよい。
【００２４】
可動部１８の下方部分に対応するシリコン支持基板１２１の部分には、エッチングにより可動部１８の外径より若干小さい内径をもつ貫通穴２４が形成される。光はこの貫通穴２４を通して入射される。シリコン支持基板１２１の上面、すなわち貫通穴２４の周縁部分の基板面は可動部１８の内側に若干入り込んでおり、可動部１８下面との間に間隙すなわち静電ギャップＥＧが設けられる。静電ギャップＥＧの初期値（設定値）は例えば４μｍであり、可動部１８の最大変位量は例えば０．７μｍとしている。
【００２５】
以上のように構成された第２の基板１２は、活性層の接合部２３にて前記第１の基板１１の支柱部１５と直接接合または表面活性化接合により接合される。これにより、固定鏡の高反射膜１６と可動鏡の高反射膜１９との間の光学的ギャップＯＧが高精度に形成、保持される。光学的ギャップＯＧの距離ｈは、ファブリペロー干渉計の干渉条件である式（１）により設定される。
ｈ＝ｍλ／２ ・・・（１）
但し、λ：分離する光の波長
ｍ：整数
【００２６】
また、この波長可変干渉フィルタ１０のフリースペクトル間隔ＦＳＲ（Ｆｒｅｅ Ｓｐｅｃｔｒａｌ Ｒａｎｇｅ）Δλは式（２）であらわされる。
ｈ＝λｍ ２／２ｎΔλから、
Δλ＝λｍ＋１−λｍ＝λｍ ２／２ｎｈ＝Δｈ・λｍ／ｈ ・・・（２）
ここに、λｍ ：干渉により選択されるｍ次の光の波長
Δλ：隣接する透過光波長の差
ｎ ：２つの高反射膜間の媒質（ここでは空気）の屈折率
ｈ ：２つの高反射膜間の間隔（光学的ギャップ量ＯＧ）
Δｈ：可動部の変位量
【００２７】
次に、この波長可変干渉フィルタ１０の動作について、図１を参照しながら説明する。
ＳＯＩ基板からなる第２の基板１２の活性層１２３とシリコン支持基板１２１に例えば、可変直流電源３０を図示のように接続し、活性層１２３とシリコン支持基板１２１との間に駆動電圧を印加する。これにより、活性層１２３と一体の可動部１８はプラスに帯電し、シリコン支持基板１２１はマイナスに帯電するため、両者間には静電引力が発生してこの静電引力の作用により、可動体１８はシリコン支持基板１２１側に引き寄せられ、ばね性を有するヒンジ部２１がたわみ、可動部１８は水平状態を保持したまま平行に変位する。この可動部１８の位置は駆動電圧を変化させることにより任意の位置に設定することができる。また、直流電圧に代えて、例えば６０Ｈｚの交流正弦波電圧やパルス状の電圧を印加した場合でも可動部１８は同様の動作を行う。
【００２８】
例えば、赤外領域の波長を含む光を第２の基板１２に設けられた貫通穴２４を通して可動部１８に垂直に入射すると、入射された光は可動部１８下面の反射防止膜２０によりほとんど反射されることなく可動部１８を透過し、上下平行に設けられた２つの高反射膜１６と１９間の空間で反射を繰り返し、上記式（１）の干渉条件を満たさない波長の光は急激に減衰して、最終的にこの干渉条件を満たす波長の光だけが第１の基板１１を透過し、基板上面から出射する。このとき、基板１１の上面には反射防止膜１７が設けられているので、両者の接合界面で反射されることなく目的の波長の光を効率良く取り出す（分離する）ことができる。なお、光は、図示とは逆に図１の上から下へ入射させても同様の作用効果が得られる。
【００２９】
可動部１８は前述のように任意の位置に変位させることができるため、光の波長を式（２）であらわされるＦＳＲ（Δλ）で選択的に分離して取り出すことができる。例えば、光通信におけるＣバンド領域である１５５０ｎｍ帯を対象とする場合において、光学的ギャップ量ｈ＝３０μｍ、可動部１８の変位量Δｈ＝０．７μｍのとき、ＦＳＲは約４０ｎｍのバンド幅に対して、各波長を分離することができる。
【００３０】
以上のように、この実施形態によれば、第１の基板１１を構成するシリコン基板にエッチングにより凹部１３を形成し、その凹部底面１４に高反射膜１６を形成したので、凹部１３の深さおよびその底面１４を高精度に形成することができる。そのため、第１の基板１１を第２の基板１２に直接接合または表面活性化接合により接合することで、２つの平行な高反射膜１６、１９間の光学的ギャップＯＧを高精度に保持することができる。また、従来技術のようにスペーサを介在させるものではなく、第１の基板１１と一体形成された支柱部１５を第２の基板１２に直接接合または表面活性化接合により接合することで光学的ギャップＯＧが決まるものであるため、光学的ギャップＯＧの精度をきわめて高精度に、かつ容易に確保することができる。したがって、本実施形態の波長可変干渉フィルタでは、選択的に分離すべき光の波長の分離特性を向上させることができる。
【００３１】
実施の形態２．
ここでは、前述の波長可変干渉フィルタ１０の製造方法の一例を図３〜図５に従って説明する。
Ａ．第１の基板の製造方法（図３参照）
（ａ）エッチングマスクのパターニング
（１００）面方位のシリコン基板２００を熱酸化炉にて、９５℃の純水中を通過させたＯ２ガス雰囲気中で、１１００℃、２００分の処理を行い、そのシリコン基板２００の両面に、エッチングマスクとなる１．２μｍ厚さのＳｉＯ２膜を形成する。または、Ｓｉ３Ｎ４膜を熱ＣＶＤ法により形成する。処理条件としては、ＳｉＨ４またはＳｉＨ２Ｃｌ２とＮＨ３の混合ガス中で、７００〜８００℃にて処理を行う。成膜速度は毎分４０ｎｍ程度であり、１０分の処理により、基板両面に膜厚４００ｎｍのＳｉ３Ｎ４膜を形成する。そして、シリコン基板２００下面のＳｉＯ２膜またはＳｉ３Ｎ４膜にレジストを形成後、フォトリソグラフィおよびエッチングを行うことにより、凹部形成用パターン２０１を形成する。
【００３２】
（ｂ）シリコンエッチング
次に、このシリコン基板２００を３５重量％のＫＯＨ水溶液（８０℃）中にてエッチングを行う。エッチングレートは、毎分約２μｍであり、１４分のエッチングにより、３０μｍ深さの凹部２０２を形成する。
【００３３】
（ｃ）エッチングマスクの除去
ＫＯＨ水溶液によるエッチングの終了後、エッチングマスクがＳｉＯ２膜の場合はフッ酸系エッチング液により、Ｓｉ３Ｎ４膜の場合はリン酸系エッチング液により、エッチングマスクをエッチング除去する。
（ｄ）高反射膜および反射防止膜の形成
そして、上記凹部２０２の底面に高反射膜２０４を、シリコン基板２００の上面に反射防止膜２０３を、例えば、蒸着装置にて成膜する。高反射膜２０４、反射防止膜２０３の膜構成は前述の通り、ＳｉＯ２、Ｔａ２Ｏ５、ＳｉＮなどを２〜４０層程度積層した多層膜である。
【００３４】
以上により、図１に示す第１の基板１１に相当するシリコン基板（シリコンキャップ）２１０を製造することができる。
この製造方法では、エッチング時間をコントロールすることにより、凹部２０２の深さを自由にコントロールでき、かつその凹部底面（上面）を高精度に形成することができる。
なお、凹部２０２を形成するためのエッチング液としては、上記水酸化カリウム（ＫＯＨ）のほか、水酸化ナトリウム（ＮａＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）、ヒドラジン（Ｈｙｄｒａｚｉｎｅ）等のアルカリ液があげられる。
【００３５】
Ｂ．第２の基板の製造方法（図４、図５参照）
（ａ）ＳＯＩ基板の準備
基板材料として、厚さ１００〜８００μｍのシリコン層のシリコン支持基板３０１、厚さ２〜１０μｍのＳｉＯ２膜の絶縁層３０２、および厚さ１０〜２００μｍのシリコンの活性層３０３からなるＳＯＩ基板３００を用いる。本実施形態では、厚さは、シリコン支持基板５００μｍ、絶縁層（ＳｉＯ２）４μｍ、活性層１０μｍとした。
【００３６】
（ｂ）エッチングマスクの形成
上記ＳＯＩ基板３００に対してその両面に下記の方法によりエッチングマスク３０４を形成する。これには２通りの方法があり、いずれを用いてもよい。
１）レジストの場合
東京応化製ＯＦＰＲ８００シリーズ（商品名）の３０ｃＰをレジストコータにて、３０００ｒｐｍの回転数でスピンコートし、所定のプリベークを施し、１．５μｍ厚さのレジスト膜をＳＯＩ基板３００の両面に形成する。
２）ＳｉＯ２膜の場合
ＳＯＩ基板３００を熱酸化炉にて、９５℃の純水中を通過させたＯ２ガス雰囲気中で、１１００℃、２００分の処理を行い、ＳＯＩ基板３００の両面に１．２μｍのＳｉＯ２膜を形成する。
【００３７】
（ｃ）パターニング
１）エッチングマスクがレジストの場合
ＳＯＩ基板３００の裏面に貫通穴のパターンを有するフォトマスクにて、レジストにエッチングパターン３０５を形成する。
２）エッチングマスクが酸化膜の場合
ＳｉＯ２膜上にレジスト膜を形成し、前述の方法によりパターンを形成した後、レジストパターンをマスクに、下地のＳｉＯ２膜をフッ酸系エッチング液にて処理し、ＳｉＯ２膜に貫通穴のエッチングパターン３０５を形成し、その後レジスト膜を除去する。
【００３８】
（ｄ）裏面の異方性ドライエッチング
いわゆる「Ｂｏｓｃｈ」プロセスにより、プラズマエッチング装置にて、エッチングガスとしてＳＦ６等、穴側壁保護膜形成用ガスとして、Ｃ４Ｆ８等を交互に供給し、高周波電力を印加して、シリコン支持基板３０１が貫通するまで異方性ドライエッチングを行い、貫通穴３０６を形成する。
【００３９】
（ｅ）表面の異方性ドライエッチング
可動鏡やヒンジ部を形成するためのパターンを表面に形成したエッチングマスク（レジストまたはＳｉＯ２膜）に形成し、上記のＢｏｓｃｈプロセスにより、ＳｉをＳｉＯ２の絶縁層３０２が現れるまで異方性ドライエッチングを行う。これにより、可動部３０７の周囲部分に円弧状の開口部３０８が形成される。
【００４０】
（ｆ）エッチングマスクの除去
１）レジストの場合
９５℃に加熱した硫酸−過酸化水素水（硫酸２０％）にてエッチングマスクのレジストを剥離する。
２）ＳｉＯ２膜の場合
フッ酸系エッチング液に浸漬し、エッチングマスクのＳｉＯ２膜を剥離する。
【００４１】
（ｇ）埋め込みＳｉＯ２膜の除去
フッ酸系エッチング液にて、可動部およびヒンジ部下部の埋め込みＳｉＯ２膜をエッチング除去する。これにより、可動部およびヒンジ部下部に膜除去部３０９を形成することで、可動部３０７の下面とシリコン支持基板３０１の上面との間に前記静電ギャップＥＧが形成される。
【００４２】
（ｈ）絶縁膜の形成
可動部３０７の放電や電気的短絡を防止するための絶縁膜３１０を次のように形成する。この方法には次の２通りがあり、いずれを用いてもよい。
１）熱酸化の場合
上記のように各部が形成されたＳＯＩ基板３００を熱酸化炉にて、Ｏ２ガス雰囲気中で、１０００℃、１００分の処理を行い、ＳＯＩ基板３００のＳｉ露出部分に０．１μｍ厚さのＳｉＯ２膜を形成する。
２）ＣＶＤの場合
モノシラン（ＳｉＨ４）ガスとＯ２ガスの混合雰囲気中で、４００℃、１０分の処理を行い、ＳＯＩ基板３００の全面に１μｍ厚さのＳｉＯ２膜を形成する。
なお、絶縁膜３１０は、上記ＳｉＯ２膜のほか、窒化シリコン（ＳｉＮ）あるいはシリコンオキシナイトライド（ＳｉＯＮ）でもよい。上記の熱酸化や、減圧熱ＣＶＤ、プラズマＣＶＤ等により形成する。
【００４３】
（ｉ）高反射膜、反射防止膜の形成
最後に、可動部３０７の表面の高反射膜３１１と裏面の反射防止膜３１２を形成するために、２〜４０層程度、ＳｉＯ２、Ｔａ２Ｏ５、ＳｉＮなどを蒸着装置にて交互に積層する。なお、高反射膜３１１は可動部３０７の表面のみに形成するため、シャドウマスクを使用する。反射防止膜３１２を形成する際にもシャドウマスクを使用する。
【００４４】
以上により、ＳＯＩ基板３００から、図１に示す第２の基板１２に相当する静電駆動用基板３２０を高精度に製造することができる。また、ＳＯＩ基板を用いているので、埋め込みＳｉＯ２膜がエッチングストップとして働くため、時間管理によらず、正確なエッチング深さが得られ、可動鏡を構成する可動部およびヒンジ部を高精度に形成することができるという利点がある。
【００４５】
Ｃ．第１の基板と第２の基板の接合
前述の方法により製造されたシリコンキャップ２１０と静電駆動用基板３２０とをシリコンの直接接合または表面活性化接合により接合する。直接接合または表面活性化接合の際にはシリコンキャップ２１０の凹部上面に形成された高反射膜２０３と静電駆動用基板３２０の可動部上面に形成された高反射膜３１１とを平行に対向させて接合する。直接接合は、例えば、次のようにして行う。
まず、シリコンキャップ２１０と静電駆動用基板３２０を共に、硫酸−過酸化水素水混合液（９５℃）に一定時間浸漬し、洗浄する。その後、流水洗浄し、乾燥させた後、接合すべき面同士を位置合わせ後、突き合わせて、圧着し、ある程度の接合強度を得る。ついで基板同士を完全に一体化するため、接合体を１０００℃の炉で熱処理し、シリコン原子同士の共有結合による直接接合に至らしめる。
また、その他の方法として、表面活性化接合により接合することも可能である。表面活性化接合は、超高真空（例えば、真空度１０−４Ｐａ程度）下で、アルゴン原子ビームにて、接合面のクリーニングを行い、接合すべき面を原子レベルでの清浄面（自然酸化膜もない状態）とし、超真空下で、基板同士を位置合わせ、突き合わせて、圧着することで、シリコン同士の共有結合による直接接合に至らしめることもできる。後者の方法は、室温でも可能なため、熱による反り等の問題も発生せず、望ましい接合方法である。
【００４６】
実施の形態３．
図６は本発明の実施の形態３を示す波長可変干渉フィルタの断面図である。この実施形態では、第１の基板１１をＳＯＩ基板から作製することとしたものである。すなわち、凹部１３は、ＳＯＩ基板の活性層１１３にシリコンエッチングにより形成される。その他の構成は図１と同じであるので、同一の符号を付して説明は省略する。また、第２の基板１２は前述の実施形態と同じくＳＯＩ基板からなるので、ここでは第１の基板１１の製造方法のみを図７の工程図に従って説明する。
【００４７】
（ａ）エッチングマスクのパターニング
ＳＯＩ基板１１０は、シリコン支持基板１１１、活性層１１３ともに（１００）面方位のシリコン基板で、活性層１１３の厚さは３０μｍとしている。このＳＯＩ基板１１０を熱酸化炉にて、９５℃の純水中を通過させたＯ２ガス雰囲気中で、１１００℃、２００分の処理を行い、そのＳＯＩ基板１１０の両面に、エッチングマスクとなる１．２μｍ厚さのＳｉＯ２膜を形成する。または、Ｓｉ３Ｎ４膜を熱ＣＶＤ法により形成する。処理条件としては、ＳｉＨ４またはＳｉＨ２Ｃｌ２とＮＨ３の混合ガス中で、７００〜８００℃にて処理を行う。成膜速度は毎分４０ｎｍ程度であり、１０分の処理により、基板両面に膜厚４００ｎｍのＳｉ３Ｎ４膜を形成する。そして、活性層１１３表面のＳｉＯ２膜またはＳｉ３Ｎ４膜にレジストを形成後、フォトリソグラフィおよびエッチングを行うことにより、凹部形成用パターン１１４を形成する。
【００４８】
（ｂ）シリコンエッチング
次に、このＳＯＩ基板１１０を３５重量％のＫＯＨ水溶液（８０℃）中にてエッチングを行う。エッチングレートは、毎分約２μｍであり、１４分のエッチングにより、３０μｍ深さの凹部１１５を形成する。埋め込みＳｉＯ２膜（絶縁層１１２）が露出したところでエッチングが自動的に停止するため、高精度な凹部１１５が形成できる。
【００４９】
（ｃ）エッチングマスクの除去
ＫＯＨエッチング終了後、エッチングマスクがＳｉＯ２膜の場合はフッ酸系エッチング液により、Ｓｉ３Ｎ４膜の場合はリン酸系エッチング液により、エッチングマスクをエッチング除去する。
（ｄ）高反射膜および反射防止膜の形成
そして、前述したとおり、凹部１１５の上面に多層膜からなる高反射膜１１６を、シリコン支持基板１１１の上面に多層膜からなる反射防止膜１１７を、例えば、蒸着装置にて成膜する。
【００５０】
この製造方法では、第１の基板１１の材料にＳＯＩ基板を使用し、その活性層にエッチングにより凹部１１５（１３）を形成することとしている。この場合、活性層のシリコンエッチングは、埋め込みＳｉＯ２膜（絶縁層１１２）がエッチングストップとして働くため、時間管理によらず、正確なエッチング深さが得られ、しかも、その凹部底面１４は非常に平坦で、面粗さ精度の良い表面が得られる。
【００５１】
実施の形態４．
前述の実施形態では、可動鏡の変位位置に対応して光の波長を選択的に分離する波長可変干渉フィルタについて説明したが、ここでは光の特定の波長を分離する干渉フィルタの構成について説明する。図８はその干渉フィルタの一例を示す断面図である。
【００５２】
この干渉フィルタ１０Ａは、前述のように、同じシリコン基板またはＳＯＩ基板からなる第１の基板１１と、シリコン基板またはガラス基板からなる第２の基板２５とから構成される。第２の基板２５は固定基板となっている。この固定基板の表面には同様の多層膜からなる高反射膜１９が形成されており、裏面には反射防止膜２０が形成されている。第１の基板１１の凹部１３の底面（図示の場合、上面）には同様の多層膜からなる高反射膜１６が形成されており、２つの高反射膜１６と１９は平行な間隔（光学的ギャップＯＧ）を形成して対向配置される。凹部１３はエッチングにより形成されていることは前述したとおりである。
そして、第１の基板１１と第２の基板２５は、直接接合もしくは表面活性化接合または陽極接合もしくは溶着により接合される。また、場合によっては接着剤で接合してもよい。
【００５３】
第２の基板２５がガラス基板の場合、陽極接合は次のようにして行われる。
まず、ガラス基板を直流電源のマイナス端子、そのガラス基板１２に接合すべき第１の基板１１のシリコン基板またはＳＯＩ基板の活性層を直流電源のプラス端子にそれぞれ接続する。そして、両基板をともに加熱しながら電圧を印加する。この加熱により、ガラス基板中のナトリウム（Ｎａ＋）イオンが移動しやすくなる。このＮａ＋イオンの移動により、ガラスの接合面はマイナスに帯電し、シリコンの接合面はプラスに帯電する。その結果、ガラスとシリコンとは強固に接合される。なお、陽極接合以外には、ガラスの軟化点程度に加熱して圧力をかけて接合する方法（溶着法）も実施可能である。
【００５４】
このような構成の干渉フィルタ１０Ａによれば、２つの高反射膜１６と１９間の間隔が一定の光学的ギャップＯＧを形成するので、入射光の特定波長のみを半値幅の非常に小さいスペクトルで分離することができる。したがって、分離したい光の波長を特化した高性能の干渉フィルタが得られる。
また、前述の波長可変干渉フィルタ１０において、駆動電圧を印加しなければ、光学的ギャップＯＧが固定的な干渉フィルタ１０Ａと同様な機能を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態１における波長可変干渉フィルタの断面図。
【図２】図１の第２の基板の上面図。
【図３】本発明の実施の形態２における第１の基板の製造工程を示す図。
【図４】第２の基板の製造工程を示す図。
【図５】図４に続く製造工程を示す図。
【図６】本発明の実施の形態３を示す波長可変干渉フィルタの断面図。
【図７】実施の形態３における第１の基板の製造工程を示す図。
【図８】本発明の実施の形態４を示す干渉フィルタの断面図。
【符号の説明】
１０ 波長可変干渉フィルタ、１０Ａ 干渉フィルタ、１１ 第１の基板、１２ 第２の基板、１３ 凹部、１４ 凹部の底面、１５ 支柱部、１６ 高反射膜、１７ 反射防止膜、１８ 可動部、１９ 高反射膜、２０ 反射防止膜、２１ ヒンジ部、２２ 開口部、２３ 接合部、２４ 貫通穴、２５ 第２の基板、３０ 可変直流電源、１１０ ＳＯＩ基板、１１１ シリコン支持基板、１１２ 埋め込みＳｉＯ２膜（絶縁層）、１１３ 活性層、１１４ 凹部形成用パターン、１１５ 凹部、１１６ 高反射膜、１１７ 反射防止膜、１２１ シリコン支持基板、１２２ 絶縁層、１２３ 活性層、２００ シリコン基板、２０１凹部形成用パターン、２０２ 凹部、２０３ 反射防止膜、２０４ 高反射膜、２１０ シリコン基板（シリコンキャップ）、３００ ＳＯＩ基板、３０１ シリコン支持基板、３０２ 絶縁層、３０３ 活性層、３０４ エッチングマスク、３０５ エッチングパターン、３０６ 貫通穴、３０７ 可動部、３０８ 開口部、３０９ 膜除去部、３１０ 絶縁膜、３１１ 高反射膜、３１２ 反射防止膜、３２０ 静電駆動用基板、ＯＧ 光学的ギャップ、ＥＧ 静電ギャップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an interference filter, a wavelength tunable interference filter, and a method of manufacturing the same, using the principle of a Fabry-Perot interferometer.
[0002]
[Prior art]
An interference filter or wavelength tunable interference filter that uses the principle of a Fabry-Perot interferometer is one in which two highly reflective films are arranged opposite each other with a predetermined parallel distance (also called an optical gap). In particular, it is attracting attention in the technical field of wavelength division multiplexing (WDM) optical communication. In such an interference filter, it is necessary to accurately hold the optical gap. However, in the conventional case, two substrates each having a reflective film formed thereon are held via a spacer (for example, Patent Document 1). reference).
Some spacers also serve as wiring, and also serve as wiring for driving one reflection film (movable mirror) with electrostatic force so that the optical gap can be changed (for example, see Patent Document 2). .
In some cases, an optical gap is formed between the upper and lower distributed Bragg reflectors (a fixed mirror and a movable mirror) using a polysilicon film as a sacrificial layer (see, for example, Patent Documents 3 and 4).
[0003]
[Patent Document 1]
JP 2003-84216 A (paragraph [0012], FIGS. 1 and 2)
[Patent Document 2]
JP 2003-57438 A (paragraphs [0015]-[0019], FIG. 1)
[Patent Document 3]
JP 2000-28931 A (paragraph [0025], FIG. 3)
[Patent Document 4]
JP 2000-31510 A (paragraph [0037], FIG. 2)
[0004]
[Problems to be solved by the invention]
In an interference filter or a variable wavelength interference filter, ensuring the accuracy of the optical gap is an extremely important issue. However, since the technique of Patent Document 1 uses a spacer, it is necessary to process the spacer with an accuracy of μm, and the spacer is inserted between the upper and lower substrates, aligned, and further bonded. This process is required. For this reason, the processing accuracy and pasting accuracy of the spacers are not good, and not only complicated work such as control and adjustment of the thickness of the adhesive is required, but also there is a problem that the variation of products due to it is large. In particular, in the case of using a conductive spacer as in Patent Document 2, it is necessary to ensure electrical continuity, which further complicates the manufacturing process.
On the other hand, in the case of a technique in which an optical gap is formed using a polysilicon film as a sacrificial layer using a micromachining technique as in Patent Documents 3 and 4, for example, when individual wavelengths are separated in a WDM centered on a 1550 nm band. If the optical gap is, for example, about 10 to 30 μm, the separation characteristics of light of each wavelength will be good. However, in order to form such an optical gap of 30 μm, a polysilicon film is deposited and sacrificed. Layering is extremely difficult. Similarly, it is extremely difficult to deposit a film having a thickness of 30 μm even if another semiconductor thin film is used instead of the polysilicon film.
[0005]
Accordingly, an object of the present invention is to provide an interference filter, a wavelength tunable interference filter, and a method of manufacturing the same that can form and maintain the optical gap with high accuracy.
[0006]
[Means for Solving the Problems]
The interference filter of the present invention is an interference filter in which two reflection films are arranged to face each other at a predetermined parallel interval, and one reflection film is formed on the bottom surface of a recess formed by etching on a silicon substrate or an SOI substrate. It is a feature.
In the present invention, a concave portion is formed by etching in a silicon substrate or an SOI substrate, and thereby the bottom surface of the concave portion sufficiently satisfies the optical surface roughness accuracy (1/100 or less of the wavelength). . In the case of SOI substrate, embedded SiO2Since the film automatically acts as an etching stop, the recess can be formed with extremely high accuracy even at an etching depth of about 50 μm, regardless of the etching time management. Therefore, since the interference filter of the present invention forms one reflection film (fixed mirror) on the bottom surface of such a highly accurate recess, it is possible to improve wavelength separation characteristics.
In the present invention, each reflective film is suitably a highly reflective film made of a multilayer film.
[0007]
In the interference filter of the present invention, the fixed substrate on which the other reflective film is formed is bonded to the silicon substrate or the SOI substrate.
The fixed substrate is usually made of a glass substrate or a silicon substrate. For the bonding between the fixed substrate and the silicon substrate or the SOI substrate, direct bonding, surface activation bonding, anodic bonding, welding, adhesion, or the like is used.
By bonding the silicon substrate or the SOI substrate configured as described above to the fixed substrate on which the other reflective film is formed, it is possible to improve the accuracy of the distance between two parallel reflective films, that is, the optical gap. It becomes. Therefore, according to the present invention, an interference filter that separates only a specific wavelength of light with high accuracy can be easily obtained.
[0008]
The wavelength tunable interference filter according to the present invention is a wavelength tunable interference filter in which two reflecting films are arranged to face each other at a predetermined parallel interval, and the other reflecting film can be displaced so that the interval is variable. The film is formed on the bottom surface of a recess formed in a silicon substrate or SOI substrate by etching.
Even in a tunable interference filter that can selectively separate the wavelength of light, by forming one reflective film (fixed mirror) on the bottom surface of a concave portion of a silicon substrate or SOI substrate configured in the same manner as described above, the wavelength can be reduced. The separation characteristics can be improved.
[0009]
The tunable interference filter of the present invention is formed by directly bonding or surface-activating bonding a displaceable second substrate on which the other reflective film is formed and the silicon substrate or SOI substrate. .
In this way, by bonding the second substrate and the silicon substrate or SOI substrate by direct bonding or surface activation bonding, the optical gap can be maintained with high accuracy and the other reflective film (movable) The optical gap can be changed by displacing the mirror) to an arbitrary position, thereby changing the wavelength of the separated light. Therefore, according to the present invention, it is possible to improve the wavelength separation characteristics of the variable wavelength interference filter that can freely select the wavelength of light.
[0010]
In the tunable interference filter of the present invention, the other reflective film is formed on the surface of the movable portion of the second substrate, the outer peripheral portion of the movable portion is supported by a plurality of hinge portions, and electrostatic attraction The movable part is displaced by the action.
That is, the tunable interference filter of the present invention generates an electrostatic attractive force between the movable part and the substrate, and displaces the movable mirror (the other reflecting film) together with the movable part to an arbitrary position by the electrostatic attractive force. It is. With such a configuration, a thin, small and compact wavelength tunable interference filter having a high degree of freedom in wavelength selectivity can be obtained.
[0011]
In the wavelength tunable interference filter of the present invention, a predetermined electrostatic gap is formed between the movable part and the substrate, and one surface of the movable part forming the electrostatic gap and the movable part face each other. An insulating film is formed on one or both of the substrate surfaces.
With the insulating film configured in this manner, even if the movable part approaches the support substrate part due to the displacement of the movable part, there is no possibility of causing a discharge or an electrical short circuit, and it is possible to reliably prevent a failure of the wavelength variable interference filter.
[0012]
The interference filter manufacturing method of the present invention is an interference filter manufacturing method in which two reflective films are arranged to face each other at a predetermined parallel interval. A recess having a predetermined depth is formed on a silicon substrate or an SOI substrate by etching. A step of forming one reflective film on the bottom surface of the concave portion;
According to the present invention, as described above, the bottom surface of the concave portion of the silicon substrate or SOI substrate is formed with high precision, so that one of the reflective films (fixed mirrors) that should be arranged to face each other at a predetermined parallel interval (optical gap). Can be formed on the bottom surface of the recess of the silicon substrate or SOI substrate with high accuracy.
[0013]
The interference filter manufacturing method of the present invention further includes a step of joining the fixed substrate on which the other reflective film is formed and the silicon substrate or the SOI substrate with the two reflective films facing each other in parallel. is there.
With this configuration, the accuracy of the optical gap of the interference filter can be improved.
[0014]
A method of manufacturing a wavelength tunable interference filter according to the present invention is a method of manufacturing a wavelength tunable interference filter in which two reflective films are arranged to face each other at a predetermined parallel interval, and the interval is variable. Forming a recess having a predetermined depth by etching, and forming one reflective film on the bottom surface of the recess.
According to the present invention, one reflection film (fixed mirror) to be opposed to each other with a predetermined parallel interval (optical gap) can be formed with high accuracy on the bottom surface of a recess of a silicon substrate or an SOI substrate.
[0015]
In the method of manufacturing a wavelength tunable interference filter according to the present invention, the SOI substrate on which the other reflection film is formed and the silicon substrate or the SOI substrate are directly bonded or surface-activated with the two reflection films facing each other in parallel. It further has the process of joining by joining.
An SOI substrate is used as the substrate on which the other reflective film (movable mirror in this case) is to be formed, and the SOI substrate and the silicon substrate or the SOI substrate having the above-described configuration are bonded by direct bonding or surface activation bonding, thereby forming an optical gap. Accuracy can be improved.
[0016]
In the method for manufacturing a wavelength tunable interference filter according to the present invention, a through hole reaching the insulating layer is formed in the silicon support substrate of the SOI substrate by etching, and a movable part for forming the other reflective film is floated. The insulating layer is removed by etching so as to be supported in a state to form an electrostatic gap.
Embedded SiO in the lower part of the movable part and the hinge part through the through hole2By removing the film (insulating layer of the SOI substrate) by etching, an accurate electrostatic gap can be formed.
[0017]
In the method of manufacturing a wavelength tunable interference filter according to the present invention, an insulating film is formed on one or both of one surface of the movable portion that forms the electrostatic gap and the substrate surface that the movable portion faces. Is.
Thus, by forming the insulating film on one or both of the opposing surfaces that form the electrostatic gap, it is possible to prevent discharge of the movable part and electrical short circuit.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following, the wavelength variable interference filter will be mainly described, but the present invention is of course not limited thereto.
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view of a wavelength tunable interference filter according to Embodiment 1 of the present invention, and FIG. 2 is a top view of a second substrate shown by omitting the first substrate of FIG.
The wavelength tunable interference filter 10 includes a first substrate 11 made of a silicon substrate and a second substrate 12 made of an SOI (Silicon On Insulator) substrate. The first substrate 11 and the second substrate 12 are bonded by direct bonding or surface activated bonding.
[0019]
A recess 13 is formed in the first substrate 11 by silicon etching. The depth (etching depth) H of the concave portion 13 is not particularly limited, and varies depending on the wavelength band to be separated from the interference filter 10, the application, etc., but here, H = 10 to 50 μm. Set by. The bottom surface 14 of the recess 13 (in the illustrated case, the top surface of the recess) is a flat and smooth surface, and forms a surface parallel to the etching start surface of the first substrate 11. The surface roughness of the bottom surface 14 is several nm or less, and the undulation is 100 angstroms (0.01 μm) or less per 1 mm length. Since the optical surface roughness accuracy is generally 1/100 or less of the wavelength (15 nm or less in the case of the C band), the silicon etching bottom surface 14 of the recess 13 sufficiently satisfies the requirement for optical surface roughness accuracy. It is to satisfy.
Note that either wet etching or dry etching can be applied to the etching of the first substrate 11.
[0020]
As described above, the peripheral portion of the concave portion 13 formed by etching is a column portion 15 integrally formed with a portion corresponding to a conventional spacer, and the height of the column portion 15 is the depth of the concave portion 13. be equivalent to. And the highly reflective film | membrane 16 used as a fixed mirror is formed in the bottom face 14 of the recessed part 13 by a vapor deposition method, for example. The high reflection film 16 is not particularly limited, but, for example, SiO 2 having a different refractive index is used.2Thin film and Ta2O5It is composed of a multilayer film in which about 2 to 40 layers of these thin films are alternately laminated. The film thickness of the highly reflective film 16 is derived from λ / 4n (where λ is the center wavelength of light to be transmitted and n is the refractive index of each film). Therefore, in combination with the surface roughness accuracy of the bottom surface 14 of the recess, the surface roughness of the highly reflective film 16 can be formed with an accuracy on the order of nm. In addition, a highly reflective film refers to, for example, a reflective film having a reflectance of 95% or more. In this embodiment, the reflectance is 98% or more.
[0021]
On the light emitting surface (upper surface in FIG. 1) of the first substrate 11, an antireflection film 17 for preventing reflection of light having a separated wavelength (reflection at the substrate interface of the upper surface) and transmitting light efficiently. For example, it is formed by a vapor deposition method. The antireflection film 17 has a multilayer structure similar to that of the high reflection film 16, for example, SiO 22Thin film and Ta2O5It is a multilayer film which laminated | stacked about 2-40 layers alternately. The antireflection film 17 and the high reflection film 16 are formed as target films by changing the film thickness of each layer. The reflectance of the antireflection film 17 is preferably 5% or less.
[0022]
The second substrate 12 is not particularly limited, but here, an electrostatic drive substrate is configured using an SOI substrate. The SOI substrate includes a silicon support substrate 121 and an insulating layer (for example, SiO2Film) 122 and Si active layer 123 are sequentially laminated.
A movable part 18 having a movable mirror is formed on the active layer 123 of the SOI substrate by a method described later. The movable part 18 includes a high reflection film 19 formed on the surface facing the high reflection film 16 of the fixed mirror, an antireflection film 20 formed on the back surface thereof, and the movable part 18 displaced in the vertical direction in FIG. It is comprised from the some hinge part 21 supported so that it is possible.
[0023]
The high reflection film 19 and the antireflection film 20 on the second substrate 12 are multilayer films having the same configuration as the high reflection film 16 and the antireflection film 17 on the first substrate 11.
As shown in FIG. 2, the hinge portion 21 is formed by removing the peripheral portion of the movable portion 18 into an arc-shaped opening portion 22 by etching, so that the movable portion 18 and an insulating layer portion below the hinge portion 21 (embedding described later) SiO2The movable portion 18 is formed on the silicon support substrate 121 by being removed by etching. The hinge portion 21 is in the form of a support beam that connects the movable portion 18 and the joint portion 23 that is the same active layer around the movable portion 18, that is, a beam that supports the outer peripheral portion of the movable portion 18, and has a spring property. . Further, it is preferable that two or more hinge portions 21 with substantially the same thickness, width and length are provided symmetrically with respect to the center of the movable portion 18. The shape of the movable portion 18 is not particularly limited to a circle, and may be a polygon such as a square.
[0024]
A through hole 24 having an inner diameter slightly smaller than the outer diameter of the movable portion 18 is formed in the portion of the silicon support substrate 121 corresponding to the lower portion of the movable portion 18 by etching. Light enters through the through hole 24. The upper surface of the silicon support substrate 121, that is, the substrate surface at the peripheral portion of the through hole 24 slightly enters the inside of the movable portion 18, and a gap, that is, an electrostatic gap EG is provided between the lower surface of the movable portion 18. The initial value (set value) of the electrostatic gap EG is, for example, 4 μm, and the maximum displacement amount of the movable portion 18 is, for example, 0.7 μm.
[0025]
The second substrate 12 configured as described above is joined to the support portion 15 of the first substrate 11 by direct joining or surface activated joining at the joining portion 23 of the active layer. Thereby, the optical gap OG between the high reflection film 16 of the fixed mirror and the high reflection film 19 of the movable mirror is formed and maintained with high accuracy. The distance h of the optical gap OG is set by the equation (1) that is the interference condition of the Fabry-Perot interferometer.
h = mλ / 2 (1)
Where λ: wavelength of light to be separated
m: integer
[0026]
Further, a free spectral interval FSR (Free Spectral Range) Δλ of the tunable interference filter 10 is expressed by Expression (2).
h = λm 2/ 2nΔλ,
Δλ = λm + 1−λm= Λm 2/ 2nh = Δh · λm/ H (2)
Where λm: Mth-order light wavelength selected by interference
Δλ: Adjacent transmitted light wavelength difference
n: Refractive index of the medium (here air) between the two highly reflective films
h: Distance between two highly reflective films (optical gap amount OG)
Δh: Displacement amount of movable part
[0027]
Next, the operation of the wavelength variable interference filter 10 will be described with reference to FIG.
For example, the variable DC power supply 30 is connected to the active layer 123 of the second substrate 12 made of an SOI substrate and the silicon support substrate 121 as shown in the figure, and a drive voltage is applied between the active layer 123 and the silicon support substrate 121. . As a result, the movable portion 18 integrated with the active layer 123 is positively charged and the silicon support substrate 121 is negatively charged. Therefore, an electrostatic attractive force is generated between the two, and the movable member is moved by the action of the electrostatic attractive force. 18 is pulled toward the silicon support substrate 121 side, the hinge portion 21 having springiness is bent, and the movable portion 18 is displaced in parallel while maintaining the horizontal state. The position of the movable portion 18 can be set to an arbitrary position by changing the drive voltage. Further, the movable portion 18 performs the same operation even when an AC sine wave voltage of 60 Hz or a pulsed voltage is applied instead of the DC voltage, for example.
[0028]
For example, when light including a wavelength in the infrared region is vertically incident on the movable portion 18 through the through hole 24 provided in the second substrate 12, the incident light is almost reflected by the antireflection film 20 on the lower surface of the movable portion 18. The light having a wavelength that does not satisfy the interference condition of the above formula (1) is rapidly transmitted through the movable portion 18 and repeatedly reflected in the space between the two highly reflective films 16 and 19 provided in parallel vertically. Only light having a wavelength that attenuates and finally satisfies the interference condition is transmitted through the first substrate 11 and emitted from the upper surface of the substrate. At this time, since the antireflection film 17 is provided on the upper surface of the substrate 11, it is possible to efficiently extract (separate) light having a target wavelength without being reflected at the joint interface between the two. Note that the same effect can be obtained when light is incident from the top to the bottom of FIG.
[0029]
Since the movable portion 18 can be displaced to an arbitrary position as described above, the wavelength of light can be selectively separated and extracted by FSR (Δλ) expressed by the equation (2). For example, in the case where the 1550 nm band, which is the C band region in optical communication, is targeted, when the optical gap amount h = 30 μm and the displacement amount Δh = 0.7 μm of the movable portion 18, the FSR is about a bandwidth of about 40 nm. Thus, each wavelength can be separated.
[0030]
As described above, according to this embodiment, the recess 13 is formed in the silicon substrate constituting the first substrate 11 by etching, and the highly reflective film 16 is formed on the bottom surface 14 of the recess. And the bottom face 14 can be formed with high accuracy. Therefore, the optical gap OG between the two parallel high-reflection films 16 and 19 can be maintained with high accuracy by bonding the first substrate 11 to the second substrate 12 by direct bonding or surface activation bonding. Can do. In addition, a spacer is not interposed as in the prior art, and an optical gap is formed by joining the support 15 integrally formed with the first substrate 11 to the second substrate 12 by direct bonding or surface activation bonding. Since OG is determined, the accuracy of the optical gap OG can be ensured with extremely high accuracy and easily. Therefore, the wavelength tunable interference filter of this embodiment can improve the wavelength separation characteristics of light to be selectively separated.
[0031]
Embodiment 2. FIG.
Here, an example of a manufacturing method of the wavelength variable interference filter 10 will be described with reference to FIGS.
A. First substrate manufacturing method (see FIG. 3)
(A) Etching mask patterning
The (100) -oriented silicon substrate 200 was passed through 95 ° C. pure water in a thermal oxidation furnace.2Processing is performed at 1100 ° C. for 200 minutes in a gas atmosphere, and 1.2 μm-thick SiO 2 serving as an etching mask is formed on both surfaces of the silicon substrate 200.2A film is formed. Or Si3N4A film is formed by a thermal CVD method. As processing conditions, SiH4Or SiH2Cl2And NH3The treatment is performed at 700 to 800 ° C. in the mixed gas. The film formation rate is about 40 nm per minute, and a 400-nm-thick Si film is formed on both sides of the substrate by a 10-minute treatment.3N4A film is formed. And, SiO on the lower surface of the silicon substrate 2002Film or Si3N4After the resist is formed on the film, the recess forming pattern 201 is formed by performing photolithography and etching.
[0032]
(B) Silicon etching
Next, this silicon substrate 200 is etched in a 35 wt% KOH aqueous solution (80 ° C.). The etching rate is about 2 μm per minute, and the concave portion 202 having a depth of 30 μm is formed by etching for 14 minutes.
[0033]
(C) Removal of etching mask
After completion of the etching with the KOH aqueous solution, the etching mask becomes SiO 22In the case of a film, SiF is used to etch Si.3N4In the case of a film, the etching mask is removed by etching with a phosphoric acid etching solution.
(D) Formation of high reflection film and antireflection film
Then, a highly reflective film 204 is formed on the bottom surface of the recess 202, and an antireflection film 203 is formed on the top surface of the silicon substrate 200, for example, with a vapor deposition apparatus. As described above, the high reflection film 204 and the antireflection film 203 are made of SiO.2, Ta2O5A multilayer film in which about 2 to 40 layers of SiN or the like are laminated.
[0034]
As described above, the silicon substrate (silicon cap) 210 corresponding to the first substrate 11 shown in FIG. 1 can be manufactured.
In this manufacturing method, by controlling the etching time, the depth of the recess 202 can be freely controlled, and the bottom surface (upper surface) of the recess can be formed with high accuracy.
In addition to the above potassium hydroxide (KOH), an etching solution for forming the recess 202 includes sodium hydroxide (NaOH), tetramethylammonium hydroxide (TMAH), hydrazine (hydrazine), and the like. Alkaline liquid is an example.
[0035]
B. Method for manufacturing second substrate (see FIGS. 4 and 5)
(A) Preparation of SOI substrate
As a substrate material, a silicon support substrate 301 of a silicon layer having a thickness of 100 to 800 μm, and SiO having a thickness of 2 to 10 μm2An SOI substrate 300 including a film insulating layer 302 and a silicon active layer 303 having a thickness of 10 to 200 μm is used. In this embodiment, the thickness is a silicon support substrate 500 μm, an insulating layer (SiO 22) 4 μm, active layer 10 μm.
[0036]
(B) Formation of etching mask
An etching mask 304 is formed on both surfaces of the SOI substrate 300 by the following method. There are two methods for this, and either method may be used.
1) In case of resist
30 pp of OFPR800 series (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd. is spin-coated with a resist coater at a rotational speed of 3000 rpm, and a predetermined pre-bake is performed to form a resist film having a thickness of 1.5 μm on both surfaces of the SOI substrate 300.
2) SiO2For membrane
The SOI substrate 300 was passed through 95 ° C. pure water in a thermal oxidation furnace.2Processing is performed at 1100 ° C. for 200 minutes in a gas atmosphere, and 1.2 μm of SiO 2 is formed on both surfaces of the SOI substrate 300.2A film is formed.
[0037]
(C) Patterning
1) When the etching mask is a resist
An etching pattern 305 is formed in the resist using a photomask having a through hole pattern on the back surface of the SOI substrate 300.
2) When the etching mask is an oxide film
SiO2After forming a resist film on the film and forming a pattern by the above-described method, using the resist pattern as a mask, the underlying SiO2The film is treated with a hydrofluoric acid-based etching solution, and SiO2A through hole etching pattern 305 is formed in the film, and then the resist film is removed.
[0038]
(D) Back side anisotropic dry etching
The so-called “Bosch” process uses SF as an etching gas in a plasma etching apparatus.6As a gas for forming a hole side wall protective film, C4F8Etc. are alternately supplied, high frequency power is applied, and anisotropic dry etching is performed until the silicon support substrate 301 penetrates to form the through holes 306.
[0039]
(E) Surface anisotropic dry etching
An etching mask (resist or SiO2) with a pattern formed on the surface to form a movable mirror and hinge2Si) is formed into SiO.sub.2 by the Bosch process described above.2The anisotropic dry etching is performed until the insulating layer 302 appears. As a result, an arcuate opening 308 is formed around the movable portion 307.
[0040]
(F) Removal of etching mask
1) In case of resist
The resist of the etching mask is removed with sulfuric acid-hydrogen peroxide solution (20% sulfuric acid) heated to 95 ° C.
2) SiO2For membrane
Immerse in a hydrofluoric acid-based etchant and use SiO as the etching mask.2Remove the film.
[0041]
(G) Embedded SiO2Membrane removal
Filled SiO under the movable part and hinge part with hydrofluoric acid based etchant2The film is etched away. Thus, the electrostatic gap EG is formed between the lower surface of the movable portion 307 and the upper surface of the silicon support substrate 301 by forming the film removing portion 309 below the movable portion and the hinge portion.
[0042]
(H) Formation of insulating film
An insulating film 310 for preventing the discharge of the movable part 307 and an electrical short circuit is formed as follows. There are the following two methods, and either method may be used.
1) Thermal oxidation
The SOI substrate 300 on which each part is formed as described above is subjected to O 2 in a thermal oxidation furnace.2In a gas atmosphere, processing is performed at 1000 ° C. for 100 minutes, and a 0.1 μm thick SiO is exposed on the Si exposed portion of the SOI substrate 300.2A film is formed.
2) In the case of CVD
Monosilane (SiH4) Gas and O2In a mixed gas atmosphere, treatment is performed at 400 ° C. for 10 minutes, and a 1 μm thick SiO 2 film is formed on the entire surface of the SOI substrate 300.2A film is formed.
The insulating film 310 is made of the above-mentioned SiO.2In addition to the film, silicon nitride (SiN) or silicon oxynitride (SiON) may be used. It is formed by the above-mentioned thermal oxidation, low pressure thermal CVD, plasma CVD or the like.
[0043]
(I) Formation of high reflection film and antireflection film
Finally, in order to form the high reflection film 311 on the front surface of the movable portion 307 and the antireflection film 312 on the back surface, about 2 to 40 layers, SiO 22, Ta2O5, SiN and the like are alternately stacked by a vapor deposition apparatus. Note that since the highly reflective film 311 is formed only on the surface of the movable portion 307, a shadow mask is used. A shadow mask is also used when forming the antireflection film 312.
[0044]
As described above, the electrostatic drive substrate 320 corresponding to the second substrate 12 shown in FIG. 1 can be manufactured from the SOI substrate 300 with high accuracy. Also, since an SOI substrate is used, embedded SiO2Since the film works as an etching stop, there is an advantage that an accurate etching depth can be obtained regardless of time management, and the movable part and the hinge part constituting the movable mirror can be formed with high accuracy.
[0045]
C. Bonding the first substrate and the second substrate
The silicon cap 210 manufactured by the above-described method and the electrostatic driving substrate 320 are bonded by direct bonding or surface activated bonding of silicon. At the time of direct bonding or surface activation bonding, the high reflection film 203 formed on the upper surface of the concave portion of the silicon cap 210 and the high reflection film 311 formed on the upper surface of the movable part of the electrostatic driving substrate 320 face each other in parallel. And join. The direct joining is performed as follows, for example.
First, the silicon cap 210 and the electrostatic driving substrate 320 are both immersed in a sulfuric acid-hydrogen peroxide solution mixture (95 ° C.) for a predetermined time and cleaned. After washing with running water and drying, the surfaces to be joined are aligned, butted and pressed together to obtain a certain degree of joining strength. Next, in order to completely integrate the substrates, the bonded body is heat-treated in a furnace at 1000 ° C. to reach direct bonding by covalent bonding of silicon atoms.
As another method, bonding by surface activated bonding is also possible. Surface activated bonding can be performed in an ultra-high vacuum (for example, a degree of vacuum of 10-4The surface to be bonded is cleaned at the atomic level (with no natural oxide film), and the substrates are aligned with each other under an ultra vacuum. By directing and butting together, direct bonding can be achieved by covalent bonding between silicon. Since the latter method is possible even at room temperature, there is no problem of warping due to heat, which is a desirable joining method.
[0046]
Embodiment 3 FIG.
FIG. 6 is a cross-sectional view of a wavelength variable interference filter showing Embodiment 3 of the present invention. In this embodiment, the first substrate 11 is manufactured from an SOI substrate. That is, the recess 13 is formed in the active layer 113 of the SOI substrate by silicon etching. Since other configurations are the same as those in FIG. 1, the same reference numerals are given and description thereof is omitted. Further, since the second substrate 12 is made of an SOI substrate as in the above-described embodiment, only the manufacturing method of the first substrate 11 will be described with reference to the process diagram of FIG.
[0047]
(A) Etching mask patterning
The SOI substrate 110 is a silicon substrate having a (100) plane orientation for both the silicon support substrate 111 and the active layer 113, and the thickness of the active layer 113 is 30 μm. This SOI substrate 110 was passed through 95 ° C. pure water in a thermal oxidation furnace.2Processing is performed at 1100 ° C. for 200 minutes in a gas atmosphere, and 1.2 μm-thick SiO 2 serving as an etching mask is formed on both surfaces of the SOI substrate 110.2A film is formed. Or Si3N4A film is formed by a thermal CVD method. As processing conditions, SiH4Or SiH2Cl2And NH3The treatment is performed at 700 to 800 ° C. in the mixed gas. The film formation rate is about 40 nm per minute, and a 400-nm-thick Si film is formed on both sides of the substrate by a 10-minute treatment.3N4A film is formed. And the SiO on the surface of the active layer 1132Film or Si3N4After the resist is formed on the film, the recess forming pattern 114 is formed by performing photolithography and etching.
[0048]
(B) Silicon etching
Next, the SOI substrate 110 is etched in a 35 wt% KOH aqueous solution (80 ° C.). The etching rate is about 2 μm per minute, and a recess 115 having a depth of 30 μm is formed by etching for 14 minutes. Embedded SiO2Since etching automatically stops when the film (insulating layer 112) is exposed, a highly accurate recess 115 can be formed.
[0049]
(C) Removal of etching mask
After completion of KOH etching, the etching mask is SiO2In the case of a film, SiF is used to etch Si.3N4In the case of a film, the etching mask is removed by etching with a phosphoric acid etching solution.
(D) Formation of high reflection film and antireflection film
Then, as described above, the high reflection film 116 made of a multilayer film is formed on the upper surface of the recess 115 and the antireflection film 117 made of a multilayer film is formed on the upper surface of the silicon support substrate 111 by, for example, a vapor deposition apparatus.
[0050]
In this manufacturing method, an SOI substrate is used as the material of the first substrate 11, and the recess 115 (13) is formed in the active layer by etching. In this case, the silicon etching of the active layer is performed using embedded SiO.2Since the film (insulating layer 112) serves as an etching stop, an accurate etching depth can be obtained regardless of time management, and the recess bottom surface 14 is very flat, and a surface with good surface roughness accuracy can be obtained. .
[0051]
Embodiment 4 FIG.
In the above-described embodiment, the variable wavelength interference filter that selectively separates the wavelength of light corresponding to the displacement position of the movable mirror has been described. Here, the configuration of the interference filter that separates a specific wavelength of light will be described. . FIG. 8 is a sectional view showing an example of the interference filter.
[0052]
As described above, the interference filter 10A includes the first substrate 11 made of the same silicon substrate or SOI substrate, and the second substrate 25 made of a silicon substrate or a glass substrate. The second substrate 25 is a fixed substrate. A high reflection film 19 made of a similar multilayer film is formed on the surface of the fixed substrate, and an antireflection film 20 is formed on the back surface. A high reflection film 16 made of a similar multilayer film is formed on the bottom surface (upper surface in the case of illustration) of the concave portion 13 of the first substrate 11, and the two high reflection films 16 and 19 are parallel to each other (optically). A gap OG) is formed so as to face each other. As described above, the recess 13 is formed by etching.
Then, the first substrate 11 and the second substrate 25 are bonded by direct bonding, surface activation bonding, anodic bonding or welding. Moreover, you may join with an adhesive agent depending on the case.
[0053]
When the second substrate 25 is a glass substrate, anodic bonding is performed as follows.
First, the glass substrate is connected to the negative terminal of the DC power source, and the silicon substrate of the first substrate 11 to be bonded to the glass substrate 12 or the active layer of the SOI substrate is connected to the positive terminal of the DC power source. A voltage is applied while heating both substrates. This heating facilitates movement of sodium (Na +) ions in the glass substrate. Due to the movement of Na + ions, the glass bonding surface is negatively charged, and the silicon bonding surface is positively charged. As a result, the glass and silicon are firmly bonded. In addition to anodic bonding, a method (welding method) in which heating is performed to about the softening point of glass and pressure is applied can also be performed.
[0054]
According to the interference filter 10A having such a configuration, an optical gap OG having a constant interval between the two highly reflective films 16 and 19 is formed, so that only a specific wavelength of incident light has a spectrum with a very small half width. Can be separated. Therefore, a high-performance interference filter specialized for the wavelength of light to be separated can be obtained.
Further, in the above-described wavelength tunable interference filter 10, if no drive voltage is applied, the optical gap OG has a function similar to that of the fixed interference filter 10 </ b> A.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a wavelength tunable interference filter according to a first embodiment of the present invention.
FIG. 2 is a top view of the second substrate of FIG.
FIG. 3 is a diagram showing a manufacturing process of a first substrate in Embodiment 2 of the present invention.
FIG. 4 is a diagram showing a manufacturing process of a second substrate.
FIG. 5 is a view showing a manufacturing process subsequent to FIG. 4;
FIG. 6 is a cross-sectional view of a wavelength variable interference filter showing a third embodiment of the present invention.
7 is a diagram showing manufacturing steps of the first substrate in Embodiment 3. FIG.
FIG. 8 is a cross-sectional view of an interference filter showing a fourth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Wavelength variable interference filter, 10A interference filter, 11 1st board | substrate, 12 2nd board | substrate, 13 recessed part, 14 bottom surface of a recessed part, 15 support | pillar part, 16 high reflection film, 17 antireflection film, 18 movable part, 19 height Reflective film, 20 Antireflection film, 21 Hinge part, 22 Opening part, 23 Joint part, 24 Through hole, 25 Second substrate, 30 Variable DC power supply, 110 SOI substrate, 111 Silicon support substrate, 112 Embedded SiO2Film (insulating layer), 113 active layer, 114 recess formation pattern, 115 recess, 116 highly reflective film, 117 antireflection film, 121 silicon support substrate, 122 insulating layer, 123 active layer, 200 silicon substrate, 201 for recess formation Pattern, 202 Concavity, 203 Antireflection film, 204 High reflection film, 210 Silicon substrate (silicon cap), 300 SOI substrate, 301 Silicon support substrate, 302 Insulating layer, 303 Active layer, 304 Etching mask, 305 Etching pattern, 306 Through Hole, 307 Movable part, 308 Opening part, 309 Film removal part, 310 Insulating film, 311 High reflection film, 312 Antireflection film, 320 Electrostatic drive substrate, OG Optical gap, EG Electrostatic gap