JP2005086598A - 画像処理装置、画像処理方法、画像処理プログラムおよび画像処理回路 - Google Patents

Abstract

【課題】画像データに対するスキュー補正を行う場合に、アドレス生成等の演算処理を短時間で行えるようにして高い生産性を実現するとともに、必要となるメモリ量が少なくて済むようにする。
【解決手段】画像データに対するスキュー補正を行う画像処理装置を、前記画像データを所定のブロック単位に分割する分割手段２，３と、分割されたブロック毎にスキュー補正を行う補正手段と、その補正手段によるスキュー補正後の各ブロックを合成する合成手段とを備えて構成する。
【選択図】図２

Description

本発明は、画像データに対するスキュー補正を行う画像処理装置、画像処理方法、画像処理プログラムおよび画像処理回路に関するものである。

一般に、イメージスキャナで読み取った画像データ、デジタルカメラで撮影して得た画像データ、ファクシミリ装置で受信した画像データ等に対しては、その画像データによって特定される画像の傾きを検出して補正する、いわゆるスキュー補正が行われることが多い。

スキュー補正は、例えば、処理対象となる画像の原点位置のズレとスキュー角（傾き）を検出し、その検出結果に応じてスキュー補正後における画素を示す元画像の位置を計算することで行われる。このとき、画像データをメモリに蓄える必要が生じるが、そのメモリ量の削減を図るべく、従来は、画像データの出力ラインに相当するライン状メモリやバンド状メモリを用いることが提案されている（例えば、特許文献１）。

特開２０００−２７８５１７号公報

しかしながら、従来におけるスキュー補正では、迅速な処理が行えずに画像処理の高生産性の実現が困難になるおそれがあり、また必ずしもメモリ量の削減が図れない可能性もある。
例えば、補正すべきスキュー角が大きい場合を考えると、その場合には、大きなライン数の画像データを保持することが必要になるため、幅の大きなバンド状メモリを用いなければならず、結果としてメモリを削減する効果は薄れてしまう。
また、従来におけるスキュー補正では、ライン状メモリまたはバンド状メモリを用いているが、近年のような高解像度化の進展に伴って、出力画素を生成するために必要な元画像の位置（アドレス）を算出する際に、大きな桁数での演算が必要となってしまう。つまり、高解像度化に伴ってアドレス値の桁数も増加するため、演算処理に多くの時間を費やすことになってしまい、結果として画像処理の高生産性の実現が難しくなる。

そこで、本発明は、画像データに対するスキュー補正を行う場合に、アドレス生成等の演算処理を短時間で行えるようにして高い生産性を実現するとともに、必要となるメモリ量が少なくて済む画像処理装置、画像処理方法、画像処理プログラムおよび画像処理回路を提供することを目的とする。

本発明は、上記目的を達成するために案出された画像処理装置である。すなわち、画像データに対するスキュー補正を行う画像処理装置であって、前記画像データを所定のブロック単位に分割する分割手段と、前記分割手段で分割されたブロック毎にスキュー補正を行う補正手段と、前記補正手段によるスキュー補正後の各ブロックを合成する合成手段とを備えることを特徴とするものである。

また、本発明は、上記目的を達成するために案出された画像処理方法である。すなわち、画像データに対するスキュー補正を行うための画像処理方法であって、前記画像データを所定のブロック単位に分割する分割ステップと、前記分割ステップで分割されたブロック毎にスキュー補正を行う補正ステップと、前記補正ステップによるスキュー補正後の各ブロックを合成する合成ステップとを含むことを特徴とする。

また、本発明は、上記目的を達成するために案出された画像処理方法であるが、ここではコンピュータとプログラムによって実現する方法を説明する。すなわち、画像データに対するスキュー補正を行うための画像処理プログラムであって、コンピュータを、前記画像データを所定のブロック単位に分割する分割手段と、前記分割手段で分割されたブロック毎にスキュー補正を行う補正手段と、前記補正手段によるスキュー補正後の各ブロックを合成する合成手段として機能させることを特徴とするものである。

また、本発明は、上記目的を達成するために案出された画像処理回路である。すなわち、画像データに対するスキュー補正を行う画像処理装置であって、前記画像データを所定のブロック単位に分割する分割手段と、前記分割手段で分割されたブロック毎にスキュー補正を行う補正手段と、前記補正手段によるスキュー補正後の各ブロックを合成する合成手段とを備えることを特徴とするものである。

上記構成の画像処理装置、上記手順の画像処理方法、上記構成の画像処理プログラムおよび上記構成の画像処理回路によれば、画像データをブロック単位に区切ってそのブロック毎にスキュー補正を行い、その後に各ブロックを合成することで元の大きさに対応するスキュー補正後の画像データを得るようになっている。したがって、少なくとも一つのブロックに対応した大きさのメモリを用いれば、スキュー補正を行い得るようになる。しかも、そのときにブロック単位で処理すればよいため、例えば画像データをページ単位またはライン単位で処理する場合に比べれば、処理対象データのアドレス値の桁数も少なくて済む。

本発明の画像処理装置、画像処理方法、画像処理プログラムおよび画像処理回路では、画像データをブロック単位に分割してそのブロック毎にスキュー補正を行うため、当該スキュー補正を行う際におけるアドレス演算の桁数を少なく抑えることができ、演算時間の短縮化を通じて画像処理の生産性の向上が図れる。また、少なくとも一つのブロックに対応した大きさのメモリを用意すればよいので、処理すべき画像データのサイズに依らず、必要となるメモリ容量を小さく抑えることができる。さらには、処理すべき画像データのサイズに影響を受けないことから、様々なシステムへの適用が可能となり、高い汎用性を実現することも可能となる。

以下、図面に基づき本発明に係る画像処理装置、画像処理方法、画像処理プログラムおよび画像処理回路について説明する。

先ず、画像処理装置の構成について説明する。ここで説明する画像処理装置は、例えば複写機に搭載されて用いられるもので、その複写機におけるイメージスキャナが定型（例えばＡ４サイズやＡ３サイズ）の原稿から読み取った画像データ（以下「入力画像データ」という）に対してスキュー補正を行うものである。

ここで、スキューが発生している画像データの例について説明する。図１は、スキュー画像の一具体例を示す説明図である。図１（ａ）では、図中における白背景部が正常に読み込まれる場合の定型画像領域、灰色背景部が傾いてスキューが発生した状態になった場合の原稿（スキュー画像）の領域を示している。
入力画像データが、図１（ａ）に示すようなスキュー画像についてのものであった場合に、画像処理装置は、その画像データに対してスキュー補正を行って、傾いた画像を正常に読み込まれた状態の画像に変換する。具体的には、仮に画像左下を原点座標（０，０）とすると、画像処理装置では、原点のズレ（Ｘ０，Ｙ０）とスキュー角θを補正するような処理を画像データに対して行う。これにより、例えば入力画像上における座標（Ａ，Ｂ）は座標（Ｃ，Ｄ）に変換されて出力されることになる。

このようなスキュー補正を行うのにあたっては、その処理対象となる入力画像データについて、原点のズレとスキュー角とが予め検知または設定されている必要があるが、その検知または設定は公知技術を利用して実現すればよい。つまり、スキュー補正に先立って行う原点ズレ、スキュー角の検知または設定（以下、この検知または設定の結果を「スキュー補正データ」という）は、従来と同様にして行えばよいため、ここではその説明を省略する。

以上のようなスキュー補正を行うために、画像処理装置は、以下に述べるような構成を備えている。図２は、本発明に係る画像処理装置の要部構成の一例を示す説明図である。図例のように、画像処理装置は、バッファメモリ１と、第１のアドレス計算部２と、制御部３と、第２のアドレス計算部４と、演算部５と、図示しないページメモリと、を備えている。

バッファメモリ１は、スキュー補正の処理対象となる画像データを一時的に格納するためのものである。ただし、バッファメモリ１は、入力画像データの全データ量に対応したメモリ容量を有しているのではなく、その入力画像データを所定のブロック単位に分割して得た一つのブロックを格納し得る大きさで、かつ、そのブロックのスキュー角に応じた大きさのメモリ容量を有するものである。つまり、バッファメモリ１は、本発明におけるメモリ手段として機能するものである。なお、所定のブロックとしては、例えば８画素×８画素の大きさが挙げられるが、予め設定された一定サイズであれば、これに限定されるものではない。また、スキュー角に応じた大きさとは、スキュー角が発生している状態でも格納し得る大きさのことをいう。例えば、あらゆる角度にスキューが起きることを想定すると、４５°の傾きのときに最大の大きさとなることから、スキュー角に応じた大きさとしては、ブロックサイズが８画素×８画素であれば、画素補間方法として４点補間を使った場合に（８×√２＋２）×（８×√２＋２）＝１４画素×１４画素のサイズとなる。

第１のアドレス計算部２は、スキュー補正データを基にしつつ、入力画像データをバッファメモリ１内へ書き込む際のアドレス計算を行うものであり、さらには入力画像データの基準点アドレスを算出するものである。
また、制御部３は、第１のアドレス計算部２によるアドレス計算の結果に従いつつ、バッファメモリ１に画像データを書き込む際の制御を行うものである。
ただし、これら第１のアドレス計算部２および制御部３は、入力画像データの全データをバッファメモリ１内に一度に書き込むのではなく、その入力画像データを上述した所定ブロック（例えば、８画素×８画素から算出した１４画素×１４画素単位）を抽出し、そのブロック単位でバッファメモリ１内への書き込みを行うようになっている。つまり、第１のアドレス計算部２および制御部３は、本発明における分割手段として機能するものである。

第２のアドレス計算部４は、バッファメモリ１内に書き込まれた画像データに対するアドレス計算を行うものである。
また、演算部５は、第２のアドレス計算部４によるアドレス計算の結果に従いつつ、選択した画素から出力画素値を補間演算するものである。
この第２のアドレス計算部４でのアドレス計算および演算部５での補間演算によって、バッファメモリ１内に格納された画像データは、詳細を後述するようにスキュー補正されて、その後段に配設されたページメモリへ出力されることになる。このときのスキュー補正は、バッファメモリ１が画像データをブロック単位で格納するものであるため、そのブロック毎に行われる。つまり、第２のアドレス計算部４および演算部５は、本発明における補正手段として機能するものである。

バッファメモリ１の後段に配設されたページメモリは、そのバッファメモリ１からブロック単位の画像データを受け取ると、それを例えば画像１ページ分蓄えることで、スキュー補正後の各ブロックの合成を行うものである。つまり、ページメモリは、本発明における合成手段として機能するものである。なお、各ブロック合成のためのデータ蓄積量は、必ずしも画像１ページ分である必要はなく、所定のバンド単位であってもよい。

これらの各部１〜５は、例えばＡＳＩＣ（Application Specified Integrated Circuit）のようなハードウエア回路によって実現することが考えられる。すなわち、上記構成の画像処理装置は、画像処理回路としても実現可能である。ただし、画像処理装置または画像処理回路といったハードウエア構成によるものではなく、ソフトウエアによって実現されたものであっても構わない。つまり、複写機が具備するコンピュータとしての機能が、所定の画像処理プログラムを実行することによって実現されるものであってもよい。この場合、画像処理プログラムは、予め複写機等にインストールしておくことが考えられるが、コンピュータ読み取り可能な記憶媒体に格納されて提供されるものであっても、または有線若しくは無線による通信手段を介して配信されるものであってもよい。

次に、以上のように構成された画像処理装置またはその画像処理装置としての機能を実現させる画像処理プログラムにより、画像データに対するスキュー補正を行う場合の処理動作例、すなわち本発明に係る画像処理方法について説明する。

例えば、入力画像データが、図１（ａ）に示すようなスキュー画像についてのものであった場合について考える。このとき、傾いたスキュー画像を正常に読み込まれた状態の画像に変換するためには、変換後の求めたい点の座標を極座標でＲ，φ、傾きとズレの起きている画像の左下の基準位置座標を（Ｘ０，Ｙ０）、その傾きをθとすると、正常に読み込めた場合の座標（Ｃ，Ｄ）に相当する座標（Ａ，Ｂ）を、以下に示す（１）式および（２）式によって求めればよい。

Ａ＝Ｒ*ＣＯＳ（φ＋θ）＋Ｘ０＝Ｃ*ＣＯＳ（φ）−Ｄ*ＳＩＮ（φ）＋Ｘ０・・・（１）

Ｂ＝Ｒ*ＳＩＮ（φ＋θ）＋Ｙ０＝Ｄ*ＣＯＳ（φ）＋Ｃ*ＳＩＮ（φ）＋Ｙ０・・・（２）

また、これらの（１）式および（２）式によって得られた座標点は、演算による変換後の座標点であるため、通常、イメージスキャナでの画像読み取り時における画素位置と一致しない。そのため、得られた座標点における画素値は、周囲画素からの補間によって求めればよい。

ところで、上述した手順によれば、変換後の座標点は、画像左下を原点座標（０，０）からの距離（極座標Ｒ，φ）の演算によって得る必要がある。ただし、その座標点を特定するためのアドレス値は、例えば図１（ａ）に示すように左下端部（Ｘ０，Ｙ０）を基準としＡ４縦の原稿で６００ドット／インチの解像度を持つとすれば、主走査方向／副走査方向に１３ビットのデータとして表されることになる。さらには、傾きと小数点以下の計算精度を４ビットと仮定すれば、これが１３ビットに加わることになり、合計で１７ビットの乗算・加算を各画素毎に行う必要が生じてしまう。
一般に、従来のスキュー補正を行う画像処理装置では、そのための処理を定型の用紙サイズにあわせて処理を行うことが多く、典型的な例としてＡ４サイズやＡ３サイズ等が挙げられる。そして、例えばＡ４サイズには約３５Ｍ画素が含まれている。
そのため、ＡＳＩＣのようなハードウエア回路を用いた場合であっても、多ビットの乗算、加算演算を迅速に行うことは難しく、例えば１００ＭＨｚで動作するＡＳＩＣで１画素の処理に５クロック掛かるとすれば、スループットは２０ＭＨｚでＡ４サイズを処理するのに１．７５秒費やしてしまう。つまり、この条件下では、３４枚／分の処理速度しか実現できないことになる。また、画像処理プログラム等のソフトウエアを利用する場合であっても、このように大きな桁数で乗算、加算を画素数分繰り返し行うと、その演算に多くの時間を費やしてしまう。

そこで、本実施形態における画像処理装置または画像処理プログラムでは、入力画像データに対するスキュー補正を行うのにあたり、第１のアドレス計算部２および制御部３が、その入力画像データの全データをバッファメモリ１内に一度に書き込むのではなく、図１（ｂ）に示すように、その入力画像データを所定ブロックに分割し、そのブロック単位でバッファメモリ１内への書き込みを行う。具体的には、スキュー補正後の画像を例えば８画素×８画素単位のマトリクス状のエリア毎に生成し、これを１ページ分の面積に渡って繰り返す。

このときに必要となるバッファメモリ１のメモリ容量は、あらゆる角度にスキューが起きることを想定し、画像生成に４補間を使うと仮定すると、既に説明したように、４５°の傾きの時に最大の入力画像が必要になり、ブロックサイズが８画素×８画素であれば、（８×√２＋２）×（８×√２＋２）＝１４画素×１４画素のサイズとなる。ただし、画像処理装置または画像処理プログラムを搭載する複写機におけるマシンスペックが、例えば補正可能なスキュー角＝１０°と設定されているような場合には、最大サイズである１４画素×１４画素よりも小さく、そのスキュー角に応じた大きさのメモリ容量を確保すればよい。いずれの場合にしても、バッファメモリ１のメモリ容量は、入力画像データのサイズに影響されず、常に一定の大きさを確保すればよい。

つまり、バッファメモリ１のメモリ容量は、少なくとも一つのブロックに対応した大きさを確保すればよい。したがって、処理すべき入力画像データのサイズに依らず、必要となるメモリ容量を小さく抑えることができ、従来に比べてスキュー補正のためのメモリ容量削減が確実に図れるようになる。さらには、処理すべき入力画像データのサイズに影響を受けないことから、様々なシステムへの適用が可能となり、高い汎用性を実現することも可能となる。

このバッファメモリ１内へのデータ書き込みによって、入力画像データは、図１（ｂ）に示すように、所定ブロックに分割された状態で、しかもスキュー補正データによって特定されるズレ量が補正された状態で、順次ブロック単位でバッファメモリ１内に格納されることになる。

バッファメモリ１内へのデータ書き込みを行う際に必要となるアドレス演算は、入力画像データの全体、すなわち定形サイズ画像に対する指定が必要となるため、例えばＡ４／６００ｄｐｉでは１４ビット、補間演算用に１／８画素の精度まで算出するとすればさらに３ビットを追加した１７ビットの演算が必要となる。ただし、画像エリアが四角形であるため、この演算は各ブロックに対して１回で済み、その演算時間による生産性低下はほぼ問題とならない。

ところが、バッファメモリ１内への格納後においては、例えば定形サイズ画像に対して直接アドレス演算をする場合には、各画素でその演算が必要になってしまい、結果として演算速度の制限により生産性に大きな影響を及ぼす。
これに対して、本実施形態における画像処理装置または画像処理プログラムでは、バッファメモリ１内の格納データに対して演算処理を行う場合であっても、そのバッファメモリ１がブロック単位でデータ格納を行っているため、その演算時間が生産性低下を招いてしまうことがない。すなわち、ブロック単位であれば、バッファメモリ１内のデータに対する演算の際に必要となるアドレス演算は、上述したようなブロックサイズ＝１４画素×１４画素の条件の場合、符号を加えても整数部のアドレス値に５ビット、小数点部のアドレス値に３ビット程度となり、８ビット精度の演算で処理が行える。
したがって、ブロック単位での演算処理を行えば、定形サイズの場合に比べて、その処理速度が４倍程度の差になるものと考えられる。つまり、ブロック単位での演算処理を行う場合の処理速度は、アドレス演算の桁数を少なく抑えることができることから、従来に比べて大幅な迅速化が可能となり、結果として演算時間の短縮化を通じて画像処理の生産性の向上が図れるようになる。

バッファメモリ１内の格納データに対して演算処理としては、第２のアドレス計算部４および演算部５によるスキュー補正のための演算処理が挙げられる。具体的には、バッファメモリ１がスキュー角の回転前のブロック単位の画像データをその回転角に応じた大きさで一時的に記憶しているので、その記憶画像データから演算処理によって回転後の画像データを生成する。つまり、回転前の画像データの基準点と回転後の画像ブロックとその回転角から算出された回転前ブロックの基準アドレスに画素ピッチを加えて算出したアドレスに相当する位置の画素値を求める。これにより、分割されたブロック毎に、そのブロックの基準アドレスに画像データの画素ピッチを加えて算出したアドレス位置の画素値が求められ、結果としてそのブロックに対するスキュー補正が行われることになる。

このとき、第２のアドレス計算部４および演算部５は、分割された各ブロックについて、そのブロックを構成する各画素のアドレス値にアフィン変換を行うことで、スキュー補正後におけるアドレス値を算出する。アフィン変換とは、ユークリッド幾何学的な線形変換と平行移動の組み合わせによる図形や形状の移動・変形方式のことをいうが、その詳細については公知技術を利用して実現すればよいため、ここではその説明を省略する。
また、第２のアドレス計算部４および演算部５は、分割された各ブロックについて、そのブロックを構成する各画素に基づく補間演算を行うことで、スキュー補正後における画素値を算出する。これは、スキュー補正後におけるアドレス値が、イメージスキャナでの画像読み取り時における画素位置と一致しないためである。すなわち、ブロック毎の演算により得られたアドレス値の座標点における画素値は、周囲画素からの補間（例えば、周囲４画素からの補間）によって求めることになる。この補間演算についても、その詳細については公知技術を利用して実現すればよいため、ここではその説明を省略する。

このような演算処理によって、バッファメモリ１内のデータは、図１（ｃ）に示すように、各ブロック毎にスキュー補正データによって特定されるズレ量およびスキュー角が補正された状態となる。
そして、スキュー補正後の各ブロックをバッファメモリ１内からその後段のページメモリへ送出し、そのページメモリで画像１ページ分蓄えることで、スキュー補正後の各ブロックの合成を行えば、元の大きさの画像として連結されることになる。

以上のように、本実施形態で説明した画像処理装置、画像処理方法、画像処理プログラムおよび画像処理回路によれば、入力画像データを所定ブロック単位に分割し、ブロック毎にスキュー補正を行うので、そのスキュー補正処理で必要となるアドレス演算の桁数を少なく抑えることができ、結果として演算時間の短縮が可能となり、従来よりも生産性の向上が図れるようになる。また、バッファメモリ１として、設定した処理サイズによって決まる小さなメモリ容量を確保すればよいため、入力画像データのサイズに依存せずに、必要となるメモリ容量を小さく抑えることができる。さらには、処理すべき画像データのサイズに影響を受けないことから、様々なシステムへの適用が可能となり、高い汎用性を実現することも可能となる。
つまり、例えば複写機のイメージスキャナが定型の原稿から画像データを読み取った場合であり、かつ、高解像度で読み取り領域が広いために、その画像データを構成する画素数が多い場合であっても、その画像データに対するスキュー補正を行う際に必要となるアドレス生成等の演算処理を短時間で行えるので、結果として高い生産性を実現することができ、さらにはそのために必要となるメモリ量が少なくて済む。

なお、本実施形態では、複写機において用いられる画像処理装置、画像処理方法および画像処理プログラムを例に挙げて説明したが、本発明はこれに限定されるものではなく、例えばデジタルカメラで撮影して得た画像データをコンピュータ上でスキュー補正する場合や、ファクシミリ装置で受信した画像データに対してスキュー補正を行う場合であっても、全く同様に適用することが可能である。

スキュー画像の一具体例を示す説明図であり、（ａ）はスキューが発生した状態の例を示す図、（ｂ）はブロック単位でのスキュー補正の概要を示す図、（ｃ）はブロック単位でのスキュー補正後の例を示す図である。 本発明に係る画像処理装置の要部構成の一例を示す説明図である。

符号の説明

１…バッファメモリ、２…第１のアドレス計算部、３…１制御部、４…第２のアドレス計算部、５…演算部

Claims (8)

1. 画像データに対するスキュー補正を行う画像処理装置であって、
   前記画像データを所定のブロック単位に分割する分割手段と、
   前記分割手段で分割されたブロック毎にスキュー補正を行う補正手段と、
   前記補正手段によるスキュー補正後の各ブロックを合成する合成手段と
   を備えることを特徴とする画像処理装置。
2. 前記補正手段でのスキュー補正の処理対象となる画像データを一時的に格納するメモリ手段を備えるとともに、
   前記メモリ手段は、前記分割手段が分割する一つのブロックを格納し得る大きさで、かつ、当該ブロックのスキュー角に応じた大きさのメモリ容量を有するものである
   ことを特徴とする請求項１記載の画像処理装置。
3. 前記補正手段は、前記分割手段で分割されたブロック毎に、当該ブロックの基準アドレスに前記画像データの画素ピッチを加えて算出したアドレス位置の画素値を求めることで、当該ブロックに対するスキュー補正を行うものである
   ことを特徴とする請求項１または２記載の画像処理装置。
4. 前記補正手段は、前記分割手段で分割されたブロックを構成する各画素のアドレス値にアフィン変換を行うことで、スキュー補正後におけるアドレス値を算出するものである
   ことを特徴とする請求項３記載の画像処理装置。
5. 前記補正手段は、前記分割手段で分割されたブロックを構成する各画素の画素値に基づく補間演算を行うことで、スキュー補正後における画素値を算出するものである
   ことを特徴とする請求項３記載の画像処理装置。
6. 画像データに対するスキュー補正を行うための画像処理方法であって、
   前記画像データを所定のブロック単位に分割する分割ステップと、
   前記分割ステップで分割されたブロック毎にスキュー補正を行う補正ステップと、
   前記補正ステップによるスキュー補正後の各ブロックを合成する合成ステップと
   を含むことを特徴とする画像処理方法。
7. 画像データに対するスキュー補正を行うための画像処理プログラムであって、
   コンピュータを、
   前記画像データを所定のブロック単位に分割する分割手段と、
   前記分割手段で分割されたブロック毎にスキュー補正を行う補正手段と、
   前記補正手段によるスキュー補正後の各ブロックを合成する合成手段
   として機能させることを特徴とする画像処理プログラム。
8. 画像データに対するスキュー補正を行うための画像処理回路であって、
   前記画像データを所定のブロック単位に分割する分割手段と、
   前記分割手段で分割されたブロック毎にスキュー補正を行う補正手段と、
   前記補正手段によるスキュー補正後の各ブロックを合成する合成手段
   の機能を持つことを特徴とする画像処理回路。

Images