JP2005079438A - フォトダイオードおよびこの駆動方法 - Google Patents
フォトダイオードおよびこの駆動方法 Download PDFInfo
- Publication number
- JP2005079438A JP2005079438A JP2003309970A JP2003309970A JP2005079438A JP 2005079438 A JP2005079438 A JP 2005079438A JP 2003309970 A JP2003309970 A JP 2003309970A JP 2003309970 A JP2003309970 A JP 2003309970A JP 2005079438 A JP2005079438 A JP 2005079438A
- Authority
- JP
- Japan
- Prior art keywords
- region
- area
- photodiode
- junction area
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】pin構造のフォトダイオードについて半導体層の面積を増加させることなく光電流量を増加させる。
【解決手段】p領域111とi領域112の接合面積よりもi領域112とn領域113の接合面積の方を広く形成する。p領域111にはアノード電極115を接続し、n領域113にはカソード電極116を接続し、i領域112の上には絶縁膜を介してゲート電極114を設ける。アノード電極115とカソード電極116間に逆バイアス電圧を印加するとともにゲート電極114に負電圧を印加してi領域112にホールを発生させることにより、i領域112とn領域113の境に沿って空乏層を発生させ、光電流量を増加させる。
【選択図】図3
【解決手段】p領域111とi領域112の接合面積よりもi領域112とn領域113の接合面積の方を広く形成する。p領域111にはアノード電極115を接続し、n領域113にはカソード電極116を接続し、i領域112の上には絶縁膜を介してゲート電極114を設ける。アノード電極115とカソード電極116間に逆バイアス電圧を印加するとともにゲート電極114に負電圧を印加してi領域112にホールを発生させることにより、i領域112とn領域113の境に沿って空乏層を発生させ、光電流量を増加させる。
【選択図】図3
Description
本発明は、pin構造のフォトダイオードおよびこの駆動方法に関し、特に受光量を正確に検出するための技術に関する。
近年、多結晶シリコン(ポリシリコン)あるいは非結晶シリコン(アモルファスシリコン)を用いた半導体層は、CVD法(Chemical Vapor Deposition)等により透明基板上に製膜が可能であることから、表示装置や画像入力装置への応用が盛んに行われている。
画像入力装置では、例えば交差するように配線された複数の信号線と複数の選択線との各交差部に受光素子としてフォトダイオードを配置し、選択線によって選択されたフォトダイオードが光を受けたときに発生する受光量に応じた電流信号又は電圧信号を信号線を通じて検出することで、受光したフォトダイオードの位置を特定した上で画像情報を得るようになっている。
フォトダイオードとしては、半導体層にp領域、n領域、ほとんど不純物を含まないi領域を備えたpin構造のものが知られている(例えば特許文献1参照)。p領域、i領域、n領域を縦に配置した縦型pin構造、あるいはこれらの領域を横に配置した横型pin構造では、フォトダイオードに逆バイアス電圧を印加した状態で光を照射したときに流れる光電流を検出するようになっている。
特許第2959682号公報
しかしながら、縦型pin構造のフォトダイオードは、このフォトダイオードの動作を制御するためのトランジスタと同一の製造プロセスで形成することが困難であり、製造工程が増加し、コストが増加するという問題がある。
横型pin構造のフォトダイオードは、トランジスタと同一の製造プロセスで形成することが可能である一方で、半導体層の面積が同一の縦型pin構造のものに比べて検出できる光電流量が著しく少ないという問題がある。光電流量を多くするためには、半導体層を拡大することが考えられるが、これではフォトダイオードの大型化を招くこととなってしまう。
本発明は、上記に鑑みてなされたものであり、その目的とするところは、pin構造の半導体層を拡大させることなく光電流量を増加させ得るフォトダイオードを提供することにある。
本発明の別の目的は、上記フォトダイオードを駆動するための駆動方法を提供することにある。
第1の本発明に係るフォトダイオードは、p領域、i領域、n領域を有する半導体層と、p領域に接続されたアノード電極と、n領域に接続されたカソード電極とを備え、p領域とi領域の接合面積とi領域とn領域の接合面積のうちの一方の接合面積が他方の接合面積よりも広く形成されたことを特徴とする。
本発明にあっては、p領域とi領域の接合面積とi領域とn領域の接合面積のうちの一方の接合面積が他方の接合面積よりも広く形成することで、半導体層を拡大することなくアノード電極とカソード電極間に逆バイアス電圧を印加させたときに発生する光電流量を増加させるようにしている。
第2の本発明に係るフォトダイオードは、第1の本発明において、p領域とi領域の接合面積よりもi領域とn領域の接合面積の方が広く形成されたことを特徴とする。
第3の本発明に係るフォトダイオードは、第1の本発明において、i領域とn領域の接合面積よりもp領域とi領域の接合面積の方が広く形成されたことを特徴とする。
第2、第3の本発明にあっては、p領域とi領域の接合面積よりもi領域とn領域の接合面積の方を広く形成し、あるいはi領域とn領域の接合面積よりもp領域とi領域の接合面積の方を広く形成することで、半導体層を拡大することなくアノード電極とカソード電極間に逆バイアス電圧を印加させたときに発生する光電流量を増加させるようにしている。
第4の本発明に係るフォトダイオードは、第2の本発明において、前記半導体層は、i領域とn領域の間にn−領域を備えたものであって、p領域とi領域の接合面積よりもi領域とn−領域の接合面積の方が広く形成されたことを特徴とする。
第5の本発明に係るフォトダイオードは、第3の本発明において、前記半導体層は、p領域とi領域の間にp−領域を備えたものであって、i領域とn領域の接合面積よりもp−領域とi領域の接合面積の方が広く形成されたことを特徴とする。
第6の本発明に係るフォトダイオードは、第2又は第4の本発明において、i領域上に絶縁膜を介してゲート電極を備えたことを特徴とする。
本発明にあっては、p領域とi領域の接合面積よりもi領域とn領域の接合面積の方を広く形成した場合に、少なくともi領域上に絶縁膜を介してゲート電極を備えたことで、ゲート電極に負電圧を印加してi領域にホールを発生させることによりi領域とn領域の境に沿って空乏層が発生するので、光電流量を増加させることができる。このときのダイオード特性は、空乏化しないp領域とi領域の接合面の面積には依存しないのでp領域を小型化することができる。これにより、半導体層を小型化でき、あるいは半導体層を拡大せずにn領域を広げることで光電流をさらに増加させることができる。
第7の本発明に係るフォトダイオードは、第3又は第5の本発明において、i領域上に絶縁膜を介してゲート電極を備えたことを特徴とする。
本発明にあっては、i領域とn領域の接合面積よりもp領域とi領域の接合面積を広く形成した場合に、ゲート電極に正電圧を印加してi領域に電子を発生させることによりp領域とi領域の境に沿って空乏層が発生するので、光電流を増加させることができる。このときのダイオード特性は、空乏化しないi領域とn領域の接合面の面積には依存しないのでn領域を小型化することができる。これにより、半導体層をさらに小型化でき、あるいは半導体層を拡大せずにp領域を広げることで光電流をさらに増加させることができる。
第8の本発明に係るフォトダイオードの駆動方法は、第6の本発明のフォトダイオードに対してアノード電極に与えるアノード電圧よりも高い電圧をカソード電極に与えるとともに、アノード電極に与えるアノード電圧よりも低い電圧をゲート電極に与えることを特徴とする。
本発明にあっては、アノード電圧よりもカソード電圧を高くするとともにアノード電圧よりもゲート電圧を低くすることで、アノード電極とカソード電極間に逆バイアス電圧を印加するとともにゲート電極に負電圧を印加してi領域にホールを発生させ、i領域とn領域の境に空乏層を発生させて、受光量に応じた光電流を検出できるようにしている。
第9の本発明に係るフォトダイオードの駆動方法は、第7の本発明のフォトダイオードに対してアノード電極に与えるアノード電圧よりも高い電圧をカソード電極に与えるとともに、カソード電極に与えるカソード電圧よりも高い電圧をゲート電極に与えることを特徴とする。
本発明にあっては、アノード電圧よりもカソード電圧を高くするとともにカソード電圧よりもゲート電圧を高くすることで、アノード電極とカソード電極間に逆バイアス電圧を印加するとともにゲート電圧に正電圧を印加してi領域に電子を発生させ、p領域とi領域の境に空乏層を発生させて、受光量に応じた光電流を検出できるようにしている。
本発明に係るフォトダイオードおよびこの駆動方法によれば、pin構造の半導体層の面積を増加させることなく光電流量を増加させることができる。これにより、フォトダイオードの大型化を招くことなく光電流を検出する際の周辺配線の誘電起電力、静電気、表面付着電荷などの外乱の影響を低減でき、暗電流の変動を抑制して正確な光量を安定的に検出することができる。
[第1の実施の形態]
図1の平面図および図2の断面図に示すように、本実施の形態におけるフォトダイオードでは、ガラス基板101上にプラズマCVD法により窒化シリコン膜または酸化シリコン膜またはこれらを積層した積層膜102が150nm程度の厚さで形成され、積層膜102上に半導体層としての多結晶シリコン膜110が50nm程度の厚さで孤立して形成される。
図1の平面図および図2の断面図に示すように、本実施の形態におけるフォトダイオードでは、ガラス基板101上にプラズマCVD法により窒化シリコン膜または酸化シリコン膜またはこれらを積層した積層膜102が150nm程度の厚さで形成され、積層膜102上に半導体層としての多結晶シリコン膜110が50nm程度の厚さで孤立して形成される。
多結晶シリコン膜110は、1E19atm/cm3程度の高濃度にボロンが注入されたp領域111と、不純物をほとんど含まないi領域112と、1E19atm/cm3程度の高濃度にリンが注入されたn領域113が隣接して配置された構成である。i領域112は、1E15atm/cm3程度の濃度の予期しない不純物のコンタミなどでの特性変動を防止するために、1E15atm/cm3程度の濃度にボロンまたはリンが注入されたものであってもよい。
多結晶シリコン膜110が形成された積層膜102上には絶縁膜として酸化シリコン膜103が50nm〜100nm程度の厚さで形成される。酸化シリコン膜103上には各領域のうちの少なくともi領域112を覆うようにゲート電極114が300nm程度の厚さで形成される。ゲート電極114の材質は、例えばモリブデン・タングステン合金とする。
ゲート電極114が形成された酸化シリコン膜103上にはさらに酸化シリコン膜104が形成される。酸化シリコン膜103、酸化シリコン膜104にはP領域111、n領域113へ通じるコンタクトホールがそれぞれ空けられ、これらのコンタクトホールを介してアノード電極115がp領域111に接続され、カソード電極116がn領域113に接続される。アノード電極115、カソード電極116は、モリブデンおよびアルミの積層膜からなり、各電極の上層部分は酸化シリコン膜104上に約600nmの厚さで積層される。アノード電極115およびカソード電極116が形成された酸化シリコン膜104上には窒化シリコン膜105が形成される。
本実施の形態では、p領域111とi領域112の接合面積よりもi領域112とn領域113の接合面積の方が広く形成される。具体的には、図1の平面図およびゲート電極114の表示を省略した図3の平面図に示すように、ゲート電極114およびi領域112の平面形状は同一の櫛型であり、i領域112は櫛の背の部分がp領域111と接し、櫛の歯の部分がn領域113と接するように形成される。
このような構成のフォトダイオード100を駆動する場合には、アノード電極115に与えるアノード電圧よりも高い電圧をカソード電極116に与えるとともに、アノード電極115に与えるアノード電圧よりも低い電圧をゲート電極114に与える。
具体的な駆動回路の構成としては、図4の回路図に示すように、アノード電極115を接地し、ゲート電極114を直流電源の負極性端子に接続し、カソード電極116を直流電源の正極性端子に接続することで、アノード電極115とカソード電極116間に逆バイアス電圧を印加するとともに、ゲート電極114に負電圧を印加する。
このような回路構成によりフォトダイオード100を駆動することで、ゲート電極114に負電圧を印加してi領域112にホールを発生させ、i領域112とn領域113の境に沿って空乏層を発生させ、受光量に応じた光電流を検出できるようにする。i領域112とn領域113の接合面積が広い分だけ空乏層が拡大するので、光電流量を増加させることができる。
ここで、比較例のフォトダイオードについて説明する。図5の平面図および図6の断面図に示すように、比較例のフォトダイオードは、半導体層にp領域211、i領域212、n領域213を隣接して備え、i領域212は平面形状がクランクが連続した形状となるように屈曲して形成される。比較例のフォトダイオードはゲート電極を備えていない。比較例のフォトダイオードを駆動する場合には、アノード電極115とカソード電極116間に逆バイアス電圧を印加する。その他、図1乃至図3と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図3と図5を比較して分かるように、本実施形態のフォトダイオードは、i領域112とn領域113の接合面積が比較例に対しておよそ2倍となっている。
図7のグラフでは、実線401は、本フォトダイオードについて図4に示した駆動回路で駆動したときのアノード・カソード間の電圧電流特性を示し、破線402は、比較例についてのアノード・カソード間の電圧電流特性を示している。
図7に示すように、本フォトダイオードは比較例に対して約2倍の光電流が流れることが確認された。これは、本フォトダイオードでは、i領域112とn領域113の接合面積が比較例のi領域212とn領域213の接合面積よりも広いことに加えて、ゲート電極114に負電圧を印加してi領域112にホールを発生させることによりi領域112とn領域113との境に空乏層が発生したことによるものと考えられる。
したがって、本実施の形態によれば、p領域111とi領域112の接合面積よりもi領域112とn領域113の接合面積の方を広く形成することで、半導体層を拡大することなくアノード電極115とカソード電極116間に逆バイアス電圧を印加したときに発生する光電流量を増加させることができる。
本実施の形態によれば、i領域112上に絶縁膜としての酸化シリコン膜103を介してゲート電極114を設けたことで、ゲート電極114に負電圧を印加してi領域112にホールを発生させることによりi領域112とn領域113の境に沿って空乏層が発生するので、光電流量を増加させることができる。
このときのダイオード特性は、空乏化しないp領域111とi領域112の接合面の面積には依存しないのでp領域111を小型化することができる。これにより、半導体層を小型化でき、あるいは半導体層を拡大せずにn領域113を広げることで光電流をさらに増加させることができる。
本実施の形態によれば、半導体層を拡大せずに光電流を増加させることができるので、フォトダイオードの大型化を招くことなく光電流を検出する際の周辺配線の誘電起電力、静電気、表面付着電荷などの外乱の影響を低減でき、暗電流の変動を抑制して正確な光量を安定的に検出することができる。
[第2の実施の形態]
図8の平面図および図9の断面図に示すように、本実施の形態におけるフォトダイオードは、第1の実施の形態に対して、i領域112とn領域113の間に、1E17atm/cm3程度の低濃度でリンが注入されたn−領域117を備え、p領域111とi領域112の接合面積よりもi領域112とn−領域117の接合面積の方が広くなるように形成された構成である。ゲート電極114およびi領域112の平面形状は第1の実施の形態と同様に櫛型である。その他、図1乃至図3と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図8の平面図および図9の断面図に示すように、本実施の形態におけるフォトダイオードは、第1の実施の形態に対して、i領域112とn領域113の間に、1E17atm/cm3程度の低濃度でリンが注入されたn−領域117を備え、p領域111とi領域112の接合面積よりもi領域112とn−領域117の接合面積の方が広くなるように形成された構成である。ゲート電極114およびi領域112の平面形状は第1の実施の形態と同様に櫛型である。その他、図1乃至図3と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図4に示した駆動回路に本フォトダイオードを適用した場合も、第1の実施の形態と同様に光電流が増加することが確認された。
したがって、本実施の形態によれば、i領域112とn領域113の間にn−領域117を備え、p領域111とi領域112の接合面積よりもi領域112とn−領域117の接合面積の方を広く形成した場合も、第1の実施の形態と同様の効果を奏することができる。
[第3の実施の形態]
図10の平面図および図11の断面図に示すように、本実施の形態におけるフォトダイオードは、第1の実施の形態に対して、ゲート電極114に代えてゲート電極124を備え、このゲート電極124は平面形状がi領域112だけではなくp領域111の一部およびn領域113の一部まで覆うように形成された構成である。i領域112の平面形状は第1の実施の形態と同様に櫛型である。その他、図1乃至図3と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図10の平面図および図11の断面図に示すように、本実施の形態におけるフォトダイオードは、第1の実施の形態に対して、ゲート電極114に代えてゲート電極124を備え、このゲート電極124は平面形状がi領域112だけではなくp領域111の一部およびn領域113の一部まで覆うように形成された構成である。i領域112の平面形状は第1の実施の形態と同様に櫛型である。その他、図1乃至図3と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図4に示した駆動回路に本フォトダイオードを適用した場合も、第1の実施の形態と同様に光電流が増加した。
したがって、本実施の形態によれば、p領域111とi領域112の接合面積よりもi領域112とn領域113の接合面積の方を広く形成した場合に、ゲート電極124を、p領域111、i領域112、n領域113のうちの少なくともi領域112を覆うように形成すれば第1の実施の形態と同様の効果が得られることを確認できた。
[第4の実施の形態]
図12の平面図および図13の断面図に示すように、本実施の形態におけるフォトダイオードは、第1の実施の形態に対して、i領域112とn領域113の接合面積よりもp領域111とi領域112の接合面積の方が広く形成された構成である。具体的には、図12およびゲート電極114の表示を省略した図14の平面図に示すように、ゲート電極114およびi領域112の平面形状は同一の櫛型であり、i領域112は櫛の背の部分がn領域113と接し、櫛の歯の部分がp領域111と接するように形成される。その他、図1乃至図3と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図12の平面図および図13の断面図に示すように、本実施の形態におけるフォトダイオードは、第1の実施の形態に対して、i領域112とn領域113の接合面積よりもp領域111とi領域112の接合面積の方が広く形成された構成である。具体的には、図12およびゲート電極114の表示を省略した図14の平面図に示すように、ゲート電極114およびi領域112の平面形状は同一の櫛型であり、i領域112は櫛の背の部分がn領域113と接し、櫛の歯の部分がp領域111と接するように形成される。その他、図1乃至図3と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
このような構成のフォトダイオード200を駆動する場合には、アノード電極115に与えるアノード電圧よりも高い電圧をカソード電極116に与えるとともに、カソード電極116に与えるカソード電圧よりも高い電圧をゲート電極114に与える。
具体的な駆動回路の構成としては、図15の回路図に示すように、アノード電極115を直流電源の負極性端子に接続し、ゲート電極114を直流電源の正極性端子に接続し、カソード電極116を接地することで、アノード電極115とカソード電極116間に逆バイアス電圧を印加するとともに、ゲート電極114に正電圧を印加する。
このような回路構成によりフォトダイオード200を駆動することで、ゲート電極114に正電圧を印加してi領域112に電子を発生させ、p領域111とi領域112の境に沿って空乏層を発生させ、受光量に応じた光電流を検出できるようにする。p領域111とi領域112の接合面積が広い分だけ空乏層が拡大するので、光電流量を増加させることができる。
比較例のフォトダイオードとしては、図5および図6を用いて説明したものを用いる。図14と図5を比較して分かるように、本実施形態のフォトダイオードは、p領域111とi領域112の接合面積が比較例に対しておよそ2倍となっている。
図16のグラフでは、実線1401は、本フォトダイオードを図15に示した駆動回路で駆動したときのアノード・カソード間の電圧電流特性を示し、破線1402は、比較例についてのアノード・カソード間の電圧電流特性を示している。
図16に示すように、本フォトダイオードは比較例に対して約2倍の光電流が流れることが確認された。これは、本フォトダイオードでは、p領域111とi領域112の接合面積が比較例のp領域211とi領域212の接合面積よりも広いことに加えて、ゲート電極114に正電圧を印加してi領域112に電子を発生させることによりp領域111とi領域112との境に空乏層が発生したことによるものと考えられる。
したがって、本実施の形態によれば、i領域112とn領域113の接合面積よりもp領域111とi領域112の接合面積の方を広く形成することで、半導体層を拡大することなくアノード電極115とカソード電極116間に逆バイアス電圧を印加したときに発生する光電流量を増加させることができる。
本実施の形態によれば、i領域112上に絶縁膜としての酸化シリコン膜103を介してゲート電極114を設けたことで、ゲート電極114に正電圧を印加してi領域112に電子を発生させることによりp領域111とi領域112の境に沿って空乏層が発生するので、光電流量を増加させることができる。
このときのダイオード特性は、空乏化しないi領域112とn領域113の接合面の面積には依存しないのでn領域113を小型化することができる。これにより、半導体層を小型化でき、あるいは半導体層を拡大せずにp領域111を広げることで光電流をさらに増加させることができる。
本実施の形態によれば、半導体層を拡大せずに光電流を増加させることができるので、フォトダイオードの大型化を招くことなく光電流を検出する際の周辺配線の誘電起電力、静電気、表面付着電荷などの外乱の影響を低減でき、暗電流の変動を抑制して正確な光量を安定的に検出することができる。
[第5の実施の形態]
図17の平面図および図18の断面図に示すように、本実施の形態におけるフォトダイオードは、第4の実施の形態に対して、p領域111とi領域112の間に、1E17atm/cm3程度の低濃度でボロンが注入されたp−領域118を備え、i領域112とn領域113の接合面積よりもp−領域118とi領域112の接合面積の方が広くなるように形成された構成である。ゲート電極114およびi領域112の平面形状は第4の実施の形態と同様に櫛型である。その他、図12乃至図14と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図17の平面図および図18の断面図に示すように、本実施の形態におけるフォトダイオードは、第4の実施の形態に対して、p領域111とi領域112の間に、1E17atm/cm3程度の低濃度でボロンが注入されたp−領域118を備え、i領域112とn領域113の接合面積よりもp−領域118とi領域112の接合面積の方が広くなるように形成された構成である。ゲート電極114およびi領域112の平面形状は第4の実施の形態と同様に櫛型である。その他、図12乃至図14と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図15に示した駆動回路に本フォトダイオードを適用した場合も、第4の実施の形態と同様に光電流が増加することが確認された。
したがって、本実施の形態によれば、p領域111とi領域112の間にp−領域118を備え、i領域112とn領域113の接合面積よりもp−領域118とi領域112の接合面積の方を広くした場合も第4の実施の形態と同様の効果を奏することができる。
[第6の実施の形態]
図19の平面図および図20の断面図に示すように、本実施の形態におけるフォトダイオードは、第4の実施の形態に対して、ゲート電極114に代えてゲート電極124を備え、ゲート電極124は平面形状がi領域112だけではなくp領域111の一部およびn領域113の一部まで覆うように形成された構成である。i領域112の平面形状は第4の実施の形態と同様に櫛型である。その他、図12乃至図14と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図19の平面図および図20の断面図に示すように、本実施の形態におけるフォトダイオードは、第4の実施の形態に対して、ゲート電極114に代えてゲート電極124を備え、ゲート電極124は平面形状がi領域112だけではなくp領域111の一部およびn領域113の一部まで覆うように形成された構成である。i領域112の平面形状は第4の実施の形態と同様に櫛型である。その他、図12乃至図14と同一物には同一の符号を付すこととして、ここでは重複した説明は省略する。
図15に示した駆動回路に本フォトダイオードを適用した場合も、第4の実施の形態と同様に光電流が増加した。
したがって、本実施の形態によれば、i領域112とn領域113の接合面積よりもp領域111とi領域112の接合面積の方を広く形成した場合に、ゲート電極124を、p領域111、i領域112、n領域113のうちの少なくともi領域112を覆うように形成すれば第4の実施の形態と同様の効果が得られることを確認できた。
100,200…フォトダイオード
101…ガラス基板
102…積層膜
103,104…酸化シリコン膜
105…窒化シリコン膜
110…多結晶シリコン膜
111,211…p領域
112,212…i領域
113,213…n領域
114,124…ゲート電極
115…アノード電極
116…カソード電極
117…n−領域
118…p−領域
101…ガラス基板
102…積層膜
103,104…酸化シリコン膜
105…窒化シリコン膜
110…多結晶シリコン膜
111,211…p領域
112,212…i領域
113,213…n領域
114,124…ゲート電極
115…アノード電極
116…カソード電極
117…n−領域
118…p−領域
Claims (9)
- p領域、i領域、n領域を有する半導体層と、
p領域に接続されたアノード電極と、
n領域に接続されたカソード電極とを備え、
p領域とi領域の接合面積とi領域とn領域の接合面積のうちの一方の接合面積が他方の接合面積よりも広く形成されたことを特徴とするフォトダイオード。 - p領域とi領域の接合面積よりもi領域とn領域の接合面積の方が広く形成されたことを特徴とする請求項1記載のフォトダイオード。
- i領域とn領域の接合面積よりもp領域とi領域の接合面積の方が広く形成されたことを特徴とする請求項1記載のフォトダイオード。
- 前記半導体層は、i領域とn領域の間にn−領域を備えたものであって、
p領域とi領域の接合面積よりもi領域とn−領域の接合面積の方が広く形成されたことを特徴とする請求項2記載のフォトダイオード。 - 前記半導体層は、p領域とi領域の間にp−領域を備えたものであって、
i領域とn領域の接合面積よりもp−領域とi領域の接合面積の方が広く形成されたことを特徴とする請求項3記載のフォトダイオード。 - i領域上に絶縁膜を介してゲート電極を備えたことを特徴とする請求項2又は4記載のフォトダイオード。
- i領域上に絶縁膜を介してゲート電極を備えたことを特徴とする請求項3又は5記載のフォトダイオード。
- 請求項6記載のフォトダイオードを駆動する駆動方法であって、
アノード電極に与えるアノード電圧よりも高い電圧をカソード電極に与えるとともに、
アノード電極に与えるアノード電圧よりも低い電圧をゲート電極に与えることを特徴とするフォトダイオードの駆動方法。 - 請求項7記載のフォトダイオードを駆動する駆動方法であって、
アノード電極に与えるアノード電圧よりも高い電圧をカソード電極に与えるとともに、
カソード電極に与えるカソード電圧よりも高い電圧をゲート電極に与えることを特徴とするフォトダイオードの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003309970A JP2005079438A (ja) | 2003-09-02 | 2003-09-02 | フォトダイオードおよびこの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003309970A JP2005079438A (ja) | 2003-09-02 | 2003-09-02 | フォトダイオードおよびこの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079438A true JP2005079438A (ja) | 2005-03-24 |
Family
ID=34411973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003309970A Pending JP2005079438A (ja) | 2003-09-02 | 2003-09-02 | フォトダイオードおよびこの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079438A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008226903A (ja) * | 2007-03-08 | 2008-09-25 | Toshiba Corp | 光センサ素子およびその駆動方法 |
WO2008133016A1 (ja) * | 2007-04-13 | 2008-11-06 | Sharp Kabushiki Kaisha | 光センサ及び表示装置 |
JP2009238940A (ja) * | 2008-03-26 | 2009-10-15 | National Univ Corp Shizuoka Univ | フォトダイオード及びそれを含む撮像素子 |
JP2010008539A (ja) * | 2008-06-25 | 2010-01-14 | Seiko Epson Corp | 発光装置および電子機器 |
JP2010093118A (ja) * | 2008-10-09 | 2010-04-22 | Sony Corp | 受光素子および受光装置 |
WO2012046628A1 (ja) * | 2010-10-06 | 2012-04-12 | シャープ株式会社 | 光センサ及び該光センサを備えた液晶パネル |
JP2015149497A (ja) * | 2010-01-15 | 2015-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2015189732A1 (ja) * | 2014-06-09 | 2015-12-17 | 株式会社半導体エネルギー研究所 | 撮像装置 |
-
2003
- 2003-09-02 JP JP2003309970A patent/JP2005079438A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7692261B2 (en) | 2007-03-08 | 2010-04-06 | Kabushiki Kaisha Toshiba | Optical sensor element and method for driving the same |
JP2008226903A (ja) * | 2007-03-08 | 2008-09-25 | Toshiba Corp | 光センサ素子およびその駆動方法 |
WO2008133016A1 (ja) * | 2007-04-13 | 2008-11-06 | Sharp Kabushiki Kaisha | 光センサ及び表示装置 |
JP2009238940A (ja) * | 2008-03-26 | 2009-10-15 | National Univ Corp Shizuoka Univ | フォトダイオード及びそれを含む撮像素子 |
JP2010008539A (ja) * | 2008-06-25 | 2010-01-14 | Seiko Epson Corp | 発光装置および電子機器 |
JP2010093118A (ja) * | 2008-10-09 | 2010-04-22 | Sony Corp | 受光素子および受光装置 |
US9871526B2 (en) | 2010-01-15 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including analog/digital converter |
JP2015149497A (ja) * | 2010-01-15 | 2015-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2012046628A1 (ja) * | 2010-10-06 | 2012-04-12 | シャープ株式会社 | 光センサ及び該光センサを備えた液晶パネル |
JPWO2015189732A1 (ja) * | 2014-06-09 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 撮像装置 |
WO2015189732A1 (ja) * | 2014-06-09 | 2015-12-17 | 株式会社半導体エネルギー研究所 | 撮像装置 |
US11205669B2 (en) | 2014-06-09 | 2021-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photoelectric conversion element |
US11908876B2 (en) | 2014-06-09 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photoelectric conversion element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP4418324A2 (en) | Solid-state imaging element and electronic apparatus | |
US20100320514A1 (en) | Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same | |
US20100301442A1 (en) | Optical semiconductor device | |
TW201143051A (en) | Coplanar high fill factor pixel architecture | |
EP3544064A1 (en) | Photodetector and light detection and ranging | |
JP2740038B2 (ja) | Mos(mis)型コンデンサー | |
CN101960598B (zh) | 内建电子倍增功能型的固体摄像元件 | |
JP2005079438A (ja) | フォトダイオードおよびこの駆動方法 | |
US8426897B2 (en) | Semiconductor apparatus | |
US7898051B2 (en) | Imaging device, method of driving imaging device, and method of manufacturing imaging device | |
JP2004119719A (ja) | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 | |
JP2010153633A (ja) | 光電変換装置 | |
JP2005223356A (ja) | 電荷結合素子型イメージセンサ | |
US8796802B2 (en) | Semiconductor photodetector and radiation detector system | |
JP2010010740A (ja) | 撮像装置 | |
CN111279493B (zh) | 电离辐射和电离粒子的集成传感器 | |
JP2006237415A (ja) | 固体撮像装置 | |
JP2005019636A (ja) | 薄膜ダイオード及び薄膜トランジスタ | |
JP4049248B2 (ja) | 固体撮像装置 | |
JP2011085557A (ja) | 半導体センサ及び製造方法 | |
JP7576928B2 (ja) | 光検出装置、及び光センサの駆動方法 | |
EP4246582A1 (en) | Photoelectric conversion device | |
JP5032442B2 (ja) | 光センサ用ダイオード | |
JP4167550B2 (ja) | ダイオード | |
JP2010098119A (ja) | 薄膜pinダイオード素子 |