JP2005065135A - ドライバー回路及び利得制御回路の起動方法。 - Google Patents

Abstract

【課題】消費電力を増大させることなく、内蔵の利得制御回路の始動時にオーバーシュートがその出力に発生しないようにすること。
【解決手段】利得制御回路１０の利得を制御する内部制御電圧２００が設定値に達した後に、同利得制御回路１０を動作させるバイアス電圧２０２が設定値に達するようにし且つ、バイアス電圧２０２の初期値から設定値に達するまでの時間に対して、設定値になったバイアス電圧２０２が初期値に戻るまでの時間を短く設定することにより、内部制御電圧２００で利得制御回路１０の利得が設定された後、バイアス電圧２０２で動作状態にすることができるため、利得制御回路１０の出力４００から利得の変化に起因するオーバーシュートの発生をなくすことができる。また、利得制御回路１０は必要に応じてオンオフさせるため、消費電力の増大はない。
【選択図】図１

Description

本発明は、無線送信機などの送信用パワーアンプのドライバー回路に係り、特にドライバー回路を構成する利得制御回路の始動時にオーバーシュートを発生させないようにする利得制御回路の起動方法に関する。

図７は従来のドライバー回路の構成例を示したブロック図である。ドライバー回路は、外部から入力されるオン、オフ信号１００に基づいて基準電圧を生成する基準電圧生成回路５２、基準電圧生成回路５２から出力される基準電圧及び外部から入力される外部制御電圧１０２に基づいて内部制御電圧２００を生成する内部制御電圧生成回路５４、基準電圧生成回路５２から出力される基準電圧に基づいてバイアス電圧２０２を生成するバイアス電圧生成回路５６、外部から入力される入力信号３００を利得一定で増幅する固定利得回路５８、固定利得回路５８の出力を利得可変で増幅する利得制御回路６０を有して構成される（例えば特許文献１参照）。

次に上記従来のドライバー回路の動作について図８の動作波形図を参照して説明する。外部から利得制御回路６０をオンする信号１００が図８（Ａ）に示すように時刻Ｔ０で入力されると、基準電圧生成回路５２により発生される基準電圧は図８（Ｂ）に示すように時刻Ｔ１で所定の基準電圧に達するため、内部制御電圧生成回路５４が図８（Ｃ）に示すように内部制御電圧２００を発生する動作を開始し、バイアス電圧生成回路５６が図８ （Ｄ）に示すようにバイアス電圧２０２を発生する動作を開始する。また、このオン信号１００が入力されている時、利得制御回路６０の利得を設定する外部制御電圧１０２が内部制御電圧生成回路５４に入力される。

ここで、内部制御電圧生成回路５４の始動時に発生される内部制御電圧２００は高く、その後下降して外部制御電圧１０２で指定される設定電圧になる。このため、内部制御電圧生成回路５４により発生される内部制御電圧２００は勾配Ｐで立ち下がり、時刻Ｔ３になった時点で設定値に達する。

この間、バイアス電圧生成回路５６から発生されるバイアス電圧２０２は勾配Ｑで立ち上がり、時刻Ｔ２で設定値になる。このため、固定利得回路５８及び利得制御回路６０は時刻Ｔ２で動作可能状態になり、利得制御回路６０は内部制御電圧２００が設定値に達する前に始動してしまう。これにより、当初、利得制御回路６０は外部制御電圧１０２により指定される利得よりも高い利得で動作し、その後、内部制御電圧２００が時刻Ｔ３で所定値に達すると、外部制御電圧１０２により指定される利得になるため、図８（Ｅ）に示すように動作中に利得で変化することによるオーバーシュートが時刻Ｔ２とＴ３の間に利得制御回路６０の出力（ＯＵＴＰＵＴ）４００に生じてしまう。
特開２００１−１９６８７２号公報 （第３−４頁、第１図）

上記のように、従来の利得制御回路６０を含むドライバー回路では、利得制御回路６０の始動時にオーバーシュートが発生してしまい、これがノイズとなる不要な電波レベルの放射となる。これに対して、例えばＷ−ＣＤＭＡ方式携帯電話では３ＧＰＰ(3rd Generation Partnership Project)内のＴｒａｎｓｍｉｔのＯＮ／ＯＦＦ特性としてのオーバーシュートは±０．５ｄＢと規格化されて、不要な電波レベルの放射を抑制している。この規格を満たすためには、端末セット側にて予めこの利得制御回路６０のみをオンしておく等の対策が必要であるが、これでは消費電力が多くなるという問題があった。

本発明は前記事情に鑑み案出されたものであって、本発明の目的は、消費電力を増大させることなく、内蔵の利得制御回路の始動時にオーバーシュートがその出力に発生しないようにすることができるドライバー回路及び利得制御回路の起動方法を提供することにある。

本発明は上記目的を達成するため、入力信号を設定された利得で増幅する利得制御回路と、前記利得を設定する制御電圧を発生する制御電圧発生手段と、前記利得制御回路を動作可能状態にするバイアス電圧を発生するバイアス電圧発生手段と、前記制御電圧発生手段により発生される制御電圧が設定値に達した後に、前記バイアス電圧発生手段により発生されるバイアス電圧が設定値に達するように、前記バイアス電圧が初期値から設定値に達するまでの時間と前記制御電圧が初期値から設定値に達するまでの時間を異なるように設定する設定手段とを具備することを特徴とする。

また、本発明は、入力信号を設定された利得で増幅する利得制御回路と、前記利得を設定する制御電圧を発生する制御電圧発生手段と、前記利得制御回路を動作状態にするバイアス電圧を発生するバイアス電圧発生手段と、前記バイアス電圧発生手段により発生されるバイアス電圧が初期値から設定値に達するまでの時間と設定値になったバイアス電圧が初期値に戻るまでの時間を異なるように設定する設定手段とを具備することを特徴とする。

また、利得可変で入力信号を増幅する利得制御回路の起動方法であって、前記利得制御回路の利得を設定する制御電圧の立ち上がり時間を同利得制御回路を動作させるバイアス電圧の立ち上がり時間よりも短くし且つ、バイアス電圧の立ち下がり時間を立ち上がり時間よりも短くすることを特徴とする。

このように本発明のドライバー回路は、制御電圧発生手段により発生される制御電圧が設定値に達した後に、前記バイアス電圧発生手段により発生されるバイアス電圧が設定値に達するようにしてあるため、制御電圧で利得制御回路の利得が設定された後に、同利得制御回路に設定値のバイアス電圧が入力されて動作を開始するため、利得制御回路が動作した後にその利得が変化するようなことがなくなり、利得制御回路の出力に利得の変化によるオーバーシュートが発生することをなくすことができる。また、バイアス電圧発生手段により発生されるバイアス電圧の初期値から設定値に達するまでの時間に対して、設定値になったバイアス電圧が初期値に戻るまでの時間を短く設定することにより、利得制御回路のオフからオンまでの時間が短い場合でも、バイアス電圧が十分下がったレベルから立ち上がるため、設定値に達するまでの時間が長く取れる。これにより、前記制御電圧が設定値に達した後に、前記バイアス電圧が設定値に達するため、利得制御回路が動作した後にその利得が変化するようなことがなくなり、その出力にオーバーシュートが発生することをなくすことができる。

以上詳細に説明したように、本発明によれば、利得制御回路の利得を制御する内部制御電圧が設定値に達した後に、同利得制御回路を動作させるバイアス電圧が設定値に達するようにすることにより、利得制御回路の利得が設定された後に同利得制御回路が動作するため、利得制御回路の出力から動作中の利得の変化に起因するオーバーシュートの発生をなくすことができる。
更に、バイアス電圧の初期値から設定値に達するまでの時間に対して、設定値になったバイアス電圧が初期値に戻るまでの時間を短く設定することにより、ドライバー回路のオフからオンまでの時間が短くとも、バイアス電圧は十分下がったレベルから立ち上がるため、設定値に達するまでの時間が長く取れるので、この場合も、内部制御電圧が設定値に達した後にバイアス電圧が設定値に達するため、利得制御回路の出力から動作中の利得の変化に起因するオーバーシュートの発生をなくすことができ、どのような場合にも、利得制御回路の出力にオーバーシュートを発生させないようにすることができる。
従って、利得制御回路を常時動作させるなどのＷ−ＣＤＭＡ方式携帯電話機等の端末設計対策は不要になり、しかも利得制御回路を必要な時のみ動作させればよいので、消費電力を増大させることなく、上記効果を得ることができる。

消費電力を増大させることなく、ドライバー回路内蔵の利得制御回路の始動時にその出力にオーバーシュートが発生しないようにする目的を、利得制御回路の利得を制御する内部制御電圧が設定値に達した後に、同利得制御回路を動作状態にするバイアス電圧が設定値に達するようにし且つ、バイアス電圧が初期値から設定値に達するまでの時間よりも設定値になったバイアス電圧が初期値に戻るまでの時間を短くするように設定することによって実現した。

図１は、本発明の第１の実施の形態に係るドライバー回路の構成を示したブロック図である。ドライバー回路８０は、外部から入力されるオン、オフ信号１００に基づいて基準電圧を生成する基準電圧生成回路２と、基準電圧生成回路２から出力される基準電圧及び外部から入力される外部制御電圧１０２に基づいて内部制御電圧２００を生成する内部制御電圧生成回路４と、基準電圧生成回路２から出力される基準電圧に基づいて固定利得回路８及び利得制御回路１０を動作させるバイアス電圧２０２を生成するバイアス電圧生成回路６と、外部から入力される入力信号３００を利得一定で増幅する固定利得回路８と、固定利得回路８の出力を利得可変で増幅する利得制御回路１０を有して構成される。但し、特許請求の範囲の利得制御回路は利得制御回路１０に相当し、制御電圧発生手段は内部制御電圧生成回路４に相当し、バイアス電圧発生手段はバイアス電圧生成回路６に相当する。

図２は図１に示したバイアス電圧生成回路６の構成を示した回路図である。バイアス電圧生成回路６は、入力端子１８より入力される基準電圧を分圧する分圧回路を形成する抵抗Ｒ１及び抵抗Ｒ２と、ソースＳが共通接続された１対のＰ型ＭＯＳトランジスタ（以降単にトランジスタと称する）ＴＲ１、ＴＲ２と、トランジスタＴＲ１のドレインＤに接続されるＮ型ＭＯＳトランジスタ（以降単にトランジスタと称する）ＴＲ３と、トランジスタＴＲ２のドレインＤに接続されると共にドレインＤとゲートＧが共通接続され、トランジスタＴＲ３と共にカレントミラー回路を形成するＮ型ＭＯＳトランジスタ（以降単にトランジスタと称する）ＴＲ４と、トランジスタＴＲ１、ＴＲ２のソースＳと電源電圧ＶＤＤ間を接続する電流源１２と、トランジスタＴＲ１とトランジスタＴＲ３の接続点にゲートＧが接続され、ドレインＤが電流源１４を介して電源電圧ＶＤＤに接続され、ソースＳがＶＳＳ（例えば接地電位）に接続されているＮ型ＭＯＳトランジスタ（以降単にトランジスタと称する）ＴＲ５と、トランジスタＴＲ５のドレインＤと電流源１４の接続点にゲートＧが接続され、ドレインＤが電源電圧ＶＤＤに接続され、ソースＳが抵抗Ｒ３を介してＶＳＳに接続されているＮ型ＭＯＳトランジスタ（以降単にトランジスタと称する）ＴＲ６を有している。

更に、トランジスタＴＲ１のゲートＧは、分圧回路を形成する抵抗Ｒ１及び抵抗Ｒ２の接続点に接続され、トランジスタＴＲ２のゲートＧは、トランジスタＴＲ６のソースＳに接続され、トランジスタＴＲ３、ＴＲ４のソースＳはＶＳＳに接続されている。また、トランジスタＴＲ５のドレインＤとゲートＧ間には位相補償用コンデンサＣが接続されている。更に、分圧回路を形成する抵抗Ｒ１の他端に接続された入力端子１８から基準電圧が、入力端子１６から電源電圧ＶＤＤが、入力端子２０から接地電圧ＶＳＳが入力される。尚、
本実施の形態では、位相補償用コンデンサＣの容量を従来のそれよりも大きくしてある。但し、特許請求の範囲の設定手段は位相補償用コンデンサＣに相当し、分圧回路は抵抗Ｒ１、Ｒ２に相当し、第１のトランジスタはトランジスタＴＲ６に相当し、所定電圧発生回路はトランジスタＴＲ１〜ＴＲ４及び電流源１２に相当し、第２のトランジスタはトランジスタＴＲ５に相当する。

次に本実施の形態の動作について図３の動作波形図を用いて説明する。外部から利得制御回路１０をオンする信号１００が図３（Ａ）の時刻Ｔ０で入力されると、基準電圧生成回路２により発生される基準電圧は図３（Ｂ）に示すように時刻Ｔ１で所定の基準電圧に到達し、この基準電圧が図２の入力端子１８から入力され、図３（Ｄ）に示すようにバイアス電圧生成回路６がバイアス電圧２０２を発生する動作を開始する。このバイアス電圧生成回路６がバイアス電圧２０２を発生する動作を開始すると同時に、内部制御電圧生成回路４が図３（Ｃ）に示すように内部制御電圧２００を発生する動作を開始する。また、この時、利得制御回路１０の利得を設定する外部制御電圧１０２が内部制御電圧生成回路４に入力される。

バイアス電圧発生回路６に基準電圧が入力される直前では、電流源１２、１４が動作しておらず、トランジスタＴＲ１〜ＴＲ６はオフであり、トランジスタＴＲ６のソース電圧であるバイアス電圧２０２も初期値で低くなっている。

入力端子１８から基準電圧が時刻Ｔ１で入力されると、基準電圧は抵抗Ｒ１、抵抗Ｒ２により分圧されてトランジスタＴＲ１のゲートＧに印加され、トランジスタＴＲ１、トランジスタＴＲ３を通して電流が流れると共に、トランジスタＴＲ２、トランジスタＴＲ４を通して電流が流れる。また、電流源１２、１４も基準電圧の入力と共に動作し始めるため、トランジスタＴＲ６のソース電圧、即ちバイアス電圧２０２も時刻Ｔ１より上昇を開始する。

トランジスタＴＲ３とトランジスタＴＲ４はカレントミラーを形成しており、トランジスタＴＲ３に流れる電流と同一の電流（ＴＲ３とＴＲ４のサイズが同一とする。）がトランジスタＴＲ４にも流れるため、この電流がトランジスタＴＲ２を通してトランジスタＴＲ４に流れるように、トランジスタＴＲ２のゲート電圧（トランジスタＴＲ６のソース電圧）が決まり、この場合のゲート電圧は抵抗Ｒ１、抵抗Ｒ２による分圧電圧になる。

従って、トランジスタＴＲ２のゲート電圧が分圧電圧になるように、トランジスタＴＲ６とトランジスタＴＲ５に電流が流れなければならないが、そのようになるようにトランジスタＴＲ１とトランジスタＴＲ３の接続点の電圧が決まり、この電圧がトランジスタＴＲ５のゲートＧに印加される。

この際、トランジスタＴＲ５のドレインＤとゲートＧ間には位相補償用コンデンサＣが接続されているため、トランジスタＴＲ１とトランジスタＴＲ３の接続点からこの位相補償用コンデンサＣを充電する充電電流が流れ、このコンデンサＣが充電されてトランジスタＴＲ５のゲート電圧が所定値となる時点、即ち時刻Ｔ３で、トランジスタＴＲ６のソース電圧、即ちバイアス電圧２０２も設定値となる。

従って、バイアス電圧２０２は時刻Ｔ１から時刻Ｔ３まで図３（Ｄ）に示すような勾配で上昇して設定値となる。この時点が、図３（Ｄ）に示した時刻Ｔ３の時点（例えば時刻Ｔ０から５μ秒後）である。本実施の形態では位相補償用コンデンサＣの容量を大きくしてあるため、位相補償用コンデンサＣの充電時間が長く、その分、トランジスタＴＲ５のゲート電圧が所定値に達するまでの時間が長くなる。このため、時刻Ｔ１から時刻Ｔ３までのバイアス電圧２０２の上昇勾配は小さくなり、設定値に達するまでの時間が長くなる。尚、位相補償用コンデンサＣの充電時間を長くするには位相補償用コンデンサＣの容量を従来通りとし、充電電流を少なくする方法でも良いが、この例では容量を大きくしてある。

また、上記バイアス電圧生成回路６の動作と共に、図３（Ｃ）の時刻Ｔ１より内部制御電圧生成回路４が動作して内部制御電圧２００を発生するが、この内部制御電圧２００は初期値から下降して時刻Ｔ２で設定値に達して安定する。この内部制御電圧２００の下降勾配は従来通りであるため、内部制御電圧２００が設定値に到達して安定した後にバイアス電圧２０２が設定値に達する。従って、バイアス電圧２０２が設定値に達して時刻Ｔ３より利得制御回路１０が動作を開始するが、この時、内部制御電圧２００は既に設定値に達して安定しているため、利得制御回路１０の利得は最初から内部制御電圧２００の設定値に応じた値になっており、図３（Ｅ）で示すように利得制御回路１０の出力（Ｏｕｔｐｕｔ）４００にオーバーシュートは発生しない。

本実施の形態によれば、ドライバー回路８０がオフからオンになる時に、バイアス電圧生成回路６から発生するバイアス電圧２０２の上昇勾配を小さくすることにより、内部制御電圧生成回路４から発生される内部制御電圧２００が設定値に達して安定した後にバイアス電圧２０２が設定値に達して利得制御回路１０を動作させることにより、利得制御回路１０の動作中に利得が変化することがないため、利得制御回路１０の出力４００にオーバーシュートを発生させないようにすることができ、オーバーシュートによる不要な電波レベルの放射を無くすことができる。本実施の形態ではドライバー回路８０を動作させる時だけ、利得制御回路１０を動作させるため、消費電力が増大することなく、上記効果を得ることができる。

図４は、本発明の第２の実施の形態に係るバイアス電圧生成回路に含まれる位相補償用コンデンサの構成を示した平面図と断面図である。但し、本例の構成は上記した第１の実施の形態と同様であるため、以下同一の構成を持つ各部については、その構成動作の説明を省略し、以下、その動作の特徴部分を説明する。

上記した第１の実施の形態では、バイアス電圧生成回路６の位相補償用コンデンサＣの容量を大きくして、ドライバー回路８０のオン時のバイアス電圧２０２の上昇勾配を小さくしたが、これでは、ドライバー回路８０のオフ時（図３の時刻Ｔ４）にも、位相補償用コンデンサＣからの放電時間が長くなって、バイアス電圧２０２の下降勾配も小さくなり、余りバイアス電圧２０２が下がらない内に、ドライバー回路８０がオン（図３の時刻Ｔ６）すると、内部制御電圧発生回路４から発生される内部制御電圧２００が設定値に達する時点（図３の時刻Ｔ９）以前にバイアス電圧２０２が設定値に達してしまうため（図３の時刻Ｔ８）、図３（Ｅ）に示すように利得制御増幅器１０の出力４００にオーバーシュートが発生してしまい（図３の時刻Ｔ８からＴ９）、利得制御増幅器１０の出力４００に発生するオーバーシュートを皆無にすることができなかった。

そこで、本実施の形態では上記のような場合でも利得制御増幅器１０の出力４００にオーバーシュートが発生しないようにするために、バイアス電圧生成回路６のトランジスタＴＲ５に接続されている位相補償用コンデンサＣとトランジスタＴＲ５のゲートＧとの接続位置関係を後述する所定の関係とすることにより、バイアス電圧生成回路６が動作して発生されるバイアス電圧２０２の上昇勾配を小さくし、バイアス電圧生成回路６がオフしてバイアス電圧２０２が下降する際の下降勾配を大きくすることにより、上記オーバーシュートの発生を皆無にしている点が第１の実施の形態と異なるところであり、他の構成及び動作は第１の実施の形態と同様である。

図４に示した位相補償用コンデンサＣはトランジスタＴＲ５のゲートＧとドレインＤ間を接続するもので、図４（Ａ）はその平面図を、図４（Ｂ）はそのＰ−Ｐ断面図を示している。図４（Ａ）にて、位相補償用コンデンサＣは、板状の広いＡｌ電極３２と、この電極３２の切り欠き部に、Ａｌ電極３２とは電気的に分離されて配置されたＡｌ電極３４とを有している。

図４（Ｂ）にて、位相補償用コンデンサＣは、Ｐ型基板３６の上部に形成されたＮ型のエピタキシャル層３８と、このＮ型のエピタキシャル層３８の表面からその内部側に形成されたエミッタ拡散領域４０と、このエミッタ拡散領域４０とエピタキシャル層３８の表面に積層された酸化膜４２と、この酸化膜４２の上に配置されたＡｌ電極３２とＡｌ電極３４とにより構成され、エミッタ拡散領域４０とＡｌ電極３２との間で容量を形成する。また、エミッタ拡散領域４０のトランジスタＴＲ５のゲート側端部をＡｌ導体部４４によりＡｌ電極３４に接続している。尚、トランジスタＴＲ５のゲートＧは、図示していないが、図４（Ｂ）のＰ型基板３６の左側に形成されているものとする。但し、特許請求の範囲の半導体層はＮ型のエピタキシャル層３８に相当し、エミッタ拡散領域はエミッタ拡散領域４０に相当し、第１の電極である導電部材はＡｌ電極３２に相当し、第２の電極はＡｌ電極３４に相当し、導電路はＡｌ導体部４４に相当する。

図５（Ａ）は図４に示した位相補償用コンデンサＣの等価回路を示した回路図である。端子４６と接地電位との間に、対基板容量Ｃ１が接続され、端子４６と端子４８の間に実容量Ｃ２が接続された回路となる。この端子４６がＡｌ電極３４に相当し、端子４８がＡｌ電極３２に相当する。端子４６はトランジスタＴＲ５のゲートＧに接続され、端子４８はトランジスタＴＲ５のドレインＤに接続される。

このような等価回路となるのは、図４でエミッタ拡散領域４０のトランジスタＴＲ５のゲート側端部からＡｌ導体部４４を介してＡｌ電極３４を引き出した点にある。逆にエミッタ拡散領域４０のトランジスタＴＲ５の反ゲート側端部からＡｌ導体部を介してＡｌ電極３４を引き出した場合、その等価回路は図８（Ｂ）で示したようになり、図８（Ａ）のそれとは異なったものとなる。

次に本実施の形態の動作について図６の動作波形図を用いて説明する。図６（Ａ）に示すようにドライバー回路８０をオン、オフする信号１００が時刻Ｔ０でオンしても、バイアス電圧発生回路６に基準電圧が入力される直前では、電流源１２、１４は動作しておらず、トランジスタＴＲ１〜ＴＲ６はオフであり、トランジスタＴＲ６のソース電圧であるバイアス電圧２０２も初期値で低くなっている。

図６（Ｂ）に示すように基準電圧が時刻Ｔ１で立ち上がり、この基準電圧が入力端子１８から時刻Ｔ１でバイアス電圧生成回路６に入力されると、基準電圧は抵抗Ｒ１、抵抗Ｒ２により分圧されてトランジスタＴＲ１のゲートＧに印加され、トランジスタＴＲ１〜トランジスタＴＲ４が動作すると共に、基準電圧の入力と共に電流源１２、１４も動作し始めるため、図６（Ｄ）に示すように、トランジスタＴＲ６のソース電圧、即ちバイアス電圧２０２も初期値から上昇し始める。これと同時に、図６（Ｃ）に示すように、内部制御電圧発生回路４から発生される内部制御電圧２００も初期値から下降し出す。

トランジスタＴＲ３とトランジスタＴＲ４はカレントミラーを形成しており、トランジスタＴＲ３に流れる電流と同一の電流（ＴＲ３とＴＲ４のサイズが同一とする。）がトランジスタＴＲ４にも流れるため、この電流がトランジスタＴＲ２を通してトランジスタＴＲ４に流れるように、トランジスタＴＲ２のゲート電圧（トランジスタＴＲ６のソース電圧）が決まり、この場合のゲート電圧は抵抗Ｒ１、抵抗Ｒ２による分圧電圧になる。

従って、トランジスタＴＲ２のゲート電圧が分圧電圧になるように、トランジスタＴＲ１とトランジスタＴＲ３の接続点からトランジスタＴＲ５のゲートＧにゲート電圧が供給されるが、その際、位相補償用コンデンサＣを充電する充電電流が流れ、このコンデンサＣが充電されると、トランジスタＴＲ５のゲート電圧が所定値となって、時刻Ｔ３でトランジスタＴＲ６のソース電圧、即ちバイアス電圧２０２も図６（Ｄ）に示すように設定値となる。この時、図６（Ｃ）に示すように、内部制御電圧発生回路４から発生される内部制御電圧２００は時刻Ｔ２で既に設定値となっているため、図６（Ｅ）に示すように、利得可変回路１０は外部制御電圧１０２で指定された安定した利得で動作し、その出力４００がハイレベルとなる。

上記した位相補償用コンデンサＣを充電する動作を図５（Ａ）の等価回路で説明すると、容量Ｃ１と容量Ｃ２を充電しなければならず、容量Ｃ２を充電する電流は小さくなり、その分、充電が終了するまでの時間が長くなって、トランジスタＴＲ５のゲート電圧が所定値に達するまでの時間が長くなる。それ故、図６（Ｄ）に示すように、バイアス電圧２０２が設定値に達するまでの時間が長く、設定値に達した時には、内部制御電圧生成回路４から出力される内部制御電圧２００は既に時刻Ｔ２で設定値に達しているため、図６（Ｅ）に示すように、利得制御回路１０の出力４００にオーバーシュートが発生しない。

次に、図６（Ａ）に示すようにドライバー回路８０をオン、オフする信号１００が、時刻Ｔ４でオフして、その後直ぐに時刻Ｔ６でオンした場合、図６（Ｂ）の時刻Ｔ５で基準電圧が初期値になった時点で、図６（Ｃ）、図６（Ｄ）に示すように、内部制御電圧２００が設定値から上昇し始めると共に、バイアス電圧２０２が設定値から下降し始める。この場合、トランジスタＴＲ５のゲート電圧がなくなる時点、即ち、位相補償用コンデンサＣが時刻Ｔ７で放電してしまうと、トランジスタＴＲ６のソース電圧、即ち、バイアス電圧２０２も初期値に戻る。

上記した位相補償用コンデンサＣの放電する動作を図５（Ａ）の等価回路で説明すると、容量Ｃ１、容量Ｃ２は直列接続された状態で放電するため、放電電流が大きく、位相補償用コンデンサＣの放電時間は充電時間に比べて短くなる。それ故、ドライバー回路８０のオフ時に、バイアス電圧２０２が初期値に戻る下降勾配は大きくなり、バイアス電圧２０２は設定値から短時間で初期値に戻る。従って、図６（Ａ）のオン、オフ信号１００が時刻Ｔ６で再度オンになり、時刻Ｔ８で内部制御電圧２００が下降し始めると同時にバイアス電圧２０２が上昇し始める時は、バイアス電圧２０２は十分下降しており、初期値から上昇を始めるため設定値に達するまでの時間が長い。それ故、バイアス電圧２０２が設定値に達した時刻Ｔ９には内部制御電圧２００は既に設定値に達しているので、図６（Ｅ）に示すように、時刻Ｔ９で、利得制御回路１０の出力４００にオーバーシュートは発生しない。

尚、位相補償用コンデンサＣのエミッタ拡散領域４０のトランジスタＴＲ５のゲートＧとは反対の方向の端部から電極を引き出した場合、その等価回路は図５（Ｂ）となるため、充電時が短く、放電時が長くなってしまうため、上記と逆の動作が起き、オーバーシュートの発生を防止することはできない。

本実施の形態によれば、ドライバー回路８０のオン時に、バイアス電圧２０２の立ち上がりを緩慢にし、ドライバー回路８０のオフ時に、バイアス電圧２０２の立ち下がりを急峻にすることにより、どのような場合にも、特に、ドライバー回路８０のオフ、オンの期間が短い時にも、電圧制御回路１０の出力４００にオーバーシュートが発生しないようにすることができ、本実施の形態のドライバー回路８０をＷ−ＣＤＭＡ方式携帯電話機の送信用電力増幅回路の前段に用いても、３ＧＰＰ(3rd Generation Partnership Project)内のＴｒａｎｓｍｉｔのＯＮ／ＯＦＦ特性規格をクリアーすることができる。また、上記効果を消費電力の増大なしで得ることができるため、携帯電話機の電池寿命を長くすることができる。

尚、本発明は上記実施の形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。上記実施の形態ではバイアス電圧発生回路６のバイアス電圧２０２の立ち上がり時間と、立ち下がり時間を異なるものにしたが、内部制御電圧発生回路４の内部制御電圧２００の立ち下がり時間を立ち上がり時間に比べて短くすることにより、バイアス電圧２０２が設定値に達する前に内部制御電圧２００が設定値に達しているような調整を行うようにしても良いし、バイアス電圧２０２と内部制御電圧２００の両方の立ち上がり及び立ち下がり時間を調整しても同様の効果を得ることができる。

また、上記実施の形態のバイアス電圧発生回路はＭＯＳトランジスタで構成されることを前提としたが、バイポーラトランジスタで構成しても上記実施の形態と同様の構成で同様の効果を得ることができる。

更に、本実施の形態は携帯電話機の送信用電力増幅器の前段のドライバー回路として使用することが前提であったが、ドライバー回路のオン時にオーバーシュートを発生させたくない機器であれば、本実施の形態のドライバー回路を各種機器のトライバー段として用いることにより、同様の効果を得ることができる。

本発明の第１の実施の形態に係るドライバー回路の構成を示したブロック図である。 図１に示したバイアス電圧生成回路６の構成を示した回路図である。 第１の実施の形態のドライバー回路の動作を示した動作波形図である。 本発明の第２の実施の形態に係るバイアス電圧生成回路に含まれる位相補償用コンデンサの構成を示した平面図と断面図である。 図４に示したコンデンサＣの等価回路を示した回路図である。 第２の実施の形態のドライバー回路の動作を示した動作波形図である。 従来のドライバー回路の構成例を示したブロック図である。 従来のドライバー回路の動作を示した動作波形図である。

符号の説明

２……基準電圧生成回路、４……内部制御電圧生成回路、６……バイアス電圧生成回路、８……固定利得回路、１０……利得制御回路、１２、１４……電流源、１６、１８、２０……入力端子、３２、３４……Ａｌ電極、３６……Ｐ型基板、３８……Ｎ型のエピタキシャル層、４０……エミッタ拡散領域、４２……酸化膜、４６、４８……端子、８０……ドライバー回路、Ｃ……位相補償用コンデンサ、Ｃ１……対基板容量、Ｃ２……実容量、Ｒ１〜Ｒ３……抵抗、ＴＲ１〜ＴＲ６……トランジスタ。

Claims (10)

1. 入力信号を設定された利得で増幅する利得制御回路と、
   前記利得を設定する制御電圧を発生する制御電圧発生手段と、
   前記利得制御回路を動作状態にするバイアス電圧を発生するバイアス電圧発生手段と、 前記制御電圧発生手段により発生される制御電圧が設定値に達した後に、前記バイアス電圧発生手段により発生されるバイアス電圧が設定値に達するように、前記バイアス電圧が初期値から設定値に達するまでの時間と前記制御電圧が初期値から設定値に達するまでの時間を異なるように設定する設定手段と、
   を具備することを特徴とするドライバー回路。
2. 前記設定手段は、前記バイアス電圧が初期値から設定値に達するまでの時間を前記制御電圧が初期値から設定値に達するまでの時間より長く設定することを特徴とする請求項１記載のドライバー回路。
3. 前記バイアス電圧発生手段は、外部から入力される基準電圧を分圧する分圧回路と、前記バイアス電圧を出力する出力用の第１のトランジスタと、前記第１のトランジスタの前記バイアス電圧の出力点の電圧を前記分圧回路により分圧された分圧電圧に応じた所定電圧とする所定電圧発生回路と、前記所定電圧発生回路から供給されるゲート電圧により前記第１のトランジスタの出力点が所定電圧になるように同第１のトランジスタを流れる電流を制御する第２のトランジスタとを有し、前記設定手段は、前記第２のトランジスタの位相を補償する位相補償用コンデンサであることを特徴とする請求項１記載のドライバー回路。
4. 入力信号を設定された利得で増幅する利得制御回路と、
   前記利得を設定する制御電圧を発生する制御電圧発生手段と、
   前記利得制御回路を動作状態にするバイアス電圧を発生するバイアス電圧発生手段と、 前記バイアス電圧発生手段により発生されるバイアス電圧が初期値から設定値に達するまでの時間と設定値になったバイアス電圧が初期値に戻るまでの時間を異なるように設定する設定手段と、
   を具備することを特徴とするドライバー回路。
5. 前記設定手段は、前記バイアス電圧が初期値から設定値に達するまでの時間を設定値になったバイアス電圧が初期値に戻るまでの時間より長く設定することを特徴とする請求項４記載のドライバー回路。
6. 前記設定手段は、前記バイアス電圧が初期値から設定値に達するまでの時間を前記制御電圧が初期値から設定値に達するまでの時間より長く設定することを特徴とする請求項４又は５記載のドライバー回路。
7. 前記バイアス電圧発生手段は、外部から入力される基準電圧を分圧する分圧回路と、前記バイアス電圧を出力する出力用の第１のトランジスタと、前記第１のトランジスタの前記バイアス電圧の出力点の電圧を前記分圧回路により分圧された分圧電圧に応じた所定電圧とする所定電圧発生回路と、前記所定電圧発生回路から供給されるゲート電圧により前記第１のトランジスタの出力点が所定電圧になるように同第１のトランジスタを流れる電流を制御する第２のトランジスタとを有し、前記設定手段は、前記第２のトランジスタの位相を補償する位相補償用コンデンサであることを特徴とする請求項４記載のドライバー回路。
8. 前記位相補償用コンデンサは、前記バイアス電圧発生手段が形成されている半導体層に隣接した領域の同半導体層の表面から内部にかけて形成されたエミッタ拡散領域と、前記半導体層の表面に絶縁層を介して積層された第１の電極である導電部材との間に容量を形成し、
   前記第２のトランジスタのゲート側に対して所定の位置関係にある前記エミッタ拡散領域の端部を前記絶縁層の表面に形成される第２の電極に導電路を介して接続することを特徴とする請求項７記載のドライバー回路。
9. 前記第２のトランジスタのゲート側に近接した前記エミッタ拡散領域の端部を前記絶縁層の表面に形成される第２の電極に導電路を介して接続することを特徴とする請求項８記載のドライバー回路。
10. 利得可変で入力信号を増幅する利得制御回路の起動方法であって、
    前記利得制御回路の利得を設定する制御電圧の立ち上がり時間を同利得制御回路を動作させるバイアス電圧の立ち上がり時間よりも短くし且つ、バイアス電圧の立ち下がり時間を立ち上がり時間よりも短くすることを特徴とする利得制御回路の起動方法。
    

Images