JP2005051594A - Frequency converter, receiver and transmitter - Google Patents
Frequency converter, receiver and transmitter Download PDFInfo
- Publication number
- JP2005051594A JP2005051594A JP2003282759A JP2003282759A JP2005051594A JP 2005051594 A JP2005051594 A JP 2005051594A JP 2003282759 A JP2003282759 A JP 2003282759A JP 2003282759 A JP2003282759 A JP 2003282759A JP 2005051594 A JP2005051594 A JP 2005051594A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- frequency converter
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
この発明は、無線送受信機に用いられる周波数変換器、及びその周波数変換器を用いた無線送受信機に関する。 The present invention relates to a frequency converter used in a radio transceiver and a radio transceiver using the frequency converter.
例えば特許公報(特開2000-31854)に記載された従来の周波数変換器及びこれを用いた受信システムでは、図10に示すように周波数変換器の局部発振信号として、発振器から出力された信号を分周器により周波数を分周して用いるものである。 For example, in a conventional frequency converter described in a patent publication (Japanese Patent Laid-Open No. 2000-31854) and a receiving system using the same, a signal output from an oscillator is used as a local oscillation signal of the frequency converter as shown in FIG. The frequency is divided by a frequency divider and used.
図10において、25はアンテナ、26は低雑音増幅器、27はバンドパスフィルタ、28は高周波信号を中間周波数へ変換する第1の周波数変換器、29a,29bは中間周波数信号をベースバンド周波数へ変換する第2の周波数変換器、30a、30bはローパスフィルタ、31a、31bはベースバンド増幅器、32は復号器、33は局部発振器、34は分周器、35は90度分配器、36は出力端子である。 In FIG. 10, 25 is an antenna, 26 is a low noise amplifier, 27 is a band pass filter, 28 is a first frequency converter for converting a high frequency signal to an intermediate frequency, and 29a and 29b convert the intermediate frequency signal to a baseband frequency. Second frequency converter, 30a and 30b are low-pass filters, 31a and 31b are baseband amplifiers, 32 is a decoder, 33 is a local oscillator, 34 is a frequency divider, 35 is a 90-degree distributor, and 36 is an output terminal. It is.
以下動作について示す。アンテナ25で受信した受信信号は、低雑音増幅器26で増幅された後、バンドパスフィルタ27にて不要な周波数をフィルタリングし、第1の周波数変換器28に入力される。第1の周波数変換器28では、局部発振器33より出力される局部発振信号と混合し、中間周波数(IF)信号として、第2の周波数変換器29a及び29bに出力する。一方、局部発振器33より出力された局部発振(LO)信号は分周器34により分周され、90度分配器35により、0度及び90度の2つの直交信号に分配され、第2の周波数変換器29a及び29bに入力される。第2の周波数変換器29a及び29bにおいては、このLO信号がIF信号と混合されベースバンド信号に変換される。変換されたベースバンド信号はローパスフィルタ30a、30b及びベースバンド増幅器31、31bを介して、復号器32に入力される。
The operation will be described below. The received signal received by the
なお、前記従来の技術は90度分配器35が分周器34の後段に設けられている例について説明したが、他の従来技術として高周波信号を中間周波数に変換する第1の周波数変換器28の後段に設けられているものもある。
Although the conventional technique has been described with respect to the example in which the 90-degree distributor 35 is provided at the subsequent stage of the
上記のような従来の周波数変換器及び受信システムでは、局部発振器の周波数が高い場合には、周波数変換器に局部発振信号を入力する前に、分周器による分周を必要とするために、回路数が多くなるとともに消費電流が大きいという問題点がある。 In the conventional frequency converter and receiving system as described above, when the frequency of the local oscillator is high, before the local oscillation signal is input to the frequency converter, a frequency division by the frequency divider is required. There is a problem that the number of circuits increases and the current consumption increases.
この発明は上記のような課題を解決するためになされたもので、分周器を周波数変換器の一部として用いることにより、高周波送受信機における回路数を減らすことにより小形で消費電流の少ない周波数変換器を実現することを目的とする。 The present invention has been made to solve the above-described problems. By using a frequency divider as a part of the frequency converter, the frequency of the small-sized and low current consumption is reduced by reducing the number of circuits in the high-frequency transceiver. The purpose is to realize a converter.
この発明に係る周波数変換器は、局部発振器からの発振信号を分周するn分周器と、高周波信号を入力する高周波信号入力部とを備え、前記n分周器は入力された局部発振信号を1/nの周波数に分周すると共に、前記高周波信号入力部から高周波信号を入力し、この高周波信号の周波数成分と、前記1/n周波数との混合信号を出力する構成にされたものである。 A frequency converter according to the present invention includes an n frequency divider that divides an oscillation signal from a local oscillator and a high frequency signal input unit that inputs a high frequency signal, and the n frequency divider receives the input local oscillation signal. Is divided into 1 / n frequency, a high frequency signal is input from the high frequency signal input unit, and a mixed signal of the frequency component of the high frequency signal and the 1 / n frequency is output. is there.
この発明に係る周波数変換器は、分周回路が局部発振信号の分周と、分周された信号と高周波信号との混合信号を出力する構成にされたため、回路数が低減可能であり、小形化・低消費電力化に有効である。
また、この発明の周波数変換器を用いて高周波送受信機を構成すれば、高周波送受信機を構成する回路数が低減可能であり、小形化・低消費電力化に有効である。
In the frequency converter according to the present invention, since the frequency dividing circuit is configured to output the frequency of the local oscillation signal and the mixed signal of the frequency-divided signal and the high-frequency signal, the number of circuits can be reduced, and the size can be reduced. This is effective for reducing power consumption.
Further, if a high-frequency transceiver is configured using the frequency converter of the present invention, the number of circuits constituting the high-frequency transceiver can be reduced, which is effective for miniaturization and low power consumption.
実施の形態1.
図1は、この発明の実施の形態1である周波数変換器を示すものである。図1において、1は電源端子、2は高周波(RF)信号入力端子、3は局部発振(LO)信号入力端子、4は高周波(RF)信号入力回路、5はn分周回路、6は出力負荷、7は出力信号端子である。
Embodiment 1 FIG.
FIG. 1 shows a frequency converter according to Embodiment 1 of the present invention. In FIG. 1, 1 is a power supply terminal, 2 is a high frequency (RF) signal input terminal, 3 is a local oscillation (LO) signal input terminal, 4 is a high frequency (RF) signal input circuit, 5 is an n divider circuit, and 6 is an output. A load 7 is an output signal terminal.
以下、動作及び効果について説明する。本実施の形態1における周波数変換器は、高周波(RF)信号入力端子2を介して高周波(RF)信号入力回路4に入力された周波数f1を有する高周波(RF)信号と、局部発振(LO)信号入力端子3を介してn分周回路5に入力された周波数f2を有する局部発振(LO)信号とをn分周回路5で混合し、周波数f1±(f2/n)の信号が出力信号端子7より取り出されるものである。
Hereinafter, operations and effects will be described. The frequency converter according to the first embodiment includes a high frequency (RF) signal having a frequency f 1 input to a high frequency (RF) signal input circuit 4 via a high frequency (RF)
また、本実施の形態1における周波数変換器では、直流電圧が電源端子1より出力負荷6を介して、高周波信号入力回路4及びn分周回路5にそれぞれ供給される。従来の周波数変換器では、周波数混合に用いる局部発振器あるいはPLLの周波数が所望のLO信号周波数よりも高い場合には、周波数変換器の前段にて分周回路を配置し、所望周波数になるように分周した後、LO信号として周波数変換器のLO信号入力部に入力されていた。本実施の形態1における周波数変換器では、分周回路を周波数変換器の一部として用いるため、高周波送受信機を構成する回路数が低減可能であり、小形化・低消費電力化に有効である。
In the frequency converter according to the first embodiment, a DC voltage is supplied from the power supply terminal 1 to the high frequency signal input circuit 4 and the n
実施の形態2.
図2は、この発明の実施の形態2である周波数変換器を示すものである。構成及び動作は、基本的に実施の形態1と同様であるが、RF信号入力回路4は位相の180度異なる差動高周波(RF)信号が高周波(RF)信号入力端子2a、2bより入力され、n分周回路5も同様に位相の180度異なる差動LO信号が局部発振(LO)信号入力端子3a、3bより入力される。また、n分周回路5は局部発振(LO)信号入力端子3a、3bより入力された位相の180度異なるそれぞれの差動LO信号の1/2の周波数で、位相がそれぞれ0、90、180、270度に分周された信号を生成すると共に、RF信号入力回路4から入力された位相の180度異なる差動高周波(RF)信号を混合し、4つの異なる位相(0度、90度、180度、270度)の信号が出力端子7a〜7dより出力される。
出力負荷6は出力端子7a〜7dに対応して6a〜6dの4個が設けられる。
FIG. 2 shows a frequency converter according to the second embodiment of the present invention. The configuration and operation are basically the same as those in the first embodiment, but the RF signal input circuit 4 receives differential high frequency (RF) signals that are 180 degrees out of phase from the high frequency (RF)
The output load 6 is provided with four
このような構成にすることにより、従来において周波数変換器のLO信号入力部あるいはRF信号入力部に必要とされる90度分配器35が不要となり、さらに従来は第2の周波数変換器29a、29b及び分周器34が必要とされていたが、n分周回路5のひとつで良いため、さらなる回路数の低減による、小形化・低消費電力化が可能である。
With such a configuration, the 90-degree distributor 35 that is conventionally required for the LO signal input section or the RF signal input section of the frequency converter becomes unnecessary, and the second frequency converters 29a and 29b are conventionally used. However, since only one of the n
実施例1.
図3は、実施の形態2における高周波(RF)信号入力回路4の実施例1を示すものである。図3においては、高周波(RF)信号入力回路4を1対の高周波(RF)信号入力用トランジスタ12a、12bにて構成したものである。なお、電源端子1、高周波信号入力端子2a、2b、局部発振(LO)信号入力端子3a、3b、n分周回路5、出力負荷6a〜6d、出力信号端子7a〜7dは、図2に示すものと同様である。
Example 1.
FIG. 3 shows Example 1 of the radio frequency (RF) signal input circuit 4 in the second embodiment. In FIG. 3, the high frequency (RF) signal input circuit 4 is constituted by a pair of high frequency (RF)
これにより、トランジスタに適当なベースバイアスを印加することにより実施の形態2における周波数変換器は利得を有することができる。
Thereby, the frequency converter in
実施例2.
また図4に示すように高周波(RF)信号入力用トランジスタ12a、12bのエミッタに定電流源13a、13bを接続することにより周波数変換器を構成する素子のバラツキに対し特性変動を抑圧することができる。なおここでは高周波(RF)入力用トランジスタ12a、12bとしてバイポーラトランジスタを用いているが、電界効果トランジスタ(FET)を用いても同様の効果が得られる。
Example 2
Further, as shown in FIG. 4, by connecting the constant
実施例3.
また図5に示すように、高周波(RF)信号入力用トランジスタ12a、12bに代えて、高周波(RF)信号入力用抵抗14a、14bを用いることによりトランジスタを用いる場合に比べて良好な飽和・ひずみ特性を得ることができる。
Example 3 FIG.
Further, as shown in FIG. 5, by using high-frequency (RF)
実施例4.
さらに図6に示すように、高周波(RF)信号入力用トランジスタ12a、12bに代えて、高周波(RF)信号入力用インダクタ15a、15bを用いることにより実施例3と同様にトランジスタを用いる場合に比べて良好な飽和・ひずみ特性を得ることができる。
Example 4
Further, as shown in FIG. 6, by using high frequency (RF)
実施の形態3.
図7は、この発明の実施の形態3における周波数変換器を示すものである。図7において、2a、2bは高周波(RF)信号入力端子、3a、3bは局部発振(LO)信号入力端子、7a〜7bは出力信号端子、12a、12bは高周波(RF)信号入力回路4を構成する高周波(RF)信号入力用トランジスタ、16a、16bはn分周回路5としての2分周回路を構成するDフリップフロップ回路である。
FIG. 7 shows a frequency converter according to
本実施の形態3における周波数変換器は、実施の形態2の実施例1におけるn分周回路5をDフリップフロップ回路2個から成る2分周回路としたものである。高周波(RF)信号入力端子2a、2bを介して高周波(RF)信号入力用トランジスタ12a、12bに入力された周波数f1を有する180度位相の異なる差動RF信号と、局部発振(LO)信号入力端子3a、3bを介して2分周回路5に入力された周波数f2を有する180度位相の異なる差動LO信号とを混合し、4つの異なる位相(0度、90度、180度、270度)を有する周波数f1±(f2/2)の信号が出力信号端子7a〜7dより取り出されるものである。
In the frequency converter according to the third embodiment, the
なお、本実施の形態3では、Dフリップフロップ回路16a、16bを用いているが、分周機能を有する他の回路構成を用いても、この実施の形態3と同様の効果が得られる。
Although the D flip-
実施の形態4.
図8は、この発明の実施の形態4における周波数変換器を示したもので、実施の形態3の周波数変換器における2分周回路5を構成するDフリップフロップ回路16a、16bの具体的回路例を示したものである。図8において、2a、2bは高周波(RF)信号入力端子、3a、3bは局部発振(LO)信号入力端子、7a〜7dは出力信号端子、12a、12bは高周波(RF)信号入力回路4を構成する高周波(RF)信号入力用トランジスタ、16a、16bはバイポーラトランジスタにて構成したDフリップフロップ回路、5は前記Dフリップフリップ回路16a、16bの2つから成るn分周回路としての2分周回路、1は電圧源である。
Embodiment 4 FIG.
FIG. 8 shows a frequency converter according to the fourth embodiment of the present invention. Specific circuit examples of the D flip-
なお、Dフリップフロップ回路16aはスイッチングトランジスタ20a〜20f及び負荷抵抗21a、21bから構成され、Dフリップフロップ回路16bはスイッチングトランジスタ22a〜22f及び負荷抵抗23a、23bから構成される。
また、負荷抵抗21a、21b及び23a、23bは図2に示す出力負荷66a〜6dの機能を備えるものである。
The D flip-flop circuit 16a includes switching
Further, the
以下動作について述べる。一般的なDフリップフロップ回路を用いた2分周回路は、図8におけるDフリップフロップ回路16a、16b及び電圧源1から成り、スイッチングトランジスタ20a及び20bの共通エミッタ及び、スイッチングトランジスタ22a及び22bの共通エミッタはそれぞれ定電流源に接続されている。Dフリップフロップ回路のクロック端子(ここではLO端子として示している端子)から入力した信号は、それぞれ2つの異なる位相(0、180度)を有し、その信号周期が入力信号の半分、すなわち1/2の周波数として負荷抵抗21a、21b及び23a、23bより出力される。
The operation will be described below. A divide-by-2 circuit using a general D flip-flop circuit is composed of the D flip-
この実施の形態4では、前記Dフリップフロップ回路16aの前記スイッチングトランジスタ20a及び20bの共通エミッタにRF入力用トランジスタ12aのコレクタ端子を接続し、前記Dフリップフロップ回路16bの前記スイッチングトランジスタ22a及び22bの共通エミッタにRF入力用トランジスタ12bのコレクタ端子を接続する。
また、前記スイッチングトランジスタ20a及び22aのベース端子より入力端子3bからのLO信号を入力し、前記スイッチングトランジスタ20b及び22bのベース端子より入力端子3aから入力端子3bのLO信号とは180度位相の異なるLO信号を入力する。
In the fourth embodiment, the collector terminal of the
Further, the LO signal from the
この様な構成にすることにより、LO入力信号端子3a、3bより入力されるLO信号の1/2の周波数で、位相がそれぞれ0、90、180、270度に分周されたDフリップフロップ回路にて生成される信号と、前記RF信号入力用トランジスタのコレクタ端子に流れるRF信号とが混合され、負荷抵抗21a、21b及び23a、23bより混合信号が出力信号端子7a〜7dに出力されるものである。
With this configuration, a D flip-flop circuit whose phase is divided into 0, 90, 180, and 270 degrees, respectively, at half the frequency of the LO signal input from the LO
なお、本実施の形態4では、スイッチ用トランジスタ及びRF信号入力用トランジスタとして、バイポーラトランジスタを用いているが、電界効果トランジスタを用いることも可能である。また、RF信号入力用トランジスタは実施の形態2の実施例3や実施例4に示したように、抵抗あるいはインダクタとしてもよい。 In the fourth embodiment, bipolar transistors are used as the switching transistor and the RF signal input transistor. However, a field effect transistor may be used. Further, the RF signal input transistor may be a resistor or an inductor as shown in Example 3 and Example 4 of the second embodiment.
また、前記実施の形態1〜4は何れも高周波受信機に用いられる周波数変換器の例について述べたが、高周波信号入力回路4を中間周波数あるいはベースバンド周波数入力回路とし、高周波(RF)信号入力端子2に中間周波数あるいはベースバンド周波数を入力することにより、送信機用の周波数変換器として使用できることは論を俟たない。
In the first to fourth embodiments, the example of the frequency converter used in the high frequency receiver has been described. However, the high frequency signal input circuit 4 is an intermediate frequency or baseband frequency input circuit, and a high frequency (RF) signal input is performed. Needless to say, by inputting an intermediate frequency or baseband frequency to the
実施の形態5.
図9は、この発明の実施の形態5である受信機を示すものである。図9において、25はアンテナ、26は低雑音増幅器、27はバンドパスフィルタ、30はローパスフィルタ、31はベースバンド増幅器、32は復号器、33は局部発振器、34は周波数変換器、36は出力端子である。
なお、周波数変換器34には前記実施の形態1〜4の何れかが用いられる。
FIG. 9 shows a receiver according to
Any one of the first to fourth embodiments is used for the
以下動作について示す。アンテナ25で受信した受信(RF)信号は、低雑音増幅器26で増幅された後、バンドパスフィルタ27にて不要な周波数をフィルタリングし、周波数変換器34に入力される。一方、局部発振器33より出力された局部発振(LO)信号は周波数変換器34に入力され、周波数変換器34により、0度及び90度の2つの直交信号に分配され、このLO信号が受信(RF)信号と混合されベースバンド信号に変換される。変換されたベースバンド信号はローパスフィルタ30a、30b及びベースバンド増幅器31a、31bを介して、復号器32に入力され、復号器32で復調されて出力端子36から出力される。
に出力する。
The operation will be described below. The reception (RF) signal received by the
Output to.
なお、前記実施の形態5は受信機について説明したが、この受信機は信号の流れを逆にすれば、送信機として使用可能である。
In addition, although the said
この発明に係る周波数変換器は、分周回路が局部発振信号の分周と、分周された信号と高周波信号との混合信号を出力する構成のため、回路数が低減され小形化・低消費電力化が図れ、移動通信システムの送受信機に適用すれば送受信機の小形化・低消費電力化に有効である。 In the frequency converter according to the present invention, the frequency divider circuit is configured to output the frequency of the local oscillation signal and a mixed signal of the frequency-divided signal and the high-frequency signal. If power can be achieved and it is applied to a transceiver of a mobile communication system, it is effective for downsizing and low power consumption of the transceiver.
1 電源端子、2、2a、2b 高周波(RF)信号入力端子、3、3a、3b 局部発振(LO)信号入力端子、4 高周波(RF)信号入力回路、5 n分周回路、6、6a〜6d 出力負荷、7、7a〜7d 出力信号端子、8a、8b 周波数変換器、9、33 局部発振器、10 0度分配器、11 90度分配器、12a、12b RF信号入力用トランジスタ、16a、16b Dフリップフロップ回路、20a〜20f、22a〜22f スイッチングトランジスタ、21a、21b、23a、23b 負荷抵抗、25 アンテナ、26 低雑音増幅器、27 バンドパスフィルタ、28 第1の周波数変換器、29 第2の周波数変換器、30 ローパスフィルタ、31 ベースバンド増幅器、32 復号器。 1 power supply terminal, 2, 2a, 2b high frequency (RF) signal input terminal, 3, 3a, 3b local oscillation (LO) signal input terminal, 4 high frequency (RF) signal input circuit, 5 n frequency dividing circuit, 6, 6a to 6d output load, 7, 7a to 7d output signal terminal, 8a, 8b frequency converter, 9, 33 local oscillator, 100 degree distributor, 11 90 degree distributor, 12a, 12b RF signal input transistor, 16a, 16b D flip-flop circuit, 20a to 20f, 22a to 22f switching transistor, 21a, 21b, 23a, 23b load resistance, 25 antenna, 26 low noise amplifier, 27 band pass filter, 28 first frequency converter, 29 second Frequency converter, 30 low-pass filter, 31 baseband amplifier, 32 decoder.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282759A JP4223347B2 (en) | 2003-07-30 | 2003-07-30 | Frequency converter, receiver and transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282759A JP4223347B2 (en) | 2003-07-30 | 2003-07-30 | Frequency converter, receiver and transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051594A true JP2005051594A (en) | 2005-02-24 |
JP4223347B2 JP4223347B2 (en) | 2009-02-12 |
Family
ID=34267868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003282759A Expired - Lifetime JP4223347B2 (en) | 2003-07-30 | 2003-07-30 | Frequency converter, receiver and transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4223347B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258804A (en) * | 2009-04-24 | 2010-11-11 | Toshiba Corp | Semiconductor integrated circuit |
WO2014132315A1 (en) * | 2013-02-27 | 2014-09-04 | パナソニック株式会社 | Receiver |
-
2003
- 2003-07-30 JP JP2003282759A patent/JP4223347B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258804A (en) * | 2009-04-24 | 2010-11-11 | Toshiba Corp | Semiconductor integrated circuit |
WO2014132315A1 (en) * | 2013-02-27 | 2014-09-04 | パナソニック株式会社 | Receiver |
JP2014165847A (en) * | 2013-02-27 | 2014-09-08 | Panasonic Corp | Receiver |
US9112482B2 (en) | 2013-02-27 | 2015-08-18 | Panasonic Corporation | Receiver |
Also Published As
Publication number | Publication date |
---|---|
JP4223347B2 (en) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100517985C (en) | Transmitting circuit and transceiver using the circuit | |
US6606489B2 (en) | Differential to single-ended converter with large output swing | |
US6807406B1 (en) | Variable gain mixer circuit | |
US7653372B2 (en) | Communication device, mixer and method thereof | |
KR100687146B1 (en) | PLL circuit and wireless communication terminal device using the same | |
JPH07245568A (en) | Radio receiver | |
US20070087702A1 (en) | Radio transmission apparatus and radio transmission method | |
JPH1065749A (en) | Receiving circuit | |
US8299865B2 (en) | Quadrature modulator and semiconductor integrated circuit with it built-in | |
US8380157B2 (en) | Up-conversion mixer with signal processing | |
JP4246166B2 (en) | Frequency divider circuit and multimode radio using the same | |
CN101232296A (en) | Radio frequency front-end circuit, frequency mixing device and conversion method for reducing frequency of radio frequency device | |
US20040087298A1 (en) | Local signal generation circuit | |
US7877065B2 (en) | Signal processing circuit and communication device using the same | |
JP2006135937A (en) | Bidirectional frequency converter and radio equipment using the same | |
JP4223347B2 (en) | Frequency converter, receiver and transmitter | |
US8260218B2 (en) | Mixer circuit and RF transmitter using such mixer circuit | |
US20060091944A1 (en) | I/Q quadrature demodulator | |
JP4162588B2 (en) | Receiver and transmitter | |
JPH1093475A (en) | Composite system shared terminal equipment | |
JP2003152587A (en) | Composite system sharing terminal | |
JP2005260787A (en) | Phase shifter | |
JP2005184409A (en) | Semiconductor integrated circuit device for communication and electronic component equipped with the same | |
JP2004357025A (en) | Receiver | |
JP4634448B2 (en) | Radio receiver front end and method for frequency conversion of input signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4223347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |