[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005045319A - Small electronic component manufacturing method and small electronic component manufactured thereby - Google Patents

Small electronic component manufacturing method and small electronic component manufactured thereby Download PDF

Info

Publication number
JP2005045319A
JP2005045319A JP2003199859A JP2003199859A JP2005045319A JP 2005045319 A JP2005045319 A JP 2005045319A JP 2003199859 A JP2003199859 A JP 2003199859A JP 2003199859 A JP2003199859 A JP 2003199859A JP 2005045319 A JP2005045319 A JP 2005045319A
Authority
JP
Japan
Prior art keywords
sealing layer
package substrate
functional
substrate
functional element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003199859A
Other languages
Japanese (ja)
Inventor
Kunio Matsumoto
邦夫 松本
Misao Nakajima
美佐男 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Consumer Electronics Co Ltd
Original Assignee
Hitachi Media Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Media Electronics Co Ltd filed Critical Hitachi Media Electronics Co Ltd
Priority to JP2003199859A priority Critical patent/JP2005045319A/en
Publication of JP2005045319A publication Critical patent/JP2005045319A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】作業工程を増やすことなく、コストの低減が図れる小型電子部品の製造方法を提供する。
【解決手段】長尺状の機能素子基板100上に、電子部品の機能素子とその機能素子を取り囲む素子シーリング層13の組を所定の間隔をおいて多数組繰り返して設ける工程と、素子シーリング層13と対向するパッケージ基板シーリング層23を形成した多数のパッケージ基板200を、パッケージ基板シーリング層23が素子シーリング層13と対向当接するように長尺状の機能素子基板100上にそれぞれ隙間をおいて載置する工程と、素子シーリング層13とパッケージ基板シーリング層23を溶融接合する工程と、隣接するパッケージ基板200とパッケージ基板200の隙間14から機能素子基板100を切削液401を用いながら個別に切断分離する工程とを含むことを特徴とする。
【選択図】 図1
A method of manufacturing a small electronic component capable of reducing costs without increasing the number of work steps is provided.
A step of repeatedly providing a set of functional elements of an electronic component and an element sealing layer 13 surrounding the functional element on a long functional element substrate 100 at a predetermined interval, and an element sealing layer 13 are formed on the long functional element substrate 100 so that the package substrate sealing layer 23 faces and contacts the element sealing layer 13. The step of placing, the step of melt-bonding the element sealing layer 13 and the package substrate sealing layer 23, and the individual cutting of the functional element substrate 100 from the gap 14 between the adjacent package substrate 200 and package substrate 200 using the cutting fluid 401 And a step of separating.
[Selection] Figure 1

Description

【0001】
【発明の属する技術分野】
本発明は、携帯電話機などに使用される高周波フィルタや高周波用スイッチなどの電子部品の製造技術に関する。
【0002】
【従来の技術】
携帯電話機の部品に対する小型化要求は継続的に続いており、高周波フィルタや高周波スイッチなどについても様々な工夫で小型化が図られている。
【0003】
例えば高周波フィルタとして小型化に有利な表面弾性波(SAW)素子においても、以前はSAW素子チップを小型のセラミックパッケージにダイボンデイングし、ボンデイング後に金属キャップで気密封止していたが、最近では小型化に有利なパッケージング方法としてSAW素子をパッケージング基板にフェースダウン接続することで更なる小型化が可能なパッケージング技術が開発され、それが下記特許文献1に開示されている。
【0004】
図4は、このパッケージング技術を適用した小型電子部品とその製造方法を説明するための図である。
【0005】
まず図4(1)に示すように、長尺状の機能素子基板素材100aの上に機能素子電極11を形成し、その周囲に素子インナー電極12と素子シーリング電極13とを形成する。この機能素子電極11と素子インナー電極12と素子シーリング層13とを組にしたものを、長尺状機能素子基板素材100aの長手方向に沿って多数組形成する。
【0006】
そして図4(2)に示すように、前述の組と組の間に相当する機能素子基板素材100aの部分を切削液401を吹き付けながらダイサー400で切断分離して機能素子チップ101を得る。
これより別に図4(3)に示すように、前記機能素子チップ101の素子インナー電極12に対応する位置にパッケージ基板インナー電極22を、素子シーリング層13に対応する位置にパッケージ基板シーリング層23をそれぞれ一面に設け、他面にパッケージ基板インナー電極22と電気的に接続したパッケージ基板アウター電極21を設けたパッケージ基板200を形成する。
【0007】
機能素子チップ101の素子インナー電極12と素子シーリング層13がパッケージ基板200のパッケージ基板インナー電極22とパッケージ基板シーリング層23とそれぞれ対向するように、パッケージ基板200上に機能素子チップ101を重ねて両者を溶融接合する。
【0008】
この接合により図4(4)に示すように、機能素子基板100の内面(機能面)とパッケージ基板200の内面との間に空隙301が形成されるとともに、素子インナー電極12とパッケージ基板インナー電極22の接合により、パッケージ基板アウター電極21を介して機能素子チップ101の信号がパッケージ基板200の外部に取り出されるようになる。
【0009】
次に図4(4),(5)に示すように、機能素子チップ101の上から樹脂液500aを所定量滴下して、パッケージ基板200の周縁から機能素子チップ101の外表面にかけて樹脂層500を形成して、小型電子部品300を気密封止する。
【0010】
この従来の小型電子部品300では図4(5)の完成状態を示す断面図から分かるように、機能素子基板100のサイズがパッケージ基板200のサイズより小さいことから、機能素子基板100はパッケージ基板200と接合する前に個片に分割、すなわち機能素子基板素材100aをダイシングしてチップ状態に分離する図4(2)のダイシング工程が必要である。
【0011】
機能素子基板素材100aは、ダイシング工程前に素子インナー電極12と素子シーリング層13を形成するための電極処理が施される。その電極処理は通常アルミニウムでパターニングされた後、リフトオフ法によりニッケルおよび金でメタライズ処理される。このように機能素子電極部11がアルミニウムであり、素子インナー電極12と素子シーリング層13の表面は金で構成されている。
【0012】
【特許文献】
特開平9−162690号公報
【0013】
【発明が解決しようとする課題】
ところで従来の製造方法では図4(2)に示すように、機能素子電極11のアルミニウムと素子インナー電極12および素子シーリング層13表面の金が共存する状態で機能素子基板素材100aをダイシングし、機能素子基板100を分離することになる。
【0014】
異種金属が共存する状態でダイシングするとき、水などの切削液401により異種金属間で局部電池が形成され、アルミニウムなどの卑金属は溶解する。すなわち図4(2)の工程において、アルミニウムで形成されている機能素子電極11が溶解腐食する。
【0015】
これを防止するため、機能素子電極11に保護コートをすることが行われているが、保護コート材およびその塗布プロセスが必要で、作業工程が増え、コスト高となり、塗布した保護コート材が機能素子の機能低下を招くなどの欠点を有している。
【0016】
本発明の目的は、このような従来技術の欠点を解消し、作業工程を増やすことなく、コストの低減が図れる小型電子部品の製造方法およびそれによって製造された小型電子部品を提供する。
【0017】
【課題を解決するための手段】
前記目的を達成するため、本発明の第1の手段は、長尺状の機能素子基板素材上に、電子部品の機能素子とその機能素子を取り囲む素子シーリング層の組を所定の間隔をおいて多数組繰り返して設ける工程と、前記素子シーリング層と対向するパッケージ基板シーリング層を形成した多数のパッケージ基板を、パッケージ基板シーリング層が素子シーリング層と対向当接するように長尺状の機能素子基板素材上にそれぞれ隙間をおいて載置する工程と、素子シーリング層とパッケージ基板シーリング層を溶融接合する工程と、隣接するパッケージ基板とパッケージ基板の隙間から機能素子基板素材を切削液を用いながら切断分離する工程とを含むことを特徴とするものである。
【0018】
本発明の第2の手段は、周囲に素子シーリング層、内部に素子インナー電極が設けられた機能素子基板の機能面と、これに対向する位置にパッケージ基板シーリング層とパッケージ基板インナー電極が設けられたパッケージ基板の内面とを対向当接させ、前記素子シーリング層とパッケージ基板シーリング層の溶融接合により機能素子基板を気密封止し、前記機能素子基板の機能面とパッケージ基板の内面の間に空隙を形成した小型電子部品の製造方法において、長尺状の機能素子基板素材の機能面上に、前記素子シーリング層と素子インナー電極の組を間隔をおいて多数組設ける工程と、前記一面にパッケージ基板シーリング層とパッケージ基板インナー電極を設けた多数のパッケージ基板を、前記機能素子基板素材上に組毎にそれぞれ対向当接させる工程と、前記素子シーリング層とパッケージ基板シーリング層ならびに前記素子インナー電極とパッケージ基板インナー電極を溶融接合する工程と、その後、隣接するパッケージ基板とパッケージ基板の隙間から前記機能素子基板素材を切削液を用いながら切断分離する工程とを含むことを特徴とするものである。
【0019】
本発明の第3の手段は前記第2の手段において、前記機能素子基板素材に形成する素子シーリング層および素子インナー電極は、機能素子基板素材上の当該部位にアルミニウムまたはニッケルを主体とする下地膜をパターニングする工程と、この下地膜の上に無電解によるニッケルメッキおよび金メッキを施す工程と、
前記金メッキの上から機能素子基板上の表面にかけてアルミニウムを成膜する工程と、その後、ドライエッチング法によりアルミニウムからなる機能素子電極をパターニングするとともに、金メッキ上のアルミニウム膜を除去する工程とによって形成することを特徴とするものである。
【0020】
本発明の第4の手段は小型電子部品であって前記第1ないし3の手段により製造された、機能素子基板とパッケージ基板との間が素子シーリング層とパッケージ基板シーリング層の溶融接合によりシーリングされていることを特徴とするものである。
【0021】
本発明の第5の手段は前記第4の手段において、その小型電子部品が表面弾性波素子、圧電素子、高周波用スイッチ素子のいずれかであることを特徴とするものである。
【0022】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図1は実施形態に係る小型電子部品の製造工程図、図2はその製造工程において機能素子基板にパッケージ基板を載置するときの電極相互の位置関係を示す説明図、図3は実施形態に係る機能素子電極、素子インナー電極および素子シーリング層の形成を示す工程図である。
【0023】
本発明の実施形態に係るSAW素子の製造工程は、まず図1(1)に示すように、長尺状の機能素子基板素材100aの主面(機能面)上に、櫛歯状の機能素子電極11、素子インナー電極12および素子シーリング層13の組を、機能素子基板素材100aの長手方向に沿って多数組繰り返して形成する。
【0024】
次に図1(2)に示すように、前記素子インナー電極12と素子シーリング層13に対向する位置に、パッケージ基板インナー電極22とパッケージ基板シーリング層23が形成された多数のパッケージ基板200の第1面(下面)を機能素子基板素材100aの所定の位置に載置し、機能素子基板素材100aとパッケージ基板200の対応する電極どうしを対向当接させる。
【0025】
次に図1(3)に示すように、この状態でホットプレートまたはリフロー炉を用いて当接部のメタライズ相互を溶融接合させ、機能素子基板素材100aの機能面(本実施形態のSAW素子の場合は弾性表面波が伝わる面)側に空隙301を形成して、素子シーリング層13とパッケージ基板シーリング層23の溶融接合により機能素子を気密封止する。このようにして長尺状の機能素子基板素材100a上にパッケージ基板200を個別に取り付けることにより、パッケージ基板200とパッケージ基板200の間に所定の隙間14が形成される。
【0026】
また、素子インナー電極12とパッケージ基板インナー電極22の溶融接合により、機能素子の信号をパッケージ基板200の第2面(外面)に形成されているパッケージ基板アウター電極21を介して外側に取り出せるようにする。
【0027】
次に図1(4)に示すように、パッケージ基板200とパッケージ基板200の隙間14からダイサー400の先端部を挿入し、水などの切削液401を吹き付けながらダイサー400で機能素子基板素材100aをダイシングし、図1(5)に示すように小型電子部品300である小型SAWフィルタを構成する。
【0028】
なお、本実施形態において、切断後の機能素子基板100上に形成された機能素子電極11、素子インナー電極12、素子シーリング層13およびパッケージ基板200上に形成されたパッケージ基板アウター電極21、パッケージ基板インナー電極22、パッケージ基板シーリング層23は、図2に示すような配置になっている。同図に示すように素子シーリング層13は機能素子電極11と素子インナー電極12を取り囲み、パッケージ基板シーリング層23はパッケージ基板インナー電極22を取り囲むように形成されている。
【0029】
パッケージ基板200は通常セラミックで形成され、W系、Cu系、Ag系導体で第1面(内面)、第2面(外面)および両面を接続するビアで配線される。なお、簡便な気密封止でよい場合はパッケージ基板200の絶縁材料にガラスエポキシ、ポリイミドなど有機材料を使用することができる。
【0030】
パッケージ基板アウター電極21は通常半田接続対応のメタライズとしてニッケルおよび金メッキが施される。パッケージ基板インナー電極22とパッケージ基板シーリング層23は、封止時、空隙301を形成する必要上おおよそ10〜50μmのAu−Sn半田をプリコートしており、図2に示すようにパッケージ基板200の表面より若干突出している。プリコートする半田はAu−Snに限定されるものではなく、例えばSn−SbやSn−Agなどの高融点半田を使うことが可能である。
【0031】
機能素子基板素材100aへの電極形成についての実施形態を図3を用いて説明する。
図3(1)に示すように、素子インナー電極12と素子シーリング層13を形成すべき機能素子基板素材100aの主面(機能面)上の位置にアルミニウムを蒸着またはスパッタリング法により成膜し、所望の形状に通常のフォトエッチング法でパターニングして、素子下地アルミニウム電極12aを形成する。
【0032】
次に図3(2)に示すように、▲1▼該素子下地アルミニウム電極12aを核としてその表面をジンケート処理し、亜鉛化電極12bを形成する。▲2▼さらにその亜鉛化電極12bを下地として、その上に置換ニッケルメッキ電極12cと置換金メッキ電極12dを無電解で成膜して、素子インナー電極12および素子シーリング層13を形成する。
【0033】
次に図3(3)に示すように、形成された素子インナー電極12および素子シーリング層13を覆うように、蒸着またはスパッタリング法によりアルミニウムをほぼ全面に成膜し、機能素子電極膜11aを形成する。
【0034】
次に図3(4)に示すように、その機能素子電極膜11aを所望の櫛歯形状に通常のフォトエッチング法でパターニングすると同時に、素子インナー電極12および素子シーリング層13上のアルミニウム膜もエッチングで除去し、半田接続対応の素子インナー電極12および素子シーリング層13を露呈する。
【0035】
なお、前記図3(1),(2)の工程で素子下地アルミニウム電極12aの成膜およびそのジンケート処理を省いて、直接スパッタリング法によりニッケルを成膜・パターニングした後、ニッケルおよび金の無電解メッキにより図3(2)▲2▼までの工程を行ってもよい。
【0036】
前記実施形態ではSAW素子の場合について説明したが、機能素子面に空隙が必要なFBAR素子などの圧電素子、あるいは高周波用超小型スイッチ(RF−MEMSスイッチ)素子などにも適用できる。
【0037】
【発明の効果】
本発明は前述のような構成になっており、機能素子基板素材の切断前に機能素子基板素材とパッケージ基板とをシーリング層で気密封止するから、切断時に機能素子基板素材の機能面側に切削液が付着することがない。従って腐食防止のための保護コートが不要となり、作業工程を増やすことなく、コストの低減が図れる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る小型電子部品の製造工程図である。
【図2】その製造工程において機能素子基板にパッケージ基板を載置するときの電極相互の位置関係を示す説明図である。
【図3】本発明の実施形態に係る機能素子電極、素子インナー電極および素子シーリング層の形成工程図である。
【図4】従来提案された小型電子部品の製造工程図である。
【符号の説明】
100:機能素子基板、100a:機能素子基板素材、101:機能素子チップ、11:機能素子電極、12:素子インナー電極、12a:素子下地アルミニウム電極、12b:亜鉛化電極、12c:置換Niメッキ電極、12d:置換Auメッキ電極、13:素子シーリング層、14:隙間、200:パッケージ基板、21:パッケージ基板アウター電極、22:パッケージ基板インナー電極、23:パッケージ基板シーリング層、300:小型電子部品、301:空隙、400:ダイサー、401:切削液。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for manufacturing electronic components such as a high-frequency filter and a high-frequency switch used in a mobile phone.
[0002]
[Prior art]
The demand for miniaturization of mobile phone components continues, and high frequency filters, high frequency switches, and the like have also been miniaturized by various devices.
[0003]
For example, in a surface acoustic wave (SAW) element that is advantageous for miniaturization as a high-frequency filter, the SAW element chip was previously die-bonded to a small ceramic package and hermetically sealed with a metal cap after bonding, but recently it is small As a packaging method that is advantageous for achieving a reduction in size, a packaging technique capable of further miniaturization has been developed by face-down connection of a SAW element to a packaging substrate, which is disclosed in Patent Document 1 below.
[0004]
FIG. 4 is a diagram for explaining a small electronic component to which the packaging technique is applied and a manufacturing method thereof.
[0005]
First, as shown in FIG. 4A, the functional element electrode 11 is formed on the long functional element substrate material 100a, and the element inner electrode 12 and the element sealing electrode 13 are formed around the functional element electrode 11a. A large number of sets of the functional element electrode 11, the element inner electrode 12, and the element sealing layer 13 are formed along the longitudinal direction of the long functional element substrate material 100a.
[0006]
Then, as shown in FIG. 4 (2), the functional element substrate material 100a corresponding to the aforementioned group is cut and separated by the dicer 400 while spraying the cutting fluid 401 to obtain the functional element chip 101.
4 (3), the package substrate inner electrode 22 is disposed at a position corresponding to the element inner electrode 12 of the functional element chip 101, and the package substrate sealing layer 23 is disposed at a position corresponding to the element sealing layer 13. A package substrate 200 is formed, which is provided on one surface and provided with the package substrate outer electrode 21 electrically connected to the package substrate inner electrode 22 on the other surface.
[0007]
The functional element chip 101 is stacked on the package substrate 200 so that the element inner electrode 12 and the element sealing layer 13 of the functional element chip 101 face the package substrate inner electrode 22 and the package substrate sealing layer 23 of the package substrate 200, respectively. Are melt-bonded.
[0008]
4 (4), a gap 301 is formed between the inner surface (functional surface) of the functional element substrate 100 and the inner surface of the package substrate 200, and the element inner electrode 12 and the package substrate inner electrode. By bonding 22, the signal of the functional element chip 101 is extracted to the outside of the package substrate 200 through the package substrate outer electrode 21.
[0009]
Next, as shown in FIGS. 4 (4) and 4 (5), a predetermined amount of resin liquid 500 a is dropped from above the functional element chip 101, and the resin layer 500 extends from the periphery of the package substrate 200 to the outer surface of the functional element chip 101. And the small electronic component 300 is hermetically sealed.
[0010]
In this conventional small electronic component 300, as can be seen from the sectional view showing the completed state of FIG. 4 (5), the size of the functional element substrate 100 is smaller than the size of the package substrate 200. 4 (2), in which the functional element substrate material 100a is diced to be separated into chips before joining to the substrate.
[0011]
The functional element substrate material 100a is subjected to an electrode treatment for forming the element inner electrode 12 and the element sealing layer 13 before the dicing process. The electrode is usually patterned with aluminum and then metallized with nickel and gold by a lift-off method. Thus, the functional element electrode part 11 is aluminum, and the surfaces of the element inner electrode 12 and the element sealing layer 13 are made of gold.
[0012]
[Patent Literature]
Japanese Patent Laid-Open No. 9-162690
[Problems to be solved by the invention]
By the way, in the conventional manufacturing method, as shown in FIG. 4B, the functional element substrate material 100a is diced in a state where the aluminum of the functional element electrode 11, the gold on the element inner electrode 12, and the element sealing layer 13 coexist. The element substrate 100 is separated.
[0014]
When dicing in the state where different kinds of metals coexist, local batteries are formed between the different kinds of metals by the cutting fluid 401 such as water, and base metals such as aluminum are dissolved. That is, in the process of FIG. 4B, the functional element electrode 11 formed of aluminum is dissolved and corroded.
[0015]
In order to prevent this, a protective coating is applied to the functional element electrode 11, but a protective coating material and a coating process thereof are required, which increases the number of work steps and increases the cost, and the applied protective coating material functions. It has drawbacks such as deteriorating the function of the element.
[0016]
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a small electronic component that eliminates the drawbacks of the prior art and can reduce costs without increasing the number of work steps, and a small electronic component manufactured thereby.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, the first means of the present invention is to place a set of a functional element of an electronic component and an element sealing layer surrounding the functional element on a long functional element substrate material at a predetermined interval. A long functional device substrate material in which a large number of package substrates formed with a process of repeatedly providing a large number of sets and a package substrate sealing layer facing the device sealing layer are in contact with the device sealing layer facing the device sealing layer A step of placing each with a gap therebetween, a step of melting and bonding the element sealing layer and the package substrate sealing layer, and a functional element substrate material by cutting and separating from the gap between the adjacent package substrate and package substrate using a cutting fluid And a step of performing.
[0018]
According to a second means of the present invention, a functional surface of a functional element substrate having an element sealing layer around and an element inner electrode inside is provided, and a package substrate sealing layer and a package substrate inner electrode are provided at positions facing the functional surface. And the functional element substrate is hermetically sealed by fusion bonding of the element sealing layer and the package substrate sealing layer, and a gap is formed between the functional surface of the functional element substrate and the inner surface of the package substrate. In the method of manufacturing a small electronic component formed with a plurality of sets of the element sealing layer and the element inner electrode on the functional surface of the long functional element substrate material at intervals, and the package on the one surface A large number of package substrates provided with a substrate sealing layer and a package substrate inner electrode are respectively paired on the functional element substrate material. Contacting the element sealing layer, the package substrate sealing layer, the element inner electrode and the package substrate inner electrode, and then the functional element substrate material from the gap between the adjacent package substrate and the package substrate. And a step of cutting and separating while using a cutting fluid.
[0019]
According to a third means of the present invention, in the second means, the element sealing layer and the element inner electrode formed on the functional element substrate material include a base film mainly composed of aluminum or nickel at the portion on the functional element substrate material. Patterning, applying electroless nickel plating and gold plating on the base film,
Forming by forming a film of aluminum from the gold plating to the surface of the functional element substrate, and then patterning the functional element electrode made of aluminum by a dry etching method and removing the aluminum film on the gold plating It is characterized by this.
[0020]
The fourth means of the present invention is a small electronic component manufactured by the first to third means, and the functional element substrate and the package substrate are sealed by fusion bonding of the element sealing layer and the package substrate sealing layer. It is characterized by that.
[0021]
According to a fifth means of the present invention, in the fourth means, the small electronic component is any one of a surface acoustic wave element, a piezoelectric element, and a high frequency switch element.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a manufacturing process diagram of a small electronic component according to the embodiment, FIG. 2 is an explanatory diagram showing a positional relationship between electrodes when a package substrate is placed on a functional element substrate in the manufacturing process, and FIG. It is process drawing which shows formation of the functional element electrode which concerns, an element inner electrode, and an element sealing layer.
[0023]
First, as shown in FIG. 1A, the SAW element manufacturing process according to the embodiment of the present invention has a comb-like functional element on the main surface (functional surface) of the long functional element substrate material 100a. Many sets of the electrode 11, the element inner electrode 12, and the element sealing layer 13 are repeatedly formed along the longitudinal direction of the functional element substrate material 100a.
[0024]
Next, as shown in FIG. 1B, a plurality of package substrates 200 in which a package substrate inner electrode 22 and a package substrate sealing layer 23 are formed at positions facing the element inner electrode 12 and the element sealing layer 13 are formed. One surface (lower surface) is placed at a predetermined position of the functional element substrate material 100a, and the corresponding electrodes of the functional element substrate material 100a and the package substrate 200 are brought into contact with each other.
[0025]
Next, as shown in FIG. 1 (3), in this state, the metallized contact portions are melt-bonded using a hot plate or a reflow furnace, and the functional surface of the functional element substrate material 100 a (the SAW element of the present embodiment). In this case, a void 301 is formed on the surface where the surface acoustic wave is transmitted, and the functional element is hermetically sealed by fusion bonding of the element sealing layer 13 and the package substrate sealing layer 23. In this way, the predetermined gap 14 is formed between the package substrate 200 and the package substrate 200 by individually mounting the package substrate 200 on the long functional element substrate material 100a.
[0026]
Further, by melting and bonding the element inner electrode 12 and the package substrate inner electrode 22, the signal of the functional element can be taken out through the package substrate outer electrode 21 formed on the second surface (outer surface) of the package substrate 200. To do.
[0027]
Next, as shown in FIG. 1 (4), the tip of the dicer 400 is inserted from the gap 14 between the package substrate 200 and the package substrate 200, and the functional element substrate material 100a is moved by the dicer 400 while spraying a cutting fluid 401 such as water. Dicing is performed to form a small SAW filter which is a small electronic component 300 as shown in FIG.
[0028]
In this embodiment, the functional element electrode 11 formed on the cut functional element substrate 100, the element inner electrode 12, the element sealing layer 13, and the package substrate outer electrode 21 formed on the package substrate 200, the package substrate. The inner electrode 22 and the package substrate sealing layer 23 are arranged as shown in FIG. As shown in the figure, the element sealing layer 13 surrounds the functional element electrode 11 and the element inner electrode 12, and the package substrate sealing layer 23 surrounds the package substrate inner electrode 22.
[0029]
The package substrate 200 is usually formed of ceramic, and is wired with vias connecting the first surface (inner surface), the second surface (outer surface) and both surfaces with W-based, Cu-based, and Ag-based conductors. In the case where simple hermetic sealing is sufficient, an organic material such as glass epoxy or polyimide can be used as the insulating material of the package substrate 200.
[0030]
The package substrate outer electrode 21 is usually plated with nickel and gold as metallization for solder connection. The package substrate inner electrode 22 and the package substrate sealing layer 23 are pre-coated with approximately 10 to 50 μm of Au—Sn solder in order to form the air gap 301 at the time of sealing, and the surface of the package substrate 200 as shown in FIG. It protrudes a little more. The solder to be precoated is not limited to Au—Sn, and for example, high melting point solder such as Sn—Sb or Sn—Ag can be used.
[0031]
An embodiment of electrode formation on the functional element substrate material 100a will be described with reference to FIG.
As shown in FIG. 3A, aluminum is deposited by vapor deposition or sputtering at a position on the main surface (functional surface) of the functional element substrate material 100a where the element inner electrode 12 and the element sealing layer 13 are to be formed. The element base aluminum electrode 12a is formed by patterning into a desired shape by a normal photoetching method.
[0032]
Next, as shown in FIG. 3 (2), (1) the surface of the element base aluminum electrode 12a is used as a nucleus and the surface thereof is zincated to form a zincated electrode 12b. (2) Further, using the zincated electrode 12b as a base, a replacement nickel plating electrode 12c and a replacement gold plating electrode 12d are formed electrolessly thereon to form the element inner electrode 12 and the element sealing layer 13.
[0033]
Next, as shown in FIG. 3 (3), aluminum is deposited on almost the entire surface by vapor deposition or sputtering so as to cover the formed element inner electrode 12 and element sealing layer 13, thereby forming a functional element electrode film 11a. To do.
[0034]
Next, as shown in FIG. 3 (4), the functional element electrode film 11a is patterned into a desired comb shape by a normal photoetching method, and at the same time, the aluminum film on the element inner electrode 12 and the element sealing layer 13 is also etched. The element inner electrode 12 and the element sealing layer 13 corresponding to solder connection are exposed.
[0035]
3 (1) and (2), the film formation and patterning of the element base aluminum electrode 12a and the zincate treatment thereof are omitted, and nickel is formed and patterned by a direct sputtering method. The steps up to (2) (2) in FIG. 3 may be performed by plating.
[0036]
In the above-described embodiment, the case of a SAW element has been described. However, the present invention can also be applied to a piezoelectric element such as an FBAR element that requires a gap on the functional element surface, or a high-frequency micro switch (RF-MEMS switch) element.
[0037]
【The invention's effect】
The present invention is configured as described above, and the functional element substrate material and the package substrate are hermetically sealed with a sealing layer before cutting the functional element substrate material. Cutting fluid does not adhere. Accordingly, a protective coating for preventing corrosion is not necessary, and the cost can be reduced without increasing the number of work steps.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram of a small electronic component according to an embodiment of the present invention.
FIG. 2 is an explanatory view showing a positional relationship between electrodes when a package substrate is placed on a functional element substrate in the manufacturing process;
FIG. 3 is a process chart of forming a functional element electrode, an element inner electrode, and an element sealing layer according to an embodiment of the present invention.
FIG. 4 is a manufacturing process diagram of a conventionally proposed small electronic component.
[Explanation of symbols]
100: functional element substrate, 100a: functional element substrate material, 101: functional element chip, 11: functional element electrode, 12: element inner electrode, 12a: element base aluminum electrode, 12b: zincated electrode, 12c: substituted Ni plating electrode 12d: replacement Au plating electrode, 13: element sealing layer, 14: gap, 200: package substrate, 21: package substrate outer electrode, 22: package substrate inner electrode, 23: package substrate sealing layer, 300: small electronic component, 301: Gap, 400: Dicer, 401: Cutting fluid.

Claims (5)

機能素子基板素材上に、電子部品の機能素子とその機能素子を取り囲む素子シーリング層の組を所定の間隔をおいて多数組繰り返して設ける工程と、
前記素子シーリング層と対向するパッケージ基板シーリング層を形成した多数のパッケージ基板を、パッケージ基板シーリング層が素子シーリング層と対向当接するように機能素子基板素材上にそれぞれ隙間をおいて載置する工程と、
素子シーリング層とパッケージ基板シーリング層を溶融接合する工程と、
隣接するパッケージ基板とパッケージ基板の隙間から機能素子基板素材を切削液を用いながら切断分離する工程と
を含むことを特徴とする小型電子部品の製造方法。
On the functional element substrate material, a step of repeatedly providing a large number of sets of functional elements of electronic components and element sealing layers surrounding the functional elements at a predetermined interval;
Placing a large number of package substrates formed with a package substrate sealing layer facing the device sealing layer on the functional device substrate material such that the package substrate sealing layer is in contact with and facing the device sealing layer with a gap; ,
Melting and bonding the element sealing layer and the package substrate sealing layer;
And a step of cutting and separating the functional element substrate material from a gap between adjacent package substrates using a cutting fluid.
周囲に素子シーリング層、内部に素子インナー電極が設けられた機能素子基板の機能面と、これに対向する位置にパッケージ基板シーリング層とパッケージ基板インナー電極が設けられたパッケージ基板の内面とを対向当接させ、
前記素子シーリング層とパッケージ基板シーリング層の溶融接合により機能素子基板を気密封止し、前記機能素子基板の機能面とパッケージ基板の内面の間に空隙を形成した小型電子部品の製造方法において、
機能素子基板素材の機能面上に、前記素子シーリング層と素子インナー電極の組を間隔をおいて多数組設ける工程と、
前記一面にパッケージ基板シーリング層とパッケージ基板インナー電極を設けた多数のパッケージ基板を、前記機能素子基板素材上に組毎にそれぞれ対向当接させる工程と、
前記素子シーリング層とパッケージ基板シーリング層ならびに前記素子インナー電極とパッケージ基板インナー電極を溶融接合する工程と、
その後、隣接するパッケージ基板とパッケージ基板の隙間から前記機能素子基板素材を切削液を用いながら切断分離する工程と
を含むことを特徴とする小型電子部品の製造方法。
The functional surface of the functional element substrate having the element sealing layer around and the element inner electrode inside is opposed to the inner surface of the package substrate having the package substrate sealing layer and the package substrate inner electrode facing each other. Contact
In the method of manufacturing a small electronic component in which the functional element substrate is hermetically sealed by fusion bonding of the element sealing layer and the package substrate sealing layer, and a gap is formed between the functional surface of the functional element substrate and the inner surface of the package substrate.
On the functional surface of the functional element substrate material, a step of providing a large number of sets of the element sealing layer and the element inner electrode at an interval;
A plurality of package substrates each provided with a package substrate sealing layer and a package substrate inner electrode on the one surface, each facing each other on the functional element substrate material; and
Melting and bonding the element sealing layer and the package substrate sealing layer and the element inner electrode and the package substrate inner electrode;
And a step of cutting and separating the functional element substrate material from a gap between adjacent package substrates using a cutting fluid.
請求項2記載の小型電子部品の製造方法において、
前記機能素子基板素材に形成する素子シーリング層および素子インナー電極は、
機能素子基板素材上の当該部位にアルミニウムまたはニッケルを主体とする下地膜をパターニングする工程と、
この下地膜の上に無電解によるニッケルメッキおよび金メッキを施す工程と、
前記金メッキの上から機能素子基板上の表面にかけてアルミニウムを成膜する工程と、
その後、ドライエッチング法によりアルミニウムからなる機能素子電極をパターニングするとともに、金メッキ上のアルミニウム膜を除去する工程と
によって形成することを特徴とする小型電子部品の製造方法。
In the manufacturing method of the small electronic component of Claim 2,
The element sealing layer and the element inner electrode formed on the functional element substrate material are:
Patterning a base film mainly composed of aluminum or nickel on the functional element substrate material;
A step of applying electroless nickel plating and gold plating on the base film;
Forming a film of aluminum over the gold plating and on the surface of the functional element substrate;
Then, the functional element electrode made of aluminum is patterned by a dry etching method, and the step of removing the aluminum film on the gold plating is formed.
請求項1ないし請求項3のいずれか1項記載の製造方法により製造された、機能素子基板とパッケージ基板との間が素子シーリング層とパッケージ基板シーリング層の溶融接合によりシーリングされたことを特徴とする小型電子部品。The functional element substrate and the package substrate manufactured by the manufacturing method according to any one of claims 1 to 3 are sealed by fusion bonding of the element sealing layer and the package substrate sealing layer. Small electronic parts to do. 請求項4記載の小型電子部品において、その小型電子部品が表面弾性波素子、圧電素子、高周波用スイッチ素子のいずれかであることを特徴とする小型電子部品。5. The small electronic component according to claim 4, wherein the small electronic component is any one of a surface acoustic wave element, a piezoelectric element, and a high frequency switch element.
JP2003199859A 2003-07-22 2003-07-22 Small electronic component manufacturing method and small electronic component manufactured thereby Pending JP2005045319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003199859A JP2005045319A (en) 2003-07-22 2003-07-22 Small electronic component manufacturing method and small electronic component manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003199859A JP2005045319A (en) 2003-07-22 2003-07-22 Small electronic component manufacturing method and small electronic component manufactured thereby

Publications (1)

Publication Number Publication Date
JP2005045319A true JP2005045319A (en) 2005-02-17

Family

ID=34260491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003199859A Pending JP2005045319A (en) 2003-07-22 2003-07-22 Small electronic component manufacturing method and small electronic component manufactured thereby

Country Status (1)

Country Link
JP (1) JP2005045319A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649235B2 (en) 2006-02-07 2010-01-19 Panasonic Corporation Electronic component package
KR100976813B1 (en) 2010-04-23 2010-08-20 옵토팩 주식회사 Eectronic device package and method of manufacturing the same
US8487437B2 (en) 2010-02-08 2013-07-16 Optopac Co., Ltd. Electronic device package and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649235B2 (en) 2006-02-07 2010-01-19 Panasonic Corporation Electronic component package
US8487437B2 (en) 2010-02-08 2013-07-16 Optopac Co., Ltd. Electronic device package and method for fabricating the same
KR100976813B1 (en) 2010-04-23 2010-08-20 옵토팩 주식회사 Eectronic device package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4342174B2 (en) Electronic device and manufacturing method thereof
US7246421B2 (en) Method for manufacturing surface acoustic wave device
JP3905041B2 (en) Electronic device and manufacturing method thereof
EP2230764B1 (en) Surface wave device and method of manufacturing the same
JP2012151698A (en) Elastic wave device
JP2005514846A (en) Encapsulated component with small structural height and method for manufacturing the same
US20130337610A1 (en) Method of fabricating electronic component
US7351641B2 (en) Structure and method of forming capped chips
WO2016047755A1 (en) Wiring board, electronic device and electronic module
JP2001053178A (en) Electronic component in which electronic circuit device is sealed and mounted on circuit board, and method of manufacturing the same
JP3998658B2 (en) Elastic wave device and package substrate
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
JP2008113178A (en) Hollow sealing element and manufacturing method thereof
JP2005286273A (en) Circuit board, method of manufacturing circuit board, electronic device, and method of manufacturing electronic device
US9065420B2 (en) Fabrication method of acoustic wave device
EP1535331B1 (en) Method of forming a sealed cavity
JP2005045319A (en) Small electronic component manufacturing method and small electronic component manufactured thereby
JP4195605B2 (en) Surface acoustic wave device
JP2006229632A (en) Surface acoustic wave device
CN114364631B (en) Encapsulated electronic die with microcavity and method for forming an encapsulated electronic die with microcavity
CN115549624A (en) Electronic device and manufacturing method thereof
JP3764669B2 (en) Seal ring with brazing material and method of manufacturing electronic component storage package using the same
JP2007081555A (en) Surface acoustic wave device
CN100525097C (en) Electronic component and method for manufacturing the same
JP2011129735A (en) Method of manufacturing piezoelectric device