[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005045013A - 回路モジュールとその製造方法 - Google Patents

回路モジュールとその製造方法 Download PDF

Info

Publication number
JP2005045013A
JP2005045013A JP2003277432A JP2003277432A JP2005045013A JP 2005045013 A JP2005045013 A JP 2005045013A JP 2003277432 A JP2003277432 A JP 2003277432A JP 2003277432 A JP2003277432 A JP 2003277432A JP 2005045013 A JP2005045013 A JP 2005045013A
Authority
JP
Japan
Prior art keywords
sheet
layer
insulating adhesive
cavity
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003277432A
Other languages
English (en)
Other versions
JP3709882B2 (ja
Inventor
Kenji Morimoto
謙治 森本
Shigetoshi Segawa
茂俊 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003277432A priority Critical patent/JP3709882B2/ja
Priority to EP04017125A priority patent/EP1505858A3/en
Priority to US10/895,050 priority patent/US20050017347A1/en
Priority to TW093121742A priority patent/TWI351097B/zh
Priority to CNB2004100766784A priority patent/CN100568489C/zh
Publication of JP2005045013A publication Critical patent/JP2005045013A/ja
Application granted granted Critical
Publication of JP3709882B2 publication Critical patent/JP3709882B2/ja
Priority to US11/905,870 priority patent/US8003438B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】キャビティー構造をとりながら、さらなる高密度実装、高速動作および高周波動作が可能な回路モジュールを提供する。
【解決手段】ＩＣを含む電子部品３０、８０と、少なくとも１個のキャビティー２２を有し、このキャビティー２２内に電子部品３０を実装し、電子部品３０とキャビティー２２との空隙を熱硬化性樹脂４０で充填し、表面を平坦化したセラミック多層基板１０と、一方の面に絶縁性接着層５２、６２を有し、絶縁性接着層５２、６２に設けられた開口部と、この開口部に充填された導電性樹脂５６、６６とを含む樹脂配線基板７０とからなり、樹脂配線基板７０とセラミック多層基板１０とを絶縁性接着層５２により接着し、かつセラミック多層基板１０上の上面側配線層１８と導電性樹脂５６とを電気的に接続した構成からなる。
【選択図】図１

Description

本発明は、半導体集積回路素子（以下、ＩＣとよぶ）を含む電子部品を実装して構成される高機能な回路モジュールとその製造方法に関する。
ＩＣの高集積化、高速化とともに、これを実装するパッケージの多端子化や狭ピッチ化技術が進展している。それに伴って、ＩＣや受動部品等からなる電子部品を実装する回路モジュールは、大規模化、高速化、さらにコンパクト化を目指した開発が進んでいる。小型化、高密度化を達成するために、回路基板に対しては多層配線層数の増加、配線のファイン化、さらにはＩＣを含む電子部品を回路基板中に内蔵させる技術等が要求されている。また、ＩＣの実装方式としては、高密度実装が可能なフリップチップ実装方式が主体となってきている。このための回路基板としては、セラミック多層基板、樹脂多層基板またはこれらを複合化した複合多層基板が使用されている。
回路基板には高密度実装と高速動作が可能で、かつ低コストであることが強く要求される。このため、それに適した回路基板としてセラミック多層基板と樹脂基板からなる複合多層基板の開発が活発に行われている。例えば、導体配線パターンと層間接続部にビアホールとを形成した熱可塑性樹脂からなる樹脂基材とセラミック多層基板とを積層後、加圧しつつ加熱して相互に積層、接着した回路基板が示されている（例えば、特許文献１）。この構成によれば、セラミック多層基板と樹脂基材とからなる多層構成の回路基板の製造工程が簡略化される。さらに、セラミック多層基板と樹脂基材との信頼性のよい接着が実現できることから、信頼性の高い回路基板を実現できる。
また、ＩＣを実装する領域にキャビティーを設けたセラミック多層基板と、導電体層を設けた樹脂基材および放熱用のセラミック板を接着、結合した構成のＩＣパッケージも示されている（例えば、特許文献２）。この構成の場合、樹脂基材にはパターニングされた導電体層を設けることが可能であり、そのために配線幅、配線間距離を短縮化でき、ＩＣパッケージ内の配線の高密度化とパッケージの小型化が可能であることが示されている。
特開２００２−３７４０６７号公報 特開平１０−２５６４１３号公報
上述したように、回路モジュールは小型化、高速化、高機能化が強く要求されている。しかしながら、第１の例では、セラミック多層基板には多層配線が形成されず、単に基材としての役割を果たしているに過ぎない。また、ＩＣも表面に実装する構成しか示されていない。このため、高機能の複合回路基板を実現することはできない。
また、第２の例では、セラミック多層基板同士を導電体層が設けられた樹脂基材を間に挟み、接着剤で接合し、キャビティー中にＩＣを内蔵させている。しかし、両面に設けられるセラミック多層基板が主体であるので、ファインパターンの配線は困難である。さらに、導体ボールによる回路基板への実装表面に対向する表面上に別の電子部品を実装するためには、セラミック多層基板に両面配線を形成する必要があり、全体として高価となるという課題があった。また、特にＩＣの高速化に対応するためには、例えば高速動作をするＩＣの電極端子から最短距離にバイパスコンデンサを接続する必要がある。しかし、第２の例ではキャビティー上にバイパスコンデンサを実装できず、外部の回路基板上にバイパスコンデンサを実装しなければならない。その結果、配線距離が長くなり、高速動作を実現しにくいという課題もあった。
本発明はこれらの課題を解決するためになされたもので、キャビティー構造をとりながら、さらなる高密度実装および高速動作が可能な回路モジュールとその製造方法を提供することを目的とする。
上記の課題を解決するために本発明の回路モジュールは、ＩＣを含む電子部品と、少なくとも１個のキャビティーを有し、このキャビティー内に上記電子部品を実装し、電子部品とキャビティーとの空隙を熱硬化性樹脂で充填して表面を平坦化したセラミック多層基板と、一方の面に絶縁性接着層を有し、絶縁性接着層に設けられた開口部と、この開口部に充填された導電性樹脂とを含む樹脂配線基板とからなり、樹脂配線基板とセラミック多層基板とを絶縁性接着層により接着し、かつセラミック多層基板上の上面側配線層と導電性樹脂とを電気的に接続した構成からなる。
この構成により、ＩＣを含む電子部品をセラミック多層基板に内蔵させ、かつキャビティー領域を含めて樹脂配線基板を形成し、キャビティー上の樹脂配線基板上にも種々の電子部品を実装することができる。すなわち、キャビティー内部およびキャビティー上部エリアを含め、樹脂配線基板上にもＩＣや受動部品を実装できる。この結果、実装密度が向上でき、かつ、これらの電子部品を最短距離で配線でき、小型でノイズが少なく、高密度、高速動作可能な回路モジュールを実現できる。
また、本発明の回路モジュールは、キャビティーに充填された熱硬化性樹脂の表面とキャビティー近傍のセラミック多層基板の表面との段差が、絶縁性接着層の厚みよりも小さい構成からなる。
この構成により、セラミック多層基板上に樹脂配線を形成する場合に平坦な形状を実現できるので、多層構成が容易に可能となる。
また、本発明の回路モジュールは、樹脂配線基板は多層構成からなり、絶縁性接着層上に形成された配線層と、絶縁性接着層に設けられた開口部と、この開口部に充填され、配線層に電気的に接続される導電性樹脂とからなるシートを順次積層した構成からなる。
この構成により、同じ材料構成のシートを用いて多層構成の樹脂配線基板を形成できるので製造工程が簡略化できるだけでなく、安価で高機能な回路モジュールを実現できる。
また、本発明の回路モジュールは、絶縁性接着層が熱硬化型の材料を用いたことを特徴とする。これにより、セラミック多層基板上に熱硬化して接着後には、耐薬品性が高くできるので、接着後に金属層をエッチングして配線層を形成することも容易となる。また、耐環境性も良好にすることができる。
また、本発明の回路モジュールは、セラミック多層基板が低温焼成可能なガラスセラミック材料からなることを特徴とする。これにより、セラミック多層基板は導体層と絶縁層とを同時に焼成可能であるので安価にできるだけでなく、樹脂配線基板の熱膨張係数との差が小さいので、熱衝撃に対しても剥離等が発生せず信頼性の高い回路モジュールを実現できる。
また、本発明の回路モジュールは、セラミック多層基板のキャビティー形成領域上を含む樹脂配線基板の表面にはさらに１個以上の電子部品が実装されている構成からなる。この構成により、例えばキャビティー中にＩＣを実装する場合、ＩＣの端子から最短距離でバイパスコンデンサを実装することもでき、高速動作可能な回路モジュールを容易に実現できる。
さらに、本発明の回路モジュールの製造方法は、少なくとも１個のキャビティーを有するセラミック多層基板のキャビティー内にＩＣを含む電子部品を実装する工程と、この電子部品とキャビティーとの空隙を熱硬化性樹脂で充填してキャビティーの表面を平坦化する工程と、絶縁性接着層と金属層とが積層されたシートの絶縁性接着層の所定個所または絶縁性接着層と金属層との所定個所に開口部を設け、この開口部に上記金属層と接続する導電性樹脂を充填する工程と、シートの絶縁性接着層面側をセラミック多層基板と対向させ、上記開口部とセラミック多層基板の上面側配線層とを位置合せした後、絶縁性接着層により接着するとともに、セラミック多層基板上の上面側配線層と導電性樹脂とを電気的に接続する工程と、シートの金属層を所定形状に加工して配線層を形成する工程とを含む方法からなる。
この方法により、キャビティー中にＩＣ等の電子部品を実装し、熱硬化性樹脂による平坦化処理を行ったセラミック多層基板上に樹脂配線基板を容易に積層することができる。特に、セラミック多層基板上に接着後に、シートの金属層を、例えばエッチングにより配線形成できるので、セラミック多層基板の上面側配線層とのパターンズレが生じにくい。このため、ファインパターン形成も可能であり、かつ、ファインパターンで多層構成とすることも可能である。また、開口部への導電性樹脂の充填も容易であり、導通不良が生じにくい。この結果、高密度の配線層を有し、高信頼性の回路モジュールを実現できる。
さらに、本発明の回路モジュールの製造方法は、上述したシートの金属層を所定形状に加工して配線層を形成する工程後、さらに上記シート上に積層する積層数に合せて上記シートと同じ構成からなる積層用シートを作製する工程と、積層用シートの絶縁性接着層の所定個所または絶縁性接着層と積層用シートの金属層との所定個所に開口部を設け、この開口部に積層用シートの金属層と接続する導電性樹脂を充填する工程と、積層用シートの絶縁性接着層面側を上記シートと対向させ、積層用シートの開口部と上記シートの配線層の所定部とを位置合せした後、積層用シートの絶縁性接着層により接着するとともに、上記シートの配線層と積層用シートの導電性樹脂とを電気的に接続する工程と、積層用シートの金属層を所定形状に加工して配線層を形成する工程とを、積層数に合せて繰り返して行う方法からなる。
この方法により、キャビティー中にＩＣ等の電子部品が実装され、熱硬化性樹脂により平坦化されたセラミック多層基板上に、多層構成の樹脂配線基板を容易に形成できる。
さらに、本発明の回路モジュールの製造方法は、少なくとも１個のキャビティーを有するセラミック多層基板のキャビティー内にＩＣを含む電子部品を実装する工程と、この電子部品とキャビティーとの空隙を熱硬化性樹脂で充填してキャビティーの表面を平坦化する工程と、絶縁性接着層と金属層とが積層されたシートの金属層を所定形状に加工して配線層を形成する工程と、絶縁性接着層の所定個所または絶縁性接着層と上記配線層の所定個所とに開口部を設け、この開口部に上記配線層と接続する導電性樹脂を充填する工程と、上記シートの絶縁性接着層面側をセラミック多層基板と対向させ、この開口部とセラミック多層基板の上面側配線層とを位置合せした後、絶縁性接着層により接着するとともに、セラミック多層基板上の上面側配線層と導電性樹脂とを電気的に接続する工程とを含む方法からなる。
この方法により、キャビティー中にＩＣ等の電子部品を実装し、熱硬化性樹脂による平坦化処理を行ったセラミック多層基板上に樹脂配線基板を容易に積層することができる。この方法では、セラミック多層基板に接着する前に、シートの金属層を、例えばエッチングにより配線形成するとともに、開口部を設け、この開口部に導電性樹脂を充填するので、配線層の形成、開口部の加工および導電性樹脂の充填加工は大面積のシートで一括して加工することもできる。このため、製造工程を大きく簡略化できる。
さらに、本発明の回路モジュールの製造方法は、上述の絶縁性接着層により接着するとともに、上面側配線層と導電性樹脂とを電気的に接続する工程後、さらに上記シート上に積層する積層数に合せて上記シートと同じ構成からなる積層用シートを作製する工程と、積層用シートの金属層を所定形状に加工して配線層を形成する工程と、積層用シートの絶縁性接着層の所定個所または絶縁性接着層と上記積層用シートの配線層との所定個所に開口部を設け、この開口部に積層用シートの配線層と接続する導電性樹脂を充填する工程と、積層用シートの絶縁性接着層面側を上記シートと対向させ、積層用シートの開口部と上記シートの配線層とを位置合せした後、積層用シートの絶縁性接着層により接着するとともに、上記シートの配線層と積層用シートの導電性樹脂とを電気的に接続する工程とを、積層数に合せて繰り返して行う方法からなる。
この方法により、キャビティー中にＩＣ等の電子部品が実装され、熱硬化性樹脂により平坦化されたセラミック多層基板上に、多層構成の樹脂配線基板を容易に形成できる。
さらに、本発明の回路モジュールの製造方法は、少なくとも１個のキャビティーを有するセラミック多層基板のキャビティー内にＩＣを含む電子部品を実装する工程と、上記電子部品とキャビティーとの空隙を熱硬化性樹脂で充填してキャビティーの表面を平坦化する工程と、絶縁性接着層と金属層とが積層されたシートの金属層を所定形状に加工して配線層を形成するとともに、配線層の所定個所に開口部を設ける工程と、シートの絶縁性接着層面側をセラミック多層基板と対向させ、上記開口部とセラミック多層基板の上面側配線層とを位置合せした後、絶縁性接着層により接着する工程と、配線層の開口部の下部の絶縁性接着層を除去して上面側配線層の表面を露出する加工を行う工程と、開口部に導電性樹脂を充填し、配線層と上面側配線層とを電気的に接続する工程とを含む方法からなる。
この方法により、キャビティー中にＩＣ等の電子部品を実装し、熱硬化性樹脂による平坦化処理を行ったセラミック多層基板上に樹脂配線基板を容易に積層することができる。なお、この方法では、セラミック多層基板に接着する前に、シートの金属層を、例えばエッチングにより配線形成を行い、セラミック多層基板に接着後、絶縁性接着層に開口部を設け、この開口部に導電性樹脂を充填するので、接着するときには絶縁性接着層には開口部がなく、多数の開口部を設ける場合であっても接着時の取扱いを容易にできる。
さらに、本発明の回路モジュールの製造方法は、上述の開口部に導電性樹脂を充填し、配線層と上面側配線層とを電気的に接続する工程後に、さらにシート上に積層する積層数に合せて上記シートと同じ構成からなる積層用シートを作製する工程と、積層用シートの金属層を所定形状に加工して配線層を形成するとともに、この配線層の所定個所に開口部を設ける工程と、積層用シートの絶縁性接着層面側をシートと対向させ、積層用シートの開口部とシートの配線層の所定部とを位置合せした後、積層用シートの絶縁性接着層により接着する工程と、積層用シートの配線層に設けられた開口部の下部の絶縁性接着層を除去してシートの配線層の表面を露出する加工を行う工程と、積層用シートの開口部に導電性樹脂を充填し、積層用シートの配線層とシートの配線層とを電気的に接続する工程とを、積層数に合せて繰り返して行う方法からなる。
この方法により、キャビティー中にＩＣ等の電子部品を実装し、熱硬化性樹脂による平坦化処理を行ったセラミック多層基板上に樹脂配線基板を容易に積層することができる。
さらに、本発明の回路モジュールの製造方法は、キャビティーの表面を平坦化する工程が、キャビティー容積と実装された電子部品の容積との差分に相当する熱硬化性樹脂量をキャビティーに充填することにより、熱硬化性樹脂の表面とキャビティー近傍のセラミック多層基板の表面との段差を、絶縁性接着層の厚さよりも小さくする方法からなる。または、キャビティー容積と実装された電子部品の容積との差分の容積よりも多い熱硬化性樹脂量をキャビティーに充填して熱硬化させた後、熱硬化性樹脂の表面を研磨することにより、熱硬化性樹脂の表面とキャビティー近傍のセラミック多層基板の表面との段差を、絶縁性接着層の厚さよりも小さくする方法としてもよい。
この方法により、キャビティー領域とセラミック多層基板表面との段差が絶縁性接着層の厚さより小さいので、セラミック多層基板上に樹脂配線基板を積層する場合に、この段差を絶縁性接着層により吸収して、接着後の樹脂配線基板に凹凸が生じるのを防止できる。この結果、樹脂配線基板を多層構成とすることが容易になる。
本発明による回路モジュールおよびその製造方法においては、セラミック多層基板のキャビティー内にＩＣ等の電子部品を内蔵し、このキャビティーを熱硬化性樹脂で平坦化した後に樹脂配線基板を積層しているので、従来実装ができなかったキャビティー上にも配線形成および電子部品の実装が可能となり、実装密度が高く、かつＩＣとチップコンデンサ等との接続を最短距離で行える。この結果、ＩＣの高速動作が可能となるだけでなく、高周波に対応可能な回路モジュールが得られる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。以下の図面において、同じ要素については同じ符号を付している。
（実施の形態１）
図１から図４を用いて、本発明の実施の形態１における回路モジュールおよびその製造方法について説明する。
図１は、本実施の形態における回路モジュールを示す図で、（Ａ）はその断面図、（Ｂ）は平面図である。
セラミック多層基板１０は、絶縁層１２に形成された層間接続用の導電性ビア１４、この導電性ビア１４にそれぞれ接続する内層配線層１６、上面側配線層１８および下面側配線層２０、さらに上面側に電子部品３０を実装して収納するためのキャビティー２２を有している。このようなセラミック多層基板１０は、例えばガラスセラミック材料を絶縁層１２として用いれば、９００℃〜１０００℃程度の比較的低温で焼成が可能であるので、導電性ビア１４や内層配線層１６を形成する材料と同時焼成して作製できる。なお、上面側配線層１８および下面側配線層２０等も同時焼成して作製することもできるが、通常はセラミック多層基板１０を同時焼成後、その上面と下面に配線パターン形成した後、再度焼成して形成する。また、このガラスセラミック材料は熱膨張係数も小さいので、ＩＣ等の電子部品３０の実装部における信頼性を改善することもできる。
なお、導電性ビア１４と内層配線層１６の材料としては、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銀−パラジウム合金および金−パラジウム合金等、ガラスセラミック材料と同時に焼成可能な導体材料であれば、特に制約なく使用できる。さらに、上面側配線層１８および下面側配線層２０には、配線パターンを形成するだけでなく、回路基板にこの回路モジュールを実装するための端子電極（図示せず）も形成されている。この端子電極には、ハンダ付け性を改善するために表面に金メッキ等をする場合もある。
キャビティー２２は、電子部品３０として、例えばＩＣを用いる場合、その外形寸法より大きい形状に形成されている。また、このキャビティー２２の底部表面には、この電子部品３０と接続するための電極パッド２４が形成されている。このようなキャビティー２２を有するセラミック多層基板１０は、電子部品３０を収納するキャビティー２２となる開口部を設けたグリーンシートと、電極パッド２４を形成したグリーンシートとを積層して焼成すれば容易に作製できる。
キャビティー２２内には、電子部品３０が実装されている。本実施の形態においては、この電子部品３０としてＩＣを用いた例について説明するので、以下、電子部品３０をＩＣ３０として説明する。ＩＣ３０にはバンプ３２が形成されており、このバンプ３２とキャビティー２２の底部表面に形成されている電極パッド２４とが接続されるフリップチップ実装方式が用いられている。このフリップチップ実装方式としては、例えば突起電極と導電性樹脂を用いた接続方法、ハンダバンプを用いてハンダ溶融接合する接続方法、メッキバンプと導電性樹脂を用いた接続方法、あるいはバンプの材料として金（Ａｕ）を用い、電極パッド２４の表面にスズ（Ｓｎ）を形成してＡｕ−Ｓｎ共晶接続による接続方法等、一般的なフリップチップ実装方式が使用できる。
ＩＣ３０が実装されたキャビティー２２には空隙部があるので、この空隙部を埋めるために熱硬化性樹脂４０を充填してキャビティー２２の表面をセラミック多層基板１０の表面とほぼ同じになるように平坦化している。
セラミック多層基板１０の表面に、樹脂配線基板７０が接着されている。この樹脂配線基板７０は、絶縁性接着層５２と配線層５４とからなるシート５０、およびこのシート５０上に積層された絶縁性接着層６２と配線層６４とからなる積層用シート６０から構成されている。セラミック多層基板１０に対しては、絶縁性接着層５２により接着されるとともに、導電性樹脂５６によりセラミック多層基板１０の上面側配線層１８の一部である端子電極に電気的に接続されている。なお、この絶縁性接着層５２、６２は層間絶縁層の役割も果たしている。
配線層５４、６４は、例えば絶縁性接着層５２、６２上に貼り付けた銅箔をエッチングすることにより形成される。この場合、銅箔の厚さを１０μｍ以下にすれば、配線幅と配線ピッチをそれぞれ２０μｍ〜３０μｍとすることができ、セラミック多層基板１０に比べて高密度配線が可能である。
さらに、この回路モジュールは、キャビティー２２が形成された領域部上を含めた樹脂配線基板７０の表面に、さらに電子部品８０が実装されている。この電子部品８０としては、チップコンデンサ、チップ抵抗等の受動部品またはＩＣ３０とは別のＩＣを実装してもよい。これらの電子部品８０の実装方法として、受動部品の場合にはハンダリフロー接続や導電性接着剤による接続が可能であり、ＩＣの場合にはフリップチップ実装やワイヤボンディング実装等を用いることができる。例えば、電子部品８０としてチップコンデンサを用いれば、ＩＣ３０に対して最短距離に接続したバイパスコンデンサとすることができ、ＩＣ３０の高速化を実現することができる。図１では、電子部品８０としてチップコンデンサを実装した場合を例として示しており、チップコンデンサと樹脂配線基板７０の配線層６４とはハンダ８２により接続されている。
このように本発明の回路モジュールは、キャビティー２２が形成された領域部を含めた樹脂配線基板７０の表面にも種々の電子部品を実装できるので、実装可能な面積が広がるとともに、キャビティー２２内に実装したＩＣ３０と樹脂配線基板７０上に実装した電子部品８０とを最短距離で配線できる。その結果、回路モジュールの高周波特性が向上し、電流の急激な変化によって発生するノイズ等も抑制できる。
つぎに、本実施の形態における回路モジュールの製造方法について、図面を参照しながら説明する。
図２は、キャビティー２２が形成されたセラミック多層基板１０にＩＣ３０を実装し、平坦化のための熱硬化性樹脂４０を充填する工程を説明するための断面図である。
図２（Ａ）に示すように、セラミック多層基板１０は、レーザー加工やパンチング加工等でＩＣ３０を収納するキャビティー２２となる開口部を設け、銀（Ａｇ）や銅（Ｃｕ）等からなる導体ペーストにより配線パターンを形成したグリーンシートと、同様に導体ペーストにより配線パターンを形成したグリーンシートとを積層して焼成すれば容易に作製できる。
キャビティー２２の底部表面にはＩＣ３０のバンプ３２に対応する位置に電極パッド２４が設けられ、さらに、内層配線層１６、上面側配線層１８、下面側配線層２０、これらを接続する導電性ビア１４も同時に形成される。
図２（Ｂ）は、キャビティー２２中にＩＣ３０をフリップチップ実装法により実装した状態を示す断面図である。このフリップチップ実装法としては、上述したように一般的にＩＣを実装する種々の方法を用いることができる。
つぎに、図２（Ｃ）に示すように、キャビティー２２の空隙部に熱硬化性樹脂４０を充填し、表面を平坦化する。このとき、キャビティー２２の容積とＩＣ３０の容積との差分に相当する量となるように、熱硬化性樹脂４０の充填量を制御する。これにより、キャビティー２２上に形成された熱硬化性樹脂４０の表面とセラミック多層基板１０の表面との段差を絶縁性接着層５２の厚さ以下にでき、樹脂配線基板７０をセラミック多層基板１０上に接着するときに充分な接着強度が確保される。また、接着後の樹脂配線基板７０は平坦な面を得られるので、接着後に金属層をエッチングして配線層５４を形成することが容易となる。さらに、樹脂配線基板７０上に電子部品８０を実装するときの実装も容易となる。
なお、この熱硬化性樹脂４０の充填量を上記の容積よりも多くして熱硬化させて、その表面をセラミック多層基板１０の表面より盛上らせた後に、この熱硬化性樹脂４０の表面を研磨して平坦化してもよい。この方法によれば、熱硬化性樹脂４０の表面とセラミック多層基板１０の表面との段差をさらに小さくでき、接着性や加工性、あるいは実装工程をさらに容易に、かつ信頼性よくできる。
なお、熱硬化性樹脂４０としては、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂等が使用できる。
図３は、このように熱硬化性樹脂４０により平坦化したセラミック多層基板１０上に第一層目の樹脂配線基板となるシート５０を作製する工程を説明するための断面図である。
図３（Ａ）に示すように、例えば銅箔からなる金属層５４１を貼り付けた絶縁性接着層５２からなるシート５０を用いて、図３（Ｂ）に示すようにドリリング加工やパンチング加工等により開口部５６１を形成する。
つぎに、図３（Ｃ）に示すように、開口部５６１に銀（Ａｇ）や銅（Ｃｕ）を主成分とする導電性樹脂５６を印刷方式や描画方式等で充填する。これにより、開口部５６１に導電性樹脂５６が充填されたシート５０が作製される。なお、絶縁性接着層５２は、エポキシ樹脂、ポリイミド樹脂またはシリコン樹脂等の熱硬化性の接着材料を用いる。これをシート状にして絶縁性接着層５２とし、金属層５４１に貼り付けて使用してもよいし、金属層５４１面に接着材料を所定の厚さに塗布して絶縁性接着層５２としてもよい。
つぎに、図３（Ｃ）に示すシート５０を、図２（Ｃ）に示すセラミック多層基板１０の上面に位置合せした後、これを上下面から加圧、加熱して絶縁性接着層５２によりセラミック多層基板１０に接着するとともに、上面側配線層１８と導電性樹脂５６とを電気的に接続する。なお、この導電性樹脂５６が接着性を有していれば、より強固な接続ができる。
加圧、加熱する条件としては、例えば金型を用いて、温度１７０℃、圧力０．８ｋｇｆ／ｃｍ2で予備的な加圧、加熱処理した後、温度２００℃、圧力２０ｋｇｆ／ｃｍ2、減圧雰囲気下でさらに加圧、加熱処理すれば、強固な接着を行える。この状態を図４（Ａ）に示す。
その後、図４（Ｂ）に示すように、シート５０の樹脂基板上の金属層５４１をエッチング等により不要部分をエッチングして配線層５４を形成する。これによりシート５０は単層構成からなる樹脂配線基板として機能するので、この状態で回路モジュールとして使用することもできる。また、配線層５４上にコンデンサや抵抗等の受動部品、あるいはＩＣ等の機能部品を実装することで、より高機能の回路モジュールとして使用することもできる。
本実施の形態では、さらに多層構成の樹脂配線基板７０をセラミック多層基板１０上に積層した構成の回路モジュールを作製する方法について説明する。
図５は、多層構成とするためにシート５０上に積層する積層用シート６０を作製する工程を説明するための断面図である。この積層用シート６０は金属層６４１と絶縁性接着層６２とで構成されており、図３で説明したシート５０と同じ構成である。これを図５（Ａ）に示す。
つぎに、シート５０の配線層５４と接続する個所に開口部６６１を形成する。この開口部６６１の形成はシート５０の場合と同じ方法で行うことができる。開口部６６１を形成した状態を図５（Ｂ）に示す。この後、開口部６６１に導電性樹脂６６を充填する。この充填もシート５０の場合と同じ材料、同じ方法で行えばよい。導電性樹脂６６を充填してシート５０に貼り付け可能な形状とした状態を図５（Ｃ）に示す。
つぎに、シート５０の配線層５４の所定の位置と積層用シート６０の導電性樹脂６６とを位置合せした後、加圧、加熱して接着するとともに、導電性樹脂６６と配線層５４との電気的接続も行う。この接着は、シート５０をセラミック多層基板１０上に接着する方法と同じ方法で行うことができる。
その後、積層用シート６０の金属層６４１の不要領域をエッチング除去して配線層６４を形成する。この状態を図６に示す。配線層６４には、例えばコンデンサ、抵抗またはインダクタ等の受動部品やＩＣ等を実装することもできる。電子部品８０として、チップコンデンサを実装した場合を図１に示している。
本実施の形態による回路モジュールは、セラミック多層基板１０のキャビティー２２内にＩＣ３０を内蔵し、このキャビティー２２上の樹脂配線基板７０表面にも種々の電子部品８０を実装できるので実装密度を向上できるだけでなく、例えばＩＣとチップコンデンサとを最短配線距離で接続できるので、ＩＣの高速動作や高周波回路化対応が容易にできる。
（実施の形態２）
図７は、本発明の実施の形態２の回路モジュールを製造する工程のうち、シート５００を作製する工程を説明するための断面図である。また、図８は、キャビティー２２にＩＣ３０が実装され、熱硬化性樹脂４０により平坦化されたセラミック多層基板１０上に、このシート５００を積層して配線層５４０を形成する工程を説明する断面図である。
本実施の形態においては、シート５００の作製工程と、セラミック多層基板１０上に積層してから配線層５４０を形成する工程とが、実施の形態１とは異なる。以下、実施の形態１と異なる点を主体に製造方法を説明する。
図７（Ａ）に示すように、例えば銅箔からなる金属層５４２と絶縁性接着層５２１とから構成されるシート５００を用いて、図７（Ｂ）に示すように絶縁性接着層５２１の所定の位置に開口部５６２を形成する。この開口部５６２は、セラミック多層基板１０の上面側配線層１８と電気的に接続する個所とし、例えばレーザー照射により加工する。レーザーはその性質上、絶縁性接着層５２１には開口させることはできるが、銅箔等の金属層５４２は反射が大きいため、開口されない。したがって、レーザー照射法によれば、絶縁性接着層５２１のみ開口し、金属層５４２は開口しないようにすることができる。
つぎに、図７（Ｃ）に示すように、この開口部５６２に銀（Ａｇ）または銅（Ｃｕ）等を主成分とする導電性樹脂５６０を充填する。この導電性樹脂５６０の材料や充填方法等については、実施の形態１と同じ材料および方法を用いることができるので、説明は省略する。
このようにして作製したシート５００を、図８（Ａ）に示すようにセラミック多層基板１０上に位置合せした後、接着する。この接着については、実施の形態１と同じように行うことができる。
さらに、図８（Ｂ）に示すように、金属層５４２をエッチングして配線層５４０を形成する。これにより、シート５００は単層構成からなる樹脂配線基板として機能するので、この状態で回路モジュールとして使用することもできる。さらに、このシート５００の配線層５４０の端子電極（図示せず）にコンデンサ、抵抗、インダクタやＩＣ等の電子部品を実装することもできる。
上述したように、セラミック多層基板１０上に積層する樹脂配線基板としては単層構成でもよいが、本実施の形態ではさらに積層する多層構成の製造方法について説明する。
図９は、図８（Ｂ）に示すシート５００上に、さらに積層用シート６００を積層して多層構成の樹脂配線基板７００とした回路モジュールの断面図である。積層用シート６００は、図７に示すシート５００と同じ材料および製造工程で作製することができる。また、この積層用シート６００をシート５００上に位置合せして接着し、その後配線層６４０を形成する方法もシート５００の場合と同じ方法で行うことができるので、説明は省略する。
これにより、多層構成の樹脂配線基板７００を積層した回路モジュールが実現できる。本実施の形態においては、実施の形態１と異なり金属層は開口しないのでレーザー照射法が使用でき、微細な開口部を効率よく加工することができる。この結果、樹脂配線基板７００のさらなる微細配線化が可能となり、高密度の配線基板を有する回路モジュールを実現できる。
（実施の形態３）
図１０は、本発明の実施の形態３の回路モジュールを製造する工程のうち、シート５１０を作製する工程を説明するための断面図である。また、図１１は、キャビティー２２にＩＣ３０が実装され、熱硬化性樹脂４０により平坦化されたセラミック多層基板１０上に、配線層５４５まで形成されたシート５１０を積層する工程を説明するための断面図である。
本実施の形態においては、シート５１０の作製工程において配線層５４５まで形成した後、セラミック多層基板１０上に積層する工程であることが、実施の形態１とは異なる。以下、実施の形態１と異なる点を主体に製造方法を説明する。
図１０（Ａ）に示すように、例えば銅箔からなる金属層５４４と絶縁性接着層５２２とから構成されるシート５１０を用いて、図１０（Ｂ）に示すように絶縁性接着層５２２と金属層５４４との所定の位置に開口部５６４を形成する。この開口部５６４は、例えばドリリング加工やパンチング加工等の方法を用いて形成する。
つぎに、図１０（Ｃ）に示すように、この開口部５６４に銀（Ａｇ）または銅（Ｃｕ）等を主成分とする導電性樹脂５６５を充填する。この導電性樹脂５６５の材料や充填方法等については、実施の形態１と同じ材料および方法を用いることができるので、説明は省略する。
つぎに、図１０（Ｄ）に示すように、エッチング等により金属層５４４を加工して配線層５４５を形成する。
このようにして形成したシート５１０を図１１に示すように、ＩＣ３０が実装されているセラミック多層基板１０上に位置合せして接着する。この接着については、実施の形態１で説明した方法で行うことができるので、説明は省略する。これにより、シート５１０は単層構成からなる樹脂配線基板として機能するので、この状態で回路モジュールとして使用することもできる。さらに、配線層５４５上に、コンデンサ、抵抗、インダクタやＩＣ等の電子部品を表面実装した回路モジュールとしてもよい。
図１２は、図１１に示すシート５１０上に、さらに積層用シート６１０を積層して多層構成の樹脂配線基板７１０とした回路モジュールを作製する工程を説明するための断面図である。積層用シート６１０は、図１０に示すシート５１０と同じ材料および製造工程で作製することができる。すなわち、図１２（Ａ）に示すように、絶縁性接着層６２２上に金属層をエッチングして配線層６４５を形成し、さらに開口部に導電性樹脂６６５を充填することで作製される。
配線層６４５が形成された積層用シート６１０をシート５１０上に位置合せして接着し、導電性樹脂６６５とシート５１０の配線層５４５との電気的接続を同時に行うことで多層構成の樹脂配線基板７１０を積層した回路モジュールが作製される。これを図１２（Ｂ）に示す。この回路モジュールの表面の配線層６４５上に、図１に示したようなコンデンサ等の電子部品を実装することもできる。
本実施の形態による回路モジュールの製造方法においては、シート５１０および積層用シート６１０は、セラミック多層基板１０上に接着する前に開口部への導電性樹脂５６５、６６５の充填や配線層５４５、６４５の形成が行われている。したがって、セラミック多層基板１０上に接着するだけで回路モジュールが作製される。この結果、シート５１０および積層用シート６１０を大面積で、一括して作製してから、それぞれのセラミック多層基板１０の形状にして接着する方法とすることもできる。このような方法とすることにより、製造工程を大幅に簡略化できる。
なお、表面の配線層６４５上には、作製する回路モジュールの機能に応じてコンデンサに限らず抵抗、インダクタ等の受動部品やメモリ、ＩＣあるいはイメージセンサ等の機能部品を搭載することができる。
（実施の形態４）
本発明の実施の形態４の回路モジュールの製造方法を図１３および図１４を用いて説明する。
図１３（Ａ）は、本実施の形態のシート５２０の断面図であり、図１３（Ｂ）はこのシート５２０をＩＣ３０が実装されたセラミック多層基板１０上に接着した状態を示す断面図である。本実施の形態では、シート５２０は絶縁性接着層５２４上に、例えば銅箔からなる金属層が形成され、この金属層はシート５２０をセラミック多層基板１０に接着する前にエッチング等により配線層５４７に加工されている。また、絶縁性接着層５２４のみに開口する開口部を設け、この開口部には導電性樹脂５６７が充填される。この開口部の形成および導電性樹脂５６７の充填については、実施の形態２の製造方法と同じ方法で行うことができるので説明は省略する。
このようにして作製したシート５２０を図１３（Ｂ）に示すようにセラミック多層基板１０上に位置合せして接着すると同時に、上面側配線層１８と導電性樹脂５６７との電気的接続も行う。この工程も実施の形態２と同じ方法で行うことができるので説明は省略する。シート５２０を接着することにより、単層構成の樹脂配線基板を有する回路モジュールが得られる。この回路モジュール構成で用いることもできるが、さらに配線層５４７上にコンデンサ、抵抗、インダクタやＩＣ等の電子部品を表面実装して使用することもできる。
本実施の形態においては、さらに多層構成の樹脂配線基板をセラミック多層基板上に積層する方法について説明する。図１４は、図１３（Ｂ）に示す回路モジュール上に、積層用シート６２０を積層して多層構成からなる樹脂配線基板７２０とした回路モジュールの作製方法を示す。積層用シート６２０は絶縁性接着層６２４上に金属層が形成され、この金属層はエッチング等により加工されて配線層６４７が形成されている。また、絶縁性接着層６２４の所定個所のみに開口部が形成され、この開口部には導電性樹脂６６７が充填される。この積層用シート６２０は、シート５２０と同じ方法で作製できる。
このようにして作製した積層用シート６２０を図１４（Ｂ）に示すように、セラミック多層基板１０上のシート５２０の配線層５４７と導電性樹脂６６７とを位置合せして接着すると同時に、配線層５４７と導電性樹脂６６７との電気的接続も行う。この工程はシート５２０の接着工法と同じようにできるので説明は省略する。積層用シート６２０を接着することにより、多層構成の樹脂配線基板７２０を有する回路モジュールが得られる。この回路モジュール構成で用いることもできるが、さらに配線層６４７上にコンデンサ、抵抗、インダクタやＩＣ等の電子部品を表面実装して使用することもできる。
（実施の形態５）
本発明の実施の形態５の回路モジュールの製造方法について、図１５および図１６を用いて説明する。本実施の形態の製造方法は、図１５からわかるように、配線層５４８を形成し、この配線層５４８と絶縁性接着層５２６まで貫通する開口部５６８を形成した状態で、ＩＣ３０が実装されたセラミック多層基板１０上に接着し、その後開口部５６８に導電性樹脂５６９を充填する工法としたことが特徴である。
図１５は、単層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図である。図１５（Ａ）に示すように、例えば銅箔からなる金属層と絶縁性接着層５２６とからなるシート５３０を用い、金属層に対してエッチング等の加工を行い、配線層５４８を形成する。さらに、配線層５４８の所定の個所に絶縁性接着層５２６まで貫通する開口部５６８を形成する。この加工は実施の形態１で説明した加工方法と同じ方法で行うことができる。
図１５（Ｂ）は、シート５３０をＩＣ３０が実装されたセラミック多層基板１０上に接着した状態を示す断面図である。この接着についても、実施の形態１の接着方法と同じ方法で行うことができる。
その後、図１５（Ｃ）に示すように、開口部５６８に導電性樹脂５６９を充填すれば、セラミック多層基板１０の上面側配線層１８とシート５３０の配線層５４８とが電気的に接続され、単層構成からなる樹脂配線基板を有する回路モジュールが得られる。この回路モジュール構成で使用することもできるが、さらに配線層５４８上にコンデンサ、抵抗、インダクタやＩＣ等の電子部品を表面実装した回路モジュールとしてもよい。
本実施の形態において、さらに多層構成の樹脂配線基板をセラミック多層基板上に積層する方法について説明する。
図１６は、積層用シート６３０をシート５３０上に積層した多層構成の樹脂配線基板７３０を有する回路モジュールを製造する工程を説明する断面図である。図１６（Ａ）に示すように、積層用シート６３０はシート５３０と同じ方法により作製される。すなわち、例えば銅箔からなる金属層と絶縁性接着層６２６とからなる積層用シート６３０を用い、金属層に対してエッチング等の加工を行い、配線層６４８を形成する。さらに、配線層６４８の所定の個所に絶縁性接着層６２６まで貫通する開口部６６８を形成する。この加工は実施の形態１で説明した加工方法と同じ方法で行うことができる。
その後、図１６（Ｂ）に示すように、シート５３０の配線層５４８と積層用シート６３０の開口部６６８とを位置合せして接着し、開口部６６８に導電性樹脂６６９を充填すれば、シート５３０の配線層５４８と積層用シート６３０の配線層６４８とが導電性樹脂６６９により電気的に接続され、多層構成からなる樹脂配線基板７３０を有する回路モジュールが得られる。この回路モジュール構成で使用することもできるが、さらに配線層６４８上にコンデンサ、抵抗、インダクタやＩＣ等の電子部品を表面実装した回路モジュールとしてもよい。
このような製造方法の場合、開口部の形成はドリリング加工やパンチング加工等の機械的加工法のみでなく、他の種々の方法を用いることもできる。例えば金属層の所定個所をエッチングにより除去して、金属層部分のみに開口部を設け、この状態でセラミック多層基板に接着する。接着後、例えばレーザーを照射して絶縁性接着層を開口させ、下層部まで貫通する開口部を設ける。このような開口部を形成後に、導電性樹脂を充填する方法とすることもできる。絶縁性接着層をレーザー照射により開口する場合、配線層はレーザー照射によってはエッチングされないので、配線層部分に開口された形状と同じ形状にセルフアライメント的に加工することができ、レーザー照射の精度をラフにすることもできる。
なお、実施の形態１から実施の形態５において、キャビティー内にはＩＣを１個のみ実装する場合について説明したが、本発明はこれに限定されない。例えば、ＩＣと受動部品とを混在して実装してもよいし、複数個のＩＣを実装する構成としてもよい。また、キャビティーも１個のみに限定されることはなく、複数個配置してもよい。
さらに、本発明の実施の形態では、樹脂配線基板として、単層構成と二層構成の場合について説明したが、本発明はこれに限定されない。さらに多層化する構成であっても、同様な方法により作製可能である。また、セラミック多層基板についても、グリーンシートを２枚貼り合せて作製する方法に限定されない。例えば、３枚以上のグリーンシートを貼り合せて、さらに多層構成のセラミック多層基板としてもよい。
本発明にかかる回路モジュールおよびその製造方法は、セラミック多層基板のキャビティー内にＩＣ等の電子部品を内蔵し、このキャビティーを熱硬化性樹脂で平坦化した後に樹脂配線基板を積層しているので、従来実装ができなかったキャビティー上にも配線形成および電子部品の実装が可能となり、実装密度が高く、かつＩＣとチップコンデンサ等との接続を最短距離で行える。この結果、ＩＣの高速動作が可能となるだけでなく、高周波に対応可能な回路モジュールが得られるという効果を有し、ＩＣを含む電子部品を実装して構成される回路モジュール等の用途に適用できる。
本発明の実施の形態１における回路モジュールを示す断面図と平面図 同実施の形態の回路モジュールの製造方法を説明する図で、セラミック多層基板にＩＣ実装と平坦化工程を説明するための断面図 同実施の形態の製造方法において、シートを作製する工程を説明するための断面図 同実施の形態の製造方法において、シートをセラミック多層基板上に接着し、所定の配線層を形成する工程を説明するための断面図 同実施の形態の製造方法において、積層用シートを作製する工程を説明するための断面図 同実施の形態の製造方法において、積層用シートの金属層をエッチングして多層構成の樹脂配線基板を有する回路モジュールとした状態を示す断面図 本発明の実施の形態２の回路モジュールの製造方法において、シートを作製する工程を説明するための断面図 同実施の形態の製造方法において、シートをセラミック多層基板上に接着して単層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図 同実施の形態の製造方法において、積層用シートを積層して多層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図 本発明の第３の実施の形態の回路モジュールの製造方法において、シートを作製する工程を説明するための断面図 同実施の形態の製造方法において、シートをセラミック多層基板上に接着して単層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図 同実施の形態の製造方法において、積層用シートを積層して多層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図 本発明の実施の形態４の回路モジュールの製造方法において、シートをセラミック多層基板上に接着して単層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図 同実施の形態の製造方法において、積層用シートを積層して多層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図 本発明の実施の形態５の回路モジュールの製造方法において、シートをセラミック多層基板上に接着して単層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図 同実施の形態の製造方法において、積層用シートを積層して多層構成の樹脂配線基板を有する回路モジュールを作製する工程を説明するための断面図
符号の説明
１０ セラミック多層基板
１２ 絶縁層
１４ 導電性ビア
１６ 内層配線層
１８ 上面側配線層
２０ 下面側配線層
２２ キャビティー
２４ 電極パッド
３０，８０ 電子部品（ＩＣ）
３２ バンプ
４０ 熱硬化性樹脂
５０，５００，５１０，５２０，５３０ シート
５２，６２，５２１，５２２，５２４，５２６，６２２，６２４，６２６ 絶縁性接着層
５４，６４，５４０，５４５，５４７，５４８，６４０，６４５，６４７，６４８ 配線層
５６，６６，５６０，５６５，５６７，５６９，６６５，６６７，６６９ 導電性樹脂
６０，６００，６１０，６２０，６３０ 積層用シート
７０，７００，７１０，７２０，７３０ 樹脂配線基板
８２ ハンダ
５４１，６４１，５４２，５４４ 金属層
５６１，５６２，５６４，５６８，６６１，６６８ 開口部

Claims (14)

  1. 半導体集積回路素子を含む電子部品と、
    少なくとも１個のキャビティーを有し、前記キャビティー内に前記電子部品を実装し、前記電子部品と前記キャビティーとの空隙を熱硬化性樹脂で充填して表面を平坦化したセラミック多層基板と、
    一方の面に絶縁性接着層を有し、前記絶縁性接着層に設けられた開口部と、前記開口部に充填された導電性樹脂とを含む樹脂配線基板とからなり、
    前記樹脂配線基板と前記セラミック多層基板とを前記絶縁性接着層により接着し、かつ前記セラミック多層基板上の上面側配線層と前記導電性樹脂とを電気的に接続したことを特徴とする回路モジュール。
  2. 前記キャビティーに充填された前記熱硬化性樹脂の表面と前記キャビティー近傍の前記セラミック多層基板の表面との段差が、前記絶縁性接着層の厚みよりも小さいことを特徴とする請求項１に記載の回路モジュール。
  3. 前記樹脂配線基板は多層構成からなり、前記絶縁性接着層上に形成された配線層と、前記絶縁性接着層に設けられた前記開口部と、前記開口部に充填され、前記配線層に電気的に接続される前記導電性樹脂とからなるシートを順次積層して構成されたことを特徴とする請求項１または請求項２に記載の回路モジュール。
  4. 前記絶縁性接着層は、熱硬化型の材料を用いたことを特徴とする請求項１から請求項３までのいずれかに記載の回路モジュール。
  5. 前記セラミック多層基板が、低温焼成可能なガラスセラミック材料からなることを特徴とする請求項１から請求項４までのいずれかに記載の回路モジュール。
  6. 前記セラミック多層基板の前記キャビティー形成領域上を含む前記樹脂配線基板の表面にはさらに１個以上の電子部品が実装されていることを特徴とする請求項１から請求項５までのいずれかに記載の回路モジュール。
  7. 少なくとも１個のキャビティーを有するセラミック多層基板の前記キャビティー内に半導体集積回路素子を含む電子部品を実装する工程と、
    前記電子部品と前記キャビティーとの空隙を熱硬化性樹脂で充填して前記キャビティーの表面を平坦化する工程と、
    絶縁性接着層と金属層とが積層されたシートの前記絶縁性接着層の所定個所または前記絶縁性接着層と前記金属層との所定個所に開口部を設け、前記開口部に前記金属層と接続する導電性樹脂を充填する工程と、
    前記シートの前記絶縁性接着層面側を前記セラミック多層基板と対向させ、前記開口部と前記セラミック多層基板の上面側配線層とを位置合せした後、前記絶縁性接着層により接着するとともに、前記セラミック多層基板上の上面側配線層と前記導電性樹脂とを電気的に接続する工程と、
    前記シートの前記金属層を所定形状に加工して配線層を形成する工程とを含むことを特徴とする回路モジュールの製造方法。
  8. 前記シートの前記金属層を所定形状に加工して前記配線層を形成する工程後、さらに
    前記シート上に積層する積層数に合せて前記シートと同じ構成からなる積層用シートを作製する工程と、
    前記積層用シートの絶縁性接着層の所定個所または前記絶縁性接着層と前記積層用シートの金属層との所定個所に開口部を設け、前記開口部に前記積層用シートの前記金属層と接続する導電性樹脂を充填する工程と、
    前記積層用シートの前記絶縁性接着層面側を前記シートと対向させ、前記積層用シートの前記開口部と前記シートの前記配線層の所定部とを位置合せした後、前記積層用シートの前記絶縁性接着層により接着するとともに、前記シートの前記配線層と前記積層用シートの前記導電性樹脂とを電気的に接続する工程と、
    前記積層用シートの前記金属層を所定形状に加工して配線層を形成する工程とを、
    積層数に合せて繰り返して行うことを特徴とする請求項７に記載の回路モジュールの製造方法。
  9. 少なくとも１個のキャビティーを有するセラミック多層基板の前記キャビティー内に半導体集積回路素子を含む電子部品を実装する工程と、
    前記電子部品と前記キャビティーとの空隙を熱硬化性樹脂で充填して前記キャビティーの表面を平坦化する工程と、
    絶縁性接着層と金属層とが積層されたシートの前記金属層を所定形状に加工して配線層を形成する工程と、
    前記絶縁性接着層の所定個所または前記絶縁性接着層と前記配線層の所定個所とに開口部を設け、前記開口部に前記配線層と接続する導電性樹脂を充填する工程と、
    前記シートの前記絶縁性接着層面側を前記セラミック多層基板と対向させ、前記開口部と前記セラミック多層基板の上面側配線層とを位置合せした後、前記絶縁性接着層により接着するとともに、前記セラミック多層基板上の上面側配線層と前記導電性樹脂とを電気的に接続する工程とを含むことを特徴とする回路モジュールの製造方法。
  10. 前記絶縁性接着層により接着するとともに、前記上面側配線層と前記導電性樹脂とを電気的に接続する工程後、さらに
    前記シート上に積層する積層数に合せて前記シートと同じ構成からなる積層用シートを作製する工程と、
    前記積層用シートの金属層を所定形状に加工して配線層を形成する工程と、
    前記積層用シートの絶縁性接着層の所定個所または前記絶縁性接着層と前記積層用シートの前記配線層との所定個所に開口部を設け、前記開口部に前記積層用シートの前記配線層と接続する導電性樹脂を充填する工程と、
    前記積層用シートの前記絶縁性接着層面側を前記シートと対向させ、前記積層用シートの前記開口部と前記シートの前記配線層とを位置合せした後、前記積層用シートの前記絶縁性接着層により接着するとともに、前記シートの前記配線層と前記積層用シートの前記導電性樹脂とを電気的に接続する工程とを、
    積層数に合せて繰り返して行うことを特徴とする請求項９に記載の回路モジュールの製造方法。
  11. 少なくとも１個のキャビティーを有するセラミック多層基板の前記キャビティー内に半導体集積回路素子を含む電子部品を実装する工程と、
    前記電子部品と前記キャビティーとの空隙を熱硬化性樹脂で充填して前記キャビティーの表面を平坦化する工程と、
    絶縁性接着層と金属層とが積層されたシートの前記金属層を所定形状に加工して配線層を形成するとともに、前記配線層の所定個所に開口部を設ける工程と、
    前記シートの前記絶縁性接着層面側を前記セラミック多層基板と対向させ、前記開口部と前記セラミック多層基板の上面側配線層とを位置合せした後、前記絶縁性接着層により接着する工程と、
    前記配線層の前記開口部の下部の前記絶縁性接着層を除去して前記上面側配線層の表面を露出する加工を行う工程と、
    前記開口部に導電性樹脂を充填し、前記配線層と前記上面側配線層とを電気的に接続する工程とを含むことを特徴とする回路モジュールの製造方法。
  12. 前記開口部に前記導電性樹脂を充填し、前記配線層と前記上面側配線層とを電気的に接続する工程後に、さらに
    前記シート上に積層する積層数に合せて前記シートと同じ構成からなる積層用シートを作製する工程と、
    前記積層用シートの金属層を所定形状に加工して配線層を形成するとともに、前記配線層の所定個所に開口部を設ける工程と、
    前記積層用シートの前記絶縁性接着層面側を前記シートと対向させ、前記積層用シートの前記開口部と前記シートの前記配線層の所定部とを位置合せした後、前記積層用シートの前記絶縁性接着層により接着する工程と、
    前記積層用シートの前記配線層に設けられた前記開口部の下部の前記絶縁性接着層を除去して前記シートの前記配線層の表面を露出する加工を行う工程と、
    前記積層用シートの前記開口部に導電性樹脂を充填し、前記積層用シートの前記配線層と前記シートの前記配線層とを電気的に接続する工程とを、
    積層数に合せて繰り返して行うことを特徴とする請求項１１に記載の回路モジュールの製造方法。
  13. 前記キャビティーの表面を平坦化する工程は、前記キャビティー容積と実装された前記電子部品の容積との差分に相当する熱硬化性樹脂量を前記キャビティーに充填することにより、前記熱硬化性樹脂の表面と前記キャビティー近傍の前記セラミック多層基板の表面との段差を、前記絶縁性接着層の厚さよりも小さくしたことを特徴とする請求項７から請求項１２までのいずれかに記載の回路モジュールの製造方法。
  14. 前記キャビティーの表面を平坦化する工程は、前記キャビティー容積と実装された前記電子部品の容積との差分の容積よりも多い熱硬化性樹脂量を前記キャビティーに充填して熱硬化させた後、前記熱硬化性樹脂の表面を研磨することにより、前記熱硬化性樹脂の表面と前記キャビティー近傍の前記セラミック多層基板の表面との段差を、前記絶縁性接着層の厚さよりも小さくしたことを特徴とする請求項７から請求項１２までのいずれかに記載の回路モジュールの製造方法。
JP2003277432A 2003-07-22 2003-07-22 回路モジュールとその製造方法 Expired - Fee Related JP3709882B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003277432A JP3709882B2 (ja) 2003-07-22 2003-07-22 回路モジュールとその製造方法
EP04017125A EP1505858A3 (en) 2003-07-22 2004-07-20 Circuit module and manufacturing method thereof
US10/895,050 US20050017347A1 (en) 2003-07-22 2004-07-21 Circuit module and manufacturing method thereof
TW093121742A TWI351097B (en) 2003-07-22 2004-07-21 Circuit module and manufacturing method thereof
CNB2004100766784A CN100568489C (zh) 2003-07-22 2004-07-22 电路模块及其制造方法
US11/905,870 US8003438B2 (en) 2003-07-22 2007-10-05 Circuit module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277432A JP3709882B2 (ja) 2003-07-22 2003-07-22 回路モジュールとその製造方法

Publications (2)

Publication Number Publication Date
JP2005045013A true JP2005045013A (ja) 2005-02-17
JP3709882B2 JP3709882B2 (ja) 2005-10-26

Family

ID=33549970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277432A Expired - Fee Related JP3709882B2 (ja) 2003-07-22 2003-07-22 回路モジュールとその製造方法

Country Status (5)

Country Link
US (2) US20050017347A1 (ja)
EP (1) EP1505858A3 (ja)
JP (1) JP3709882B2 (ja)
CN (1) CN100568489C (ja)
TW (1) TWI351097B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317955A (ja) * 2006-05-26 2007-12-06 Murata Mfg Co Ltd 部品内蔵回路モジュール基板
JP2008060426A (ja) * 2006-08-31 2008-03-13 Tdk Corp 電子部品モジュール
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
JP2009104888A (ja) * 2007-10-23 2009-05-14 Nec Tokin Corp 保護モジュール
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2010238951A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品モジュール
JP2011138812A (ja) * 2009-12-25 2011-07-14 Tdk Corp 電源モジュール
US8064211B2 (en) 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP2012518893A (ja) * 2009-01-20 2012-08-16 アルテラ コーポレイション 挿入層上に配置されたコンデンサーを有するｉｃパッケージ
JP2013115127A (ja) * 2011-11-25 2013-06-10 Denso Corp 電子装置およびその製造方法
JP2013524540A (ja) * 2010-04-13 2013-06-17 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 電子コンポーネントを印刷回路基板内に統合する方法及び内部に統合された電子コンポーネントを有する印刷回路基板
JP2015181204A (ja) * 2015-07-10 2015-10-15 大日本印刷株式会社 電子モジュール
JP2018120902A (ja) * 2017-01-24 2018-08-02 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
US11177204B2 (en) 2016-01-19 2021-11-16 General Electric Company Power electronics package and method of manufacturing thereof

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
US20070187818A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JPWO2008023827A1 (ja) * 2006-08-25 2010-01-14 三洋電機株式会社 半導体装置
WO2008023824A1 (en) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Semiconductor device and method for manufacturing the same
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US20080186690A1 (en) * 2007-02-07 2008-08-07 Nokia Corporation Electronics Package And Manufacturing Method Thereof
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
JP4434268B2 (ja) * 2007-11-28 2010-03-17 Ｔｄｋ株式会社 電子部品モジュール
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
WO2009085997A1 (en) * 2007-12-28 2009-07-09 Saint-Gobain Performance Plastics Corporation Reinforced tube
KR100972431B1 (ko) 2008-03-25 2010-07-26 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
JPWO2010052942A1 (ja) * 2008-11-06 2012-04-05 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
KR20110059054A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 집적 수동 소자 어셈블리
JP5501745B2 (ja) * 2009-12-01 2014-05-28 株式会社ニデック 視覚再生補助装置
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8865525B2 (en) * 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US9087701B2 (en) * 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
US9679863B2 (en) 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
JP5167516B1 (ja) * 2011-11-30 2013-03-21 株式会社フジクラ 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
TWI465163B (zh) * 2012-04-20 2014-12-11 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法
US8927345B2 (en) * 2012-07-09 2015-01-06 Freescale Semiconductor, Inc. Device package with rigid interconnect structure connecting die and substrate and method thereof
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
TWI549201B (zh) * 2014-04-08 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI555101B (zh) * 2014-05-27 2016-10-21 矽品精密工業股份有限公司 封裝結構及其製法
CN105489580B (zh) 2014-09-17 2018-10-26 日月光半导体制造股份有限公司 半导体衬底及半导体封装结构
TWI573202B (zh) * 2015-06-18 2017-03-01 欣興電子股份有限公司 封裝結構及其製作方法
JP6773367B2 (ja) * 2015-06-25 2020-10-21 インテル・コーポレーション パッケージオンパッケージのため凹型導電性コンタクトを有する集積回路構造及び方法
DE102016203453A1 (de) * 2016-03-02 2017-09-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
US9806061B2 (en) * 2016-03-31 2017-10-31 Altera Corporation Bumpless wafer level fan-out package
US10002857B2 (en) * 2016-04-12 2018-06-19 Qualcomm Incorporated Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer
KR102595896B1 (ko) 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
EP3621107A1 (en) * 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
JP7231428B2 (ja) * 2019-02-12 2023-03-01 日本ピラー工業株式会社 高周波回路基板の製造方法、及び高周波回路基板
EP3930428A1 (en) * 2020-06-22 2021-12-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component covered by functional film having an inhomogeneous thickness distribution
CN112234035B (zh) * 2020-09-29 2023-02-28 日月光半导体制造股份有限公司 半导体封装结构及其形成方法
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법
CN113745169B (zh) * 2021-07-23 2023-10-24 中国电子科技集团公司第二十九研究所 多腔槽ltcc基板与封装盒体焊接结构及方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632336A (ja) * 1986-06-20 1988-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
US5079065A (en) * 1990-04-02 1992-01-07 Fuji Xerox Co., Ltd. Printed-circuit substrate and method of making thereof
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5672226A (en) * 1995-10-11 1997-09-30 Delco Electronics Corporation Process of forming multilayer circuit boards
JPH09148743A (ja) 1995-11-20 1997-06-06 Mitsubishi Gas Chem Co Inc セラミックス／プラスチックスハイブリッド多層プリント板の製造方法
JPH10256413A (ja) 1997-03-11 1998-09-25 Toshiba Corp 半導体パッケージ
JPH10261872A (ja) 1997-03-18 1998-09-29 Hitachi Chem Co Ltd 多層配線板用材料とその製造法並びにそれを用いた多層配線板の製造法
JPH1154646A (ja) * 1997-07-31 1999-02-26 Toshiba Corp 半導体素子用パッケージおよびその製造方法
JP3470787B2 (ja) * 1997-07-31 2003-11-25 株式会社東芝 半導体素子用複合パッケージの製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3522571B2 (ja) 1999-03-05 2004-04-26 日本特殊陶業株式会社 配線基板
US6208259B1 (en) * 1999-03-09 2001-03-27 Case Corporation Basket level indicator for cotton harvester
WO2001019149A1 (fr) * 1999-09-02 2001-03-15 Ibiden Co., Ltd. Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6583210B2 (en) 2001-02-01 2003-06-24 The Goodyear Tire & Rubber Company Tire having tread with co-extruded non-black colored overlay
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003014268A (ja) 2001-06-29 2003-01-15 Sanyo Electric Co Ltd 空調換気扇
JP2003100937A (ja) 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2003142628A (ja) * 2001-11-08 2003-05-16 Ngk Spark Plug Co Ltd 配線基板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317955A (ja) * 2006-05-26 2007-12-06 Murata Mfg Co Ltd 部品内蔵回路モジュール基板
US8064211B2 (en) 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP2008060426A (ja) * 2006-08-31 2008-03-13 Tdk Corp 電子部品モジュール
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
US8222747B2 (en) 2006-10-20 2012-07-17 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US7923367B2 (en) 2006-10-20 2011-04-12 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP2009104888A (ja) * 2007-10-23 2009-05-14 Nec Tokin Corp 保護モジュール
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2012518893A (ja) * 2009-01-20 2012-08-16 アルテラ コーポレイション 挿入層上に配置されたコンデンサーを有するｉｃパッケージ
JP2010238951A (ja) * 2009-03-31 2010-10-21 Tdk Corp 電子部品モジュール
JP2011138812A (ja) * 2009-12-25 2011-07-14 Tdk Corp 電源モジュール
JP2013524540A (ja) * 2010-04-13 2013-06-17 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 電子コンポーネントを印刷回路基板内に統合する方法及び内部に統合された電子コンポーネントを有する印刷回路基板
JP2013115127A (ja) * 2011-11-25 2013-06-10 Denso Corp 電子装置およびその製造方法
JP2015181204A (ja) * 2015-07-10 2015-10-15 大日本印刷株式会社 電子モジュール
US11177204B2 (en) 2016-01-19 2021-11-16 General Electric Company Power electronics package and method of manufacturing thereof
JP2018120902A (ja) * 2017-01-24 2018-08-02 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
JP7021854B2 (ja) 2017-01-24 2022-02-17 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法

Also Published As

Publication number Publication date
EP1505858A3 (en) 2008-04-23
TW200509368A (en) 2005-03-01
US8003438B2 (en) 2011-08-23
JP3709882B2 (ja) 2005-10-26
US20080090335A1 (en) 2008-04-17
CN100568489C (zh) 2009-12-09
CN1577813A (zh) 2005-02-09
EP1505858A2 (en) 2005-02-09
TWI351097B (en) 2011-10-21
US20050017347A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4204989B2 (ja) 半導体装置及びその製造方法
JP3910387B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP4201436B2 (ja) 多層配線基板の製造方法
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2009010358A (ja) 電子部品内蔵モジュール及びその製造方法
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP4183708B2 (ja) 部品内蔵基板の製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP3930222B2 (ja) 半導体装置の製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
JP2001345559A (ja) 配線基板及びその製造方法
JP2005135995A (ja) 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP4718890B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体
CN114823372A (zh) 板级系统级封装方法及封装结构

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees