[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004525548A - 精密位相生成装置 - Google Patents

精密位相生成装置 Download PDF

Info

Publication number
JP2004525548A
JP2004525548A JP2002554974A JP2002554974A JP2004525548A JP 2004525548 A JP2004525548 A JP 2004525548A JP 2002554974 A JP2002554974 A JP 2002554974A JP 2002554974 A JP2002554974 A JP 2002554974A JP 2004525548 A JP2004525548 A JP 2004525548A
Authority
JP
Japan
Prior art keywords
signal
circuit
phase
frequency
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002554974A
Other languages
English (en)
Inventor
ハリス,ウィリアム・エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2004525548A publication Critical patent/JP2004525548A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

互いに精確に位相シフトした複数のクロック信号を提供するための精密多段クロック信号生成装置。クロック信号は、位相ロックループ回路のフィードバック経路にあるジョンソン・カウンタのシフトレジスタの出力から取られる。

Description

【技術分野】
【0001】
電子制御装置、具体的には、単一位相クロック信号から複数位相クロッキング信号を生成する精密位相生成装置。
【背景技術】
【0002】
コンピュータおよび他のシステムでは、単一発振器は、クロックのソースとして使用される信号と、さまざまな記憶要素の動作を制御する制御信号とを生成し、システムの要素をラッチする。しばしば、クロック信号の異なる位相を使用して、これらの要素をクロックすることが望ましいことが判明する。いくつかの技術を使用して、2つの異なるクロックパルス信号の位相を生成していたが、そのような設計は、単一高周波数クロックから3つ以上の位相を提供しない。回路の広範な記憶要素を制御するために、精確な位相関係を有するクロック信号の4つ以上の異なる位相を提供することがしばしば望ましいので、単一高周波数クロックからクロック信号の2つ以上の位相を提供する複数位相が必要である。そのような必要性は、本発明によって満たされる。
【発明の開示】
【課題を解決するための手段】
【0003】
(発明の概要)
本発明は、複数位相信号生成装置を対象とする。これは、入力クロック信号を、Nを正の整数として360°/2Nに位相を相対的に分離したクロック信号を有するNのクロック信号に分割する回路を提供する。回路は、周波数F0を有する入力信号を受信して、周波数2NF0を有する出力信号を提供する位相ロックループ回路と、位相ロックループ回路の出力信号を入力として受信して、出力信号を誤差信号として位相ロックループ回路に提供するように接続されたNステージを有するジョンソン・カウンタとを有する。ジョンソン・カウンタは、また、ジョンソン・カウンタのNステージのそれぞれから少なくとも2つの出力信号を、それぞれが他の360/2N°の位相から変位した位相を有するクロック信号として提供するようにも接続される。
【0004】
入力クロック信号を受信して、入力クロック信号と同一の周波数を有し、かつ入力信号から所定の位相だけ変位している複数のクロック信号を生成するための回路。回路は、入力クロック信号をフィードバック信号と比較して、入力クロック信号とフィードバック信号との位相差に対応する出力信号を提供するための位相検出器を有する。回路は、また、位相コンパレータから出力信号を受信して、制御信号を生成する低域通過フィルタおよび利得ステージと、制御信号を受信して、制御信号に対応する周波数を有する発振器出力信号を生成するための電圧制御発振器とを有する。多段カウント回路が接続され、発振器出力信号を受信して、位相検出器へのフィードバック信号と、入力クロック信号の周波数にあり、かつ位相が固定角度増分だけクロック信号からシフトしている複数のクロック信号とを提供する。
【0005】
本発明の他の特徴によれば、Nを正の整数として360°/2Nの所定の位相シフトによって互いに変位した少なくとも2つのクロック信号を生成する方法が提供される。該方法には、クロック信号を所望のクロック周波数において位相ロック回路の信号入力に加え、フィードバック信号を位相ロックループの他の入力に加えることと、2Nの周波数を有する位相ロックループの出力を生成することとが含まれる。該方法は、位相ロックループの出力をNステージジョンソン・カウンタに結合して、2Nによって除算した位相ロックループの出力信号の周波数に対応する周波数を有する位相シフトループの他の入力に信号を提供することと、位相シフトクロック出力として使用するために、ジョンソン・カウンタのステージの出力を結合することとをさらに備える。
【0006】
本発明の他の特徴と利点は、これ以後、明らかになるであろう。
【発明を実施するための最良の形態】
【0007】
以下の詳細な記述は、図1と2を参照し、かつ組み込んでおり、本発明の特定の実施形態を記述し、かつ例示する。これらの実施形態は、限定ではなく、本発明の概念を例示し、かつ教示するためにのみ提供されており、当業者が本発明を実装または実施することを可能にするように、十分詳細に図示および記述されている。したがって、本発明をあいまいにすることを回避することが適切である場合、当業者には既知のある種の情報が記述から省略されている可能性がある。
【0008】
本発明を組み込んでいる例示的なシステム
図1は、本発明を組み込んでいる例示的な精密位相生成装置100を示す。位相生成装置100には、位相ロックループ回路102とジョンソン・カウンタ104とが含まれる。
【0009】
位相ロックループ回路102は、クロックソースから周波数F0を有する入力信号104を受信する。位相ロックループ102において、入力信号104を位相ロックループ102の基準入力端子106に加えられる基準信号と比較し、内部誤差信号が創出される。内部位相誤差信号は、制御信号を提供するために利得ステージおよび低域通過フィルタによって条件付けられ、制御信号は、電圧制御発振器の入力に加えられ、電圧制御発振器は、制御信号に対応する出力信号108を提供する。
【0010】
位相ロックループ102の電圧制御発振器からの出力信号108は、ジョンソン・カウンタ104の入力に接続される。ジョンソン・カウンタは、シフトレジスタの特有の形態であり、出力段階の状態に関係なく、その状態の補完物が次のクロックパルスにおいて直列入力に加えられるように、直列入力への特有のフィードバックを有する。4ステージを有するジョンソン・カウンタでは、n=4であり、サイクル長は、2nではなく2nである。したがって、4ステージカウンタでは、サイクル長は、2n=16ではなく、2n=8である。ジョンソン・カウンタ104の出力110は、周波数がF0であるように、カウンタのn番目のフリップ・フロップ・ステージから取られる。
【0011】
端子106における誤差信号を入力クロック信号F0に対応させるために、位相ロックループ102の出力が2n*F0であるように、電圧制御発振器の利得を設定することが必要である。追加の出力112が、ジョンソン・カウンタ104のシフトレジスタのそれぞれから提供される。それらの出力のそれぞれは、クロック信号F0と同じ周波数を有するが、それぞれ、クロック信号F0から360°/2Nだけ、位相がシフトしている。
【0012】
本発明による精密位相生成装置200の実施形態のより完全なブロック図を、図2に示す。周波数F0を有する入力クロック信号202が、位相検出器204の入力端子202に加えられる。位相検出器204は、端子202における入力信号の位相を端子206において受信した誤差信号と比較して、出力信号を出力端子208において提供する。この出力端子は、端子202の入力信号と206の入力信号との位相差に対応する平均値を有する。
【0013】
位相検出器204からの出力信号は、低域通過フィルタ210および利得ステージ212によって受信される。低域通過フィルタおよび利得ステージは、制御信号を生成し、この制御信号は、電圧制御発振器216の入力端子214に接続される。電圧制御発振器216は、制御電圧に対応する周波数を有する発振器出力電圧を生成する。より具体的には、発振器216の出力信号217は、シフトレジスタ220、222、224、および226で形成されたジョンソン・カウンタの端子218における出力が、入力クロック信号の周波数F0に対応する周波数を有するように調整された周波数を有する。したがって、例示した4ステージジョンソン・カウンタでは、電圧制御発振器216の発振器出力信号の入力の周波数F0には、2nまたは8が乗算される。
【0014】
レジスタ220、222、224、および226で形成されたジョンソン・カウンタの出力218における信号の周波数は、カウンタの調整または分割の行為のために、出力信号217の周波数の1/2nまたは1/8である。カウンタ出力信号は、位相検出器204のエラー入力端子206に接続されて、ジョンソン・カウンタの出力218における信号が、入力クロック信号202の周波数F0にロックされるように、位相ロックループのループを閉鎖する。
【0015】
入力クロック信号202の周波数F0と同一の周波数を有する複数クロック出力信号は、端子228、230、および232、ならびに端子218の上で利用可能である。カウンタ220、222、224、および226をジョンソン・カウンタとして機能させるために、出力ステージ226の状態に関係なく、その状態の補完物が、次のクロックパルスにおいてジョンソン・カウンタの直列入力に加えられるように、出力端子218から第1シフトレジスタ220の入力にフィードバック接続が作成される。
【0016】
図2に示した回路では、端子228と230、230と232、および232と234とにおける信号の位相差は、精確に45度である。したがって、これらの4つの出力と、それぞれのカウンタステージの補間出力とは、互いに精確に45度だけ分離し、かつ360度の位相範囲を完全に網羅する8つの精密内部クロック信号を提供する。8つのカウンタによる分割ではなく、4つのカウンタによって分割されるパルス生成装置では、示したように、端子間の位相差は、90度である。nを適切に指定することによって、精密位相生成装置によって生成することが可能である複数のクロック信号間に、可能な位相シフトを多様に設定することが可能である。
【0017】
当技術分野を発展させるために、本発明者は、複数位相シフトクロック信号を精密に生成する新しい方法と、これらの方法を実現する回路とを提示した。Nを正の整数として、360°/2Nの所定の位相シフトだけ互いに変位した少なくとも2つのクロック信号を生成する1つの例示的な非反復方法は、クロック信号を、所望のクロック信号において、位相ロックループ回路の信号入力に加え、フィードバック信号を、位相ロックループの他の入力に加えることを必要とする。また、2Nの周波数を有する位相ロックループの出力を生成することと、位相ロックループの出力をジョンソン・カウンタのNステージに結合して、2Nによって除算した位相ロックループの出力信号の周波数に対応する周波数を有する位相ロックループの他の入力に信号を提供することと、位相シフトクロック出力として使用するために、ジョンソン・カウンタのステージの出力を結合することとが含まれる。
【0018】
上述した実施形態は、本発明を実施または実装する1つまたは複数の方式を例示および教示することのみを意図しており、多様さまたは範囲を限定することを意図していない。本発明の実際の範囲は、本発明の教示を実施または実装するすべての方式を包含しており、以下の請求項とその等価物とによってのみ規定される。
【図面の簡単な説明】
【0019】
【図1】精密複数位相生成装置の実施形態のブロック図である。
【図2】45度だけ互いに分離したクロック信号を提供する精密複数位相生成装置の実施形態のブロック図である。

Claims (21)

  1. 入力クロック信号を、Nを正の整数として360°/2Nに位相を相対的に分離したクロック信号を有するNのクロック信号に分割するための回路であって、該回路は、
    周波数F0を有する入力信号を受信して、周波数2NF0を有する出力信号を提供する位相ロックループ回路と、
    位相ロックループ回路の出力信号を入力として受信して、出力信号を誤差信号として位相ロックループ回路に提供するように接続されたNステージを有するジョンソン・カウンタであって、また、ジョンソン・カウンタのNステージの少なくとも2つから少なくとも2つの出力信号を、それぞれが他の360/2N°の位相から変位した位相を有するクロック信号として提供するためにも接続されるジョンソン・カウンタと、
    を備える回路。
  2. 請求項1に記載の回路であって、N=4である、回路。
  3. 請求項1に記載の回路であって、N=8である、回路。
  4. 位相が互いにシフトした複数のクロック信号を提供するための回路であって、該回路は、
    入力信号と誤差信号とを比較して、出力信号を提供する位相ロックループ回路と、
    位相ロックループ回路の出力信号を入力として受信して、出力信号を誤差信号として位相ロックループ回路に提供するように、位相ロックループ回路のフィードバック経路において接続された多段カウンタであって、また、カウンタのステージのそれぞれから少なくとも2つの出力信号を、それぞれが入力信号の位相から変位した位相を有するクロック信号として提供するためにも接続される多段カウンタと、
    を備える回路。
  5. 請求項4に記載の回路であって、多段カウンタが、Nステージを有するジョンソン・カウンタであり、ジョンソン・カウンタの出力信号の周波数が、2Nによって除算した位相ロックループ回路の出力信号の周波数である、回路。
  6. 入力クロック信号を受信して、入力クロック信号と同一の周波数を有し、かつ入力信号から所定の位相だけ変位している複数のクロック信号を生成するための回路であって、該回路は、
    入力クロック信号をフィードバック信号と比較して、入力クロック信号とフィードバック信号との位相差に対応する出力信号を提供するための位相検出器と、
    位相コンパレータから出力信号を受信して、制御信号を生成する低域通過フィルタおよび利得ステージと、
    制御信号を受信して、制御信号に対応する周波数を有する発振器出力信号を生成するための電圧制御発振器と、
    発振器出力信号を受信して、位相検出器へのフィードバック信号と、入力クロック信号の周波数にあり、かつ位相が固定角度増分だけクロック信号からシフトしている複数のクロック信号とを提供するように接続された多段カウント回路と、
    を備える回路。
  7. 請求項6に記載の回路であって、位相検出器の出力信号が、入力クロック信号とフィードバック信号との位相差を表す、回路。
  8. 請求項6に記載の回路であって、電圧制御発振器出力信号の周波数が、入力クロック信号の周波数の倍数である、回路。
  9. 請求項8に記載の回路であって、多段カウント回路が、Nステージを有するジョンソン・カウンタである、回路。
  10. 請求項6に記載の回路であって、電圧制御発振器出力信号の周波数が、入力クロック信号の周波数の倍数である、回路。
  11. 複数位相クロック信号を生成するための回路であって、該回路は、
    クロック周波数F0の第1クロック信号を生成するためのクロック生成装置と、
    第1クロック信号を受信して、出力信号を提供する位相ロックループ回路と、
    位相ロックループ回路の出力信号を入力として受信して、出力信号を誤差信号として位相ロックループ回路に提供するように接続されたNステージを有するジョンソン・カウンタであって、また、ジョンソン・カウンタのNステージのそれぞれから出力信号を他のクロック信号として提供するためにも接続されるジョンソン・カウンタと、
    を備える回路。
  12. 請求項11に記載の回路であって、位相ロックループ回路の出力信号が、2N*F0の周波数を有する、回路。
  13. 複数位相信号生成回路であって、該回路は、
    クロック周波数を有するクロック信号を生成する生成装置と、
    クロック信号をフィードバック信号と比較して、クロック信号とフィードバック信号の位相差に対応する出力信号を提供するための位相検出器と、
    位相コンパレータから出力信号を受信して、制御信号を生成する低域通過フィルタおよび利得ステージと、
    制御信号を受信して、制御信号に対応する周波数を有する発振器出力信号を生成するための電圧制御発振器と、
    発振器出力信号を受信して、位相検出器へのフィードバック信号と、クロック周波数にあり、かつ位相がクロック信号からシフトしている複数のクロック信号とを提供するように接続された多段カウント回路と、
    を備える回路。
  14. 請求項13に記載の回路であって、多段カウント回路からの複数のクロック信号が、固定角度増分だけ互いにシフトしている、回路。
  15. 請求項13に記載の生成回路であって、多段カウント回路が、Nステージを有するジョンソン・カウンタである、回路。
  16. 請求項13に記載の回路であって、位相検出器の出力信号が、入力クロック信号とフィードバック信号との位相差を表す、回路。
  17. 請求項13に記載の回路であって、電圧制御発振器出力信号の周波数が、入力クロック信号の周波数の倍数である、回路。
  18. 請求項13に記載の回路であって、多段カウント回路が、Nステージを有するジョンソン・カウンタである、回路。
  19. 請求項9に記載の回路であって、電圧制御発振器出力信号の周波数が、入力クロック信号の周波数の倍数である、回路。
  20. Nを正の整数として、360°/2Nの所定の位相シフトによって互いに変位した少なくとも2つのクロック信号を生成するための方法であって、該方法は、
    クロック信号を、所望のクロック周波数において、位相ロックループ回路の信号入力に加えるステップと、
    フィードバック信号を位相ロックループの他の入力に加えるステップと、
    2Nの周波数を有する位相ロックループの出力を生成するステップと、
    位相ロックループの出力をNステージジョンソン・カウンタに結合して、2Nによって除算した位相ロックループの出力信号の周波数に対応する周波数を有する位相シフトループの他の入力に信号を提供するステップと、
    位相シフトクロック出力として使用するために、ジョンソン・カウンタのステージの出力を結合するステップと、
    を含む方法。
  21. 請求項20に記載の方法であって、N=4である、方法。
JP2002554974A 2000-12-29 2001-12-18 精密位相生成装置 Withdrawn JP2004525548A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/751,610 US20020084816A1 (en) 2000-12-29 2000-12-29 Precision phase generator
PCT/US2001/048976 WO2002054598A2 (en) 2000-12-29 2001-12-18 Precision phase generator

Publications (1)

Publication Number Publication Date
JP2004525548A true JP2004525548A (ja) 2004-08-19

Family

ID=25022762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002554974A Withdrawn JP2004525548A (ja) 2000-12-29 2001-12-18 精密位相生成装置

Country Status (5)

Country Link
US (1) US20020084816A1 (ja)
EP (1) EP1346480A2 (ja)
JP (1) JP2004525548A (ja)
KR (1) KR20030066791A (ja)
WO (1) WO2002054598A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283816A (ja) * 2009-05-29 2010-12-16 Honeywell Internatl Inc クロックを並列データに整列させるための回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1811664A3 (en) * 2005-12-30 2010-01-27 STMicroelectronics Pvt. Ltd. System and method for multiple-phase clock generation
WO2014051545A1 (en) * 2012-09-25 2014-04-03 Arijit Raychowdhury Digitally phase locked low dropout regulator
CN103427836A (zh) * 2013-07-25 2013-12-04 京东方科技集团股份有限公司 一种频率信号发生系统和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093870A (en) * 1976-04-26 1978-06-06 Epstein Lawrence J Apparatus for testing reflexes and/or for functioning as a combination lock
US4282493A (en) * 1979-07-02 1981-08-04 Motorola, Inc. Redundant clock signal generating circuitry
JP2993200B2 (ja) * 1991-07-31 1999-12-20 日本電気株式会社 位相同期ループ
DE4214612C2 (de) * 1992-05-02 2001-12-06 Philips Corp Intellectual Pty Frequenzteilerschaltung
US5425074A (en) * 1993-12-17 1995-06-13 Intel Corporation Fast programmable/resettable CMOS Johnson counters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283816A (ja) * 2009-05-29 2010-12-16 Honeywell Internatl Inc クロックを並列データに整列させるための回路

Also Published As

Publication number Publication date
EP1346480A2 (en) 2003-09-24
KR20030066791A (ko) 2003-08-09
US20020084816A1 (en) 2002-07-04
WO2002054598A3 (en) 2003-04-10
WO2002054598A2 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
US5365119A (en) Circuit arrangement
US6441667B1 (en) Multiphase clock generator
US6642800B2 (en) Spurious-free fractional-N frequency synthesizer with multi-phase network circuit
JPH0677950A (ja) 同期クロック分配システム
JPH0537364A (ja) 位相同期ループ
US6570425B2 (en) Phase difference signal generator and multi-phase clock signal generator having phase interpolator
KR100195855B1 (ko) 소수배 시스템에 있어서 클록 동기 체계
US6538516B2 (en) System and method for synchronizing multiple phase-lock loops or other synchronizable oscillators without using a master clock signal
JP3566686B2 (ja) 逓倍クロック生成回路
US20090051347A1 (en) High frequency delay circuit and test apparatus
US5481230A (en) Phase modulator having individually placed edges
US20040107230A1 (en) Random number generator
JPH04356804A (ja) デジタル信号合成方法及び装置
US6798266B1 (en) Universal clock generator using delay lock loop
US7642865B2 (en) System and method for multiple-phase clock generation
TWI392992B (zh) 時脈產生電路及其時脈產生方法
JP2004525548A (ja) 精密位相生成装置
US6956922B2 (en) Generating non-integer clock division
JP2004032586A (ja) 逓倍pll回路
US10659059B2 (en) Multi-phase clock generation circuit
CN111585570A (zh) 一种基于可重配多锁相环的时钟抖动消除电路
US7253674B1 (en) Output clock phase-alignment circuit
JP2000148281A (ja) クロック選択回路
JP2006004293A (ja) Smd任意逓倍回路
JPH09284052A (ja) 位相差信号発生器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301