[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004311602A - Ｉｃチップの実装方法 - Google Patents

Ｉｃチップの実装方法 Download PDF

Info

Publication number
JP2004311602A
JP2004311602A JP2003100961A JP2003100961A JP2004311602A JP 2004311602 A JP2004311602 A JP 2004311602A JP 2003100961 A JP2003100961 A JP 2003100961A JP 2003100961 A JP2003100961 A JP 2003100961A JP 2004311602 A JP2004311602 A JP 2004311602A
Authority
JP
Japan
Prior art keywords
chip
sealing resin
bonding
oxide film
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003100961A
Other languages
English (en)
Inventor
Atsushi Takahashi
篤 高橋
Yoshihiro Ishida
芳弘 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase and Co Ltd
Original Assignee
Nagase and Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase and Co Ltd filed Critical Nagase and Co Ltd
Priority to JP2003100961A priority Critical patent/JP2004311602A/ja
Publication of JP2004311602A publication Critical patent/JP2004311602A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】突起電極にフラックスを塗布し、ボンディングし、フラックス洗浄し、封止するフリップチップ実装は工程が長く、大チップになると、封止樹脂の注入時間が長くなったり、フラックス洗浄が充分できない等の問題があった。
【解決手段】予め、突起電極の酸化膜を除去し、突起電極面を封止樹脂でカバーすることで突起電極の再酸化を防ぎ、ボンディングすることで、封止樹脂を硬化することで、フラックス無しボンディングできる、安価で信頼性のある実装方法を提供できた。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は封止樹脂付突起電極付ＩＣチップの実装方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化及び半導体チップをマザーボートに高密度化実装するため、半導体チップを直接基板上に実装するフリップチップ実装が使われてきている。その中で、半田バンプを使ったフリップチップ実装を安価に製造する市場要求が大きい。
【０００３】
図２は、従来の突起電極付ＩＣチップの回路基板への実装方法を示す。図２（ａ）に示す突起電極工程は能動素子が形成されたウエハ１の各ＩＣチップ２のパット３上に電解メッキ法等の突起電極形成法により半田等の突起電極４が形成される。
【０００４】
図２（ｂ）に示す個辺化工程は、ダイシングソーを使いウエハ１をダイシングソーにより個々のＩＣチップ２に分割する。
【０００５】
図２（ｃ）に示すフラックス塗布工程はボンディング時に突起電極４の表面に形成された酸化膜を除去する効果のあるフラックス９を突起電極４上に塗布する。
【０００６】
図２（ｄ）に示すボンディング工程は、ＩＣチップ２の突起電極４と回路基板７上ボンディングパット８を位置合わせし、配置し、リフロー炉で突起電極４が溶ける温度に加熱し、回路基板７にＩＣチップ２を接合する。接合後、突起電極４の周辺にはフラックス残渣１０が残る。
【０００７】
図２（ｅ）に示す洗浄工程は、ボンディング後突起電極の周辺に残ったフラックス残査１０を洗浄し、除去する。
【０００８】
図２（ｆ）に示す封止工程は、ＩＣチップ２の周辺に封止樹脂を塗布し、キャピラリー効果で封止樹脂５をＩＣチップ２と回路基板７の空隙に注入し、加熱することで封止樹脂５を硬化させる。
【０００９】
【発明が解決しようとする課題】
しかしながら、前述した突起電極付ＩＣチップの実装方法には次のような問題点がある。即ち、フラックス塗布工程、ボンディング工程、フラックス洗浄工程、封止工程と工程が長いためコストが高くなる等の問題があった。さらに、ＩＣチップが大きくなり、突起電極数が増えることで、ＩＣチップと回路基板の空隙が狭くなり、封止樹脂の注入時間が長くなったり、また、フラックスの洗浄が充分できなったり封止樹脂内にボイドが発生することで信頼性が低下する等の問題があった。
【００１０】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、突起電極付ＩＣチップの安価で信頼性のある実装方法を提供するものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、表面が酸化された突起電極付ＩＣチップをフラックスレスで回路基板に実装する方法において、少なくとも前記突起電極の表面の酸化膜を除去する酸化膜除去工程と、前記ＩＣチップの突起電極面に封止樹脂を塗布する封止樹脂塗布工程と、前記ＩＣチップを前記回路基板のボンディングパットにボンディングするボンディング工程と、前記封止樹脂を硬化する硬化工程とを包含することを特徴とするものである。
【００１２】
また、前記酸化膜除去工程は、プラズマを使用することを特徴とするものである。
【００１３】
また、前記酸化膜除去工程と前記封止樹脂塗布工程は、前記ＩＣチップがウエハ内に配置された状態で行われること特徴とするものである。
【００１４】
また、前記突起電極は、前記封止樹脂塗布工程後、前記封止樹脂に覆われていることを特徴とするものである。
【００１５】
また、前記封止樹脂は、フィルム状であることを特徴とするものである。
【００１６】
また、前記ボンディングパットは、貴金属で覆われていることを特徴とするものである。
【００１７】
また、前記貴金属は、金であることを特徴とするものである。
【００１８】
また、前記ボンディング工程は、低酸素雰囲気中で行われることを特徴とするものである。
【００１９】
また、前記低酸素雰囲気は，減圧により達成されることを特長とするものである。
【００２０】
また、前記突起電極は、ハンダで構成されていることを特徴とするものである。
【００２１】
また、前記ボンディング工程は，前記ハンダが溶融する熱と前記ハンダが前記封止樹脂を突き破る圧力を加えることを特徴とするものである。
【００２２】
【発明の実施の形態】
以下図面に基づいて本発明における突起電極付ＩＣチップの製造方法について説明する。図１は本発明の実施の形態で突起電極付ＩＣチップの製造方法を説明する説明図である。従来技術と同一部材は同一符号で示す。
【００２３】
先ず、図１（ａ）に示す突起電極工程は、従来の方法と同じであるため、説明は省略する。
【００２４】
図１（ｂ）に示す酸化膜除去工程は、突起電極４の表面に形成された酸化膜をプラズマや液中でエッチングすることで除去する。酸化膜除去後乾燥等で突起電極の再酸化が防げるプラズマによる酸化膜除去が望ましい。また、ＩＣチップ毎に酸化膜を除去するより一括で処理できるウエハで処理することが望ましい。例えば、ウエハを真空にし、アルゴンプラズマを発生させ、スパッタエッチングすることで半田バンプの酸化膜を除去できた。
【００２５】
図１（ｃ）に示す封止樹脂塗布工程は、ウエハ７の突起電極面に封止樹脂５を塗布する。封止樹脂はフィルム状樹脂、液状樹脂等を使えるが、後工程のボンディング工程まで突起電極の表面が酸化しないように確実に保護できるフィルム状であることが望ましい。また、封止樹脂量を容易にコントロールし、一括で処理できるウエハで処理することが望ましい。例えば、ナガセケムテックス株式会社製フィルム封止剤Ｒ６０００を真空ラミネータにより１０トールの真空度、８０℃の貼り付け温度でラミネートすることで均一でボイドの無い状態でフィルム封止剤を貼り付けられた。
【００２６】
図１（ｄ）に示す個辺化工程は、ダイシングソーを使い、ウエハ１と封止樹脂５を同時に切ることで、ウエハ１より封止樹脂付ＩＣチップ６を切り出す。
【００２７】
図１（ｅ）に示すボンディング工程は、回路基板７と封止樹脂付ＩＣチップ６を位置合わせ後仮接着し、リフローすることで突起電極４を溶融させ突起電極４とボンディングパット８を接続する。突起電極は表面に酸化膜が形成されていないので、予めフラックスを塗布する必要はなく、封止樹脂中にフラックス成分を混入させる必要もない。ボンディングパットは酸化膜のない貴金属により表面処理がされていることが望ましく、特に安価に製造できる金により表面処理されていることが望ましい。また、ボンディングの温度で突起電極が再酸化することを防ぐため、低酸素雰囲気でボンディングすることが望ましい。更に、封止樹脂によるボイドも除去できる減圧雰囲気でボンディングすることが望ましい。例えば、前述のナガセケムテックス株式会社製のフィルム封止剤を貼り付けた半田バンプ付きのＩＣチップを、金で表面処理された回路基板に８０℃で１０トールの減圧化で１ｋｇｆ／ｃｍ２ の圧力を１秒間加え仮接着した。更にリフロー炉を通すことで半田バンプが溶融し、基板とボンディングすることができた。
【００２８】
図１（ｆ）に示す硬化工程は、ボンディングが完了した回路基板をオーブンに入れることで封止樹脂５を硬化させる。例えば、１５０℃のオーブンに３時間入れることで硬化が完了した。完成品の接続抵抗とボイドの発生を検査したが問題はなかった。
【００２９】
【発明の効果】
以上説明したように、本発明の突起電極付ＩＣチップよれば、予め突起電極上の酸化膜を除去し、突起電極の表面を封止樹脂によりカバーすることで再酸化を防いだ状態でボンディングすることで、フラックスを使うことなくボンディングすることができ、安価で信頼性のある実装品を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる突起電極付ＩＣチップの製造方法で、突起電極工程、酸化膜除去工程、封止樹脂塗布工程、個辺化工程、ボンディング工程、硬化工程を示す説明図である。
【図２】従来の突起電極付ＩＣチップの実装方法で、突起電極工程、個辺化工程、フラックス塗布工程、ボンディング工程、フラックス洗浄工程、封止工程を示す説明図である。
【符号の説明】
１ ウエハ
２ ＩＣチップ
３ パット
４ 突起電極
５ 封止樹脂
６ 封止樹脂付ＩＣチップ
７ 回路基板
９ フラックス
１０ フラックス残渣

Claims (11)

  1. 表面が酸化された突起電極付ＩＣチップをフラックスレスで回路基板に実装する方法において、少なくとも前記突起電極の表面の酸化膜を除去する酸化膜除去工程と、前記ＩＣチップの突起電極面に封止樹脂を塗布する封止樹脂塗布工程と、前記ＩＣチップを前記回路基板のボンディングパットにボンディングするボンディング工程と、前記封止樹脂を硬化する硬化工程とを包含することを特徴とするＩＣチップの実装方法。
  2. 前記酸化膜除去工程は、プラズマを使用することを特徴とする請求項１記載のＩＣチップの実装方法。
  3. 前記酸化膜除去工程と前記封止樹脂塗布工程は、前記ＩＣチップがウエハ内に配置された状態で行われること特徴とする請求項１または２記載のＩＣチップの実装方法。
  4. 前記突起電極は、前記封止樹脂塗布工程後、前記封止樹脂に覆われていることを特徴とする請求項１から３記載のＩＣチップの実装方法。
  5. 前記封止樹脂は、フィルム状であることを特徴とする請求項１から４記載のＩＣチップの実装方法。
  6. 前記ボンディングパットは、貴金属で覆われていることを特徴とする請求項１から５記載のＩＣチップの実装方法。
  7. 前記貴金属は、金であることを特徴とする請求項６記載の突起電極付ＩＣチップの実装方法。
  8. 前記ボンディング工程は、低酸素雰囲気中で行われることを特徴とする請求項１から７記載の突起電極付ＩＣチップの実装方法。
  9. 前記低酸素雰囲気は，減圧により達成されることを特長とする請求８記載のＩＣチップの実装方法。
  10. 前記突起電極は、ハンダで構成されていることを特徴とする請求項１から９記載のＩＣチップの実装方法。
  11. 前記ボンディング工程は，前記ハンダが溶融する熱と前記ハンダが前記封止樹脂を突き破る圧力を加えることを特徴とする請求項１０記載のＩＣチップの実装方法。
JP2003100961A 2003-04-04 2003-04-04 Ｉｃチップの実装方法 Pending JP2004311602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003100961A JP2004311602A (ja) 2003-04-04 2003-04-04 Ｉｃチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003100961A JP2004311602A (ja) 2003-04-04 2003-04-04 Ｉｃチップの実装方法

Publications (1)

Publication Number Publication Date
JP2004311602A true JP2004311602A (ja) 2004-11-04

Family

ID=33464899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003100961A Pending JP2004311602A (ja) 2003-04-04 2003-04-04 Ｉｃチップの実装方法

Country Status (1)

Country Link
JP (1) JP2004311602A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2021110875A (ja) * 2020-01-14 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2021110875A (ja) * 2020-01-14 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体

Similar Documents

Publication Publication Date Title
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
JP3553300B2 (ja) 半導体装置の製造方法及び半導体装置の実装方法
TWI381459B (zh) Semiconductor device and manufacturing method thereof
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
TW201705321A (zh) 半導體裝置的製造方法
JP2001332583A (ja) 半導体チップの実装方法
JPH1126922A (ja) チップ実装方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2009252799A (ja) 半導体装置の製造方法
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP2004311602A (ja) Ｉｃチップの実装方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JP4577130B2 (ja) 半導体装置の製造方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP4009505B2 (ja) 半導体装置の製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2002359324A (ja) 半導体装置及びその製造方法
JP3489489B2 (ja) 半導体装置の製造方法および半導体装置
JP2010157775A (ja) 半導体装置の製造方法
JP4043391B2 (ja) 電子部品の実装方法およびその実装装置
JP3454097B2 (ja) 電子部品および電子部品の製造方法