JP2004304390A

JP2004304390A - 信号処理装置

Info

Publication number: JP2004304390A
Application number: JP2003093117A
Authority: JP
Inventors: Junichi Maruyama; 純一丸山; Shinya Iguchi; 慎也井口; Yukari Katayama; ゆかり片山; Kenichi Ono; 健一小野
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-03-31
Filing date: 2003-03-31
Publication date: 2004-10-28
Anticipated expiration: 2023-03-31
Also published as: JP4322533B2

Abstract

【課題】液晶素子などを用いた表示装置向け信号処理装置において、動きに適応したＩＰ変換とオーバードライブを実現する場合、従来個別にフレームメモリを必要としていた。
本発明の目的は、動きに適応したＩＰ変換とオーバードライブとに使用するフレームメモリを共通化することで、フレームメモリ数を削減する信号処理装置を提供することにある。
【解決手段】動きに適応したＩＰ変換を実行する場合に、オーバードライブ演算に必要な、前フィールドの同位置画素の階調値を同時に演算することにより、フレームメモリへのデータ転送量を低減し、フレームメモリの個数を削減する。
【選択図】図７

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶素子や有機ＥＬ素子プラズマ等を用いた表示装置向けの映像信号を処理する信号処理装置に係わり、特に前記信号処理装置において、インターレース形式の映像信号をプログレッシブ形式の映像信号に変換するインターレース−プログレッシブ変換や、表示素子の応答速度を向上させるオーバードライブ制御に関する。
【０００２】
【従来の技術】
インターレース形式の映像信号を液晶パネル等のプログレッシブ形式で映像表示を行なう表示装置へ表示する場合、インターレース形式の映像信号をプログレッシブ形式の映像信号に変換するインターレース−プログレッシブ変換を実施する必要がある。従来、インターレース−プログレッシブ変換の方法としては、例えば、特開２０００−１５２２４６号公報に開示されているように、補間対象と異なったフレームまたはフィールドの画像信号から形成される画像間補間信号と、補間対象と同じフレームまたはフィールドの画像信号から形成される画像内補間信号とを混合する手段が知られている。ここで、画像間補間信号の形成にはフィールド遅延器を使用する。
【０００３】
また、液晶表示装置では、液晶が電圧変化に応答する応答時間が大きいことによる残像現象を解決するために、例えば、特開２００１−１２５０６７号公報に開示されているように、フレームメモリを使用したデータ強調手段を用いて、表示データに変化があった場合、変化をより大きくするように表示データを強調して変換することで、応答時間を短縮する手段が知られている。
【０００４】
【特許文献１】
特開２０００−１５２２４６号公報
【特許文献２】
特開２００１−１２５０６７号公報
【０００５】
【発明が解決しようとする課題】
液晶素子などを用いた表示装置において、動きに適応したインターレース−プログレッシブ変換（以後、ＩＰ変換と呼ぶ）を実施する場合には、例えばフレームメモリなどのフィールド遅延器を使用する必要がある。また、前記のようなデータ強調手段（以後、オーバードライブと呼ぶ）を実施する場合にもフレームメモリを使用する。つまり、ＩＰ変換とオーバードライブを別個に実施しようとした場合、２つのフレームメモリが必要となり、表示装置の原価向上につながってしまう。
【０００６】
本発明の目的は、動きに適応したＩＰ変換とオーバードライブとに使用するフレームメモリを共通化することで、フレームメモリ数を削減する信号処理装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明は、表示装置向けの信号処理装置において、タイミング制御部と、フィールド判定部と、フレームメモリ制御部と、ラインメモリと、ラインメモリ制御部と、ラインメモリ選択部と、オーバードライブ対応ＩＰ変換部と、オーバードライブ部と、を設け、前記フィールド判定部には、入力映像信号のデータが奇数フィールドのデータであるか、偶数フィールドのデータであるかを判別する手段と、入力映像信号のデータが奇数ラインのデータであるか、偶数ラインのデータであるかを判別する手段と、を設けた。前記オーバードライブ対応ＩＰ変換部には、前記フィールド判定部に判別データを手がかりに、フレームメモリを使用することで、動きに適応したＩＰ変換を行なうための動き検知ＩＰ変換部を設け、更に、補間対象となる画素の前フィールドの階調値を演算によって求める手段に加え、オーバードライブ用に、同時に、同画素の前フィールドにおけるデータを演算するための手段を設けた。また、前記オーバードライブ部は、前記現フィールド階調値と前記前フィールド階調値に基づいてオーバードライブ制御を施すための補正値決定手段を設け、現フィールド階調値に前記補正値を利用したオーバードライブ制御を加えるための手段を設ける。
【０００８】
従って、前記動きに適応したＩＰ変換とオーバードライブの２つの演算を別個に処理するよりも、フレームメモリへのアクセス量を低減することができ、その結果、上記信号処理装置に接続するフレームメモリのチップ数を削減できる効果がある。
【０００９】
【発明の実施の形態】
以下、本発明の一実施例を図面を用いて詳細に説明する。
【００１０】
前述のように、液晶素子等を用いた表示装置において、例えばテレビ映像などの動画を表示する場合、画質を向上させるためには、ＩＰ変換と、オーバードライブを搭載することが有効である。
【００１１】
ＩＰ変換は、インターレース（飛び越し走査）信号を、プログレッシブ（順次走査）信号に変換する機能である。例えばＮＴＳＣ，ＰＡＬ，Ｄ１，Ｄ３等のインターレース形式の映像信号を、液晶パネル等のプログレッシブ形式で映像表示を行なう表示装置へ表示する場合に適用する。
【００１２】
一方、オーバードライブ機能は、液晶パネルの応答速度を向上させることで動画を表示した際の動画ぼやけを軽減する機能である。
【００１３】
本発明は、液晶表示装置等を用いた表示装置向けに、ＩＰ変換とオーバードライブの２つの機能を実現する信号処理装置を提供する。
【００１４】
本発明の信号処理装置の動作を説明する前に、ＩＰ変換とオーバードライブについて概要を説明する。
【００１５】
まず、ＩＰ変換について説明する。
【００１６】
プログレッシブ信号並びにインターレース信号は共に映像信号の形式である。
【００１７】
図１にプログレッシブ信号を、図２にインターレース信号を構成するデータの位置関係についての概要図をそれぞれ示す。
【００１８】
プログレッシブ信号は、図１に示すように、あるサンプリング時刻における一画面分のデータを一つのフレームとし，同一フレーム内の全てのデータを画面の左上から右下に向かって水平ライン単位に順次走査することで構成する信号である。例えば映像信号規格のＤ２，Ｄ４などの信号では１秒間に約６０枚のフレームから構成する。
【００１９】
一方、インターレース信号は、図２に示すように、サンプリング時刻毎に交互に奇数フィールドと偶数フィールドを構成し、奇数フィールドでは奇数番号の水平ラインのみ、偶数フィールドでは偶数番号の水平ラインのみを、画面の左上から右下に向かって水平ライン単位に飛び越し走査することで構成する信号である。例えばＮＴＳＣやＤ１，Ｄ３などの信号では、１秒間に奇数フィールドと偶数フィールドをそれぞれ約３０枚づつ、合計約６０フィールドから構成する。
【００２０】
ＩＰ変換とは、インターレース信号に含まれていない信号、すなわち奇数フィールドの偶数ライン並びに偶数フィールドの奇数ラインのデータを補間する処理である。
【００２１】
本発明では、ＩＰ変換の方法として、画質に優れた動き検知ＩＰ変換を行なう。次に、動き検知ＩＰ変換について述べる。
【００２２】
ＩＰ変換の方法としては、例えば同一フィールド内のラインデータで補間するフィールド内補間方式と、複数のフィールド間のデータを参照し、フィールド間でデータを補間するフィールド間補間方式がある。
【００２３】
図３に、ＩＰ変換による補間の対象となるラインと、補間の参照データとして使用するラインの相互の位置関係についての概略図を示す。
【００２４】
フィールド内補間では、例えば図３に示すラインＣ３０１に含まれる画素の階調値を求める場合、ラインＣ３０１の上下のラインＵ３０２並びにＬ３０３のデータを用いて補間する。このときの補間方法は、例えばラインＵ３０２のデータをそのまま使用したり（ラインダブラ方式）、ラインＵ３０２の階調値とＬ３０３の階調値の平均値を使用したり（直線補間方式）することができる。いずれの場合もオリジナルのプログレッシブ信号に比べ、垂直方向の解像度の低下が発生する。
【００２５】
フィールド間補間では、例えば図３に示すラインＣ３０１の値を求める場合、ラインＣの前後のフィールドの同位置のラインＰ３０４並びにＮ３０５のデータを用いて補間する。このときの補間方法は、例えばラインＮ３０５のデータをそのまま使用したり、ラインＰ３０４の階調値とラインＮ３０５の階調値の平均値を使用したりすることができる。フィールド間補間では、フィールド内補間と異なり垂直方向の解像度の低下は発生しない。しかし、サンプリング時刻の異なる画像を１ラインおきに合成することとなるため、ラインＰ３０４とラインＮ３０５の期間で画像に動きがある場合、水平方向に縞模様のノイズが発生することがある。
【００２６】
以上のように、フィールド内補間とフィールド間補間の一方だけでは解像度の低下やノイズの発生による画質の劣化が発生してしまう。
【００２７】
動き検知ＩＰ変換は、これらの問題を解決するために、動画に強いフィールド内補間と静止画に強いフィールド間補間の長所を組合せた方式であり、画像の動きを検知し、動きのある部分では、フィールド内補間を、動きのない部分ではフィールド間補間を使用する方式であり、画像に合せて適宜最適なデータを選択できるため高画質な画像が得られる。
【００２８】
以上、動き検知ＩＰ変換について説明した。次にオーバードライブについて説明する。
【００２９】
オーバードライブは、液晶パネルの応答速度を向上させ、動画ぼやけを改善する機能である。
【００３０】
フレームメモリを使用して、フレーム間で同位置画素の階調差分を検出し、階調に変化があった画素には変化量に応じた補正値を原階調値に加算することにより、液晶パネルの応答時間を短縮することができる。
【００３１】
図５に、オーバードライブによる表示素子の輝度応答時間の短縮の概略図を示す。
【００３２】
特定画素において、ｊフレームにおいて目的とする輝度値を得るために、ｊ−１フレームの輝度値から輝度値を変化させるために、ｊ−１フレームの入力階調値とｊフレームの入力階調値の差分値から求めた階調補正値を、ｊフレームの階調データに加えた場合の例を示した。
【００３３】
オーバードライブによる補正がない場合、応答時間が１フレーム期間を超えてしまうため、ｊフレームの目的輝度に到達するのに複数フレーム期間を要する。この応答期間及び、波形の鈍りによる実効輝度不足が動画ぼけとして認識されることとある。一方オーバードライブを施すと、目的輝度に到達するまでの応答時間が短縮し、動画ぼけ現象を改善できる。
【００３４】
図４に、オーバードライブに使用するラインの相互の位置関係の概要図を示す。
【００３５】
同図中の位置Ｃのライン４０１に含まれる画素の階調値Ｉ（Ｃ）に対し、オーバードライブを施した後の階調値Ｉ（Ｏ）は，前フレームの同位置の画素Ｐ４０２の階調値Ｉ（Ｐ）を用いて，例えば、式（１）のように計算できる。
【００３６】
Ｉ（Ｏ）＝Ｉ（Ｃ）＋ α（Ｉ（Ｃ）Ｉ（Ｐ）） …（１）
ここでαはオーバードライブ係数であり，応答速度が向上するように液晶パネルの特性に応じて適切な値を決定する。
【００３７】
以上、動き検知ＩＰ変換とオーバードライブについて述べたが、このように動き検知ＩＰ変換とオーバードライブは演算に複数のフィールドのデータを必要とするため、フィールドデータを格納するためのフレームメモリをそれぞれ使用する必要がある。
【００３８】
そのため、従来の液晶素子を用いた表示装置の構成分担は，例えば図６に示す構成となっていた。
【００３９】
表示装置６０１は、例えばインターフェースモジュール６０２と液晶パネルモジュール６０３から構成する。
【００４０】
インターフェースモジュール６０２は、例えば、チューナー６０４、入力端子６０５、６０６，６０７、Ｙ／Ｃ分離装置６０８、ＲＧＢ変換装置６０８、信号処理装置６１０、フレームメモリ６１１から構成する。
【００４１】
チューナー６０４は、例えばテレビ放送用電波から選局を行なって、例えばＮＴＳＣ信号を取り出す機能を有する。
【００４２】
入力端子６０５，６０６，６０７は、例えばビデオデッキやＤＶＤプレーヤー、ＰＣ（パーソナルコンピュータ）などの外部装置（不図示）から各種映像信号を入力するための端子である。例えば、コンポジット端子、Ｓ端子、Ｄ端子、Ｄ−Ｓｕｂ端子、ＤＶＩ端子、コンポーネント端子等である。図では３つの入力端子を設ける構成例を示したが、異なった構成としても良い。
【００４３】
Ｙ／Ｃ分離装置６０８は、チューナ６０４や入力端子６０５，６０６，６０７から入力された信号が、例えばＮＴＳＣ信号などのように、輝度信号と色信号が合成された信号であった場合に、輝度信号と色信号を分離する機能を有する。
【００４４】
ＲＧＢ変換装置６０９は、入力された映像信号が輝度信号と色信号から構成される信号であった場合に、入力信号を、Ｒ成分、Ｇ成分、Ｂ成分のそれぞれの階調値データに変換する機能を有する。
【００４５】
信号処理装置６１０は、入力された信号をＩＰ変換する手段６１７を少なくとも有する。
【００４６】
フレームメモリ６１１は、信号処理装置６１０で実行するＩＰ変換手段６１７に必要なフレームデータを格納するために使用する。
【００４７】
液晶パネルモジュール６０３は、例えばタイミング制御部６１２、フレームメモリ６１３、ドライバ６１４、６１５、液晶パネル６１６などから構成する。
【００４８】
ドライバ６１４，６１５は液晶パネル６１６の所定の液晶素子を駆動するために、所定の電圧を印加する機能を有する。
【００４９】
タイミング制御部６１２は、所定のタイミングでドライバ６１４，６１５に入力データを転送する機能を有する。また、入力されたデータにオーバードライブによるデータ変調を加えるためのオーバードライブ手段６１８を有する。
【００５０】
フレームメモリ６１３は、タイミング制御部６１２で実行するオーバードライブ手段６１８に必要なフレームデータを格納するために使用する。
【００５１】
ここに例を示すように，従来ＩＰ変換手段６１７はインターフェースモジュール６０２の信号処理装置６１０において実装し、オーバードライブ手段６１８は液晶パネルモジュール６０３のタイミング制御部６１２において実装するというように、２つのフレームメモリ６１１，６１３を別々のモジュールに個別に搭載していたため、部品点数が増加してシステムの原価向上につながっていた。
【００５２】
そこで本発明では、ＩＰ変換用のフレームメモリとオーバードライブ用のフレームメモリを共通化することで、部品点数を減らして表示装置の原価低減を図った。
【００５３】
図７は、本発明の一実施例を適用した表示装置７０１の構成例を示す図である。
【００５４】
図６の構成では、フレームメモリが６１１と６１３の２つあることに対し、図７の構成では１つのフレームメモリ７１１のみを使用する点が異なる。
【００５５】
また、図６の構成では、ＩＰ変換手段６１７はインターフェースモジュール６１２の信号処理装置６１０において実装し、オーバードライブ手段６１８は液晶パネルモジュール６１３において実装していたのに対し、図７の構成では、ＩＰ変換手段７１７とオーバードライブ手段７１８の２つをインターフェースモジュール７０２の信号処理装置７１８において実装する点が異なる。
【００５６】
しかし、図７の構成において、単純にフレームメモリを共通化しただけでは、１つのフレームメモリ７１１に対して、ＩＰ変換手段によるメモリアクセスと、オーバードライブによるメモリアクセスの２つのメモリアクセスが同時に発生することとなり、入力映像信号と出力映像信号の組合せによっては、単位時間あたりのデータ転送量が大きくなり、フレームメモリの動作可能速度を超過してしまうケースが生じる可能性がある。
【００５７】
そこで本発明では、図７に示したフレームメモリの共通化に加え、ＩＰ変換とオーバードライブを連携させて処理することでフレームメモリへのデータ転送量を低減する。データ転送量を低減することにより、フレームメモリを削減するすることが可能となった。
【００５８】
次にデータ転送量の削減方法について説明する。
【００５９】
本方式では、動き検知ＩＰ変換とオーバードライブ双方の処理で、使用するラインに共通性があることを利用し、双方の演算処理を連携させる。動き検知ＩＰ変換の処理の一部をオーバードライブ用の演算のために利用することで、データ転送量を削減する。
【００６０】
図８並びに図９は、本方式おいて動き検知ＩＰ変換とオーバードライブでそれぞれ使用するラインの相互の位置関係の概略を示す図である。
【００６１】
ここで、階調値の演算方法は（１）奇数フィールドの奇数ラインもしくは、偶数フィールドの偶数ラインを演算する場合と、（２）奇数フィールドの偶数ラインもしくは、偶数フィールドの奇数ラインを演算する場合と、の２通りの場合に分けることができる。
【００６２】
図８は、奇数フィールドの奇数ラインもしくは偶数フィールドの偶数ラインを表示する場合の演算方法の例である。
【００６３】
ラインＣ８０１に含まれる画素の階調値を計算する場合、現フィールドの階調値は、該当する実データが入力映像信号中に既に存在するので、補間処理を行なわずにそのまま使用できる。一方、オーバードライブに必要な、前フィールドのラインＰ８０２の画素の階調値は，入力映像信号中に実データが存在しないため、前述の動き検知ＩＰ変換により、Ｕ’８０３，Ｌ’８０４，Ｐ’８０５，Ｃ８０１の位置のラインに含まれる画素から補間する。
【００６４】
図９は、奇数フィールドの偶数ラインもしくは偶数フィールドの奇数ラインを表示する場合の演算方法の例である。
【００６５】
ラインＣ９０１に含まれる画素の階調値を計算する場合、現フィールドの階調値は、該当する実データが入力映像信号中に存在しないため，前述の動き検知ＩＰ変換を用いてＵ９０２，Ｌ９０３，Ｐ９０４，Ｎ９０５の位置のラインに含まれる画素から補間する。一方、オーバードライブに必要な、前フィールドのラインＰ９０４の画素の階調値は、該当する実データが入力映像信号中に存在するので補間処理を行なわずにそのまま使用できる。
【００６６】
以上、図８、図９を用いて説明したように、動き検知ＩＰ変換とオーバードライブに用いるラインには共通性がある。
【００６７】
図１０に、以上述べたフィールドとラインの組合せによる、前フィールドの画素の階調値と現フィールドの画素の階調値の演算方法についてまとめた表を示す。
【００６８】
フィールド並びにラインの種別によって現フィールド階調値と前フィールド階調値をそれぞれ選択できる。
【００６９】
Ｉ（Ｃ）１００１，１００７はラインＣ８０１の現フィールドの階調値、Ｉ（Ｓ’）１００２，１００８は、ラインＵ’８０３，Ｌ’８０４，Ｐ’８０５，Ｃ８０１から動き検知ＩＰ変換によって求めた前フィールドの階調値である。
【００７０】
一方、Ｉ（Ｓ）１００３，１００５はラインＵ９０２，Ｌ９０３，Ｐ９０４，Ｎ９０５から動き検知ＩＰ変換によって求めた現フィールドの階調値、Ｉ（Ｐ）１００４，１００６はラインＣ９０１の前フィールドの階調値である。
【００７１】
以上、ＩＰ変換とオーバードライブを実現しつつ、双方の演算を連携させることで、データ転送量を低減してフレームメモリを共通化する方式について説明した。続いて、以上の方式を実現する論理回路の構成例について説明する。
【００７２】
図１１に、前述のデータ転送量低減方法を実現するためのオーバードライブ対応ＩＰ変換部１１００の構成例を示す。
【００７３】
オーバードライブ対応ＩＰ変換部１１００は、動き検知ＩＰ変換部１１０１と、セレクタ１１０２から構成する。
【００７４】
動き検知ＩＰ変換部１１０１は、フィールド内補間部１１０３と、フィールド間補間部１１０４と、動き検知部１１０５、セレクタ１１０６から構成する。
【００７５】
フィールド内補間部１１０３は補間対象画素の上下のラインの画素データを用いてフィールド内補間を実行する。
【００７６】
フィールド間補間部１１０４は補間対象画素の前後のフィールドのラインの画素データを用いてフィールド間補間を実行する。
【００７７】
動き検知部１１０５は、前フィールドと次フィールドを比較して、補間対象画素に動きがあるかどうかを検知し、動きが検知された場合は、動き検知信号を生成する。例えば前フィールドの階調値と次フィールドの階調値の差分値を計算し、前記差分値が所定の閾値以上の値であった場合は、動きがあったと判断する、という方法をとることができる。あるいは、補間対象画素の周囲でパターンマッチングを行い、動きを検知する、といった方法をとっても良い。
【００７８】
セレクタ１１０６は、前記動き検知信号に基づいて、フィールド内補間の結果得られた補間対象画素のデータとフィールド間補間の結果得られた補間対象画素のデータとを適宜選択する。
【００７９】
前記セレクタ１１０６の働きにより、フィールド内補間とフィールド間補間を組合せた動き検知ＩＰ変換が実行できる。
【００８０】
セレクタ１１０７は、図１０に示した判定条件に基づき、フィールド判別信号と、ライン判別信号を用いて条件判別することにより、動き検知ＩＰ変換結果の階調値、前フィールドのラインの階調値、次フィールドのラインの階調値の中から、現フィールド階調値と前フィールド階調値をそれぞれ選択する。
【００８１】
前記フィールド判別信号とは、オーバードライブ対応ＩＰ変換部１１００の補間対象のデータが、奇数フィールドのデータであるのか、偶数フィールドのデータであるのかを随時示す信号である。
【００８２】
前記ライン判別信号とは、オーバードライブ対応ＩＰ変換部１１００の補間対象のデータが、奇数ラインのデータであるのか、偶数ラインのデータであるのかを随時示す信号である。
【００８３】
ここで、前記動き検知ＩＰ変換部１１０１を、奇数フィールドの偶数ライン／偶数フィールドの奇数ラインでは、現フィールドの階調値の演算に使用し、奇数フィールドの奇数ライン／偶数フィールドの偶数ラインでは、オーバードライブ用の前フィールドの階調値の演算に使用する、というように２つの目的に対してライン毎に交互に役割を切替えて使用することで、同一の動き検知ＩＰ変換部１１０１を時分割で別用途に使用することが可能になり、回路規模の削減が可能となる。
【００８４】
図１２にオーバードライブ部１２００の構成例を示す。
【００８５】
オーバードライブ部１２００は、補正値決定部１２０１と加算部１２０２から構成する。
【００８６】
補正値決定部１２０１は、現フィールドの階調値、前フィールドの階調値、オーバードライブ係数αから補正値を算出する。
【００８７】
加算部１２０２は、補正値決定部１２０１で決定した補正値を現フィールド階調値に加算する。
【００８８】
補正値決定部１２０１は、例えば式（１）のαをレジスタ等に保持し、現フィールド階調値と前フィールド階調値から、随時演算を行い、オーバードライブの補正値を決定する構成とすることができる。あるいは、例えば現フィールド階調値と前フィールド階調の組合せと、前記組合せに対応するオーバードライブ値をマトリクス状に設定したテーブルを設け、ＲＡＭあるいはＲＯＭ等を使用して、前記テーブルを参照することで補正値を決定する構成としても良い。
【００８９】
図１３は本発明を適用した論理回路の構成方法の一例を示す図である。
【００９０】
信号処理装置１３００は、例えばタイミング制御部１３０１、フィールド判定部１３０２、Ｓ／Ｐ部１３０３、フレームメモリ制御部１３０４、ラインメモリ１３０５〜１３１０、Ｐ／Ｓ部１３１１〜１３１６、ラインメモリ制御部１３１７、ラインメモリ選択部１３１８、オーバードライブ対応ＩＰ変換部１３１９、オーバードライブ部１３２０、から構成する。
【００９１】
タイミング制御部１３０１は、入力された映像信号の垂直同期信号、水平同期信号、データ有効信号から、液晶パネル出力用の垂直同期信号、水平同期信号、データ有効信号を生成する機能を有する。
【００９２】
フィールド判定部１３０２は、入力された信号が、奇数フィールドのデータであるのか、偶数フィールドのデータであるのかを判別し、フィールド判別信号を生成する機能を有する。
【００９３】
また、フィールド判定部１３０２は、入力された信号が奇数ラインのデータであるのか、偶数ラインのデータであるのかを判別し、ライン判別信号を生成する機能を有する。
【００９４】
フレームメモリ制御部１３０４は、フレームメモリ１３２１へのデータアクセスを制御する。ここでフレームメモリ１３２１は例えばＳＤＲＡＭを使用することができる。フレームメモリ１３２１には１フレーム分のデータを格納できる領域を少なくとも２つ、すなわち２フレーム分の記憶領域を設け、それぞれの領域でフレームメモリからの読出しと、書き込みアクセスが衝突しないように調停する。
【００９５】
Ｓ／Ｐ部１３０３は、データのシリアル−パラレル変換を行なう。
【００９６】
またＰ／Ｓ部１３１１〜１３１６は、Ｓ／Ｐ部１３０３でパラレルに変換した信号を元に戻すために、データのパラレル−シリアル変換を行なう。
【００９７】
Ｓ／Ｐ部１３０３並びにＰ／Ｓ部１３１１〜１３１６は、フレームメモリ１３２１へのデータ転送効率を向上させるため、複数画素のデータアクセスを一回で実行するために設ける。例えば入力データがＲ成分、Ｇ成分、Ｂ成分に対してそれぞれ８ｂｉｔを割当てて構成した２４ｂｉｔ信号であった場合、フレームメモリ１３２１のデータバス幅を４８ｂｉｔとすれば、２画素分のデータを一回のメモリアクセスで転送できる。
【００９８】
ラインメモリ１３０５〜１３１０は、フレームメモリ１３２１から読み出したデータを水平ライン単位で格納する機能を有する。また、ラインメモリ１３０５〜１３１０は、入力と出力のタイミングを調整するためのバッファの機能を持つ。加えて、ラインメモリ１３０５〜１３１０は、オーバードライブ対応ＩＰ変換部１３１９における演算において、複数ラインの演算にわたって同一ラインのデータを複数回使用するような場合に、当該ラインのデータをフレームメモリ１３２１から読み出して格納した後、当該データを一度の演算に使用した後すぐに廃棄して、次の演算に際して再び同一のラインデータをフレームメモリ１３２１から読み出して格納することをせずに、一度フレームメモリ１３２１から読み出して格納したデータは、オーバードライブ対応ＩＰ変換部１３１９の演算に、少なくとも当該データを必要とする期間はラインメモリ１３０５〜１３１０に保持しておき、前記複数回のデータ演算は、ラインメモリ１３０５〜１３１０に格納した当該データを用いて実行することで、フレームメモリ１３２１へのアクセス回数を減少させるために用いる。
【００９９】
ラインメモリ制御部１３１８は、フレームメモリ１３２１からラインメモリ１３０５〜１３１０へのデータ転送を制御する。ＩＰ変換やオーバードライブを正確に行なうためには、必要なときに必要なデータを演算回路部に入力しなければならない。そのため、ラインメモリ制御部１３１８は、フレームメモリ１３２１に格納したデータを適切なタイミングでラインメモリ１３０５〜１３１０に転送するよう、フレームメモリ制御部１３０４に対して指示する。フレームメモリ制御部１３１４は、前記指示をを受けて、フレームメモリ１３２１に格納されているフレームデータのうち、前記指示により指定されたデータを、ラインメモリ１３０５〜１３１０のうち、前記指示により指定されたラインメモリへ格納する。
【０１００】
ラインメモリ選択部１３１８は、複数のラインメモリ１３０５〜１３１０から、オーバードライブ対応ＩＰ変換部１３１９の演算に必要なＵ，Ｌ，Ｐ，Ｎ（あるいはＵ’，Ｌ’，Ｐ’，Ｃ）の４本のラインデータを格納しているラインメモリを選択する機能を持つ。どのラインメモリがどのラインデータを格納しているという情報は、ラインメモリ制御部１３１７が管理しており、ラインメモリ制御部１３１７は、前記情報に基づき、ラインメモリ選択部１３１８に対して前記４本のラインデータを格納している４本のラインメモリを特定するための情報を送る。なお、フレームメモリ制御部１３０４とラインメモリ制御部には、フレームメモリ制御部１３０４がフレームメモリ１３２１からラインメモリ１３０５〜１３１０にデータを転送する書き込みアクセスと、ラインメモリ１３０５〜１３１０に格納したデータをオーバードライブ対応ＩＰ変換部１３１９が読み出すための読出しアクセスとにおいて、同一時刻に同一ラインメモリへ２つのアクセスが衝突することを回避する機能を設ける。
【０１０１】
フレームメモリ１３２１は入力映像信号をフレームデータとして格納する機能を有する。フレームメモリ１３２１は、例えばＳＤＲＡＭなどを用いて構成することができる。フレームメモリ１３２１は信号処理装置１３００に外付けする構成としても良いし、信号処理装置１３００に内蔵する構成としても良い。
【０１０２】
フレームメモリ１３２１のどのアドレスにどのフレームのどのラインのデータが格納されているか、という情報は、フレームメモリ制御部１３０４が管理する。
【０１０３】
フレームメモリ１３２１とフレームメモリ制御部１３０４は所定のｂｉｔ数のバス幅を持つデータバスを用いて接続する。ここで、前記データバスのバス幅を増やすと、データ転送速度の向上が見込めるが、その分フレームメモリ１３２１を構成するチップ数の増加、消費電力の増加、などの問題が発生してしまう。そのため、適当なバス幅を選択することが必要となる。
【０１０４】
例えば、１画素あたりの階調値をＲ成分、Ｇ成分、Ｂ成分にそれぞれ８ｂｉｔで合計２４ｂｉｔ信号で表現する構成とした場合、フレームメモリ１３２１にデータを格納する際には、データバス幅は２４の倍数であることが望ましい。
【０１０５】
一方、フレームメモリ１３２１を構成するメモリチップに、例えば１チップあたり１６ｂｉｔあるいは３２ｂｉｔのデータバス幅を持つＳＤＲＡＭチップを用いる場合、複数のＳＤＲＡＭチップを並列に接続してデータバス幅を増やすことで、データ転送速度を向上させる構成とすることを考慮すると、データバス幅は１６の倍数であることが望ましい。
【０１０６】
以上の２点を考え合せると、データバス幅は１６と２４の公倍数、例えば４８ｂｉｔもしくは９６ｂｉｔなどの値とすることが適当である。
【０１０７】
しかし、例えばデータバス幅を４８ｂｉｔとした場合は、１６ｂｉｔのバス幅を持つＳＤＲＡＭチップを３つ用いることでフレームメモリ１３２１を構成することが可能であることに対し、データバス幅を９６ｂｉｔとした場合は、１６ｂｉｔのバス幅を持つＳＤＲＡＭチップを用いてフレームメモリ１３２１を構成する場合なら前記ＳＤＲＡＭチップを６個使うことが必要となり、あるいは３２ｂｉｔのバス幅を持つＳＤＲＡＭチップを用いてフレームメモリ１３２１を構成する場合なら前記ＳＤＲＡＭチップが３個使うことが必要となり、フレームメモリ１３２１のデータバス幅を４８ｂｉｔの構成とした場合と比較して、ＳＤＲＡＭチップの使用数が増えてしまうため、信号処理装置１３００を用いた表示装置７０１の原価向上につながる。
【０１０８】
以上の理由により、フレームメモリ１３２１のデータバス幅は例えば４８ｂｉｔすることが適当であると考えることができる。前述のようにフレームメモリ１３２１のデータバス幅を４８ｂｉｔとすると、例えば１チップあたり１６ｂｉｔのデータバス幅を持つＳＤＲＡＭチップ３つを並列に接続することでフレームメモリ１３２１を構成することができる。
【０１０９】
しかし、以上述べた、１画素あたりの解像度、データ形式、メモリチップの種類やデータバス幅等はあくまで一例であり、他の組合せで構成することもできる。
【０１１０】
以上、本発明の適用例を説明した。
【０１１１】
【発明の効果】
このように、本発明によれば、表示装置向けに映像信号を処理する信号処理装置において、動きに適応したＩＰ変換とオーバードライブを実現しつつ、両方式で演算を共通化することでフレームメモリに対するデータ転送量を低減することができ、その結果、演算に使用するフレームメモリの個数を削減することが可能となるため、本信号処理装置を用いた、表示装置の原価低減を図ることができる。
【０１１２】
また、信号処理装置とフレームメモリの間のデータ転送量が少なくなると、フレームメモリの動作周波数を低減できることや、消費電力を削減できることという効果を得ることができる。
【図面の簡単な説明】
【図１】プログレッシブ形式の映像信号の概略を示す図である。
【図２】インターレース形式の映像信号の概略を示す図である。
【図３】本発明を適用した信号処理装置におけるインターレース−プログレッシブ変換の概略の一例を示す図である。
【図４】本発明を適用した信号処理装置におけるオーバードライブの概略の一例を示す図である。
【図５】本発明を適用した信号処理装置におけるオーバードライブによる応答時間の短縮の一例を示す図である。
【図６】液晶素子などを用いた表示装置の概略構成の一例を示す図である。
【図７】本発明を適用した液晶素子などを用いた表示装置の概略構成の一例を示す図である。
【図８】本発明を適用した信号処理装置のオーバードライブ対応ＩＰ変換の例について概略を示す図である。
【図９】本発明を適用した信号処理装置のオーバードライブ対応ＩＰ変換の例について概略を示す図である。
【図１０】本発明を適用した信号処理装置のオーバードライブ対応ＩＰ変換における補間対象の画素の階調値演算方法の例を示す図である。
【図１１】本発明を適用した信号処理装置におけるオーバードライブ対応ＩＰ変換部の概略構成の一例を示す図である。
【図１２】本発明を適用した信号処理装置におけるオーバードライブ部の概略構成の一例を示す図である。
【図１３】本発明を適用した信号処理装置の概略構成の一例を示す図である。
【符号の説明】
３０１，８０１，９０１…補間対象ライン、３０２，８０３，９０２…補間対象ラインの上側ライン、３０３，８０４，９０３…補間対象ラインの下側ライン、３０４，８０５，９０４…補間対象ラインの前フィールドのライン、３０５，９０５…補間対象ラインの次フィールドのライン、４０１…オーバードライブ対象ライン、４０１，８０２…オーバードライブ対象ラインの前フィールドのライン、６０１，７０１…表示装置、６０２，７０２…インターフェースモジュール、６０３，７０３…液晶パネルモジュール、６０４，７０４…チューナ、６０５，６０６，６０７，７０５，７０６，７０７…入力端子、６０８，７０８…Ｙ／Ｃ分離装置、６０９，７０９…ＲＧＢ変換装置、６１０，７１０…信号処理装置、６１１，６１３，７１１…フレームメモリ、６１２，７１２…タイミング制御装置、６１４，６１５，７１４，７１５…ドライバ、６１６，７１６…液晶パネル、１１００，１３１９…オーバードライブ対応ＩＰ変換部、１１０１…動き検知ＩＰ変換部、１１０２，１１０６…セレクタ、１１０３…フィールド内補間部、１１０４…フィールド間補間部、１１０５…動き検知部、１２００，１３２０…オーバードライブ部、１２０１…補正値決定部、１２０２…加算部、１３００…信号処理装置、１３０１…信号処理装置、１３０２…フィールド判定部、１３０３…Ｓ／Ｐ部、１３０４…フレームメモリ制御部、１３０５，１３０６，１３０７，１３０８，１３０９，１３１０…ラインメモリ、１３１１，１３１２，１３１３，１３１４，１３１５，１３１６…Ｐ／Ｓ部、１３１７…ラインメモリ制御部、１３１８…ラインメモリ選択部。

Claims

表示装置向けに映像信号の信号処理を行なう信号処理装置であって、フレームメモリを接続する手段と、前記フレームメモリに映像信号をフレームデータとして格納し、前記フレームデータの変化に応じてインターレース−プログレッシブ変換を行なう手段と、表示素子の輝度値の応答速度を制御するオーバードライブを行なう手段とを有し、前記インターレース−プログレッシブ変換手段は、補間対象画素の現フィールドの階調値を演算すると共に、前フィールドの階調値を演算すること、を特徴とする信号処理装置。
前記請求項１に記載の信号処理装置であって、前記フレームメモリに格納した前記フレームデータを、水平ライン単位で格納することができるラインメモリを少なくとも１つ以上有し、前記インターレース−プログレッシブ変換並びにオーバードライブの演算を実行するにあたっては、前記ラインメモリに格納したデータを使用することで、前記フレームメモリに対する単位時間あたりのデータ転送量を削減することを可能にすること、を特徴とする信号処理装置。
前記請求項１に記載の信号処理装置であって、前記演算の実行対象は、ＮＴＳＣ，ＰＡＬ，Ｄ１，Ｄ２，Ｄ３，Ｄ４の映像信号規格のうちの少なくとも一つ以上の映像信号に対応していること、を特徴とする信号処理装置。
前記請求項１に記載の信号処理装置であって、前記フレームメモリとしてＳＤＲＡＭを使用すること、を特徴とする信号処理装置。
前記請求項１に記載の信号処理装置であって、１チップあたりのデータバス幅が１６ｂｉｔであるメモリチップ３つを並列に接続して４８ｂｉｔのデータバス幅を持つフレームメモリとして使用すること、を特徴とする信号処理装置。
表示装置向けに映像信号の信号処理を行なう機能を有する表示装置向けインタフェースモジュールであって、チューナや入力端子を用いた映像信号の入力手段と、前記信号処理結果を出力するための出力手段を有し、前記インターフェースモジュールは、前記請求項１に記載の信号処理装置を用いて構成すること、を特徴とする表示装置向けインターフェースモジュール。
前記請求項１に記載の信号処理装置を用いて構成すること、を特徴とする表示装置。