JP2004349097A

JP2004349097A - 表示装置

Info

Publication number: JP2004349097A
Application number: JP2003144427A
Authority: JP
Inventors: Takayuki Hirano; 貴之平野; Chiyoko Sato; 千代子佐藤; Shin Asano; 慎浅野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-22
Filing date: 2003-05-22
Publication date: 2004-12-09

Abstract

【課題】ＴＦＴに接続された回路を形成するための層構造を削減可能なアクティブマトリックス型の表示装置を提供することを目的とする。
【解決手段】表示領域１ａを構成する各画素３にＴＦＴ（薄膜トランジスタ）５が設けられ、ＴＦＴ５を覆う層間絶縁膜２５上の各画素３にＴＦＴ５に接続した下部電極２７が画素電極としてパターン形成された駆動基板を有し、駆動基板における表示領域１ａの周囲の周辺領域１ｂには、下部電極２７と同一層で形成された接続配線２７ｂが設けられている。この接続配線２７ｂは、ＴＦＴ５に接続された電源線ｖ１，ｖ２，…間を接続する接続配線である。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置に関し、特には表示領域を構成する各画素に画素電極を駆動するための薄膜トランジスタが設けられた表示装置に関する。
【０００２】
【従来の技術】
有機材料のエレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：以下ＥＬと記す）を利用した有機ＥＬ素子は、下部電極と上部電極との間に、有機正孔輸送層や有機発光層を積層させてなる有機層を設けてなり、低電圧直流駆動による高輝度発光が可能な発光素子として注目されている。
【０００３】
このような有機ＥＬ素子を用いたアクティブマトリックス型の表示装置は、基板上の各画素に薄膜トランジスタ（ｔｈｉｎｆｉｌｍｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が設けられている。そして、このＴＦＴを覆う状態で設けられた層間絶縁膜上の各画素に、ＴＦＴに接続させた状態で、上記有機ＥＬ素子の下部電極が画素電極としてパターン形成されており、この下部電極（画素電極）がＴＦＴによってオン−オフ駆動される。
【０００４】
このような表示装置の画素回路は、例えば図１に示すような回路構成となっている。すなわち、表示装置の表示領域１ａには、水平方向に複数の走査線ｓ１，ｓ２，…が延設されており、これと直交する垂直方向に複数のデータ線ｄ１，ｄ２，…および電源線ｖ１，ｖ２，…が交互に延設されている。そして、これらの走査線Ｓ１，Ｓ２，…、データ線ｄ１，ｄ２，…および電源線ｖ１，ｖ２，…で囲まれた各部分が１つの画素３となっている。各画素３には、例えば画素３−１１に図示したように、走査線ｓ１にゲートを接続させデータ線ｄ１にソースを接続させたｎチャンネルのＴＦＴ５、このＴＦＴ５のドレインと電源線ｖ１との間に接続されたキャパシタ７、ＴＦＴ５のドレインにゲートを接続させ電源線ｖ１にソースを接続させたｐチャンネルのＴＦＴ９と、このＴＦＴ９のドレインに陽極が接続され陰極が接地された有機ＥＬ素子１１が設けられている。
【０００５】
また、表示領域１ａがこのような回路構成となっている表示装置においては、表示領域１ａの周辺領域に、走査線ｓ１，ｓ２，…、データ線ｄ１，ｄ２，…、さらには電源線ｖ１，ｖ２，…に信号を与えるための駆動集積回路を設けたものもある。このような駆動集積回路は、ＴＦＴ５，９やキャパシタ７等を用いて構成される画素回路の形成と同一プロセスで基板上に形成される。そして、この駆動集積回路や画素回路を覆う層間絶縁膜上に、有機ＥＬ素子が形成される。（以上、下記特許文献１参照）
【０００６】
【特許文献１】
特開平１１−５４２６８号公報（第３頁〜第４頁および図１、図２）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した駆動集積回路を有する表示装置においては、層間絶縁膜の下層に、有機ＥＬ素子を除く全ての回路が設けられることになる。このため、このような構成の表示装置では、層間絶縁膜の下層においての回路形成のための層構造が多層化し、複雑化する。したがって、表示装置の製造工程数が増加すると言った問題があった。
【０００８】
そこで本発明は、ＴＦＴに接続された回路を形成するための層構造を削減することが可能で、これによって層構造の簡略化と製造工程数の削減を図ることができるアクティブマトリックス型の表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
このような目的を達成するための本発明における第１の表示装置は、基板上の表示領域を構成する各画素に設けられた薄膜トランジスタと、当該薄膜トランジスタを覆う状態で設けられた層間絶縁膜と、薄膜トランジスタに接続された下部電極上に有機層および上部電極をこの順に積層させた状態で層間絶縁膜上の各画素に設けられた有機ＥＬ素子とを有する表示装置において、特に、層間絶縁膜条における表示領域の周囲に、下部電極および上部電極の少なくとも一方と同一層で形成された配線が設けられていることを特徴としている。
【００１０】
また、第２の表示装置は、第１の表示装置と同様に設けられた有機ＥＬ素子を有し、さらに有機ＥＬ素子を構成する下部電極と絶縁されかつ上部電極に接続された状態で、層間絶縁膜上における画素間に設けられた補助電極を有する表示装置において、特に、層間絶縁膜上における表示領域の周囲に、補助電極と同一層で形成された配線が設けられていることを特徴としている。
【００１１】
このような構成の第１、第２の表示装置においては、有機ＥＬ素子を構成する上部電極、下部電極、または補助電極と同一層で形成された配線を表示領域の周囲に設けることで、上述した第１の表示装置と同様に、層間絶縁膜の下方に設けられた薄膜トランジスタに接続される配線回路の一部にこの配線を用いることができる。このため、配線回路を構成する層のうちの幾つかが、画素電極を構成する層と共通化され、配線層数が削減される。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここで説明する各実施形態の表示装置は、画素毎に有機ＥＬ素子とこれに接続された薄膜トランジスタ（ＴＦＴ）と備えたアクティブマトリックス型の表示装置であり、表示領域における回路構成は、例えば従来の技術において図１を用いて説明したと同様であることとする。このため、従来の技術において図１を用いて説明したと同様の構成要素には同一の符号を付し、各実施形態においては、この図１を参照しつつ各実施形態の図面を用いて説明を行うこととする。
【００１３】
＜第１実施形態＞
図２は、第１実施形態の表示装置の構成を示す図であり、（ａ）は表示領域の要部断面図であり、（ｂ）は周辺領域の要部断面図であり、（ｃ）は周辺領域の要部平面図である。尚、（ｂ）は（ｃ）のＡ−Ａ’断面に相当する。
【００１４】
これらの図に示す表示装置は、基板１上における表示領域１ａの各画素３に、画素電極を駆動するためのＴＦＴ５、キャパシタが設けられている。尚、図２（２）においては、代表してＴＦＴ５のみをボトムゲート型として図示した。そして、このＴＦＴ５のゲート電極は、走査線ｓ１（ｓ２，…）として、表示領域１ａの外周の周辺領域１ｂにまで引き出されて配線されていることとする。また、基板１上に形成されるＴＦＴは、図示したボトムゲート型に限定されることはなく、トップゲート型であっても良い。
【００１５】
そして、これらのＴＦＴ５が形成された基板１上には、絶縁膜２１を介してＴＦＴ５やキャパシタ等に接続された配線２３が形成されている。これらの配線２３は、データ線ｄ１，ｄ２…、および電源線ｖ１，ｖ２，…であることとする。また、これらのデータ線ｄ１，ｄ２，…、および電源線ｖ１，ｖ２，…は、走査線ｓ１（ｓ２，…）と直行する方向に延設され、表示領域１ａの外周の外周領域１ｂにまで引き出されて配線されていることとする。
【００１６】
また、基板１上には、配線２３を覆う状態で表面平坦な層間絶縁膜２５が設けられており、この層間絶縁膜２５上の各画素３には、配線２３を介してＴＦＴ５に接続された有機ＥＬ素子１１が設けられている。
【００１７】
各有機ＥＬ素子１１は、配線２３を介してＴＦＴ５に接続された状態でパターニングされた下部電極２７を備えており、この下部電極２７の周縁を覆う状態で形成された絶縁膜２９の開口（すなわち画素開口Ａ）内に、下部電極２７を覆う状態で有機層３１が設けられ、さらに絶縁膜２９および有機層３１によって下部電極２７と絶縁された状態で上部電極３３を積層してなる。
【００１８】
このうち、下部電極２７は、陽極として用いられ、さらに画素３ごとに画素電極としてパターン形成されている。また、有機層３１は、絶縁膜２９によって規定された画素開口Ａ内に露出する下部電極２７上を覆うように、画素開口Ａ毎にパターン形成されている。そして、上部電極３３は、基板１の上方にベタ膜として設けられても良いし、複数の画素で共有される状態で、複数部分毎にパターン形成されても良い。
【００１９】
またさらに、層間絶縁膜２５上における画素３間には、下部電極２７に対して絶縁性を保った補助電極２７ａが、有機ＥＬ素子１１を構成する下部電極２７と同一層でパターン形成されている。この補助電極２７ａは、例えば基板１上にマトリクス状に配置された画素３間に編み目状に連続して配置されることとする。そして、この絶縁膜２９上に設けられた上部電極３３が、補助電極２７ａに接続されていることとする。尚、この上部電極３３と補助電極２７ａとの接続位置は、画素開口Ａ毎に対応して設けられる必要はない。
【００２０】
そして特に、層間絶縁膜２５上における表示領域１ａの周辺領域１ｂには、有機ＥＬ素子１１を構成する下部電極２７と同一層で、配線２３間を接続する接続配線２７ｂがパターン形成されていることとする。ここでは、配線２３のうちの電源線ｖ１，ｖ２，…間を接続する状態で、接続配線２７ｂが設けられていることとする。これにより、基板１上において電源線ｖ１，ｖ２，…が共通化されている。
【００２１】
そして、上述した下部電極２７の周縁を覆う絶縁膜２９は、接続配線２７ｂを覆うと共に、周辺領域１ｂに引き出された配線２３の端子２３ｂを露出させるように形成されていることとする。
【００２２】
ところで、この表示装置は、基板１上の画素３毎にＴＦＴ５が形成されていることから、基板１と反対側の上部電極３３側から発光光を取り出す上面発光型とすることが、有機ＥＬ素子１１の開口率を確保する上で有利である。この場合、基板１は透明材料からなるものに限定されることはない。
【００２３】
また、表示装置が上面発光型である場合、下部電極２７には、アルミニウム（Ａｌ）、銀（Ａｇ）、クロム（Ｃｒ）等の光反射性の良好な金属材料を用いることで、上部電極３３側に発光光を反射させることが好ましい。また、この場合、下部電極２７の表面を平坦化することを目的として、表面平坦性に優れた光透過性材料層を、上述した金属材料層上に設けた２層構造としても良い。尚、この下部電極２７は、陽極として用いられることとしたが、回路構成によっては陰極として用いられても良く、どちらとして用いられるかによって適切な仕事関数を備えた材料が選択して用いられることとする。例えば、この下部電極２７が陽極として用いられる場合には、有機層３１に接する最上層には、仕事関数が大きい材料が用いられることとする。このため、上述した２層構造で下部電極２７を構成する場合、仕事関数が大きく光透過性の良好なＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）が最上層に用いられる。
【００２４】
また、有機層３１は、少なくとも発光層を備えた積層構造からなり、例えば陽極側から順に、正孔注入層、発光層、電子輸送層、および電子注入層等を順に積層してなる。これらの層は適宜選択して積層されることとする。
【００２５】
さらに、この表示装置が上面発光型である場合、上部電極３３は、光透過性を有する材料を用いて構成され、良好な光取り出し効率を得るため、十分に薄い膜厚で構成されることが好ましい。また、下部電極２７が陽極である場合には、上部電極３３は陰極として用いられる。このため、この上部電極３３が、２層以上の多層構造である場合、有機層３１に接する最下層は、仕事関数が小さい材料として、例えばマグネシウムと銀の合金（Ｍｇ：Ａｇ）が用いられる。また、その上層には、例えばインジウムと亜鉛と酸素の化合物（Ｉｎ−Ｚｎ−Ｏ）のような光透過性の良好な導電性材料が用いられる。
【００２６】
以上に対して、この表示装置が基板１側から発光光を取り出す透過型である場合、基板１および下部電極２７は、光透過性を有する材料で構成されることになる。一方、上部電極３３は光反射性の良好な材料で構成されることになる。
【００２７】
以上説明した構成の表示装置は、有機ＥＬ素子１１の下部電極（画素電極）２７と同一層で、電源線ｖ１，ｖ２，…を共通電源として接続するための接続配線２７ｂを形成する構成とした。このため、有機ＥＬ素子１１が設けられた層間絶縁膜２５よりも下層に、このような接続配線を含む全ての回路配線を設ける構成と比較して、配線回路を構成する層の１つが画素電極を構成する層と共通化されることになり、配線層数の削減を図ることが可能になる。これにより、表示装置における層構造の多層化を抑えることが可能になる。
【００２８】
以下、上述した第１実施形態の表示装置の製造方法の一例、および表示装置のさらに詳しい構成の具体例を、図３〜図６の製造工程図に基づいてその製造手順に沿って説明する。尚、各製造工程図において、（ａ）は表示領域の要部断面図であり、（ｂ）は周辺領域の要部断面図であり、（ｃ）は周辺領域の要部平面図である。尚、（ｂ）は（ｃ）のＡ−Ａ’断面に相当する。
【００２９】
先ず、図３の各図に示すように、例えばガラス基板からなる基板１上に、ＴＦＴ５を含む他の素子、およびＴＦＴ５を構成するゲート電極から延設された走査線ｓ１（ｓ２，…）を形成する。次に、これらを覆う状態で絶縁膜２１を形成し（以上、要部平面図では省略）、この絶縁膜２１上に、ＴＦＴ５に接続されたデータ線ｄ１，ｄ２，…および、電源線ｖ１，ｖ２，…を配線２３として形成する。
【００３０】
その後、図４の各図に示すように、ＴＦＴ５および配線２３の形成により、基板１の表面側に生じた凹凸を埋め込むように、基板１上に表面平坦な層間絶縁膜２５を形成する。この場合、例えば、基板１上にポジ型感光性ポリイミドをスピンコート法により塗布し、露光装置にて配線２３の上部のみに露光光を照射するパターン露光を行い、次いでパドル式現像装置にて現像を行う。次に、ポリイミドをイミド化（環化）させるため本焼成をクリーンベーク炉にて行う。これにより、配線２３に達する接続孔２５ａを有する層間絶縁膜２５を形成する。この層間絶縁膜２５は、例えば配線２３を形成した状態の凹凸が１．０μｍ程度で有る場合、２．０μｍ程度の膜厚で形成される。尚、接続孔２５ａは、表示領域１ａにおいては、配線２３のうちデータ線ｄ１，ｄ２，…に達する位置に形成され、周辺領域１ｂにおいては電源線ｖ１，ｖ２，…に達する位置と、さらに配線２３の端子２３ｂとなる位置に形成されることとする。
【００３１】
次に、図５の各図に示すように、表示領域１ａにおける層間絶縁膜２５上に、同一のプロセスにて、下部電極２７、および補助電極２７ａを形成すると共に、周辺領域１ｂにおける層間絶縁膜２５上に接続配線２７ｂを形成する。ここでは、例えば下部電極２７を陽極として形成する場合、先ず、層間絶縁膜２５上に、金属材料層（例えばＡｇ）をＤＣスパッタリング方により１５０ｎｍ程度の膜厚で成膜する。次に、この金属材料層上にＩＴＯ層をＤＣスパッタリング法により１０ｎｍ程度の膜厚で成膜する。次いで、通常のリソグラフィ技術によって形成したレジストパターンをマスクに用いたエッチングにより、これらの金属材料層およびＩＴＯ層をパターニングする。これにより、表示領域１ａには、接続孔２５ａを介してデータ線ｄ１，ｄ２，…に接続された下部電極２７を、各画素３部分に対応させた画素電極としてマトリクス状に配列形成する。これと共に、これらの下部電極２７間に補助電極２７ａを形成する。また、周辺領域１ｂには、接続孔２５ａを介して電源線ｖ１，ｖ２，…に接続された接続配線２７ｂを形成する。
【００３２】
その後、図６の各図に示すように、表示領域１ａに画素開口Ａと接続孔２９ａとを有し、周辺領域１ｂにおける接続配線２７ｂを覆うと共に、配線２３の端子２３ｂを露出させた形状の絶縁膜２９を形成する。ここでは先ず、例えばＣＶＤ法によって、二酸化珪素（ＳｉＯ_２）膜を１．０μｍ程度の膜厚で成膜する。その後、通常のリソグラフィ技術を用いて形成したレジストパターンをマスクにしたエッチングにより、二酸化珪素膜をパターニングする。この際、エッチング側壁がテーパ形状となるような条件でエッチングを行うこととする。これにより、下部電極２７の中央部を露出させる画素開口Ａと、補助電極２７ａに達する接続孔２９ａとを有し、端子２３ｂ部分を露出する、二酸化珪素膜からなる絶縁膜２９を得る。尚、この絶縁膜２９は、二酸化珪素膜からなるものに限定されることはない。
【００３３】
以上の後、先の図２の各図に示したように、先ず、画素開口Ａの底部に露出している下部電極２７を覆う形状の有機層３１をパターン形成する。ここでは、絶縁膜２９上に、ここでの図示を省略した蒸着マスクを対向配置した状態での蒸着成膜を行うこととする。この蒸着マスクは、有機層３１の形成部に対応させた開口部を備えると共に、端子２３ｂを覆い形状を有している。そして、開口部は、画素開口Ａ内の下部電極２７を確実に覆う状態で有機層３１が形成されるように、蒸着マスク側から平面視的に見た場合に、下部電極２７の露出部分の全体を露出させるように、画素開口Ａ周囲の絶縁膜２９の側壁に重なるように設計されていることとする。
【００３４】
そして、この蒸着マスクを用いた蒸着成膜により、例えば下部電極２７側から順に、正孔注入層として４，４｀，４”−トリス（３−メチルフェニルフェニルアミノ）トリフェニルアミン（ＭＴＤＡＴＡ）、正孔輸送層としてビス（Ｎ−ナフチル）−Ｎ−フェニルベンジジン（α−ＮＰＤ）、発光層として８−キノリノールアルミニウム錯体（Ａｌｑ３）を積層してなる有機層３１を形成する。
【００３５】
この際、有機層３１を構成する上記の各材料は、それぞれ０．２ｇを抵抗加熱用のボートに充填し、真空蒸着装置の所定の電極に取り付ける。そして、蒸着室内を０．１×１０^−４Ｐａ程度にまで減圧した後、各ボートに順次電圧を印加することで、複数の有機材料を順次蒸着成膜させる。各材料の膜厚は、正孔注入層としてＭＴＤＡＴＡを３０ｎｍ、正孔輸送としてα−ＮＰＤを２０ｎｍ、発光層としてＡｌｑ３を３０ｎｍ程度とする。
【００３６】
尚、上述した蒸着成膜の際には、蒸着マスクを絶縁膜２９上に載置することで、蒸着マスク３１と基板１とが所定の間隔に保たれる様にしても良い。
【００３７】
以上の後、有機層３１および絶縁膜２９上を覆うと共に、絶縁膜２９の接続孔２９ａを介して補助電極２７ａに接続された上部電極３３を形成する。この上部電極３３は、端子２３ｂを露出させるように、マスク上からの蒸着によって形状されることとする。ここでは、先ず、上部電極３３の下層として、陰極となるＭｇ−Ａｇを共蒸着により基板１上の全面に形成する。
【００３８】
この際、Ｍｇ０．１ｇとＡｇ０．４ｇとをそれぞれボートに充填して、真空蒸着装置の所定の電極に取り付ける。そして、蒸着室内を０．１×１０^−４Ｐａ程度にまで減圧した後、各ボートに電圧を印加することで、ＭｇとＡｇとを基板１の上方に共蒸着させる。また、一例として、ＭｇとＡｇとの成膜速度の比は９：１程度とし、１０ｎｍ程度の膜厚で形成する。
【００３９】
尚、以上の有機層３１の形成と上部電極３３の下層の形成とは、共に蒸着成膜にて行われるため、同一の蒸着室内において連続して行うこととする。ただし、有機層３１の蒸着成膜が終了した後、上部電極３３の下層の蒸着成膜を行う際には、基板１上から蒸着マスク（３１）を取り除くこととする。
【００４０】
そして次に、上部電極３３の下層上に、上部電極３３の最上層を形成する。この最上層は、透明導電膜からなり、ＤＣスパッタリング法によって形成されることとする。ここでは、一例として、透明導電膜として室温成膜で良好な導電性を示すＩｎ−Ｚｎ−０系の透明導電膜を最上層１３ｂとして、２００ｎｍ程度の膜厚で形成することとする。
【００４１】
以上により、上述した構成の表示装置が得られる。
【００４２】
このような製造方法によれば、図５を用いて説明したように、下部電極２７の形成と同一工程で接続配線２７ｂを形成するようにしたことで、層間絶縁膜２５よりも下層に、このような接続配線２７ｂを含む全ての回路配線を設ける構成と比較して、製造工程数の削減を図ることが可能になる。
【００４３】
＜第２実施形態＞
図７は、第２実施形態の表示装置の構成を示す図であり、（ａ）は表示領域の要部断面図であり、（ｂ）は周辺領域の要部断面図であり、（ｃ）は周辺領域の要部平面図である。尚、（ｂ）は（ｃ）のＡ−Ａ’断面に相当する。以下、この図７と共に、図１の回路図を参照し、第２実施形態の表示装置の構成を説明する。
【００４４】
これらの図に示す表示装置と、図２を用いて説明した第１実施形態の表示装置との異なるところは、第１実施形態で説明した電源線ｖ１，ｖ２，…を接続するための接続配線が、下部電極２７とは異なる層で、かつ補助電極と同一層で構成されているところにあり、他の構成は第１実施形態と同一であることとする。
【００４５】
すなわち、表示領域１ａに設けられた補助電極７１、および周辺領域１ｂに設けられた接続配線７１ｂは、有機ＥＬ素子１１の下部電極２７の周囲を覆う様に設けられた絶縁膜２９上に設けられているのである。これらの補助電極７１および接続配線７１ｂの配置状態及び接続状態は、第１実施形態における補助電極（２７ａ）および接続配線（２７ｂ）と同様であることとする。ただし、接続配線７１ｂは、上部電極３３に対して絶縁性が保たれるように設けられていることとする。そして、有機ＥＬ素子１１の上部電極３３は、この補助電極７１および有機層３１を直接覆う状態で設けられている。
【００４６】
このような構成の表示装置では、有機ＥＬ素子１１の上部電極３３に接続される補助電極７１と同一層で、電源線ｖ１，ｖ２，…を接続するための接続配線７１ｂを形成する構成とした。このため、第１実施形態と同様に、有機ＥＬ素子１１が設けられた層間絶縁膜２５の下層に、このような接続配線を含む全ての回路配線を設ける構成と比較して、配線回路を構成する層の１つが補助電極を構成する層と共通化されることになり、配線層数の削減を図ることが可能になる。これにより、表示装置における層構造の多層化を抑えることが可能になる。
【００４７】
以下、上述した第２実施形態の表示装置の製造方法の一例を、図８，図９の製造工程図に基づいてその製造手順に沿って説明する。尚、各製造工程図において、（ａ）は表示領域の要部断面図であり、（ｂ）は周辺領域の要部断面図であり、（ｃ）は周辺領域の要部平面図である。尚、（ｂ）は（ｃ）のＡ−Ａ’断面に相当する。
【００４８】
先ず、先の第１実施形態において図３および図４を用いて説明したと同様の工程により、図８の各図に示すように、層間絶縁膜２５を形成するまでを行う。この層間絶縁膜２５には、第１実施形態と同様の位置に接続孔２５ａが設けられていることとする。
【００４９】
次に、表示領域１ａにおける層間絶縁膜２５上のみに、接続孔２５ａを介してデータ線ｄ１，ｄ２，…に接続された下部電極２７を、各画素３部分に対応させた画素電極としてマトリクス状に配列形成する。この下部電極２７の形成は、第１実施形態において図５を用いて説明したと同様に行われる。
【００５０】
その後、図９の各図に示すように、表示領域１ａに画素開口Ａを有し、周辺領域１ｂにおける層間絶縁膜２５の接続孔２５ａと重なる接続孔２９ｂを有すると共に、配線２３の端子２３ｂ部分を露出させた形状の絶縁膜２９を形成する。この絶縁膜２９の形成は、第１実施形態において図６を用いて説明したと同様に行われる。
【００５１】
次に、表示領域１ａの絶縁膜２９上に画素開口Ａを囲むように補助電極７１を形成し、さらに同一工程で、周辺領域１ｂの絶縁膜２９上に接続孔２９ｂを介して電源線ｖ１，ｖ２，…に接続された接続配線７１ｂを形成する。ここでは、先ず、絶縁膜２９上に、金属材料層（例えばＡｌ）をＤＣスパッタリング法により１５０ｎｍ程度の膜厚で成膜する。次に、通常のリソグラフィ技術によって形成したレジストパターンをマスクに用いたエッチングにより、これらの金属材料層をパターニングし、これにより、補助電極７１および接続配線７１ｂを形成する。
【００５２】
以上の後、図７の各図に示したように、有機層３１をパターン形成し、さらに、有機層３１，補助電極７１および絶縁膜２９上を覆う上部電極３３を形成する。これらの有機層３１および上部電極３３の形成は、第１実施形態で説明したと同様に行われる。ただし、上部電極３３の形成は、端子２３および接続配線７１ｂに対して絶縁性が保たれるように行われることとする。
【００５３】
以上により、上述した構成の表示装置が得られる。
【００５４】
このような製造方法によれば、図９を用いて説明したように、補助電極７１の形成と同一工程で接続配線７１ｂを形成するようにしたことで、層間絶縁膜２５よりも下層に、このような接続配線７１ｂを含む全ての回路配線を設ける構成と比較して、製造工程数の削減を図ることが可能になる。
【００５５】
＜第３実施形態＞
図１０は、第３実施形態の表示装置の構成を示す図であり、（ａ）は表示領域の要部断面図であり、（ｂ）は周辺領域の要部断面図であり、（ｃ）は周辺領域の要部平面図である。尚、（ｂ）は（ｃ）のＡ−Ａ’断面に相当する。以下、この図１０と共に、図１の回路図を参照し、第２実施形態の表示装置の構成を説明する。
【００５６】
これらの図に示す表示装置と、図７を用いて説明した第２実施形態の表示装置との異なるところは、第２実施形態で説明した電源線ｖ１，ｖ２，…を接続するための接続配線３３ｂが、補助電極７１とは異なる層で、かつ上部電極３３と同一層で構成されているところにあり、他の構成は第２実施形態と同一であることとする。
【００５７】
すなわち、表示領域１ａに設けられた上部電極３３、および周辺領域１ｂに設けられた接続配線３３ｂは、有機ＥＬ素子１１の下部電極２７の周囲を覆う様に設けられた絶縁膜２９および補助配線７１上に設けられているのである。これらの上部電極３３および接続配線３３ｂの配置状態及び接続状態は、第２実施形態における補助電極（７１）および接続配線（７１ｂ）と同様であることとする。
【００５８】
このような構成の表示装置では、有機ＥＬ素子１１の上部電極３３と同一層で、電源線ｖ１，ｖ２，…を接続するための接続配線３３ｂを形成する構成とした。このため、第１および第２実施形態と同様に、有機ＥＬ素子１１が設けられた層間絶縁膜２５の下層に、このような接続配線を含む全ての回路配線を設ける構成と比較して、配線回路を構成する層の１つが補助電極を構成する層と共通化されることになり、配線層数の削減を図ることが可能になる。これにより、表示装置における層構造の多層化を抑えることが可能になる。
【００５９】
また、このような第３実施形態の表示装置を製造する場合には、第２実施形態で説明した製造方法において、補助電極７１を形成する際に接続配線（７１ｂ）を形成せず、その後、上部電極３３と接続配線３３ｂとを同一工程でパターン形成する。
【００６０】
尚、本第３実施形態においては、補助電極７１が特別に設けられた単独層である構成を説明した。しかし、本実施形態は、上部電極３３と同一層で接続配線３３ｂが構成されていれば同様の効果を得ることができる。このため、補助電極が、第１実施例と同様に下部電極２７と同一層である構成にも適用可能である。
【００６１】
また、以上説明した第１〜第３実施形態においては、下部電極，補助電極、さらには上部電極等と同一層で構成する配線が、電源線ｖ１，ｖ２，…間を共通化するための接続配線として説明した。しかしながら、この配線は表示領域の周辺領域において用いられる配線であれば、特に限定されることはなく、同一の効果を得ることができる。このため例えば、従来の技術において説明したように、周辺領域に駆動集積回路を形成する場合、この駆動集積回路を構成する配線を、第１〜第３実施形態で説明した接続配線と置き換えても良い。さらに、表示領域１ａと外周領域１ｂとは、図示したように明確に区別されない場合もあるが、本発明は、画素３が配置された部分を表示領域１ａとし、これ以外の部分に配置される接続配線が、下部電極，補助電極、さらには上部電極等と同一層で構成されている構成も含むこととする。
【００６２】
【発明の効果】
以上説明したように、本発明の表示装置によれば、表示領域内において薄膜トランジスタを覆う層間絶縁膜上に設けられる電極層と同一層で、この薄膜トランジスタに接続される配線回路の一部を構成する配線を形成することで、アクティブマトリックス型の表示装置における配線層数の削減を図ることが可能になる。また、表示装置の製造工程数の削減を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明を適用する表示装置の表示領域における回路の一例を示す構成を示す回路図である。
【図２】第１実施形態の表示装置の構成を示す図である。
【図３】第１実施形態の表示装置の製造工程図（その１）である。
【図４】第１実施形態の表示装置の製造工程図（その２）である。
【図５】第１実施形態の表示装置の製造工程図（その３）である。
【図６】第１実施形態の表示装置の製造工程図（その４）である。
【図７】第２実施形態の表示装置の構成を示す図である。
【図８】第２実施形態の表示装置の製造工程図（その１）である。
【図９】第２実施形態の表示装置の製造工程図（その２）である。
【図１０】第３実施形態の表示装置の構成を示す図である。
【符号の説明】
１…基板、１ａ…表示領域、１ｂ…周辺領域、３…画素、５，９…ＴＦＴ（薄膜トランジスタ）、１１…有機ＥＬ素子、２５…層間絶縁膜、２７…下部電極（画素電極）、２７ｂ，３３ｂ，７１ｂ…接続配線、３１…有機層、３３…上部電極、７１…補助電極

Claims

基板上の表示領域を構成する各画素に設けられた薄膜トランジスタと、当該薄膜トランジスタを覆う状態で設けられた層間絶縁膜と、前記薄膜トランジスタに接続された下部電極上に有機層および上部電極をこの順に積層させた状態で前記層間絶縁膜上の各画素に設けられた有機ＥＬ素子とを有する表示装置において、
前記層間絶縁膜上における前記表示領域の周囲には、前記下部電極および上部電極の少なくとも一方と同一層で形成された配線が設けられている
ことを特徴とする表示装置。
請求項１記載の表示装置において、
前記配線は、前記薄膜トランジスタに接続された配線間を接続する接続配線である
ことを特徴とする表示装置。
基板上の表示領域を構成する各画素に設けられた薄膜トランジスタと、当該薄膜トランジスタを覆う状態で設けられた層間絶縁膜と、前記薄膜トランジスタに接続された下部電極上に有機層および上部電極をこの順に積層させた状態で前記層間絶縁膜上の各画素に設けられた有機ＥＬ素子と、前記下部電極と絶縁され前記上部電極に接続された状態で前記層間絶縁膜上における前記画素間に設けられた補助電極とを有する表示装置において、
前記層間絶縁膜上における前記表示領域の周囲には、前記補助電極と同一層で形成された配線が設けられている
ことを特徴とする表示装置。
請求項３記載の表示装置において、
前記配線は、前記薄膜トランジスタに接続された配線間を接続する接続配線である
ことを特徴とする表示装置。