JP2004343212A

JP2004343212A - Gain control circuit

Info

Publication number: JP2004343212A
Application number: JP2003134683A
Authority: JP
Inventors: Takeshi Mitsunaka; 健満仲; Naohiro Suyama; 尚宏須山; Masayuki Miyamoto; 雅之宮本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-05-13
Filing date: 2003-05-13
Publication date: 2004-12-02

Abstract

<P>PROBLEM TO BE SOLVED: To keep a gain unchanged against a temperature change and variations of components even in the case of adopting a MOS configuration in a gain control circuit 11 configured to include a variable gain circuit 12 wherein a voltage difference (VC1-VC2) given between the gate electrodes of transistors M4, M5; M6, M7 configuring source-coupled pairs is controlled resulting in the changes of currents flowing through the transistors and the amplification factor. <P>SOLUTION: The gain control circuit 11 is provided with a variable gain circuit 12 including: a transistor M1 acting as a current source; and transistors M2, M3 the sources of which are connected in common to the drain of the transistor M1, the gates of which receive an input signal Vin to be amplified, the drains of which are connected to the transistors M4, M5; M6, M7 and which amplify the signal. The gain control circuit 11 is further provided with a bias circuit 13 for applying bias voltage to the gate of the transistor M1 so that the current flowing through the transistor M1 changes in proportion to a temperature change. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を用いた利得制御回路に関する。
【０００２】
【従来の技術】
テレビチューナ等の特に電波を受信する通信機器では、受信された電波の強度のレベルに応じて機器の内部の利得を制御する必要があり、可変利得回路が用いられる。そして、利得の制御を高周波段において行う場合、周波数特性を劣化させずに利得を変化させる必要があるので、利用できる可変利得回路は限定されてくる。そこで、前記高周波段に使用可能な、周波数特性を劣化させずに利得を連続的に変化させることができる従来技術として、たとえば特開平８―２６５０６８号公報が挙げられる。
【０００３】
図５は、その従来技術による利得制御回路１の電気回路図である。この利得制御回路１は、大略的に、対数圧縮または逆ハイパータンジェント圧縮回路２と、指数伸長またはハイパータンジェント伸長回路３と、可変利得回路４とを備えて構成される。この利得制御回路１では、前記可変利得回路４のエミッタカップルドペアのトランジスタｑ７，ｑ８；ｑ９，ｑ１０のベース電極間に与える電位差を直線的に制御することで、前記トランジスタｑ７，ｑ８；ｑ９，ｑ１０に流れる電流値を指数関数的またはハイパータンジェント関数的に変化させ、デシベル（ｄＢ）スケールで利得を変化させる。
【０００４】
一方、ＩＣ内部は消費される電力が多いと、熱を発生し、基板温度が上昇する。しかしながら、温度が上昇しても同じ品質が求められるので、温度変化に対する利得変化の抑制を行うために、前記トランジスタｑ７，ｑ８；ｑ９，ｑ１０に流れる電流値を温度変化に対して一定に保つように、ベース電極間に与える電圧を絶対温度に比例させている。
【０００５】
そのベース電圧の制御のために、前記指数伸長またはハイパータンジェント伸長回路３は、エミッタカップルドペアのトランジスタｑ５，ｑ６と、これらのトランジスタｑ５，ｑ６のエミッタ側に接続された電流源ｉｃ２とを備えて構成され、この電流源ｉｃ２が絶対温度に比例する電流を供給する。また、対数圧縮または逆ハイパータンジェント圧縮回路２では、温度変化に対して変化しない電流源ｉｃ１から電流を供給するようになっている。
【０００６】
こうして、可変利得回路４の利得をデシベル（ｄＢ）スケールで変化させ、かつ温度変化や素子ばらつきに対して、利得が一定に保たれるようになっている。
【０００７】
【特許文献１】
特開平８−２６５０６８号公報（公開日：平成８年１０月１１日）
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術では、可変利得回路４も含め、バイポーラトランジスタで構成されている。したがって、デジタル回路を搭載したＬＳＩ中に該利得制御回路１を作成する場合には、ＬＳＩは、該利得制御回路１のアナログ回路と、前記デジタル回路との混載となり、バイポーラプロセスが余分にかかり、コストが上昇してしまう。このため、アナログ回路もＭＯＳトランジスタで構成することが望まれる。
【０００９】
本発明の目的は、前記温度変化や素子ばらつきに対して、利得を一定に保つことができるとともに、ＭＯＳトランジスタで構成することができる利得制御回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明の利得制御回路は、ソースカップルドペアを構成するトランジスタのゲート電極間に与えられる電位差が制御されることで、該トランジスタを流れる電流が変化し、増幅率が変化する可変利得回路を備えて構成される利得制御回路において、前記可変利得回路は、電流源となる第１のトランジスタと、前記第１のトランジスタのドレインにソースが共通に接続され、ゲートに増幅すべき入力信号が与えられ、ドレインには前記ソースカップルドペアを構成するトランジスタが接続され、信号増幅を行う第２、第３のトランジスタを備え、前記第１のトランジスタに流れる電流が温度変化に比例して変化するようなバイアス電圧を該第１のトランジスタのゲートに与えるバイアス回路を含むことを特徴とする。
【００１１】
上記の構成によれば、ＭＯＳトランジスタのサブスレッショルド特性を用いて、増幅段となる第２、第３のトランジスタと出力負荷との積で決まる利得はｌｏｇ−リニアのグラフとなり、利得をデシベル（ｄＢ）スケールで変化させ、広い可変利得域を実現する可変利得回路を実現することができる。一方、出力負荷の温度変化に対して、バイアス回路が第１のトランジスタのゲートに与えるバイアス電圧を、該第１のトランジスタに流れる電流が温度変化に比例して変化するように変化することで相殺する。たとえば、温度上昇によって出力負荷の抵抗値が減少しても、電流源となる前記第１のトランジスタがＮＭＯＳトランジスタである場合には、バイアス回路がその温度変化に比例して、前記第１のトランジスタのゲートに与える電圧を上昇し、可変利得回路に流れる電流を増加することで、温度上昇による抵抗値の減少を補う。このようにして、前記ソースカップルドペアのゲート電極間に与える電位差を最大利得に設定した場合でも、利得を一定に保持することができる。
【００１２】
したがって、温度特性を補償する利得制御回路において、前記第１〜第３のトランジスタおよびソースカップルドペアを構成するトランジスタの総てのトランジスタをＭＯＳで構成することができ、該利得制御回路のアナログ回路をデジタル回路に混載したＬＳＩを作成するにあたっても、バイポーラのプロセスがなく、作成コストを抑えることができる。
【００１３】
また、本発明の利得制御回路では、前記ソースカップルドペアを構成するトランジスタは、第４、第５および第６、第７の２組のトランジスタから成り、対を成す第４、第５および第６、第７のトランジスタのゲートには差動の制御信号がそれぞれ与えられ、ソースは各対で共通に前記第２および第３のトランジスタのドレインにそれぞれ接続され、第４および第７のトランジスタのドレインは出力負荷を介して一方の電源にそれぞれ接続されるとともに差動の出力端となり、信号を逃がす第５および第６のトランジスタのドレインは直接前記一方の電源に接続されることを特徴とする。
【００１４】
上記の構成によれば、前記ソースカップルドペアを具体的に構成することができる。
【００１５】
さらにまた、本発明の利得制御回路では、前記バイアス回路は、温度変化に比例して流れる電流を決定する抵抗と、フィードバックループを構成する第１０〜第１３のトランジスタと、前記第１１のトランジスタに流れる電流をミラーさせて第１のトランジスタのゲートにかける電圧を決定する第８および第９のトランジスタとを備えて構成されることを特徴とする。
【００１６】
上記の構成によれば、前記第１のトランジスタのゲートに、温度変化に比例した電圧を与えることができるバイアス回路を、ＭＯＳで具体的に構成することができる。
【００１７】
また、本発明の利得制御回路では、前記バイアス回路は、前記第１０〜第１３のトランジスタの少なくとも１つと並列に、電源電圧の印加時にスタートアップとなる第１４のトランジスタをさらに有することを特徴とする。
【００１８】
上記の構成によれば、前記フィードバックを構成する第１０〜第１３のトランジスタに流れる電流が安定な電流値になるように支援することができ、電源電圧の印加から速やかにフィードバックを立ち上げることができる。
【００１９】
さらにまた、本発明の利得制御回路では、利得を表す制御入力信号を前記ソースカップルドペアを構成するトランジスタのゲート電極間に与える制御信号に変換する制御回路を備え、前記制御回路は、制御入力端子に与えられる信号電圧と、温度に対して変化しない基準電圧との差を比較する差動アンプ回路と、前記差動アンプ回路での比較結果を前記制御信号として前記ソースカップルドペアを構成するトランジスタのゲートに与えるドライブ回路とを備えて構成されることを特徴とする。
【００２０】
上記の構成によれば、前記制御信号は、前記ソースカップルドペアを構成するトランジスタのゲートに与える信号に温度による変化を与えない。このため、必要とする利得値を正確に制御することができる。
【００２１】
また、本発明の利得制御回路では、前記差動アンプ回路は、ゲートに抵抗分割された制御入力信号が加えられる第１５のトランジスタと、ゲートに前記基準電圧が加えられる第１６のトランジスタと、前記第１５および第１６のトランジスタのドレインにそれぞれ接続される負荷と、前記第１５および第１６のトランジスタのソースにそれぞれ接続され、温度に対して依存しない一定電流を与える第１および第２の電流源と、前記第１５および第１６のトランジスタのソース間を接続する負荷とを備えて構成されることを特徴とする。
【００２２】
上記の構成によれば、前記温度変化に対して、前記制御電圧を一定に保持することができる差動アンプ回路を、ＭＯＳの第１５および第１６のトランジスタを備えて具体的に構成することができる。
【００２３】
さらにまた、本発明の利得制御回路では、前記ドライブ回路は、差動のソースフォロワ回路であって、ゲートに前記差動アンプ回路の出力がそれぞれ与えられる第１７および第１８のトランジスタと、前記第１７および第１８のトランジスタのソースにそれぞれ接続され、前記可変利得回路のソースカップルドペアを構成するトランジスタに与える制御電圧を調整する負荷と、前記一方の電源から前記負荷へ、温度に対して依存しない一定電流を与える第３および第４の電流源とを備えて構成されることを特徴とする。
【００２４】
上記の構成によれば、前記ドライブ回路を、ＭＯＳの第１７および第１８のトランジスタを備えて具体的に構成することができる。
【００２５】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば、以下のとおりである。
【００２６】
図１は、本発明の実施の一形態の利得制御回路１１の電気的構成を示すブロック図である。この利得制御回路１１は、総てのトランジスタがＭＯＳトランジスタから成り、大略的に、可変利得回路１２と、バイアス回路１３と、制御回路１４とを備えて構成されている。
【００２７】
前記可変利得回路１２は、総てのトランジスタがＮＭＯＳトランジスタから成り、電流源となるトランジスタＭ１と、差動の入力信号Ｖｉｎを増幅するトランジスタＭ２，Ｍ３と、前記入力信号Ｖｉｎの増幅度を調整する２組のソースカップルされたトランジスタＭ４，Ｍ５；Ｍ６，Ｍ７と、電流信号を電圧に変換し、利得を与える負荷抵抗Ｒ１，Ｒ２とを備えて構成される。
【００２８】
前記トランジスタＭ２，Ｍ３のゲートが入力端となり、差動の前記入力信号Ｖｉｎがそれぞれ与えられ、ソースは共通に前記トランジスタＭ１のドレインに接続され、ドレインには対を成す前記トランジスタＭ４，Ｍ５およびＭ６，Ｍ７のソースがそれぞれ接続される。対を成す前記トランジスタＭ４，Ｍ５；Ｍ６，Ｍ７のゲートには、後述するように、制御回路１４からの制御電圧ＶＣ１，ＶＣ２がそれぞれ与えられ、トランジスタＭ４，Ｍ７のコレクタはそれぞれ差動の出力信号Ｖｏｕｔの出力端となるとともに、負荷抵抗Ｒ１，Ｒ２を介して、ハイレベルＶＤＤの電源に接続され、トランジスタＭ５，Ｍ６のコレクタはそれぞれハイレベルＶＤＤの電源に直接接続される。
【００２９】
前記制御回路１４は、制御入力信号Ｖａｇｃを変換して、ソースカップルドペアを構成する前記トランジスタＭ４，Ｍ５；Ｍ６，Ｍ７のゲートに、前記制御電圧ＶＣ１，ＶＣ２を与える回路である。たとえば、可変利得回路１２の利得を大きくとりたい場合には、トランジスタＭ４，Ｍ７のゲートに与える制御電圧ＶＣ１を、より大きな電流を流すような電圧にすればよく、利得を小さくとりたい場合には、前記制御電圧ＶＣ１を、より小さな電流を流すような電圧とし、余分となる電流をトランジスタＭ５，Ｍ６に逃がすような電圧を、これらのトランジスタＭ５，Ｍ６のゲートに与える制御電圧ＶＣ２とすればよい。こうして、受信電界強度レベルなどに対応した制御入力信号Ｖａｇｃに応じて、可変利得回路１２の利得を調整することができる。
【００３０】
ここで、負荷抵抗Ｒ１，Ｒ２は、温度変化に比例して抵抗値が変化する。たとえば、温度が上昇すると、抵抗値は減少する。利得を補償するには、温度上昇とともに電流を増やせばよい。そこで本発明では、バイアス回路１３が、後述するようにして、電流源となるトランジスタＭ１のゲートに、温度変化に比例して変化する電圧を与える。これによって、可変利得回路１２の全体に、温度変化に比例して変化する電流が流れ、制御入力信号Ｖａｇｃを最大利得に設定した場合でも、前記負荷抵抗Ｒ１，Ｒ２の温度変化や素子ばらつきに対して、利得が一定に保たれるようになっている。
【００３１】
図２は、前記バイアス回路１３の具体的な一構成例を示す電気回路図である。上述のように、このバイアス回路１３は、可変利得回路１２の電流源を構成するトランジスタＭ１のゲートにかかる電圧を生成する回路であって、温度変化に比例した電圧を与える。このバイアス回路１３は、ＮＭＯＳトランジスタから成るトランジスタＭ８，Ｍ１０，Ｍ１３と、ＰＭＯＳトランジスタから成るトランジスタＭ９，Ｍ１１，Ｍ１２と、抵抗Ｒ３とを備えて構成される。電源ライン間に、トランジスタＭ１１，Ｍ１０および抵抗Ｒ３の直列回路、トランジスタＭ１２，Ｍ１３の直列回路、ならびにトランジスタＭ９，Ｍ８の直列回路が接続されている。トランジスタＭ１０のゲートはトランジスタＭ１３のゲートおよびドレインと接続されており、トランジスタＭ１１のゲートおよびドレインはトランジスタＭ１２のゲートと接続されるとともに、カレントミラー回路を構成するトランジスタＭ９のゲートと接続される。トランジスタＭ９のドレインはトランジスタＭ８のゲートおよびドレインと接続され、またこのトランジスタＭ８のゲートおよびドレインは、カレントミラー回路を構成する前記トランジスタＭ１のゲートと接続される。
【００３２】
したがって、トランジスタＭ１１，Ｍ１０を介して抵抗Ｒ３に流れる電流が温度変化に比例して変化すると、フィードバックを構成するトランジスタＭ１０〜Ｍ１３からトランジスタＭ９に、トランジスタＭ１１，Ｍ９の面積倍にミラーされた電流が取出され、該電流は、さらにトランジスタＭ８からトランジスタＭ１に、これらのトランジスタＭ８，Ｍ１の面積倍にミラーされて流れることになる。
【００３３】
したがって、温度変化が起こったとしても、抵抗Ｒ３の値がその温度変化に比例し、トランジスタＭ１０〜Ｍ１３に流れる電流もまた、温度変化に比例して変化し、該電流がトランジスタＭ９，Ｍ８でミラーされ、可変利得回路１２中の電流源となるトランジスタＭ１に流れる電流を通して、該可変利得回路１２全体に流れる電流も、温度変化に比例して変化することになる。このようにして、可変利得回路１２に温度変化が生じ、負荷抵抗Ｒ１，Ｒ２の値が変化してもても、該温度変化に比例して利得を生成する電流が変化するために、利得は温度変化に対して一定になる。
【００３４】
また、このバイアス回路１３では、前記トランジスタＭ１３と並列に、該トランジスタＭ１３に比べて微小な電流を流すトランジスタＭ１４が付加されている。そして、前述のようにＮＭＯＳトランジスタであるこのトランジスタＭ１４のゲートを電源電圧ＶＤＤに釣上げることで、該トランジスタＭ１４は、前記フィードバックを構成するトランジスタＭ１０〜Ｍ１３に電源電圧ＶＤＤがかけられたときに、これらのトランジスタＭ１０〜Ｍ１３に流れる電流が安定な電流値になるように支援するスタートアップトランジスタとして動作する。上記構成によって、電源電圧ＶＤＤをかけたときに、効果的に可変利得回路１２に流す電流を生成することが可能になる。
【００３５】
図３は、前記制御回路１４の具体的な一構成例を示す電気回路図である。この制御回路１４は、総てのトランジスタがＰＭＯＳトランジスタから成り、差動アンプ回路１５と、ドライブ回路１６とを備えて構成される。
【００３６】
前記差動アンプ回路１５は、トランジスタＭ１５，Ｍ１６と、入力分圧抵抗Ｒ４，Ｒ５と、負荷抵抗Ｒ６〜Ｒ８と、電流源ＩＣ１，ＩＣ２と、基準電圧源１７とを備えて構成される。電源ライン間には、電流源ＩＣ１と、トランジスタＭ１５と、負荷抵抗Ｒ６との直列回路および電流源ＩＣ２と、トランジスタＭ１６と、負荷抵抗Ｒ７との直列回路が接続されている。トランジスタＭ１５のゲートには前記制御入力信号Ｖａｇｃが入力分圧抵抗Ｒ４，Ｒ５にて抵抗分割されて与えられており、これに対してトランジスタＭ１５のゲートには前記基準電圧源１７から一定電圧Ｖｒｅｆが与えられる。前記電流源ＩＣ１，ＩＣ２は、温度に対して依存しない一定電流を与える電流源であり、これらの電流源ＩＣ１，ＩＣ２、すなわち前記トランジスタＭ１５，Ｍ１６のソース間は、負荷抵抗Ｒ８にて接続されている。
【００３７】
したがって、トランジスタＭ１５のドレインと負荷抵抗Ｒ６との接続点およびトランジスタＭ１６のドレインと負荷抵抗Ｒ７との接続点からは、前記制御入力信号Ｖａｇｃを、一定電圧Ｖｒｅｆと比べて生成される差動の信号が出力され、ドライブ回路１６のトランジスタＭ１７，Ｍ１８のゲートにそれぞれ与えられる。
【００３８】
前記ドライブ回路１６は、差動のソースフォロワ回路であって、前記トランジスタＭ１７，Ｍ１８と、負荷抵抗Ｒ９，Ｒ１０と、温度変化に対して一定電流を流す電流源ＩＣ３，ＩＣ４とを備えて構成される。前記負荷抵抗Ｒ９，Ｒ１０は、可変利得回路１２のソースカップルドペアを構成する前記トランジスタＭ４，Ｍ５；Ｍ６，Ｍ７のゲートに与えられる前記制御電圧ＶＣ１，ＶＣ２の基準となる電圧値（後述図４のｃ点）を調整する。前記電流源ＩＣ１〜ＩＣ４は、上述のように温度変化に対して一定電流を流すことができる電流源であればよく、たとえばダイオード構造のトランジスタ１個であっても、そのような機能を得られるのであれば、そのような構成で実現されてもよい。
【００３９】
このように構成される制御回路１４によって、前記制御電圧ＶＣ１，ＶＣ２を、制御入力信号Ｖａｇｃとのグラフで表すと図４のようになる。制御入力信号Ｖａｇｃの電圧が０付近では、前記制御電圧ＶＣ１，ＶＣ２間にかかる電圧は差があり、前述のように制御電圧ＶＣ１が大きいので、可変利得回路１２は最大利得となる。制御入力信号Ｖａｇｃを徐々に加えてゆくと、前記制御電圧ＶＣ１，ＶＣ２はこの図４中の前記ｃ点でクロスし、その後、逆転した制御電圧ＶＣ１，ＶＣ２の差が拡がってゆく。このようにして、可変利得回路１２の利得は徐々に減少する。
【００４０】
以上のように構成することによって、バイポーラトランジスタで構成されている前記特開平８−２６５０６８号がエミッタカップルドペアのベースに与える電圧を絶対温度に比例させているのに対して、本発明では、電流源となるトランジスタＭ１のゲートにかかる電圧を、バイアス回路１３が温度によって変化することで、ＭＯＳ構成であっても、温度変化や素子ばらつきに対して、利得を一定に保つことができる。すなわち、バイポーラからＭＯＳに変換したことによるトランジスタの特性の違いに対応することができる。このようにして、温度が上昇しても同じ品質が求められる利得制御回路１１において、デジタル回路を搭載したＬＳＩ中にアナログ回路の該利得制御回路１１を作成しても、同じＭＯＳのプロセスだけで作成することができ、コストを抑制することができる。
【００４１】
また、特に制御回路１４中のトランジスタＭ１５〜Ｍ１８がＰＭＯＳトランジスタであるので、制御入力信号Ｖａｇｃを低電圧とすることができ、低電力化に好適である。しかしながら、回路構成は、特に上記に示した限りではなく、制御入力信号Ｖａｇｃを基準電圧Ｖｒｅｆと比較して、前記制御電圧ＶＣ１，ＶＣ２を供給するものであればよい。
【００４２】
【発明の効果】
本発明の利得制御回路は、以上のように、ソースカップルドペアを構成するトランジスタのゲート電極間に与えられる電位差が制御されることで、該トランジスタを流れる電流が変化し、増幅率が変化する可変利得回路を備える利得制御回路において、前記可変利得回路に、電流源となる第１のトランジスタと、前記第１のトランジスタのドレインにソースが共通に接続され、ゲートに増幅すべき入力信号が与えられ、ドレインには前記ソースカップルドペアを構成するトランジスタが接続され、信号増幅を行う第２、第３のトランジスタとを備え、前記第１のトランジスタに流れる電流が温度変化に比例して変化するようなバイアス電圧を該第１のトランジスタのゲートに与えるバイアス回路を設ける。
【００４３】
それゆえ、利得をデシベル（ｄＢ）スケールで変化させ、広い可変利得域を実現し、かつ温度特性を補償することができる利得制御回路を、総てのトランジスタがＭＯＳで構成することができ、該利得制御回路のアナログ回路をデジタル回路に混載したＬＳＩを作成するにあたって、バイポーラのプロセスがなく、作成コストを抑えることができる。
【００４４】
また、本発明の利得制御回路は、以上のように、前記ソースカップルドペアを構成するトランジスタを、第４、第５および第６、第７の２組のトランジスタから構成し、対を成す第４、第５および第６、第７のトランジスタのゲートには差動の制御信号をそれぞれ与え、ソースは各対で共通に前記第２および第３のトランジスタのドレインにそれぞれ接続し、第４および第７のトランジスタのドレインは出力負荷を介して一方の電源にそれぞれ接続するとともに差動の出力端とし、信号を逃がす第５および第６のトランジスタのドレインは直接前記一方の電源に接続する。
【００４５】
それゆえ、前記ソースカップルドペアを具体的に構成することができる。
【００４６】
さらにまた、本発明の利得制御回路は、以上のように、前記バイアス回路を、温度変化に比例して流れる電流を決定する抵抗と、フィードバックループを構成する第１０〜第１３のトランジスタと、前記第１１のトランジスタに流れる電流をミラーさせて第１のトランジスタのゲートにかける電圧を決定する第８および第９のトランジスタとを備えて構成する。
【００４７】
それゆえ、前記第１のトランジスタのゲートに、温度変化に比例した電圧を与えることができるバイアス回路を、ＭＯＳで具体的に構成することができる。
【００４８】
また、本発明の利得制御回路は、以上のように、前記バイアス回路において、前記第１０〜第１３のトランジスタの少なくとも１つと並列に、電源電圧の印加時にスタートアップとなる第１４のトランジスタをさらに有する。
【００４９】
それゆえ、前記フィードバックを構成する第１０〜第１３のトランジスタに流れる電流が安定な電流値になるように支援することができ、電源電圧の印加から速やかにフィードバックを立ち上げることができる。
【００５０】
さらにまた、本発明の利得制御回路は、以上のように、利得を表す制御入力信号を前記ソースカップルドペアを構成するトランジスタのゲート電極間に与える制御信号に変換する制御回路を備え、前記制御回路を、制御入力端子に与えられる信号電圧と、温度に対して変化しない基準電圧との差を比較する差動アンプ回路と、前記差動アンプ回路での比較結果を前記制御信号として前記ソースカップルドペアを構成するトランジスタのゲートに与えるドライブ回路とを備えて構成する。
【００５１】
それゆえ、前記制御信号は、前記ソースカップルドペアを構成するトランジスタのゲートに与える信号に温度による変化を与えず、このため必要とする利得値を正確に制御することができる。
【００５２】
また、本発明の利得制御回路は、以上のように、前記差動アンプ回路を、ゲートに抵抗分割された制御入力信号が加えられる第１５のトランジスタと、ゲートに前記基準電圧が加えられる第１６のトランジスタと、前記第１５および第１６のトランジスタのドレインにそれぞれ接続される負荷と、前記第１５および第１６のトランジスタのソースにそれぞれ接続され、温度に対して依存しない一定電流を与える第１および第２の電流源と、前記第１５および第１６のトランジスタのソース間を接続する負荷とを備えて構成する。
【００５３】
それゆえ、前記温度変化に対して、前記制御電圧を一定に保持することができる差動アンプ回路を、ＭＯＳの第１５および第１６のトランジスタを備えて具体的に構成することができる。
【００５４】
さらにまた、本発明の利得制御回路は、以上のように、前記ドライブ回路を、差動のソースフォロワ回路であって、ゲートに前記差動アンプ回路の出力がそれぞれ与えられる第１７および第１８のトランジスタと、前記第１７および第１８のトランジスタのソースにそれぞれ接続され、前記可変利得回路のソースカップルドペアを構成するトランジスタに与える制御電圧を調整する負荷と、前記一方の電源から前記負荷へ、温度に対して依存しない一定電流を与える第３および第４の電流源とを備えて構成する。
【００５５】
それゆえ、前記ドライブ回路を、ＭＯＳの第１７および第１８のトランジスタを備えて具体的に構成することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の利得制御回路の電気的構成を示すブロック図である。
【図２】図１で示す利得制御回路におけるバイアス回路の具体的な一構成例を示す電気回路図である。
【図３】図１で示す利得制御回路における制御回路の具体的な一構成例を示す電気回路図である。
【図４】図３で示す制御回路において、制御入力信号の変化に対する制御電圧の変化の一例を示すグラフである。
【図５】従来技術による利得制御回路の電気回路図である。
【符号の説明】
１１利得制御回路
１２可変利得回路
１３バイアス回路
１４制御回路
１５差動アンプ回路
１６ドライブ回路
１７基準電圧源
ＩＣ１，ＩＣ２電流源
ＩＣ３，ＩＣ４電流源
Ｍ１〜Ｍ７ＮＭＯＳトランジスタ
Ｍ８，Ｍ１０，Ｍ１３，Ｍ１４ＮＭＯＳトランジスタ
Ｍ９，Ｍ１１，Ｍ１２ＰＭＯＳトランジスタ
Ｍ１５，Ｍ１６ＰＭＯＳトランジスタ
Ｍ１７，Ｍ１８ＰＭＯＳトランジスタ
Ｒ１，Ｒ２負荷抵抗
Ｒ３抵抗
Ｒ４，Ｒ５入力分圧抵抗
Ｒ６〜Ｒ８負荷抵抗
Ｒ９，Ｒ１０負荷抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gain control circuit using a semiconductor device.
[0002]
[Prior art]
2. Description of the Related Art In a communication device such as a TV tuner that receives a radio wave in particular, it is necessary to control the internal gain of the device according to the level of the intensity of the received radio wave, and a variable gain circuit is used. When the gain is controlled in the high-frequency stage, it is necessary to change the gain without deteriorating the frequency characteristics, so that the available variable gain circuits are limited. For example, Japanese Patent Application Laid-Open No. 8-265068 discloses a conventional technique that can be used in the high-frequency stage and that can continuously change the gain without deteriorating the frequency characteristics.
[0003]
FIG. 5 is an electric circuit diagram of the gain control circuit 1 according to the prior art. The gain control circuit 1 generally includes a logarithmic compression or inverse hypertangent compression circuit 2, an exponential expansion or hypertangent expansion circuit 3, and a variable gain circuit 4. In the gain control circuit 1, the potential difference given between the base electrodes of the transistors q7, q8; q9, q10 of the emitter-coupled pair of the variable gain circuit 4 is linearly controlled, so that the transistors q7, q8; The value of the current flowing through q10 is changed exponentially or hypertangentially, and the gain is changed on a decibel (dB) scale.
[0004]
On the other hand, when a large amount of power is consumed inside the IC, heat is generated, and the substrate temperature rises. However, since the same quality is required even when the temperature rises, in order to suppress the gain change with respect to the temperature change, the current values flowing through the transistors q7, q8; q9, q10 are kept constant with respect to the temperature change. In addition, the voltage applied between the base electrodes is made proportional to the absolute temperature.
[0005]
For controlling the base voltage, the exponential expansion or hypertangent expansion circuit 3 includes transistors q5 and q6 of an emitter-coupled pair and a current source ic2 connected to the emitters of these transistors q5 and q6. The current source ic2 supplies a current proportional to the absolute temperature. Further, in the logarithmic compression or inverse hypertangent compression circuit 2, a current is supplied from a current source ic1 which does not change with temperature change.
[0006]
In this way, the gain of the variable gain circuit 4 is changed on a decibel (dB) scale, and the gain is kept constant with respect to temperature changes and element variations.
[0007]
[Patent Document 1]
JP-A-8-265068 (publication date: October 11, 1996)
[0008]
[Problems to be solved by the invention]
However, in the related art as described above, the variable gain circuit 4 and the variable gain circuit 4 are configured by bipolar transistors. Therefore, when the gain control circuit 1 is formed in an LSI on which a digital circuit is mounted, the LSI is a hybrid of the analog circuit of the gain control circuit 1 and the digital circuit, and an extra bipolar process is required. The cost rises. For this reason, it is desired that the analog circuit is also constituted by MOS transistors.
[0009]
An object of the present invention is to provide a gain control circuit that can maintain a constant gain with respect to the above-mentioned temperature change and element variation and can be constituted by MOS transistors.
[0010]
[Means for Solving the Problems]
The gain control circuit of the present invention includes a variable gain circuit in which the current flowing through the transistor changes by controlling the potential difference applied between the gate electrodes of the transistors forming the source-coupled pair, and the amplification factor changes. In the gain control circuit configured as described above, the variable gain circuit has a first transistor serving as a current source, a source commonly connected to a drain of the first transistor, and an input signal to be amplified given to a gate. , The drain is connected to a transistor constituting the source-coupled pair, and includes second and third transistors for amplifying a signal, wherein a current flowing through the first transistor changes in proportion to a temperature change. A bias circuit that applies a bias voltage to the gate of the first transistor.
[0011]
According to the above configuration, using the sub-threshold characteristic of the MOS transistor, the gain determined by the product of the output transistors and the second and third transistors serving as the amplification stage becomes a log-linear graph, and the gain is expressed in decibels (dB). 3.) A variable gain circuit that changes over a scale to achieve a wide variable gain range can be realized. On the other hand, the change in the temperature of the output load is offset by changing the bias voltage applied to the gate of the first transistor by the bias circuit so that the current flowing through the first transistor changes in proportion to the temperature change. I do. For example, even if the resistance value of the output load decreases due to temperature rise, if the first transistor serving as a current source is an NMOS transistor, the bias circuit operates in proportion to the temperature change. By increasing the voltage applied to the gate of the transistor and increasing the current flowing through the variable gain circuit, the decrease in resistance due to temperature rise is compensated for. In this way, the gain can be kept constant even when the potential difference given between the gate electrodes of the source-coupled pair is set to the maximum gain.
[0012]
Therefore, in the gain control circuit for compensating the temperature characteristic, all of the first to third transistors and the transistors forming the source coupled pair can be formed by MOS, and the analog circuit of the gain control circuit can be formed. In the case of producing an LSI in which is embedded in a digital circuit, there is no bipolar process, and the production cost can be suppressed.
[0013]
Further, in the gain control circuit according to the present invention, the transistors forming the source-coupled pair include two sets of fourth, fifth, sixth and seventh transistors, and form fourth, fifth and fifth pairs of transistors. The differential control signal is applied to the gates of the sixth and seventh transistors, respectively, and the sources are commonly connected to the drains of the second and third transistors in each pair, respectively. The drain is connected to one of the power supplies via an output load and serves as a differential output terminal, and the drains of the fifth and sixth transistors for releasing a signal are directly connected to the one of the power supplies. .
[0014]
According to the above configuration, the source coupled pair can be specifically configured.
[0015]
Still further, in the gain control circuit according to the present invention, the bias circuit includes a resistor that determines a current flowing in proportion to a temperature change, tenth to thirteenth transistors forming a feedback loop, and the eleventh transistor. Eighth and ninth transistors that determine the voltage applied to the gate of the first transistor by mirroring the flowing current are characterized in that they are configured.
[0016]
According to the above configuration, a bias circuit that can apply a voltage proportional to a temperature change to the gate of the first transistor can be specifically configured by MOS.
[0017]
In the gain control circuit according to the present invention, the bias circuit further includes a fourteenth transistor which is started up when a power supply voltage is applied, in parallel with at least one of the tenth to thirteenth transistors. .
[0018]
According to the above configuration, it is possible to assist the currents flowing through the tenth to thirteenth transistors constituting the feedback to have a stable current value, and to quickly start the feedback from the application of the power supply voltage. it can.
[0019]
Furthermore, the gain control circuit of the present invention further includes a control circuit for converting a control input signal representing a gain into a control signal applied between gate electrodes of the transistors forming the source-coupled pair, wherein the control circuit includes a control input signal. A differential amplifier circuit that compares a difference between a signal voltage supplied to a terminal and a reference voltage that does not change with temperature; and the source-coupled pair is configured using the comparison result of the differential amplifier circuit as the control signal. And a drive circuit provided to the gate of the transistor.
[0020]
According to the above configuration, the control signal does not change the signal applied to the gate of the transistor forming the source-coupled pair due to temperature. Therefore, the required gain value can be accurately controlled.
[0021]
Further, in the gain control circuit according to the present invention, the differential amplifier circuit includes a fifteenth transistor whose gate is supplied with a resistance-divided control input signal, a sixteenth transistor whose gate is supplied with the reference voltage, Loads connected to the drains of the fifteenth and sixteenth transistors, respectively, and first and second current sources connected to the sources of the fifteenth and sixteenth transistors, respectively, for providing a constant current independent of temperature And a load connecting the sources of the fifteenth and sixteenth transistors.
[0022]
According to the above configuration, it is possible to specifically configure a differential amplifier circuit capable of holding the control voltage constant with respect to the temperature change, including the fifteenth and sixteenth MOS transistors. it can.
[0023]
Further, in the gain control circuit according to the present invention, the drive circuit is a differential source follower circuit, and the seventeenth and eighteenth transistors each having a gate to which the output of the differential amplifier circuit is provided, A load connected to the sources of the seventeenth and eighteenth transistors for adjusting a control voltage applied to the transistors constituting the source-coupled pair of the variable gain circuit; And a third and a fourth current source for providing a constant current.
[0024]
According to the above configuration, the drive circuit can be specifically configured to include the seventeenth and eighteenth MOS transistors.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment of the present invention will be described below with reference to FIGS.
[0026]
FIG. 1 is a block diagram showing an electrical configuration of a gain control circuit 11 according to one embodiment of the present invention. The gain control circuit 11 has a configuration in which all the transistors are MOS transistors and generally includes a variable gain circuit 12, a bias circuit 13, and a control circuit 14.
[0027]
In the variable gain circuit 12, all the transistors are composed of NMOS transistors, and a transistor M1 serving as a current source, transistors M2 and M3 for amplifying a differential input signal Vin, and an amplification degree of the input signal Vin are adjusted. It comprises two sets of source-coupled transistors M4, M5; M6, M7 and load resistors R1, R2 for converting a current signal into a voltage and providing a gain.
[0028]
The gates of the transistors M2 and M3 serve as input terminals, and the differential input signal Vin is applied thereto. The sources are commonly connected to the drain of the transistor M1, and the drains of the transistors M4, M5 and M6 form a pair. , M7 are connected respectively. As will be described later, control voltages VC1 and VC2 from the control circuit 14 are applied to the gates of the transistors M4 and M5; M6 and M7 forming a pair, and the collectors of the transistors M4 and M7 output differential output signals, respectively. The output terminal of Vout is connected to the high-level power supply VDD via the load resistors R1 and R2. The collectors of the transistors M5 and M6 are directly connected to the high-level power supply VDD.
[0029]
The control circuit 14 is a circuit that converts the control input signal Vagc and supplies the control voltages VC1 and VC2 to the gates of the transistors M4 and M5; M6 and M7 forming a source-coupled pair. For example, when it is desired to increase the gain of the variable gain circuit 12, the control voltage VC1 applied to the gates of the transistors M4 and M7 may be set to a voltage at which a larger current flows. The control voltage VC1 may be a voltage that allows a smaller current to flow, and a voltage that allows excess current to escape to the transistors M5 and M6 may be the control voltage VC2 applied to the gates of the transistors M5 and M6. . Thus, the gain of the variable gain circuit 12 can be adjusted according to the control input signal Vagc corresponding to the received electric field strength level or the like.
[0030]
Here, the resistance values of the load resistors R1 and R2 change in proportion to the temperature change. For example, as the temperature increases, the resistance decreases. To compensate for the gain, the current may be increased as the temperature rises. Therefore, in the present invention, the bias circuit 13 applies a voltage that changes in proportion to a temperature change to the gate of the transistor M1 serving as a current source, as described later. As a result, a current that changes in proportion to a temperature change flows through the entire variable gain circuit 12, and even when the control input signal Vagc is set to the maximum gain, it is not affected by temperature changes and element variations of the load resistors R1 and R2. Thus, the gain is kept constant.
[0031]
FIG. 2 is an electric circuit diagram showing a specific configuration example of the bias circuit 13. As described above, the bias circuit 13 is a circuit for generating a voltage applied to the gate of the transistor M1 constituting the current source of the variable gain circuit 12, and gives a voltage proportional to a temperature change. The bias circuit 13 includes transistors M8, M10, and M13 formed of NMOS transistors, transistors M9, M11, and M12 formed of PMOS transistors, and a resistor R3. A series circuit of transistors M11 and M10 and a resistor R3, a series circuit of transistors M12 and M13, and a series circuit of transistors M9 and M8 are connected between the power supply lines. The gate of transistor M10 is connected to the gate and drain of transistor M13, and the gate and drain of transistor M11 are connected to the gate of transistor M12 and to the gate of transistor M9 forming a current mirror circuit. The drain of the transistor M9 is connected to the gate and the drain of the transistor M8, and the gate and the drain of the transistor M8 are connected to the gate of the transistor M1 forming a current mirror circuit.
[0032]
Therefore, when the current flowing through the resistor R3 via the transistors M11 and M10 changes in proportion to the temperature change, the current mirrored to the area of the transistors M11 and M9 from the transistors M10 to M13 forming the feedback to the transistor M9. Taken out, the current will flow further from transistor M8 to transistor M1, mirrored to the area times these transistors M8, M1.
[0033]
Therefore, even if a temperature change occurs, the value of the resistor R3 is proportional to the temperature change, and the current flowing through the transistors M10 to M13 also changes in proportion to the temperature change, and the current is mirrored by the transistors M9 and M8. Then, the current flowing through the variable gain circuit 12 as a whole through the current flowing through the transistor M1 serving as the current source in the variable gain circuit 12 also changes in proportion to the temperature change. Thus, even if the temperature changes in the variable gain circuit 12 and the values of the load resistors R1 and R2 change, the current that generates the gain changes in proportion to the temperature change. Becomes constant with temperature changes.
[0034]
Further, in the bias circuit 13, a transistor M14 for passing a smaller current than the transistor M13 is added in parallel with the transistor M13. Then, as described above, the gate of the transistor M14, which is an NMOS transistor, is pulled up to the power supply voltage VDD, so that when the power supply voltage VDD is applied to the transistors M10 to M13 forming the feedback, The transistors M10 to M13 operate as start-up transistors for assisting the current to flow to a stable current value. With the above configuration, it is possible to effectively generate a current flowing through the variable gain circuit 12 when the power supply voltage VDD is applied.
[0035]
FIG. 3 is an electric circuit diagram showing a specific configuration example of the control circuit 14. As shown in FIG. The control circuit 14 includes a differential amplifier circuit 15 and a drive circuit 16 in which all transistors are composed of PMOS transistors.
[0036]
The differential amplifier circuit 15 includes transistors M15 and M16, input voltage dividing resistors R4 and R5, load resistors R6 to R8, current sources IC1 and IC2, and a reference voltage source 17. A series circuit of the current source IC1, the transistor M15, and the load resistor R6 and a series circuit of the current source IC2, the transistor M16, and the load resistor R7 are connected between the power supply lines. The control input signal Vagc is provided to the gate of the transistor M15 by resistance division by the input voltage dividing resistors R4 and R5. On the other hand, the constant voltage Vref from the reference voltage source 17 is applied to the gate of the transistor M15. Given. The current sources IC1 and IC2 are current sources that provide a constant current independent of temperature. The current sources IC1 and IC2, that is, the sources of the transistors M15 and M16 are connected by a load resistor R8. I have.
[0037]
Therefore, from the connection point between the drain of the transistor M15 and the load resistance R6 and the connection point between the drain of the transistor M16 and the load resistance R7, the differential signal generated by comparing the control input signal Vagc with the constant voltage Vref is generated. Is output and applied to the gates of the transistors M17 and M18 of the drive circuit 16, respectively.
[0038]
The drive circuit 16 is a differential source follower circuit, and includes the transistors M17 and M18, load resistors R9 and R10, and current sources IC3 and IC4 that supply a constant current with respect to a temperature change. You. The load resistors R9 and R10 are provided as reference voltage values of the control voltages VC1 and VC2 applied to the gates of the transistors M4 and M5; M6 and M7 forming a source-coupled pair of the variable gain circuit 12 (see FIG. Is adjusted. The current sources IC1 to IC4 need only be current sources capable of flowing a constant current with respect to a temperature change as described above. For example, even a single transistor having a diode structure can provide such a function. In this case, such a configuration may be used.
[0039]
FIG. 4 shows a graph of the control voltages VC1 and VC2 represented by the control circuit 14 and the control input signal Vagc. When the voltage of the control input signal Vagc is around 0, there is a difference between the control voltages VC1 and VC2, and the control voltage VC1 is large as described above, so that the variable gain circuit 12 has the maximum gain. As the control input signal Vagc is gradually applied, the control voltages VC1 and VC2 cross at the point c in FIG. 4, and thereafter, the difference between the inverted control voltages VC1 and VC2 increases. Thus, the gain of the variable gain circuit 12 gradually decreases.
[0040]
With the configuration described above, the voltage applied to the base of the emitter-coupled pair is proportional to the absolute temperature in Japanese Patent Application Laid-Open No. 8-265068, which is configured by a bipolar transistor, whereas in the present invention, Since the bias circuit 13 changes the voltage applied to the gate of the transistor M1 serving as a current source depending on the temperature, the gain can be kept constant with respect to temperature change and element variation even in the MOS configuration. That is, it is possible to cope with a difference in transistor characteristics due to conversion from bipolar to MOS. In this way, in the gain control circuit 11 which requires the same quality even when the temperature rises, even if the gain control circuit 11 of the analog circuit is formed in the LSI on which the digital circuit is mounted, only the same MOS process is used. It can be created and costs can be reduced.
[0041]
In particular, since the transistors M15 to M18 in the control circuit 14 are PMOS transistors, the control input signal Vagc can be set to a low voltage, which is suitable for low power consumption. However, the circuit configuration is not limited to the one described above, and any circuit configuration may be used as long as the control input signal Vagc is compared with the reference voltage Vref to supply the control voltages VC1 and VC2.
[0042]
【The invention's effect】
As described above, by controlling the potential difference between the gate electrodes of the transistors forming the source-coupled pair, the current flowing through the transistor changes, and the gain changes. In a gain control circuit including a variable gain circuit, a first transistor serving as a current source and a source commonly connected to a drain of the first transistor, and an input signal to be amplified is supplied to a gate of the first transistor serving as a current source. The drain is connected to a transistor forming the source-coupled pair, and includes second and third transistors for amplifying a signal, and a current flowing through the first transistor changes in proportion to a temperature change. A bias circuit for applying such a bias voltage to the gate of the first transistor is provided.
[0043]
Therefore, a gain control circuit capable of changing the gain on a decibel (dB) scale, realizing a wide variable gain range, and compensating for the temperature characteristics can be configured by using all the MOS transistors. In producing an LSI in which an analog circuit of a gain control circuit is mixed with a digital circuit, there is no bipolar process, and the production cost can be reduced.
[0044]
Further, as described above, the gain control circuit according to the present invention is configured such that the transistors forming the source-coupled pair include the fourth, fifth, sixth, and seventh sets of transistors, and A differential control signal is applied to the gates of the fourth, fifth, sixth, and seventh transistors, respectively, and the sources are commonly connected to the drains of the second and third transistors in each pair, respectively, The drain of the seventh transistor is connected to one power supply via an output load, and serves as a differential output terminal. The drains of the fifth and sixth transistors, which release signals, are directly connected to the one power supply.
[0045]
Therefore, the source coupled pair can be specifically configured.
[0046]
Further, as described above, the gain control circuit according to the present invention includes the bias circuit, a resistor that determines a current flowing in proportion to a temperature change, and tenth to thirteenth transistors that form a feedback loop. Eighth and ninth transistors that determine the voltage applied to the gate of the first transistor by mirroring the current flowing through the eleventh transistor.
[0047]
Therefore, a bias circuit that can apply a voltage proportional to a temperature change to the gate of the first transistor can be specifically configured by MOS.
[0048]
As described above, the gain control circuit of the present invention further includes, in parallel with at least one of the tenth to thirteenth transistors, the fourteenth transistor which is started up when a power supply voltage is applied, in the bias circuit. .
[0049]
Therefore, it is possible to assist the currents flowing through the tenth to thirteenth transistors constituting the feedback to have a stable current value, and it is possible to quickly start the feedback from the application of the power supply voltage.
[0050]
Furthermore, as described above, the gain control circuit of the present invention includes a control circuit for converting a control input signal representing a gain into a control signal applied between gate electrodes of transistors forming the source-coupled pair, A differential amplifier circuit that compares a difference between a signal voltage supplied to a control input terminal and a reference voltage that does not change with temperature; and a source coupled with a result of comparison in the differential amplifier circuit as the control signal. And a drive circuit for applying to the gates of the transistors forming the pair.
[0051]
Therefore, the control signal does not change the signal applied to the gates of the transistors constituting the source-coupled pair due to temperature, and thus the required gain value can be accurately controlled.
[0052]
Further, as described above, the gain control circuit according to the present invention includes the differential amplifier circuit including a fifteenth transistor having a gate to which a control input signal divided by a resistor is applied, and a sixteenth transistor having a gate to which the reference voltage is applied. , A load respectively connected to the drains of the fifteenth and sixteenth transistors, and a first and a second source respectively connected to the sources of the fifteenth and sixteenth transistors, which provide a constant current independent of temperature. It comprises a second current source and a load connecting the sources of the fifteenth and sixteenth transistors.
[0053]
Therefore, a differential amplifier circuit capable of holding the control voltage constant with respect to the temperature change can be specifically configured to include the fifteenth and sixteenth MOS transistors.
[0054]
Further, as described above, the gain control circuit according to the present invention may be configured such that the drive circuit is a differential source follower circuit, and the gate is supplied to the seventeenth and eighteenth output terminals of the differential amplifier circuit. A transistor, a load connected to a source of each of the seventeenth and eighteenth transistors for adjusting a control voltage applied to a transistor constituting a source-coupled pair of the variable gain circuit, and a load from the one power supply to the load. And third and fourth current sources for providing a constant current independent of temperature.
[0055]
Therefore, the drive circuit can be specifically configured to include the seventeenth and eighteenth MOS transistors.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an electrical configuration of a gain control circuit according to an embodiment of the present invention.
FIG. 2 is an electric circuit diagram showing a specific configuration example of a bias circuit in the gain control circuit shown in FIG.
FIG. 3 is an electric circuit diagram showing a specific configuration example of a control circuit in the gain control circuit shown in FIG.
4 is a graph showing an example of a change in a control voltage with respect to a change in a control input signal in the control circuit shown in FIG. 3;
FIG. 5 is an electric circuit diagram of a gain control circuit according to the related art.
[Explanation of symbols]
11 Gain control circuit
12 Variable gain circuit
13 Bias circuit
14 Control circuit
15 Differential amplifier circuit
16 Drive circuit
17 Reference voltage source
IC1, IC2 current source
IC3, IC4 current source
M1 to M7 NMOS transistors
M8, M10, M13, M14 NMOS transistors
M9, M11, M12 PMOS transistors
M15, M16 PMOS transistors
M17, M18 PMOS transistors
R1, R2 Load resistance
R3 resistance
R4, R5 input voltage dividing resistor
R6 to R8 Load resistance
R9, R10 Load resistance

Claims

By controlling the potential difference applied between the gate electrodes of the transistors forming the source-coupled pair, the current flowing through the transistor changes, and the gain control circuit includes a variable gain circuit that changes the amplification factor. ,
The variable gain circuit,
A first transistor serving as a current source;
A source is commonly connected to a drain of the first transistor, an input signal to be amplified is supplied to a gate, and a transistor forming the source-coupled pair is connected to a drain. With three transistors,
A gain control circuit, comprising: a bias circuit that applies a bias voltage to a gate of the first transistor such that a current flowing through the first transistor changes in proportion to a temperature change.

The transistors forming the source-coupled pair include four, fifth, sixth, and seventh pairs of transistors, and the gates of the fourth, fifth, sixth, and seventh transistors forming the pair are connected to the gates of the fourth, fifth, sixth, and seventh transistors, respectively. Differential control signals are respectively supplied, and the sources are connected in common to each pair with the drains of the second and third transistors, respectively. The drains of the fourth and seventh transistors are connected to one power supply via an output load. 2. The gain control circuit according to claim 1, wherein the drains of the fifth and sixth transistors, which are connected to each other and serve as differential output terminals and release signals, are directly connected to the one power supply.

The bias circuit includes:
A resistor that determines the current flowing in proportion to the temperature change;
Tenth to thirteenth transistors forming a feedback loop;
3. The semiconductor device according to claim 1, further comprising: an eighth transistor and a ninth transistor that determine a voltage applied to a gate of the first transistor by mirroring a current flowing through the eleventh transistor. Gain control circuit.

4. The gain control circuit according to claim 3, wherein the bias circuit further includes a fourteenth transistor that starts up when a power supply voltage is applied, in parallel with at least one of the tenth to thirteenth transistors.

A control circuit for converting a control input signal representing a gain into a control signal applied between gate electrodes of transistors constituting the source-coupled pair,
The control circuit includes:
A differential amplifier circuit that compares a difference between a signal voltage applied to a control input terminal and a reference voltage that does not change with temperature;
5. A drive circuit for providing a comparison result of the differential amplifier circuit as the control signal to a gate of a transistor forming the source-coupled pair. The gain control circuit according to the paragraph.

The differential amplifier circuit,
A fifteenth transistor having a gate to which a resistance-divided control input signal is applied;
A sixteenth transistor having the gate applied with the reference voltage,
Loads respectively connected to the drains of the fifteenth and sixteenth transistors;
First and second current sources connected to the sources of the fifteenth and sixteenth transistors, respectively, for providing a constant current independent of temperature;
6. The gain control circuit according to claim 5, further comprising: a load connecting the sources of the fifteenth and sixteenth transistors.

The drive circuit is a differential source follower circuit,
Seventeenth and eighteenth transistors each having a gate supplied with the output of the differential amplifier circuit,
Loads connected to the sources of the seventeenth and eighteenth transistors, respectively, for adjusting a control voltage applied to transistors constituting a source-coupled pair of the variable gain circuit;
6. The gain control circuit according to claim 5, further comprising third and fourth current sources for supplying a constant current independent of temperature from said one power supply to said load.