JP2004207560A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2004207560A JP2004207560A JP2002375973A JP2002375973A JP2004207560A JP 2004207560 A JP2004207560 A JP 2004207560A JP 2002375973 A JP2002375973 A JP 2002375973A JP 2002375973 A JP2002375973 A JP 2002375973A JP 2004207560 A JP2004207560 A JP 2004207560A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- fluorine
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特にゲート絶縁膜の電気的な信頼性を向上させる技術に関する。
【0002】
【従来の技術】
LSIデバイスの微細化・高性能化・低消費電力化を達成するために、ゲート絶縁膜の薄膜化も加速度的に進んでおり、それに伴ってゲート絶縁膜のリーク電流の問題、また絶縁破壊に代表されるような長期信頼性の確保の問題などが顕在化している。
さらに近年では、例えば閾値をNMOS、PMOSで揃えるためにデュアルゲートのCMOS(NMOSはNタイプのゲート電極を、PMOSはPタイプのゲート電極を用いる構造)を用い、また短チャネル効果を抑制するために表面チャネル型のトランジスタを使用することなどが一般的になってきている。同時に、このようなデバイス構造の変化に伴い、新たな問題も浮上してきている。
【0003】
ゲート絶縁膜の信頼性という観点からは、負バイアス温度不安定性(Negative Bias Temperature Instability:NBTI)が大きな問題のひとつとして挙げられている。NBTIとは、特にPMOSFETにおいて、ゲート電極に負バイアスをかけ、基板温度を上げたストレス条件で、トランジスタの閾値がシフトしてしまうという現象であり、LSIデバイスの実動作上オン電流が減少し、最悪正常動作しなくなる可能性がある。
【0004】
さらに、このNBTIの問題はオキシナイトライド膜の場合に顕著であると報告されている。オキシナイトライド膜は、ボロンの拡散を抑制する目的、そして誘電率を上げてリーク電流を低減する目的で、ゲート絶縁膜として用いられているが、チャネル移動度の低下などの問題とともにNBT劣化という長期信頼性の確保が大きな課題となっている。
【0005】
一方、このNBT劣化の起源としてはゲート絶縁膜/基板界面近傍の水素結合が反転層中のホールによって結合が切られることが提案されている。このため、水素結合を切れにくくするために、水素の同位体を界面に導入したり、フッ素などのハロゲン元素を導入したりすることが報告されている(例えば特許文献1、特許文献2及び非特許文献1参照)。
【0006】
従来、このフッ素添加の方法としては、ゲート絶縁膜上に形成されたゲート電極中にイオン注入法などを用いてフッ素イオンを導入し、このフッ素を例えば熱処理を行い拡散させるなどにより、ゲート絶縁膜への導入を行っていた。
【0007】
図1は従来の方法によるハロゲン添加ゲート絶縁膜の製造方法を示している。まず、図1(a)に示されるように、例えば、面方位(100)、比抵抗1〜2Ωcmのn型シリコン基板1を用意し、図1(b)に示されるように、このn型シリコン基板1の表面に例えば乾燥酸素によりゲート酸化膜13aを形成する。
【0008】
続いて、図1(c)に示されるように、例えば一酸化窒素(NO)ガス14を加熱された基板に供給し、窒素添加ゲート酸化膜13bを形成する。次に、図1(d)に示されるように、窒素添加ゲート酸化膜13b上に、例えばモノシラン(SiH4)ガスにより堆積される多結晶シリコン膜7を形成する。次に、図1(e)に示されるように、多結晶シリコン膜7中にピークがくるようにハロゲンイオン15を注入する。ここではその一例としてフッ素イオンを注入した例を示している。
【0009】
続いて、図1(f)に示されるように、これを例えば900℃で30分間、窒素雰囲気中で熱処理することで、前記多結晶中シリコン膜7からフッ素が拡散し、ゲート絶縁膜中へ導入する方法をとっていた。
【0010】
【特許文献1】
特開平6−13372号公報
【特許文献2】
特開平8−116059号公報
【非特許文献1】
PETER J. WRIGHT and KRISHNA C. SARASWAT, IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol.36, NO.5, MAY 1989, p.879‐889
【0011】
【発明が解決しようとする課題】
図2は、ゲート酸化膜およびゲートオキシナイトライド膜にフッ素を添加したときのNBT劣化の様子を、トランジスタの閾値変化(ΔVth)を指標としてプロットした図である。図2においては、NBTストレス印加時間TSTRESSを横軸に、そのときのトランジスタの閾値変化(ΔVth)を縦軸にしてプロットしてある。ΔVthは、NBTストレス印加前の初期のゲート電圧(Vg)―ドレイン電流(Id)から求められる閾値Vth(0)と、ある時間τだけNBTストレスを印可した後に測定されるVg-Id特性から求められる閾値Vth(τ)との差分、すなわちΔVth=Vth(τ)-Vth(0)と定義される。
【0012】
また、ここで言うNBTストレスとは、測定対象の素子をある温度、ここでは例として140℃に加熱した状態で、ソース、ドレインおよび基板(もしくはウェル)を短絡させて接地し、ゲート電極に負バイアス、ここでは例として-2.3Vを印可して、例えばpチャネルMOSFETの場合は、正孔の反転層が形成されている状態で行うストレスのことを指す。
【0013】
これによると、ゲート酸化膜(SiO2)の場合、フッ素を導入することでΔVthが低減しているのに対し、オキシナイトライド膜(SiON)の場合はフッ素添加の効果が見られない。酸化膜の場合、フッ素原子は膜中を拡散することができ、またフッ素は酸化膜界面に偏在する性質を持っているため、酸化膜/基板界面でNBT劣化の原因である水素結合を置換し、フッ素結合を形成する。フッ素結合は水素結合に比べて結合エネルギーが大きいため、NBTストレス時に結合が切れにくくなる。
【0014】
したがってゲート酸化膜の場合はフッ素でNBT劣化が抑制された。これに対し、オキシナイトライド膜の場合は、膜中の窒素がフッ素の拡散を低下させ、十分にフッ素がNBTIの起源のゲート絶縁膜/基板界面に到達できない。このため、NBT劣化の原因である水素結合を置換することができず、結果としてフッ素による劣化の抑制効果は見えていない。このような背景のもと、効率よくハロゲン元素をゲート絶縁膜/基板界面に導入し、NBT劣化を抑制する構造を有する窒素添加ゲート絶縁膜が要求されていた。
【0015】
【課題を解決するための手段】
上述の問題点を解決し、電気的な信頼性の高い窒素添加ゲート絶縁膜を実現可能な構造と、その製造方法を提供するために、本発明では次のような構成を採用している。
【0016】
本発明の第1の態様による半導体装置は、半導体基板あるいは半導体層と、この半導体基板の主表面あるいは前記半導体層の主表面に形成され、酸素原子、窒素原子の両方あるいは少なくとも一方およびハロゲン元素を有する第一絶縁膜と、この第一絶縁膜上に形成され窒素原子を有する第二絶縁膜の積層であるゲート絶縁膜と、このゲート絶縁膜の表面に形成されたゲート電極と、前記半導体基板の主表面あるいは前記半導体層の主表面に形成され、前記ゲート電極を両側から挟む一対のソース・ドレイン拡散層を具備することを特徴とする。
【0017】
なお、前記第一絶縁膜中にハロゲン元素を1×1016から1×1022atom/cm-3含有し、このハロゲン元素は第一絶縁膜中のシリコン原子あるいは窒素原子に結合していることが好ましい。
【0018】
なお、ハロゲン元素はフッ素であることが好ましい。
【0019】
なお、前記第二絶縁膜は、シリコン膜の窒化により形成されたシリコン窒化膜であることが好ましい。
【0020】
なお、前記第二絶縁膜の形成に用いるシリコン膜は、非晶質シリコン膜であることが好ましい。
【0021】
なお、前記第二絶縁膜は、励起された窒素の活性種によって窒化された窒化膜であることが好ましい。
【0022】
また、本発明の第2の態様による半導体装置の製造方法は、半導体基板あるいは半導体層と、この半導体基板の主表面あるいは半導体層の主表面に、酸素原子、窒素原子の両方あるいは少なくとも一方とハロゲン元素が含まれる雰囲気中にさらしてハロゲン元素を有する第一絶縁膜を形成する工程と、この第一絶縁膜の表面にシリコン膜を窒化することにより得られるシリコン窒化膜よりなる第二絶縁膜を形成する工程と、この第二絶縁膜上にゲート電極を形成する工程と、前記半導体基板の主表面あるいは前記半導体層の主表面で前記ゲート電極を両側から挟む一対のソース・ドレイン拡散層を形成する工程とを具備することを特徴とする。
【0023】
なお、前記第一絶縁膜を形成する工程は、フッ素化合物ガスを用いて形成しても良い。
【0024】
なお、前記第二絶縁膜を形成する工程は、非晶質シリコン膜を窒化して形成されるシリコン窒化膜であることが好ましい。
【0025】
なお、前記第二絶縁膜を形成する工程は、非晶質シリコン膜を窒素の活性種で窒化して形成される窒化膜であることが好ましい。
【0026】
本発明によれば、例えば第一絶縁膜としてフッ素添加オキシナイトライド膜を例にとって説明すると、チャネル反転層が形成されるゲート絶縁膜/基板界面にフッ素が導入されるため、界面近傍には水素によるH-Si≡(Si)3やD-Si≡(Si)3-n(O)n (1≦n≦3)すなわち重水素の結合したシリコンに酸素が結合した状態のような水素の結合の変わりに、F-Si≡(Si)3やF-Si≡(Si)3-n(O)n (1≦n≦3)が形成される。
【0027】
さらに、第二絶縁膜をシリコン膜の窒化とすることで、誘電率を高くすることができ、リーク電流を減少させることができる。さらに、このシリコン膜を非晶質シリコン膜とすることで、結晶シリコン膜に比べ窒化されやすくなり、かつ均一な膜とすることが可能である。さらにその窒化に励起された窒素の活性種(窒素ラジカル)を用いることで、プロセスの低温化が図れるとともに、図3(a)、(b)、(c)に示すようにゲート絶縁膜中のフッ素原子が窒化中にシリコン膜中に拡散し、シリコン薄膜中のSi-Si結合を切断し、窒化の促進を行う。これにより、ゲート絶縁膜界面近傍にはフッ素により結合が強化され、NBT劣化を始めゲート絶縁膜の信頼性を劣化させる欠陥生成を抑制でき、高信頼なゲート絶縁膜を実現可能である。
【0028】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
(第1実施形態)
図4は、本発明によるpチャネルトランジスタの構造断面図である。本実施例においては、n型シリコン基板1上に、素子分離のためのシリコン酸化膜6が形成されている。シリコン基板表面には、硼素のイオン注入によってp型のソースおよびドレイン拡散層10aと10bが形成されている。シリコン基板表面には、ゲート絶縁膜としてシリコンおよび、酸素もしくは窒素、あるいはシリコン、酸素および窒素のすべてを主成分とする絶縁膜にフッ素が添加された第一絶縁膜2が形成されている。第一絶縁膜2上にはシリコンと窒素を主成分とする第二絶縁膜5が形成されている。硼素などを含んだp型のゲート電極となる多結晶シリコンの側壁にはシリコン窒化膜8bが形成されている。
【0029】
さらに、ソース、ドレイン領域には、シリサイド膜が形成されている。また、全面にCVDシリコン酸化膜11が堆積後に、コンタクト孔が開口され、配線となるAl電極12がスパッタにより形成されパターニングされている。以上が、本発明の一実施例を示すpチャネルトランジスタの構造断面図である。
【0030】
図5は、ゲート絶縁膜2と基板1との界面におけるゲート絶縁膜中のフッ素濃度を測定する目的で、二次イオン質量分析計(Secondary Ion Mass Spectrometry:SIMS)を用いて、基板側から分析した結果を示す特性図である。本発明によって形成されたゲート絶縁膜中に含まれるフッ素量を100としたときに、従来方法(図1参照)で形成されたゲート絶縁膜中に含まれるフッ素量の相対量をプロットした結果が図5である。
【0031】
これによると、本発明によってゲート絶縁膜/基板界面近傍に導入されたフッ素量は、従来方法の約2.5倍まで増加させることが可能である。従来方法では、界面近傍に導入できるフッ素の量は1×1016atom/cm-3以下であるのに対し、本発明によれば1×1016atom/cm-3以上のフッ素が導入されることが確認されている。同時に、1×1016atom/cm-3以上のフッ素が導入されることで特性改善が可能である。
【0032】
一方、過剰なフッ素を導入してしまうと、強固なSi−O結合やSi−N結合までもがフッ素で切られてしまうのみならず、切られてフリーとなった多量の酸素あるいは窒素が拡散し、第一絶縁膜と基板界面を酸化あるいは窒化してしまい、界面特性や膜特性を著しく劣化させてしまう。その特性劣化を引き起こさない最大フッ素導入量は1×1022atom/cm-3であった。
【0033】
図6は本発明の実施例に係る半導体装置の特性図である。これは、従来方法によるオキシナイトライド膜と本発明による絶縁膜のストレス印加時間TSTRESSに対する閾値シフト(ΔVth)を示している。従来方法によるオキシナイトライド膜は、ベース酸化膜としてのドライ酸化膜は、2nm基板表面を酸化し、続いてNOガスを用いて950℃の酸窒化処理を行って形成している。
【0034】
この場合、窒素はオキシナイトライド膜/基板界面近傍に約5%導入される。本発明のゲート絶縁膜は、基板上にフッ素添加オキシナイトライド膜を成膜し、その上に窒化シリコン膜を堆積した構造であり、両者ともに等価酸化膜厚(Equivalent Oxide Thickness:EOT)換算で2.3nmのものを用いている。ストレス試験にはp+ゲートのpMOSFETを用いており、ストレスは基板温度を140℃に過熱した状態で、ゲート電極に−2.3Vの電圧を印可し、反転層を形成した状態で行っている。図6によれは、本発明を用いることで閾値シフト量(ΔVth)が抑制されており、例えばΔVth=−10mVになる時間をデバイスのライフタイムとするとフッ素添加なし酸窒化膜(□)の場合は81秒、本発明によるゲート絶縁膜(○)の場合は360秒となり、本発明により約4倍から5倍に長寿命化ができていることがわかる。
(第2実施形態)
本発明による半導体装置とその製造方法の第2実施形態に係るゲート絶縁膜の製造方法を図7を用いて説明する。
【0035】
まず、図7(a)に示されるように、例えば、面方位(100)、比抵抗1〜2Ωcmのn型シリコン基板1を用意し、図7(b)に示されるように、このn型シリコン基板1の表面に第一絶縁膜2を形成する。この第一絶縁膜2は、酸素に約1〜10%の三フッ化窒素(NF3)を添加し、これを加熱された基板表面に供給することで、フッ素を添加した薄膜酸化膜を形成する。次に、図7(c)に示されるように、この第一絶縁膜2上にシリコン薄膜3を堆積する。このシリコン薄膜は、例えばジシラン(Si2H6)を用いて約400℃、全圧0.5Torrで堆積する。このとき、非晶質のシリコン薄膜が堆積される。
【0036】
続いて、図7(d)に示されるように基板を約400℃に過熱した状態でマイクロ波により励起された窒素ラジカルを基板表面に供給する。このとき、窒素ラジカルはシリコン薄膜に導入され、シリコン薄膜3がすべて窒化され、図7(e)に示されるように、第二絶縁膜となるシリコン窒化膜5が形成される。
【0037】
上記の実施例では第一絶縁膜を形成する方法として、酸素と三フッ化窒素(NF3)の混合ガスによる酸化を例にとって説明したがこれに限定されるものではなく、例えば、酸素と活性化された窒素との混合ガス、NOガスやN2Oガスと三フッ化窒素(NF3)の混合ガスを用いてもよい。またCVD法などを用いて堆積させてもよく、この場合例えばSiH4やSi2H6、SiH2Cl2、SiCl4、Si2Cl6といったガスと酸素とNF3ガス、マイクロ波放電などにより活性化された窒素ラジカルを用いるか、あるいは酸素の代わりにNOガスやN2Oガスを用いて、フッ素添加ゲート酸化膜やフッ素添加オキシナイトライド膜を体積させる。
【0038】
また、水素の同位体である重水素はゲート絶縁膜の界面や膜中に導入されると特性を改善することが知られているので、例えば酸素による酸化の代わりに重水素と酸素の混合ガスを直接基板に供給あるいは基板に供給前に燃焼させ、重水(D20)を生成し基板に供給して酸化してもよい。さらに、堆積により成膜する場合には、SiD4やSi2D6、SiD2Cl2といったガスを用いれば、重水素添加ゲート酸化膜や重水素添加ゲートオキシナイトライド膜を形成することが可能となる。
【0039】
また、第二絶縁膜を形成する際に用いる窒化剤として、マイクロ波放電により活性化された窒素ラジカルを用いているが、これは低温で窒化が可能であり、例えば非晶質シリコン薄膜が結晶化する温度より低温で窒化処理を行うことが可能である。さらに窒素ラジカルに限定されるものではなく、通常のプラズマ放電や触媒を用いるなどして活性化された窒素を用いても同様の効果が得られる。
【0040】
また、窒素ラジカルを生成する原料ガスとしては、N2、NO、N2O、NF3、ND3を用いることが可能である。さらに、本実施例では第二絶縁膜の形成時にシリコン薄膜として非晶質シリコン薄膜を用いている。これは非晶質シリコン膜とすることで膜質が均質となり、かつ平坦性に優れるばかりではなく、密度が低いため活性化された窒素や第一絶縁膜からのフッ素がシリコン薄膜中に拡散しやすいという利点も有する。第二絶縁膜を形成するためのシリコン薄膜として、非晶質以外に多結晶シリコン膜が使用可能であり、この場合非晶質の場合より高温で窒化処理を行うことが可能である。ただし、多結晶シリコン膜の場合は結晶粒界が存在し、供給された窒素ラジカルなどが粒界を拡散し窒化を不均一にすることもあるので、望ましくは非晶質シリコン薄膜がよい。
【0041】
本実施例では、この非晶質シリコン薄膜を形成する方法としてSi2H6ガスによる成膜を行っているが、これに限定されるものではなく、SiH4、SiH2Cl2,SiCl4、Si2Cl6などのガスを用いても同様の効果が得られる。さらに、SiD4やSi2D6、SiD2Cl2など、重水素を含むガスを用いれば、多量の重水素がシリコン薄膜中に導入され、この状態で窒化処理を行えば、第一絶縁膜および第二絶縁膜に高濃度の重水素を含有させることができ、膜質の電気的な特性などを改善することが可能となる。
また、第一絶縁膜として、フッ素添加酸化膜を例にとって説明したが、これに限定されるものではなく、フッ素添加オキシナイトライド膜、フッ素添加シリコン窒化膜でも実施可能である。
(第3実施形態)
本発明による半導体装置とその製造方法の第3実施形態に係るゲート絶縁膜の製造方法を図8を用いて説明する。
【0042】
まず、図8(a)に示されるように、例えば、面方位(100)、比抵抗1〜2Ωcmのn型シリコン基板1を用意し、図8(b)に示されるように、このn型シリコン基板1表面に第一絶縁膜を形成する。この第一絶縁膜は、酸素に約1〜10%の三フッ化窒素(NF3)を添加し、これを加熱された基板表面に供給することで、フッ素を添加した薄膜酸化膜2aを形成する。
【0043】
次に、図8(c)に示されるように、この第一絶縁膜にマイクロ波放電等により活性化された酸素ラジカル4bを供給する。このとき酸素ラジカルはゲート絶縁膜の膜中や界面に存在し、図8(b)の酸化時に酸化膜中に取り込まれた弱い構造を修復し、電気的な信頼性の高いゲート絶縁膜2cが形成される。さらに、酸素ラジカルは界面近傍に到達し、界面を酸化し極めて平坦な界面層2bが形成される。
【0044】
次に、図8(d)に示されるように、この第一絶縁膜2bおよび2c上にシリコン薄膜3を堆積する。このシリコン薄膜は、例えばジシラン(Si2H6)を用いて約400℃、全圧0.5Torrで堆積する。このとき、非晶質のシリコン薄膜が堆積される。続いて、図8(e)に示されるように基板を約400℃に過熱した状態でマイクロ波により励起された窒素ラジカル4を基板表面に供給する。このとき、窒素ラジカルはシリコン薄膜に導入され、シリコン薄膜3がすべて窒化され、図8(f)に示されるように、第二絶縁膜となるシリコン窒化膜5が形成される。
(第4実施形態)
本発明による半導体装置とその製造方法の第4実施形態に係るゲート絶縁膜の製造方法を図9を用いて説明する。
【0045】
図9は本発明の実施例に係るゲート絶縁膜の他の製造方法を示している。
まず、図9(a)に示されるように、例えば、面方位(100)、比抵抗1〜2Ωcmのn型シリコン基板1用意し、図9(b)に示されるように、このn型シリコン基板1表面に第一絶縁膜を形成する。この第一絶縁膜は、例えばマイクロ波放電により活性化された窒素ラジカルとフッ素ラジカルを同時に、加熱された基板表面に供給することで、フッ素を添加した薄膜窒化膜2eを形成する。
【0046】
次に、図9(c)に示されるように、この第一絶縁膜2e上にシリコン薄膜3を堆積する。このシリコン薄膜は、例えばジシラン(Si2H6)を用いて約400℃、全圧0.5Torrで堆積する。このとき、非晶質のシリコン薄膜が堆積される。
【0047】
続いて、図9(d)に示されるように基板を約400℃に過熱した状態でマイクロ波放電などにより励起された窒素ラジカル4を基板表面に供給する。このとき、窒素ラジカルはシリコン薄膜に導入され、シリコン薄膜3がすべて窒化され、図9(e)に示されるように、第二絶縁膜となるシリコン窒化膜5が形成される。ここで、フッ素が添加されたシリコン窒化膜である第一絶縁膜2eは、マイクロ波放電などにより活性化された窒素ラジカルとフッ素ラジカルを用いて形成しているが、これは窒素ガスとフッ素ガスを別々にあるいは混合ガスをマイクロ波放電させている。
【0048】
また、これに限定されるものではなく、例えばNF3ガスをマイクロ波放電などにより処理しても同様の効果が得られる。さらに、NH3ガスとF2ガス、NH3ガスとNF3ガスを用いてもよく、NH3ガスの代わりにND3ガスを用いれば、重水素を窒化膜中に取り込ませることができるので、より膜質改善が可能となる。このとき、窒化膜は水素や重水素を透過させにくい膜であるので、例えば第二のゲート絶縁膜からやそれを形成させた後に重水素を第一絶縁膜であるシリコン窒化膜に導入しようとしても、拡散が阻害されるため難しい。従って前述のような技術を用いることが望ましい。
(第5実施形態)
本発明による半導体装置とその製造方法の第5実施形態に係るpチャネルMOSトランジスタの製造方法を図10を用いて説明する。
【0049】
まず、図10(a)に示されるように、例えば、面方位(100)、比抵抗1〜2Ωcmのn型シリコン基板1用意し、このn型シリコン基板1表面に通常のエッチングおよびシリコン酸化膜の堆積を用いてSTI(Shallow Trench Isolation)と呼ばれる素子分離絶縁層6を形成する。次に、図10(b)に示されるように、このn型シリコン基板の表面に第一絶縁膜2を形成する。この第一絶縁膜2は、酸素に約1〜10%の三フッ化窒素(NF3)を添加し、これを加熱された基板表面に供給することで、フッ素を添加した薄膜酸化膜を形成する。
【0050】
次に、図10(c)に示されるように、この第一絶縁膜2上にシリコン薄膜3を堆積する。このシリコン薄膜は、例えばジシラン(Si2H6)を用いて約400℃、全圧0.5Torrで堆積する。このとき、非晶質のシリコン薄膜が堆積される。続いて、図10(d)に示されるように基板を約400℃に過熱した状態でマイクロ波により励起された窒素ラジカル4を基板表面に供給する。このとき、窒素ラジカルはシリコン薄膜に導入され、シリコン薄膜3がすべて窒化され、図10(e)に示されるように、第二絶縁膜となるシリコン窒化膜5が形成される。
【0051】
続いて、図10(f)に示されるように、第二絶縁膜上にゲート電極として厚さ200nmの多結晶シリコン膜7を堆積する。次いで、図10(g)に示されるように、レジストマスクでパターニングした後、上記の多結晶シリコン膜を反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、これを後酸化するなどして、加工された多結晶シリコン膜に絶縁膜8aを形成する。
【0052】
続いて、図10(h)に示されるように、例えばBF2 +イオンあるいはB+イオン9を1×1015cm-2イオン注入し、ソース/ドレイン領域10aを形成する。注入された硼素はシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。次に、図10(i)に示されるように、ゲート部の側壁に厚さ50nm程度のシリコン窒化膜からなる側壁絶縁膜8bを形成する。ここでは示さないが、この側壁絶縁膜は、例えば、全面に厚さ50nmのシリコン窒化膜をCVD法により堆積して、続いて反応性イオンエッチング法によりエッチングして形成する。
【0053】
次に、図10(j)に示されるように、基板全面に例えばBF2 +イオン9をイオン注入する。注入された硼素はシリコン基板内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば、1050℃、10秒間の熱処理を行い、硼素をシリコン基板中およびゲート電極中で活性化させ、ゲート電極およびソース・ドレイン領域となる拡散層10bを形成する。
【0054】
次に、図10(k)に示されるように、例えば反応性イオンエッチング方(RIE)により全面をエッチングし、ソース・ドレイン領域およびゲート電極上面の絶縁膜を除去する。
次に、全面に厚さ25nmのチタン薄膜、厚さ50nmのチタンナイトライド薄膜をスパッタ法により、順次堆積する。さらに、窒素雰囲気中、700℃で1分間の熱処理により、チタン薄膜をすべてシリコン基板と反応させ、図10(l)に示されるようにゲート電極上およびソース・ドレイン領域上にのみチタンシリサイド膜を形成する。この後、例えば、フッ化水素酸の水溶液、硫酸と過酸化水素の混合溶液によって、チタンナイトライド膜および絶縁膜上の未反応のチタン薄膜を選択的に剥離する。
【0055】
次に、全面に厚さ300nmのシリコン酸化膜11をCVD法により堆積する。続いてリソグラフィを用いてパターニングし、異方性ドライエッチングにより、図10(m)に示すように、シリコン酸化膜にコンタクトホールを開口する。
【0056】
この後、シリコン、銅をそれぞれ例えば0.5%ずつ含有する厚さ800nmのアルミニウム膜を形成した後、図10(n)に示すように、これをパターニングしてゲート電極およびソース・ドレイン電極12を形成する。この後、450℃で15分間水素を10%含む窒素雰囲気で熱処理した。
【0057】
上記の実施例では第一絶縁膜を形成する方法として、酸素と三フッ化窒素(NF3)の混合ガスによる酸化を例にとって説明したがこれに限定されるものではなく、例えば、酸素と活性化された窒素との混合ガス、NOガスやN2Oガスと三フッ化窒素(NF3)の混合ガスを用いてもよい。またCVD法などを用いて堆積させてもよく、この場合例えばSiH4やSi2H6、SiH2Cl2、SiCl4、Si2Cl6といったガスと酸素とNF3ガス、マイクロ波放電などにより活性化された窒素ラジカルを用いる、あるいは酸素の代わりにNOガスやN2Oガスを用いて、フッ素添加ゲート酸化膜やフッ素添加オキシナイトライド膜を体積させる。
【0058】
また、水素の同位体である重水素はゲート絶縁膜の界面や膜中に導入されると特性を改善することが知られているので、例えば酸素による酸化の代わりに重水素と酸素の混合ガスを直接基板に供給あるいは基板に供給前に燃焼させ、重水(D20)を生成し基板に供給して酸化してもよい。さらに、堆積により成膜する場合には、SiD4やSi2D6、SiD2Cl2といったガスを用いれば、重水素添加ゲート酸化膜や重水素添加ゲートオキシナイトライド膜を形成することが可能となる。また、第二絶縁膜を形成する際に用いる窒化剤として、マイクロ波放電により活性化された窒素ラジカルを用いているが、これは低温で窒化が可能であり、例えば非晶質シリコン薄膜が結晶化する温度より低温で窒化処理を行うことが可能である。
【0059】
さらに窒素ラジカルに限定されるものではなく、通常のプラズマ放電や触媒を用いるなどして活性化された窒素を用いても同様の効果が得られる。また、窒素ラジカルを生成する原料ガスとしては、N2、NO、N2O、NF3、ND3を用いることが可能である。
【0060】
さらに、本実施例では第二絶縁膜の形成時にシリコン薄膜として非晶質シリコン薄膜を用いている。これは非晶質シリコン膜とすることで膜質が均質となり、かつ平坦性に優れるばかりではなく、密度が低いため活性化された窒素や第一絶縁膜からのフッ素がシリコン薄膜中に拡散しやすいという利点も有する。第二絶縁膜を形成するためのシリコン薄膜として、非晶質以外に多結晶シリコン膜が使用可能であり、この場合非晶質の場合より高温で窒化処理を行うことが可能である。
【0061】
ただし、多結晶シリコン膜の場合は結晶粒界が存在し、供給された窒素ラジカルなどが粒界を拡散し窒化を不均一にすることもあるので、望ましくは非晶質シリコン薄膜がよい。本実施例では、この非晶質シリコン薄膜を形成する方法としてSi2H6ガスによる成膜を行っているが、これに限定されるものではなく、SiH4、SiH2Cl2,SiCl4、Si2Cl6などのガスを用いても同様の効果が得られる。さらに、SiD4やSi2D6、SiD2Cl2など、重水素を含むガスを用いれば、多量の重水素がシリコン薄膜中に導入され、この状態で窒化処理を行えば、第一絶縁膜および第二絶縁膜に高濃度の重水素を含有させることができ、膜質の電気的な特性などを改善することが可能となる。
【0062】
また、第一絶縁膜として、フッ素添加酸化膜を例にとって説明したが、これに限定されるものではなく、フッ素添加オキシナイトライド膜、フッ素添加シリコン窒化膜でも実施可能である。
【0063】
本発明の実施例においては、ゲート絶縁膜としてシリコン熱酸化膜やシリコン窒化膜、オキシナイトライド膜を例に挙げて説明しているが、これに限定されるものではなく、それ以外の高誘電体膜やその界面層の酸化膜やシリケート膜に対しても適用可能である。この場合、例えばシリケート膜として、HfSiO膜、ZrSiO膜、AlSiO膜、あるいはそれぞれに窒素を含有させたHfSiON膜、ZrSiON膜、AlSiON膜などでもよい。これらの膜はスパッタ法あるいはCVD法で堆積され、窒素の添加は、例えばスパッタ時にHfNやZrNやSiNのターゲットを用いる、あるいはCVDの場合はソースガス中に窒素が結合したものを用いてもよい。
【0064】
また、HfSiO膜、ZrSiO膜、AlSiO膜の成膜後にマイクロ波放電などにより活性化された窒素ラジカルで処理をして、窒素をシリケート膜中に導入してもよい。さらに、高誘電体膜としては、ZrO2膜、HfO2膜、Al2O3膜、La2O3膜、Pr2O3膜、CeO2膜、Dy2O3膜、TiO2膜、Ta2O5膜が実施可能であるが、望ましくはZrO2膜、HfO2膜、Al2O3膜が膜質安定性の観点から望ましい。
【0065】
その他、本発明の要旨を逸脱しない範囲で、種々変形しても実施可能である。
【0066】
【発明の効果】
本発明によれば、半導体プロセッサや半導体メモリなどに用いられている、ゲート絶縁膜などの薄い絶縁膜において、絶縁破壊や界面準位生成、ストレス誘起リーク電流、NBT劣化などを大きく改善することができ、これにより素子特性の信頼性を改善することができる。本発明は、そのような効果を有する半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図1】従来法によるフッ素添加ゲート絶縁膜の製造方法を示す工程断面図。
【図2】従来法により形成されたフッ素添加ゲート酸化膜およびフッ素添加オキシナイトライド膜のNBT劣化による閾値シフト(ΔVth)に対するフッ素の効果を示す特性図。
【図3】本発明の効果を説明するためのフッ素およびラジカル窒素の働きを示す図。
【図4】本発明により形成したpチャネルトランジスタの一例を示す断面図。
【図5】本発明の効果を説明するためのゲート絶縁膜/基板界面に導入されるフッ素量を示す特性図。
【図6】本発明の効果を説明するためのフッ素添加オキシナイトライド膜のNBT劣化による閾値シフト(ΔVth)に対するフッ素の効果を示す特性図。
【図7】本発明によるフッ素添加ゲート絶縁膜形成方法を示す工程断面図。
【図8】本発明によるフッ素添加ゲート絶縁膜形成方法を示す工程断面図。
【図9】本発明によるフッ素添加ゲート絶縁膜形成方法を示す工程断面図。
【図10】本発明によるフッ素添加ゲート絶縁膜を有するpチャネルトランジスタの製造方法の一例を示す工程断面図。
【符号の説明】
1 n型シリコン基板
2、2a、2b、2c、2e 第一絶縁膜
3 シリコン薄膜
4 窒素ラジカル
4b 酸素ラジカル
5 第二絶縁膜
6 素子分離絶縁膜
7 多結晶シリコン膜
8a、8b ゲート側壁絶縁膜
9 BF2 +イオンあるいはB+イオン
10a、10b ソース/ドレイン拡散層
11 CVDシリコン酸化膜
12 アルミニウム電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a technique for improving electrical reliability of a gate insulating film.
[0002]
[Prior art]
In order to achieve miniaturization, higher performance, and lower power consumption of LSI devices, the thickness of the gate insulating film is also becoming thinner at an accelerating pace. Problems such as securing long-term reliability, as typified, have become apparent.
In recent years, for example, to use a dual-gate CMOS (NMOS uses an N-type gate electrode and PMOS uses a P-type gate electrode) to align the thresholds with NMOS and PMOS, and to suppress the short channel effect It is becoming common to use a surface channel type transistor. At the same time, new problems have emerged with such changes in device structure.
[0003]
From the viewpoint of the reliability of the gate insulating film, negative bias temperature instability (NBTI) is cited as one of the major problems. NBTI is a phenomenon in which the threshold voltage of a transistor shifts under a stress condition that raises the substrate temperature by applying a negative bias to the gate electrode, especially in a PMOSFET, and the on-current decreases in actual operation of the LSI device. In the worst case, normal operation may not be possible.
[0004]
Furthermore, it is reported that this problem of NBTI is remarkable in the case of an oxynitride film. The oxynitride film is used as a gate insulating film for the purpose of suppressing the diffusion of boron and increasing the dielectric constant to reduce the leak current. Ensuring long-term reliability is a major issue.
[0005]
On the other hand, it has been proposed that the hydrogen bond near the gate insulating film / substrate interface is broken by a hole in the inversion layer as a cause of the NBT deterioration. For this reason, it has been reported that an isotope of hydrogen is introduced into an interface or a halogen element such as fluorine is introduced in order to make it difficult to break a hydrogen bond (for example,
[0006]
Conventionally, as a method of adding fluorine, fluorine ions are introduced into a gate electrode formed on the gate insulating film by using an ion implantation method or the like, and the fluorine is diffused by, for example, a heat treatment. Had been introduced.
[0007]
FIG. 1 shows a method of manufacturing a halogen-added gate insulating film by a conventional method. First, as shown in FIG. 1A, for example, an n-
[0008]
Subsequently, as shown in FIG. 1C, for example, a nitrogen monoxide (NO) gas 14 is supplied to the heated substrate to form a nitrogen-added
[0009]
Subsequently, as shown in FIG. 1 (f), this is heat-treated at, for example, 900 ° C. for 30 minutes in a nitrogen atmosphere, whereby fluorine diffuses from the
[0010]
[Patent Document 1]
JP-A-6-13372
[Patent Document 2]
JP-A-8-116059
[Non-patent document 1]
PETER J. WRIGHT and KRISHNA C. SARASWAT, IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol. 36, NO.5, MAY 1989, p. 879-889
[0011]
[Problems to be solved by the invention]
FIG. 2 is a diagram plotting the state of NBT degradation when fluorine is added to the gate oxide film and the gate oxynitride film, using the threshold change (ΔVth) of the transistor as an index. In FIG. 2, the NBT stress application time TSTRESSIs plotted on the horizontal axis, and the threshold change (ΔVth) of the transistor at that time is plotted on the vertical axis. ΔVth is obtained from the threshold value Vth (0) obtained from the initial gate voltage (Vg) -drain current (Id) before NBT stress application and the Vg-Id characteristic measured after applying NBT stress for a certain time τ. Is defined as a difference from the threshold value Vth (τ), that is, ΔVth = Vth (τ) −Vth (0).
[0012]
The NBT stress referred to here means that the element to be measured is heated to a certain temperature, here, for example, 140 ° C., and the source, drain and substrate (or well) are short-circuited and grounded, and the gate electrode is negatively charged. When a bias, for example, -2.3 V is applied here, for example, in the case of a p-channel MOSFET, it refers to a stress performed in a state where a hole inversion layer is formed.
[0013]
According to this, in the case of the gate oxide film (SiO 2), ΔVth is reduced by introducing fluorine, whereas in the case of the oxynitride film (SiON), the effect of adding fluorine is not seen. In the case of an oxide film, fluorine atoms can diffuse through the film, and fluorine has the property of being unevenly distributed at the oxide film interface, so it replaces hydrogen bonds that cause NBT degradation at the oxide film / substrate interface. Form a fluorine bond. Fluorine bonds have a higher binding energy than hydrogen bonds, and therefore are less likely to break during NBT stress.
[0014]
Therefore, in the case of a gate oxide film, NBT degradation was suppressed by fluorine. On the other hand, in the case of an oxynitride film, nitrogen in the film reduces diffusion of fluorine, and fluorine cannot sufficiently reach the gate insulating film / substrate interface originating from NBTI. For this reason, the hydrogen bond which causes NBT deterioration cannot be replaced, and as a result, the effect of suppressing the deterioration due to fluorine has not been seen. Against this background, a nitrogen-added gate insulating film having a structure that efficiently introduces a halogen element into the gate insulating film / substrate interface and suppresses NBT deterioration has been required.
[0015]
[Means for Solving the Problems]
In order to solve the above-mentioned problems and provide a structure capable of realizing a nitrogen-added gate insulating film with high electrical reliability and a method of manufacturing the same, the present invention employs the following configuration.
[0016]
A semiconductor device according to a first aspect of the present invention is a semiconductor device formed on a semiconductor substrate or a semiconductor layer and a main surface of the semiconductor substrate or a main surface of the semiconductor layer, and contains both or at least one of oxygen atoms and nitrogen atoms and a halogen element. A first insulating film having the same, a gate insulating film formed on the first insulating film and being a stack of a second insulating film having nitrogen atoms, a gate electrode formed on the surface of the gate insulating film, and the semiconductor substrate And a pair of source / drain diffusion layers formed on the main surface of the semiconductor layer or the main surface of the semiconductor layer and sandwiching the gate electrode from both sides.
[0017]
Note that a halogen element is contained in the first insulating film in an amount of 1 × 1016From 1 × 10twenty twoatom / cm-3It is preferable that this halogen element is bonded to a silicon atom or a nitrogen atom in the first insulating film.
[0018]
Note that the halogen element is preferably fluorine.
[0019]
It is preferable that the second insulating film is a silicon nitride film formed by nitriding a silicon film.
[0020]
The silicon film used for forming the second insulating film is preferably an amorphous silicon film.
[0021]
It is preferable that the second insulating film is a nitride film nitrided by activated nitrogen active species.
[0022]
Further, the method of manufacturing a semiconductor device according to the second aspect of the present invention is a method for manufacturing a semiconductor device, comprising: a semiconductor substrate or a semiconductor layer; and a main surface of the semiconductor substrate or a main surface of the semiconductor layer; Forming a first insulating film having a halogen element by exposing it to an atmosphere containing an element, and forming a second insulating film made of a silicon nitride film obtained by nitriding a silicon film on the surface of the first insulating film. Forming, forming a gate electrode on the second insulating film, and forming a pair of source / drain diffusion layers sandwiching the gate electrode from both sides on the main surface of the semiconductor substrate or the main surface of the semiconductor layer. And a step of performing
[0023]
Note that the step of forming the first insulating film may be performed using a fluorine compound gas.
[0024]
Preferably, the step of forming the second insulating film is a silicon nitride film formed by nitriding an amorphous silicon film.
[0025]
Preferably, the step of forming the second insulating film is a nitride film formed by nitriding an amorphous silicon film with an active species of nitrogen.
[0026]
According to the present invention, for example, taking a fluorine-added oxynitride film as an example of the first insulating film, fluorine is introduced into the gate insulating film / substrate interface where the channel inversion layer is formed. H-Si≡ (Si)ThreeAnd D-Si≡ (Si)3-n(O)n (1 ≦ n ≦ 3), that is, instead of hydrogen bonding as in the state where oxygen is bonded to deuterium-bonded silicon, F-Si≡ (Si)ThreeAnd F-Si≡ (Si)3-n(O)n (1 ≦ n ≦ 3) is formed.
[0027]
Further, by forming the second insulating film by nitriding the silicon film, the dielectric constant can be increased, and the leak current can be reduced. Further, by forming this silicon film as an amorphous silicon film, it is easier to be nitrided than a crystalline silicon film, and a uniform film can be obtained. Further, by using an active species (nitrogen radical) of nitrogen excited for the nitridation, the process can be lowered in temperature, and as shown in FIGS. 3 (a), (b) and (c), Fluorine atoms diffuse into the silicon film during nitridation, break Si-Si bonds in the silicon thin film, and promote nitridation. As a result, the bond is strengthened by fluorine in the vicinity of the gate insulating film interface, and it is possible to suppress the generation of defects that deteriorate the reliability of the gate insulating film, including NBT deterioration, and realize a highly reliable gate insulating film.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(1st Embodiment)
FIG. 4 is a structural sectional view of a p-channel transistor according to the present invention. In this embodiment, a
[0029]
Further, a silicide film is formed in the source and drain regions. After the CVD
[0030]
FIG. 5 shows an analysis from the substrate side using a secondary ion mass spectrometer (SIMS) to measure the fluorine concentration in the gate insulating film at the interface between the
[0031]
According to this, the amount of fluorine introduced in the vicinity of the gate insulating film / substrate interface according to the present invention can be increased to about 2.5 times the conventional method. In the conventional method, the amount of fluorine that can be introduced near the interface is 1 × 1016atom / cm-3Whereas, according to the present invention, 1 × 1016atom / cm-3It has been confirmed that the above fluorine is introduced. At the same time, 1 × 1016atom / cm-3The characteristics can be improved by introducing the above fluorine.
[0032]
On the other hand, when excessive fluorine is introduced, not only the strong Si—O bond or Si—N bond is cut by fluorine, but also a large amount of cut free oxygen or nitrogen is diffused. However, the interface between the first insulating film and the substrate is oxidized or nitrided, and the interface characteristics and the film characteristics are significantly deteriorated. The maximum amount of fluorine introduction that does not cause the characteristic deterioration is 1 × 10twenty twoatom / cm-3Met.
[0033]
FIG. 6 is a characteristic diagram of the semiconductor device according to the example of the present invention. This is because the stress application time T between the oxynitride film according to the conventional method and the insulating film according to the present invention.STRESSOf the threshold shift (ΔVth) with respect to. In the oxynitride film according to the conventional method, a dry oxide film as a base oxide film is formed by oxidizing a substrate surface of 2 nm and then performing oxynitriding at 950 ° C. using NO gas.
[0034]
In this case, about 5% of nitrogen is introduced near the oxynitride film / substrate interface. The gate insulating film of the present invention has a structure in which a fluorine-added oxynitride film is formed on a substrate and a silicon nitride film is deposited thereon, and both of them are equivalent oxide thickness (EOT) equivalent. The one of 2.3 nm is used. P for stress testing+A pMOSFET for the gate is used, and stress is applied in a state where the substrate temperature is overheated to 140 ° C., a voltage of −2.3 V is applied to the gate electrode, and an inversion layer is formed. According to FIG. 6, the threshold shift amount (ΔVth) is suppressed by using the present invention. For example, when the time when ΔVth = −10 mV is defined as the lifetime of the device, the case of an oxynitride film without fluorine addition (□) Is 81 seconds, and in the case of the gate insulating film (膜) according to the present invention, it is 360 seconds, which indicates that the present invention can increase the life by about 4 to 5 times.
(2nd Embodiment)
A method for manufacturing a gate insulating film according to a second embodiment of the semiconductor device and the method for manufacturing the same according to the present invention will be described with reference to FIG.
[0035]
First, as shown in FIG. 7A, for example, an n-
[0036]
Subsequently, as shown in FIG. 7D, while the substrate is heated to about 400 ° C., nitrogen radicals excited by microwaves are supplied to the substrate surface. At this time, nitrogen radicals are introduced into the silicon thin film, and the silicon
[0037]
In the above embodiment, as a method of forming the first insulating film, oxygen and nitrogen trifluoride (NFThree) Is described by way of example, but is not limited thereto. For example, a mixed gas of oxygen and activated nitrogen, NO gas, N 2TwoO gas and nitrogen trifluoride (NFThree) May be used. Alternatively, it may be deposited using a CVD method or the like, in which case, for example, SiHFourAnd SiTwoH6, SiHTwoClTwo, SiClFour, SiTwoCl6Gas, oxygen and NFThreeUse nitrogen radicals activated by gas or microwave discharge, or use NO gas or N instead of oxygen.TwoThe volume of the fluoridated gate oxide film or the fluorinated oxynitride film is increased using O gas.
[0038]
In addition, deuterium, which is an isotope of hydrogen, is known to improve characteristics when introduced into the interface or film of a gate insulating film. Is directly supplied to the substrate or burned before being supplied to the substrate to produce heavy water (DTwo0) may be generated and supplied to the substrate for oxidation. Further, when the film is formed by deposition, SiDFourAnd SiTwoD6, SiDTwoClTwoIf such a gas is used, a deuterated gate oxide film or a deuterated gate oxynitride film can be formed.
[0039]
In addition, as a nitriding agent used for forming the second insulating film, nitrogen radicals activated by microwave discharge are used, which can be nitrided at a low temperature. It is possible to perform the nitriding treatment at a temperature lower than the temperature at which the nitriding is performed. Further, the present invention is not limited to nitrogen radicals, and similar effects can be obtained by using nitrogen activated by ordinary plasma discharge or using a catalyst.
[0040]
The source gas for generating nitrogen radicals is
[0041]
In this embodiment, as a method of forming this amorphous silicon thin film, Si is used.TwoH6Although film formation is performed using a gas, the present invention is not limited to this.Four, SiHTwoClTwo, SiClFour, SiTwoCl6The same effect can be obtained by using such a gas. Furthermore, SiDFourAnd SiTwoD6, SiDTwoClTwoIf a gas containing deuterium is used, a large amount of deuterium is introduced into the silicon thin film, and if nitriding is performed in this state, the first insulating film and the second insulating film contain high-concentration deuterium. It is possible to improve the electrical characteristics of the film quality.
In addition, although the description has been made by taking the fluorine-containing oxide film as an example of the first insulating film, the present invention is not limited to this, and the first insulation film may be a fluorine-containing oxynitride film or a fluorine-containing silicon nitride film.
(Third embodiment)
A method for manufacturing a gate insulating film according to a third embodiment of the semiconductor device and the method for manufacturing the same according to the present invention will be described with reference to FIG.
[0042]
First, as shown in FIG. 8A, for example, an n-
[0043]
Next, as shown in FIG. 8C, oxygen radicals 4b activated by microwave discharge or the like are supplied to the first insulating film. At this time, oxygen radicals are present in the film of the gate insulating film and at the interface, repair the weak structure incorporated in the oxide film at the time of oxidation in FIG. 8B, and form the highly reliable gate insulating film 2c. It is formed. Further, the oxygen radicals reach the vicinity of the interface, oxidize the interface, and form an extremely flat interface layer 2b.
[0044]
Next, as shown in FIG. 8D, a silicon
(Fourth embodiment)
A method for manufacturing a gate insulating film according to a fourth embodiment of the semiconductor device and the method for manufacturing the same according to the present invention will be described with reference to FIG.
[0045]
FIG. 9 shows another method of manufacturing the gate insulating film according to the embodiment of the present invention.
First, as shown in FIG. 9A, for example, an n-
[0046]
Next, as shown in FIG. 9C, a silicon
[0047]
Subsequently, as shown in FIG. 9D,
[0048]
Further, the present invention is not limited to this.ThreeSimilar effects can be obtained by treating the gas by microwave discharge or the like. Further, NHThreeGas and FTwoGas, NHThreeGas and NFThreeGas may be used, and NHThreeND instead of gasThreeIf a gas is used, deuterium can be taken into the nitride film, so that the film quality can be further improved. At this time, since the nitride film is a film that is difficult to transmit hydrogen and deuterium, for example, an attempt is made to introduce deuterium into the silicon nitride film which is the first insulating film after forming the second gate insulating film or after forming it. Is also difficult because diffusion is hindered. Therefore, it is desirable to use the technique as described above.
(Fifth embodiment)
A method for manufacturing a p-channel MOS transistor according to a fifth embodiment of the semiconductor device and the method for manufacturing the same according to the present invention will be described with reference to FIG.
[0049]
First, as shown in FIG. 10A, for example, an n-
[0050]
Next, as shown in FIG. 10C, a silicon
[0051]
Subsequently, as shown in FIG. 10F, a 200-nm-thick
[0052]
Subsequently, as shown in FIG.Two +Ion or
[0053]
Next, as shown in FIG. 10 (j), for example, BFTwo +Ions 9 are implanted. The implanted boron is distributed around the peak depth depending on the acceleration energy inside the silicon substrate. Thereafter, a heat treatment is performed, for example, at 1050 ° C. for 10 seconds to activate boron in the silicon substrate and the gate electrode, thereby forming a
[0054]
Next, as shown in FIG. 10 (k), the entire surface is etched by, for example, reactive ion etching (RIE) to remove the source / drain regions and the insulating film on the upper surface of the gate electrode.
Next, a titanium thin film having a thickness of 25 nm and a titanium nitride thin film having a thickness of 50 nm are sequentially deposited on the entire surface by a sputtering method. Further, the titanium thin film was completely reacted with the silicon substrate by a heat treatment at 700 ° C. for 1 minute in a nitrogen atmosphere, and a titanium silicide film was formed only on the gate electrode and the source / drain regions as shown in FIG. 10 (l). Form. Thereafter, for example, an unreacted titanium thin film on the titanium nitride film and the insulating film is selectively peeled off using an aqueous solution of hydrofluoric acid or a mixed solution of sulfuric acid and hydrogen peroxide.
[0055]
Next, a 300 nm-thick
[0056]
Thereafter, an 800 nm-thick aluminum film containing, for example, 0.5% each of silicon and copper is formed, and then, as shown in FIG. 10 (n), this is patterned to form a gate electrode and source /
[0057]
In the above embodiment, as a method of forming the first insulating film, oxygen and nitrogen trifluoride (NFThree) Is described by way of example, but is not limited thereto. For example, a mixed gas of oxygen and activated nitrogen, NO gas, N 2TwoO gas and nitrogen trifluoride (NFThree) May be used. Alternatively, it may be deposited using a CVD method or the like, in which case, for example, SiHFourAnd SiTwoH6, SiHTwoClTwo, SiClFour, SiTwoCl6Gas, oxygen and NFThreeUse nitrogen radicals activated by gas, microwave discharge, or NO gas or N instead of oxygen.TwoThe volume of the fluoridated gate oxide film or the fluorinated oxynitride film is increased using O gas.
[0058]
In addition, deuterium, which is an isotope of hydrogen, is known to improve characteristics when introduced into the interface or film of a gate insulating film. Is directly supplied to the substrate or burned before being supplied to the substrate to produce heavy water (DTwo0) may be generated and supplied to the substrate for oxidation. Further, when the film is formed by deposition, SiDFourAnd SiTwoD6, SiDTwoClTwoBy using such a gas, a deuterated gate oxide film or a deuterated gate oxynitride film can be formed. In addition, as a nitriding agent used for forming the second insulating film, nitrogen radicals activated by microwave discharge are used, which can be nitrided at a low temperature. It is possible to perform the nitriding treatment at a temperature lower than the temperature at which the nitriding is performed.
[0059]
Furthermore, the present invention is not limited to nitrogen radicals, and similar effects can be obtained by using nitrogen activated by ordinary plasma discharge or using a catalyst. The source gas for generating nitrogen radicals is
[0060]
Further, in this embodiment, an amorphous silicon thin film is used as the silicon thin film when forming the second insulating film. This is because an amorphous silicon film is not only uniform in film quality and excellent in flatness, but also has a low density, so that activated nitrogen and fluorine from the first insulating film easily diffuse into the silicon thin film. It also has the advantage. As the silicon thin film for forming the second insulating film, a polycrystalline silicon film other than the amorphous film can be used. In this case, the nitriding treatment can be performed at a higher temperature than in the case of the amorphous film.
[0061]
However, in the case of a polycrystalline silicon film, a crystal grain boundary exists, and supplied nitrogen radicals and the like may diffuse the grain boundary to make the nitridation nonuniform. Therefore, an amorphous silicon thin film is preferable. In this embodiment, as a method of forming this amorphous silicon thin film, Si is used.TwoH6The film is formed by gas, but the film is not limited to this.Four, SiHTwoClTwo, SiClFour, SiTwoCl6The same effect can be obtained by using such a gas. Furthermore, SiDFourAnd SiTwoD6, SiDTwoClTwoIf a gas containing deuterium is used, a large amount of deuterium is introduced into the silicon thin film, and if nitriding is performed in this state, the first insulating film and the second insulating film contain high-concentration deuterium. It is possible to improve the electrical characteristics of the film quality.
[0062]
In addition, although the description has been made by taking the fluorine-containing oxide film as an example of the first insulating film, the present invention is not limited to this, and the first insulation film may be a fluorine-containing oxynitride film or a fluorine-containing silicon nitride film.
[0063]
In the embodiments of the present invention, a silicon thermal oxide film, a silicon nitride film, or an oxynitride film is described as an example of a gate insulating film. However, the present invention is not limited to this. The present invention is also applicable to a body film and an oxide film or a silicate film of the interface layer. In this case, for example, the silicate film may be an HfSiO film, a ZrSiO film, an AlSiO film, or an HfSiON film, a ZrSiON film, or an AlSiON film each containing nitrogen. These films are deposited by a sputtering method or a CVD method. Nitrogen may be added, for example, by using a target of HfN, ZrN, or SiN at the time of sputtering, or, in the case of CVD, a source gas in which nitrogen is bonded to a source gas. .
[0064]
After the HfSiO film, the ZrSiO film, and the AlSiO film are formed, the film may be treated with nitrogen radicals activated by microwave discharge or the like to introduce nitrogen into the silicate film. Further, as the high dielectric film, ZrOTwoMembrane, HfOTwoFilm, AlTwoOThreeMembrane, LaTwoOThreeMembrane, PrTwoOThreeMembrane, CeOTwoMembrane, DyTwoOThreeFilm, TiOTwoMembrane, TaTwoOFiveA membrane is feasible, but is preferably ZrOTwoMembrane, HfOTwoFilm, AlTwoOThreeA film is desirable from the viewpoint of film quality stability.
[0065]
In addition, various modifications can be made without departing from the spirit of the present invention.
[0066]
【The invention's effect】
According to the present invention, in a thin insulating film such as a gate insulating film used for a semiconductor processor or a semiconductor memory, it is possible to greatly improve dielectric breakdown, generation of interface states, stress-induced leak current, NBT deterioration, and the like. Therefore, the reliability of the device characteristics can be improved. The present invention can provide a semiconductor device having such an effect and a method for manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a process sectional view showing a method for manufacturing a fluorine-added gate insulating film by a conventional method.
FIG. 2 is a characteristic diagram showing an effect of fluorine on a threshold shift (ΔVth) due to NBT deterioration of a fluorine-added gate oxide film and a fluorine-containing oxynitride film formed by a conventional method.
FIG. 3 is a diagram illustrating the function of fluorine and radical nitrogen for explaining the effect of the present invention.
FIG. 4 is a cross-sectional view illustrating an example of a p-channel transistor formed according to the present invention.
FIG. 5 is a characteristic diagram showing the amount of fluorine introduced at the gate insulating film / substrate interface for explaining the effect of the present invention.
FIG. 6 is a characteristic diagram illustrating an effect of fluorine on a threshold shift (ΔVth) due to NBT deterioration of a fluorine-added oxynitride film for explaining an effect of the present invention.
FIG. 7 is a process sectional view illustrating a method of forming a fluorine-added gate insulating film according to the present invention.
FIG. 8 is a process sectional view showing a method of forming a fluorine-added gate insulating film according to the present invention.
FIG. 9 is a process sectional view showing the method of forming the fluorine-added gate insulating film according to the present invention.
FIG. 10 is a process sectional view illustrating an example of a method for manufacturing a p-channel transistor having a fluorine-added gate insulating film according to the present invention.
[Explanation of symbols]
1 n-type silicon substrate
2, 2a, 2b, 2c, 2e First insulating film
3 Silicon thin film
4 Nitrogen radical
4b Oxygen radical
5 Second insulating film
6. Element isolation insulating film
7 Polycrystalline silicon film
8a, 8b Gate sidewall insulating film
9 BFTwo +Ion or B+ion
10a, 10b source / drain diffusion layers
11 CVD silicon oxide film
12 Aluminum electrode
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375973A JP2004207560A (en) | 2002-12-26 | 2002-12-26 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375973A JP2004207560A (en) | 2002-12-26 | 2002-12-26 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207560A true JP2004207560A (en) | 2004-07-22 |
Family
ID=32813546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375973A Pending JP2004207560A (en) | 2002-12-26 | 2002-12-26 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207560A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347584A (en) * | 2004-06-04 | 2005-12-15 | Seiko Epson Corp | Method of manufacturing semiconductor device |
JP2006073704A (en) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | Manufacturing method of semiconductor apparatus |
JP2006114747A (en) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | Method for manufacturing semiconductor device |
JP2006211494A (en) * | 2005-01-31 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Clock supply circuit, and semiconductor system and its designing method |
JP2008009423A (en) * | 2006-05-31 | 2008-01-17 | Bridgestone Corp | Information display panel |
JP2008071976A (en) * | 2006-09-14 | 2008-03-27 | Toshiba Corp | Insulating film and semiconductor device using the same |
JP2011103481A (en) * | 2011-01-13 | 2011-05-26 | Seiko Epson Corp | Method for manufacturing semiconductor device |
JP2013084725A (en) * | 2011-10-07 | 2013-05-09 | Sumitomo Electric Ind Ltd | Semiconductor element |
-
2002
- 2002-12-26 JP JP2002375973A patent/JP2004207560A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347584A (en) * | 2004-06-04 | 2005-12-15 | Seiko Epson Corp | Method of manufacturing semiconductor device |
JP4622318B2 (en) * | 2004-06-04 | 2011-02-02 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
JP2006073704A (en) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | Manufacturing method of semiconductor apparatus |
JP2006114747A (en) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | Method for manufacturing semiconductor device |
JP2006211494A (en) * | 2005-01-31 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Clock supply circuit, and semiconductor system and its designing method |
JP4575795B2 (en) * | 2005-01-31 | 2010-11-04 | パナソニック株式会社 | Clock supply circuit, semiconductor system and design method thereof |
JP2008009423A (en) * | 2006-05-31 | 2008-01-17 | Bridgestone Corp | Information display panel |
JP2008071976A (en) * | 2006-09-14 | 2008-03-27 | Toshiba Corp | Insulating film and semiconductor device using the same |
JP2011103481A (en) * | 2011-01-13 | 2011-05-26 | Seiko Epson Corp | Method for manufacturing semiconductor device |
JP2013084725A (en) * | 2011-10-07 | 2013-05-09 | Sumitomo Electric Ind Ltd | Semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5442332B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4485754B2 (en) | Manufacturing method of semiconductor device | |
US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
US7759260B2 (en) | Selective nitridation of gate oxides | |
TW200409238A (en) | Method for fabricating a nitrided silicon-oxide gate dielectric | |
JP5198770B2 (en) | Method for individually optimizing thin gate dielectrics of PMOS and NMOS transistors in the same semiconductor chip, and devices manufactured thereby | |
JP2008300779A (en) | Semiconductor device and manufacturing method therefor | |
JP2010186853A (en) | Semiconductor device manufacturing method | |
US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
JP4489368B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4093855B2 (en) | Manufacturing method of semiconductor device | |
US6767847B1 (en) | Method of forming a silicon nitride-silicon dioxide gate stack | |
JP2004207560A (en) | Semiconductor device and its manufacturing method | |
JP2002151684A (en) | Semiconductor device and manufacturing method thereof | |
US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
US20040222463A1 (en) | SOI chip with mesa isolation and recess resistant regions | |
JP4040602B2 (en) | Semiconductor device | |
KR20060053885A (en) | Semiconductor device and method for fabricating the same | |
JP4261276B2 (en) | Manufacturing method of semiconductor device | |
JP2008072001A (en) | Semiconductor device and manufacturing method therefor | |
KR20000056495A (en) | Method for forming gate oxide film of semiconductor device | |
JP2006019615A (en) | Semiconductor device and its manufacturing method | |
JP2005019885A (en) | Semiconductor device and manufacturing method therefor | |
JP5141321B2 (en) | Manufacturing method of semiconductor device | |
JP2006295131A (en) | Semiconductor apparatus and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040609 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20050415 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060127 |
|
A521 | Written amendment |
Effective date: 20060324 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070309 |