JP2004206325A - 基板設計方法及び基板設計支援装置 - Google Patents
基板設計方法及び基板設計支援装置 Download PDFInfo
- Publication number
- JP2004206325A JP2004206325A JP2002373510A JP2002373510A JP2004206325A JP 2004206325 A JP2004206325 A JP 2004206325A JP 2002373510 A JP2002373510 A JP 2002373510A JP 2002373510 A JP2002373510 A JP 2002373510A JP 2004206325 A JP2004206325 A JP 2004206325A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sectional structure
- characteristic impedance
- board
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式に基板断面構造値を入力することにより、基板の特性インピーダンスZoを算出するようにした。また、同様の回帰式に目標とする基板の特性インピーダンスZoを入力することにより、基板断面構造値を算出するようにした。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、基板設計方法及び基板設計支援装置に関する。
【0002】
【従来の技術】
プリント配線設計において配線の仕様を決める方法として、例えば特許文献1に示されるような方法がある。すなわち、プリント配線設計において回路図と信号品質の要求仕様から基本的な配線及び駆動パラメータを自動的に決定し、アートワークを行おうとするものである。具体的には、例えば負荷電流及び駆動電流、負荷電圧の立ち上がり時間の設計値の関係を規定する回帰式を用いて配線の特性インピーダンスを算出したり、この算出されたインピーダンス値を用いて配線幅を算出するものである。しかしながら、回帰式の生成方法については具体的な記載は無い。
【0003】
【特許文献1】特開2002−149733号公報
【0004】
【発明が解決しようとする課題】
以上述べたように、従来、回帰式を用いて配線の特性インピーダンスを算出したり、この算出されたインピーダンス値を用いて配線幅を算出する考えは存在したものの、回帰式の生成について具体的に記載したものは無いという問題があった。
【0005】
本発明はこのような問題点を解決するためになされたもので、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式を用いて、容易に基板仕様を決定することの出来る基板設計方法及び基板設計支援装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1にかかる基板設計方法は、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式に基板断面構造値を入力することにより、基板の特性インピーダンスを算出することを特徴とするものである。
【0007】
請求項2にかかる基板設計方法は、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された複数の回帰式の中から基板の特性インピーダンスを算出する対象となる基板の種類に応じて適当な回帰式を選択する工程と、この工程で選択された回帰式に基板断面構造値を入力することにより基板の特性インピーダンスを算出する工程とを具備したことを特徴とするものである。
【0008】
請求項3にかかる基板設計方法は、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式に目標とする基板の特性インピーダンスを入力することにより、基板断面構造値を算出することを特徴とするものである。
【0009】
請求項4にかかる基板設計方法は、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された複数の回帰式の中から基板の特性インピーダンスを算出する対象となる基板の種類に応じて適当な回帰式を選択する工程と、この工程で選択された回帰式に目標とする基板の特性インピーダンスを入力することにより基板断面構造値を算出する工程とを具備したことを特徴とするものである。
【0010】
請求項5にかかる基板設計方法は、請求項3乃至4記載の基板設計方法において、算出された基板断面構造値が設計値の範囲外であった場合、別の回帰式を適用して再度、基板断面構造値を算出するようにしたことを特徴とするものである。
【0011】
請求項6にかかる基板設計支援装置は、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式を記憶したメモリと、基板断面構造値を前記メモリに記憶されている前記回帰式に代入することにより基板の特性インピーダンスを算出する算出手段とを具備したことを特徴とするものである。
【0012】
請求項7にかかる基板設計支援装置は、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式を記憶したメモリと、目標とする基板の特性インピーダンスを前記メモリに記憶されている前記回帰式に代入することにより基板断面構造値を算出する算出手段とを具備したことを特徴とするものである。
【0013】
【発明の実施の形態】以下、本発明になる基板設計方法及び基板設計支援装置の実施の形態について図面を用いて説明する。なお、本明細書においては、配線設計を含めて基板設計と称す。
【0014】
図1は、本発明になる基板設計支援装置の一実施の形態を示すブロック図であり、1は入力部、2は基板の断面構造表示部、3は基板の特性インピーダンスZoを算出する特性インピーダンス(Zo)算出処理部、4は断面構造表示部2並びに特性インピーダンス(Zo)算出処理部3で使用する回帰式を記憶したメモリ、5は特性インピーダンス(Zo)算出処理部3で算出された基板の特性インピーダンスZoを表示する算出結果表示部である。メモリ4に記憶されている回帰式は、特性インピーダンス実測値と基板断面構造実測値との関係から作成されたものである。また、図1の装置は、1台のパーソナルコンピュータ(以下、PCと言う)に全て包含され得るものである。
【0015】
次に図1の装置の動作について説明する前に、図2乃至図5を用いて基板断面構造値及び配線種類について説明する。図2は配線が基板表層にあり、且つ1本のみの表層単線を示す断面図であり、11は基板の絶縁層、12は基板の絶縁層11上に形成された配線、13はこの配線12の保護のためのソルダーレジストである。14は、内層の導体プレーンである。ここで配線12の配線幅W、配線厚みTp、配線12上のレジスト13の厚みTs、基板の絶縁層11の厚みH等が基板断面構造値となる。
【0016】
一方、図3は配線が基板の内部にあるもので、且つ1本のみの内層単線を示す断面図であり、21は基板の絶縁層、22は基板の絶縁層21の内部に形成された配線、23はソルダーレジスト、24は内層の導体プレーンである。ここで、配線22の配線厚みHw、配線幅W、基板の絶縁層21の表面からの深さH1、H2が基板断面構造値となる。
【0017】
さらに図4及び図5は、並行して2つの配線が設けられる差動配線に対応した、それぞれ表層差動配線、内層差動配線の構造値を説明するための断面図である。図4において、31は基板の絶縁層、32は基板の絶縁層31上に形成された配線、33はソルダーレジスト、34は内層の導体プレーンである。ここで配線32の配線幅W、配線間隔S、配線厚みTp、配線32上のレジスト33の厚みTs、基板の絶縁層31の厚みH等が基板断面構造値となる。同様に図5において、41は基板の絶縁層、42は基板の絶縁層41の内部に形成された配線、43はソルダーレジスト、44は内層の導体プレーンである。この図5において、配線42の配線幅W、配線厚みHw、配線間隔S、基板の絶縁層41の表面からの深さH1、H2が基板断面構造値となる。
【0018】
メモリ4には、基板種類及び上記図2乃至5に示した異なる配線構造(表層配線か内層配線か、及び単層配線か差動配線か)に応じ、特性インピーダンス実測値と基板断面構造実測値との関係から作成した複数の回帰式が記憶されている。
【0019】
次に特性インピーダンスZo及び基板断面構造実測値の取得方法、並びに回帰式の作成について、図6のフローチャート及び式1乃至式3を用いて説明する。まず基板の特性インピーダンスZoと差動インピーダンスZdiffは、図6のフローチャートに示すようにTime Domain Reflectometry法(以下、TDR法という)を用いた測定装置(以下、TDR装置という)を使用して測定する。すなわち、最初に、特性インピーダンスを測定するための配線パターンや差動パターンを基板上に形成する(配線パターンや差動パターンが形成された基板を用意する)(ステップS1)。次に、TDR装置を用いて特性インピーダンスを実測する(ステップS2)。さらに基板断面構造値を実測(配線パターン断面を実測)する(ステップS3)。最後にステップS2乃至S3にて計測された実測値を元に回帰式を作成する(ステップS4)。
【0020】
上記回帰式は、特性インピーダンスに関係する断面構造パラメータを交互作用も含めて求め、その中から因子を絞り込んで作成する。回帰式の一例を式1及び式2、式3に示す。なお、式1乃至式3において、a1乃至a9、b1乃至b18、c1乃至c10(小数)は、実測値から算出された各値が入力される定数であり、Wbは信号導体幅、Tは信号導体厚、Tsは表面から導体面までの厚み、Hは絶縁層厚、Er1はソルダーレジスト層の比誘電率、Er2は絶縁層の比誘電率、Sは差動信号間のスペース、Tpは差動信号の導体厚、Zoは特性インピーダンス、Zdiffは差動インピーダンスを示している。
【0021】
【数1】
Zo=a1+a2×Wb+a3×T+a4×H+a5×Er+a6×Wb2+a7×H2+a8×Wb×H2
【0022】
【数2】
Zdiff=(c1+c2×Wb+c3×S+c4×Tp+c5×H+c6×Er+c7×Wb2+c8×H2+c9×Wb×H+c10×H×S)×2
なお、式1及び式2において、Erは、以下の式3で求められるものである。
【0023】
【数3】
Er=b1−b2×Wb+b3×Ts―b4×H―b5×Er1+b6×Er2+b7×Wb×Er1+b8×Wb×H+b9×H×Er1+b10×Wb×Er2―b11×Wb×H×Er1+b12×Wb×Ts+b13×T×Er1―b14×Ts×Er2―b15×T×Er2+b16×T×Ts―b17×H×Ts―b18×Wb×H×Er2
最後に図1の装置の動作について、図7のフローチャートも用いて説明する。まず、最初にインピーダンスZoを算出しようとする基板の種類を選択し、入力部1から入力する(ステップS11)。ここで、基板の種類とはビルドアップ基板やフレキ基板といった基板の種類である。次に上記基板種類と算出対象となる配線の種類(後述する差動配線か単線か)に応じて適用する回帰式を決定する(ステップS12)。さらに基板断面構造値を入力する(ステップS13)。なお、ステップS11乃至S13における上記入力や決定は、断面構造表示部2に表示された所定の入力欄に入力部1を介して直接数値を入力したり、表示されている複数の選択項目の中から1つを選択したりすることでなされる。
【0024】
ステップS12にて決定された回帰式を用いて特性インピーダンス算出処理部3にて特性インピーダンスZo、差動インピーダンスが算出される(ステップS14)。この算出結果は算出結果表示部5に表示される(ステップS15)。
【0025】
本実施の形態によれば、基板の断面構造値が判明している場合に、特性(差動)インピーダンスを知ることが出来、インピーダンス整合を行なわなければならない高速デジタル回路等の基板設計に活用できる。
【0026】
図8は、本発明になる基板設計支援装置の他の実施の形態を示すブロック図であり、51は入力部、52は断面構造表示部、53は断面構造値を算出する断面構造値算出処理部、54は断面構造表示部52並びに断面構造値算出処理部53で使用する回帰式を記憶したメモリ、55は算出処理部53で算出された基板断面構造値を表示する算出結果表示部である。なお、メモリ54に記憶されている回帰式は、特性インピーダンス実測値と基板断面構造実測値との関係から作成されたものである。先の実施の形態と同様、メモリ4には、基板種類及び上記図2乃至5に示した異なる配線構造(表層配線か内層配線か、及び単層配線か差動配線か)に応じ、特性インピーダンス実測値と基板断面構造実測値との関係から作成した複数の回帰式が記憶されている。また、図8の装置は、1台のPCに全て包含され得るものである。
【0027】
次に図8の装置の動作について図9のフローチャートも用いて説明する。まず、最初に基板断面構造値を算出しようとする基板の種類を選択し、入力部51から入力する(ステップS21)。ここで、基板の種類とはビルドアップ基板やフレキ基板といった基板の種類である。次に上記基板種類と算出対象となる配線の種類(差動配線か単線か)に応じて適用する回帰式を決定する(ステップS22)。さらに目標とする特性インピーダンスZoを入力する(ステップS23)。なお、ステップS21乃至S23における上記入力や決定は、断面構造表示部52に表示された所定の入力欄に入力部51を介して直接数値を入力したり、表示されている複数の選択項目の中から1つを選択したりすることでなされる。
【0028】
そしてステップS22にて決定された回帰式を用い、断面構造値算出処理部53にて基板断面構造値を算出(ステップS24)すると、結果を算出結果表示部55に表示する(ステップS25)。
【0029】
本実施の形態によれば、容易に基板仕様を決定することが出来る。すなわち、ある特性(差動)インピーダンスの基板を作成したい場合に、算出された基板断面構造値に基づき基板断面仕様を容易に決定できる。従って、基板の構想段階での工数を削減できると共に、算出された数値データを基板レイアウト設計のCADシステムにおいてそのまま利用することが可能である。なお、図9のフローチャートにおいて、算出された基板断面構造値が所定の設計値の範囲を超えているような場合には、別の回帰式を適用して再度、基板断面構造値を算出するようにしても良い。
【0030】
この発明は上述した実施の形態に限定されるものではなく、種々の変形が可能であることは言うまでもない。
【0031】
【発明の効果】以上説明したように、この発明によれば、基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式を用いて、容易に基板仕様を決定することの出来る基板設計方法及び基板設計支援装置を提供することができる。
【図面の簡単な説明】
【図1】本発明になる基板設計支援装置の実施の形態の一例を示すブロック図。
【図2】表層単線基板を示す断面図。
【図3】内層単線基板を示す断面図。
【図4】表層差動配線基板を示す断面図。
【図5】内層差動配線基板を示す断面図。
【図6】特性インピーダンス及び基板断面構造実測値等を求めるためのフローチャート。
【図7】図1の装置における特性インピーダンス算出にかかるフローチャート。
【図8】本発明になる基板設計支援装置の他の実施の形態を示すブロック図。
【図9】図8の装置における基板断面構造値算出にかかるフローチャート。
【符号の説明】
1: 入力部
2: 断面構造表示部
3: 特性インピーダンス(Zo)算出処理部
4: メモリ
5: 算出結果表示部
51: 入力部
52: 断面構造表示部
53: 断面構造値算出処理部
54: メモリ
55: 算出結果表示
Claims (7)
- 基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式に基板断面構造値を入力することにより、基板の特性インピーダンスを算出することを特徴とする基板設計方法。
- 基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された複数の回帰式の中から基板の特性インピーダンスを算出する対象となる基板の種類に応じて適当な回帰式を選択する工程と、この工程で選択された回帰式に基板断面構造値を入力することにより基板の特性インピーダンスを算出する工程とを具備したことを特徴とする基板設計方法。
- 基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式に目標とする基板の特性インピーダンスを入力することにより、基板断面構造値を算出することを特徴とする基板設計方法。
- 基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された複数の回帰式の中から基板の特性インピーダンスを算出する対象となる基板の種類に応じて適当な回帰式を選択する工程と、この工程で選択された回帰式に目標とする基板の特性インピーダンスを入力することにより基板断面構造値を算出する工程とを具備したことを特徴とする基板設計方法。
- 請求項3乃至4記載の基板設計方法において、算出された基板断面構造値が設計値の範囲外であった場合、別の回帰式を適用して再度、基板断面構造値を算出するようにしたことを特徴とする基板設計方法。
- 基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式を記憶したメモリと、基板断面構造値を前記メモリに記憶されている前記回帰式に代入することにより基板の特性インピーダンスを算出する算出手段とを具備したことを特徴とする基板設計支援装置。
- 基板特性インピーダンスの実測値と基板断面構造実測値との関係に基づき作成された回帰式を記憶したメモリと、目標とする基板の特性インピーダンスを前記メモリに記憶されている前記回帰式に代入することにより基板断面構造値を算出する算出手段とを具備したことを特徴とする基板設計支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373510A JP2004206325A (ja) | 2002-12-25 | 2002-12-25 | 基板設計方法及び基板設計支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373510A JP2004206325A (ja) | 2002-12-25 | 2002-12-25 | 基板設計方法及び基板設計支援装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004206325A true JP2004206325A (ja) | 2004-07-22 |
Family
ID=32811770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002373510A Pending JP2004206325A (ja) | 2002-12-25 | 2002-12-25 | 基板設計方法及び基板設計支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004206325A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010128700A (ja) * | 2008-11-26 | 2010-06-10 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
JP2013127807A (ja) * | 2013-02-04 | 2013-06-27 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
-
2002
- 2002-12-25 JP JP2002373510A patent/JP2004206325A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010128700A (ja) * | 2008-11-26 | 2010-06-10 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
JP2013127807A (ja) * | 2013-02-04 | 2013-06-27 | Ydc Corp | 基板設計プログラム及び基板設計装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3196894B2 (ja) | プリント配線基板設計装置及び設計方法 | |
JP2004206325A (ja) | 基板設計方法及び基板設計支援装置 | |
JP2009152499A (ja) | プリント配線板およびプリント配線板のインピーダンス保証方法 | |
JP2007065765A (ja) | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ | |
TW522770B (en) | Printed board designing apparatus, printed board designing method, and recording medium on which control program for printed board design is recorded | |
US6973635B2 (en) | Printed wiring board design aiding system, printed wiring board CAD system, and record medium | |
JP2010039598A (ja) | 多層プリント回路基板の配線表示装置およびその表示方法 | |
JP4841672B2 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
JP2008071204A (ja) | 半導体チップを含む装置の設計方法、設計支援システム及びプログラム | |
JP2008097511A (ja) | 回路基板の設計及び検証を行う情報処理システム | |
JP2003330989A (ja) | プリント配線基板の選択装置及び選択方法 | |
JP2007299268A (ja) | 基板レイアウトチェックシステムおよび方法 | |
TWI409654B (zh) | 電容到過孔導線長度檢查系統及方法 | |
JP2007292520A (ja) | 伝送線路解析方法及び伝送線路解析装置 | |
JP2006041087A (ja) | 両面プリント基板及びそのパターン形成方法 | |
US7313509B2 (en) | Simulation method and apparatus, and computer-readable storage medium | |
JPH05334397A (ja) | レイアウト設計支援装置 | |
JP4540861B2 (ja) | プリント基板におけるバイパスコンデンサ配置配線設計支援システムおよびプログラム | |
TWI304478B (en) | System and method for checking signal reference planes | |
JP3109483B2 (ja) | 放射ノイズ防止プリント基板配置配線処理システム | |
JP2009151362A (ja) | 基板設計装置 | |
JP6553572B2 (ja) | デカップリングコンデンサ配置支援装置、プログラム、及び方法 | |
JP2002197131A (ja) | 配線設計支援装置、配線設計支援システムおよび記憶媒体 | |
JP2024141855A (ja) | パラメータセット生成方法、パラメータセット生成装置およびプログラム | |
JP2927205B2 (ja) | 配線設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |