[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004296535A - Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus - Google Patents

Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus Download PDF

Info

Publication number
JP2004296535A
JP2004296535A JP2003083646A JP2003083646A JP2004296535A JP 2004296535 A JP2004296535 A JP 2004296535A JP 2003083646 A JP2003083646 A JP 2003083646A JP 2003083646 A JP2003083646 A JP 2003083646A JP 2004296535 A JP2004296535 A JP 2004296535A
Authority
JP
Japan
Prior art keywords
barrier layer
hole
insulating film
hydrogen
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003083646A
Other languages
Japanese (ja)
Inventor
Hiroshi Matsuki
宏 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003083646A priority Critical patent/JP2004296535A/en
Publication of JP2004296535A publication Critical patent/JP2004296535A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable semiconductor device in which the resistance of an interconnect line can be prevented from increasing even in a stack structure, and to provide its fabricating process. <P>SOLUTION: First conductive barrier layers (131, 132) for preventing diffusion of gas components are provided in a through hole (H4) made through interlayer insulation films (117, 124) formed on the underlayer surface (114). A second insulating barrier layer (116) for preventing diffusion of gas components is provided at the interface of the underlayer surface (114) and the interlayer insulation film on the outside of the through hole (H4). <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、強誘電体メモリに係り、メモリセル面積が小さい高密度集積化に適する強誘電体メモリの構造及びその製造方法に関する。
【0002】
【従来の技術】
強誘電体メモリはSRAMに匹敵する書き込み速度や多数回の書き換え可能回数等の特徴を有し、フラッシュEEPROMに続く次世代の不揮発性メモリとして注目されている。メモリセルの集積度を上げるためは、1T1C型といわれるようにトランジスタの直上に強誘電体キャパシタを形成したスタック構造が好ましいとされている。異なる階層で交差するビット線とワード線とを縦方向で接続するためにはタングステンプラグがよく用いられている。
【0003】
タングステンプラグを形成する際、タングステン(W)の堆積時に使用されるWFからフッ素(F)を取り除くため、還元剤として水素(H)が用いられる。この水素が強誘電体キャパシタ中の強誘電体中に拡散すると、強誘電体層中の残留分極特性が極端に劣化し、メモリ保持機能を示さなくなる。このため従来からこの水素による強誘電体の劣化を防ぐ技術が開発されてきた。例えば、特開2002−141482号公報には、タングステンプラグの内面に水素の透過を阻止する水素バリア層を設けてからタングステンを充填する技術が開示されている(特許文献1)。水素バリア層によりタングステンプラグ形成時における強誘電体の劣化を防ぐことができるようになっていた。
【0004】
【特許文献1】
特開2002−141482号公報
【発明が解決しようとする課題】
しかしながら、スタック構造の強誘電体メモリではタングステンプラグのさらに上層に絶縁膜を形成したりもう一つの強誘電体キャパシタを設けて酸素アニールしたりすることがあるため、今度は酸素が回り込んでタングステンプラグに悪影響を与える場合があった。すなわちタングステンは非常に酸化され易く、酸化されると高抵抗化し導通路としての作用を果たさなくなってしまう。
【0005】
そこで本発明は、スタック構造においても配線抵抗の増大を防止できる信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記課題を解決するために、本発明は、下地面上に形成された層間絶縁膜に設けられた貫通孔内に、ガス成分の拡散を防止する導電性を有する第1バリア層が設けられており、下地面と層間絶縁膜との界面であって貫通孔の外部に、ガス成分の拡散を防止する絶縁性を有する第2バリア層が設けられていることを特徴とする。
【0007】
上記構成によれば、第1バリア層が導電性を有するためスタック構造における電気伝導は第1バリア層及びそれに接する下地面との間で確保できる。一方、上層側から侵入してくるガス成分は導電路である貫通孔については当該第1バリア層部分で阻止されるし、導電路とはなっていない貫通孔以外の部分については第2バリア層が阻止される。したがってガス成分が下地面以下に透過していく途を悉く遮断するので、ガス成分が下地面の下層側に影響を与えることを効果的に防止できる。
【0008】
ここで本発明において「層間絶縁膜」はその種類を問わないが、半導体装置の配線や半導体、強誘電体間を埋めるべく形成される膜一般をいい、単層であるか複数層であるかを問わない。
【0009】
「下地面」とは、当該層構造が形成される下地となる面であり、ガス成分が浸透していくと不具合を生ずるような層構造が形成されている場合を含む。例えば強誘電体メモリにおいて下地面は、強誘電体キャパシタの一部となる。
【0010】
「貫通孔」は積層方向に配置される素子や配線間を接続するために設けられるコンタクトホールであり、貫通孔であるがその形状に限定は無い。
【0011】
「ガス成分」は気体であって特にいずれかの層構造に影響を与えうる場合に意味がある。このようなガス成分としては、例えば酸素や水素が考えられる。
【0012】
本発明は、下地面上に形成された、貫通孔を有する層間絶縁膜と、少なくとも貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第1酸素バリア層と、貫通孔内に充填された導電物と、を備えたことを特徴とする。
【0013】
上記構造によれば、酸素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば上層の形成過程で酸素が発生したとしてもその酸素が下層側に移動することを防止できる。したがって下地面の下層に酸素によって特性悪化するような層が存在していても障害を生じない。
【0014】
ここで本発明において、「底面」とは下層側の開口面をいう。
【0015】
また「酸素バリア層」は酸素の通過を阻止しうる構造の層を意味するが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては特にTiAlNが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。この他、チタン(Ti)、窒化チタン(TiN)等も酸素バリア層として利用可能である。
【0016】
「導電物」は、電気伝導性があって微細形状の貫通孔に充填可能な物質であればよく、金属、例えばタングステンやアルミニウム、これらの合金が用いることができる。特にタングステンはアスペクト比(開口径に対する厚み)が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適する。タングステンは酸化されやすいという特性があるが、本発明によれば、酸素バリア層が効果的に酸化を遮断するので、タングステンの酸化を防ぐことが出来る。
【0017】
ここで、少なくとも前記貫通孔壁面及び底面と前記第1酸素バリア層との間、または、前記第1酸素バリア層と前記導電物との間、の少なくとも一方に形成される、水素の拡散を防止する導電性を有する第1水素バリア層をさらに備えることは好ましい。
【0018】
上記構造によれば、水素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えば導電物の形成過程で水素が発生したとしてもその水素が下層側に移動することを防止できる。したがって下地面の下層に水素によって特性悪化するような層が存在していても障害を生じない。
【0019】
ここで「水素バリア層」は水素の通過を阻止しうる構造の層を意味するが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては所定の金属酸化物や金属(M)−Si−Nという組成において金属がIr,Pt,Ru,Re,Ni,Co,またはMoである組成物がよく、特にIrOx、IrSiN、PtSiNが緻密な構造を有しており効果的に水素の通過を阻止するために好ましい。
【0020】
ここで下地面と層間絶縁膜との間であって貫通孔の外側を囲んで形成された絶縁性を有する第2水素バリア層をさらに備えていてもよい。当該構造によれば、貫通孔の周囲においても導電性はないものの水素バリアが水素の透過を阻止するので、上層と下層との水素の流通を悉く阻止可能である。
【0021】
なお絶縁性を有する水素バリア層としては、金属(M)―Oxで表される金属酸化物、例えばAlOxやTiOxが挙げられる。
【0022】
ここで下地面と層間絶縁膜との間であって貫通孔の外側を囲んで形成された絶縁性を有する第2酸素バリア層をさらに備えることは好ましい。当該構造によれば、貫通孔の周囲においても導電性はないものの酸素バリアが酸素の透過を阻止するので、上層と下層との酸素の流通を悉く阻止可能である。
【0023】
なお絶縁性を有する酸素バリア層としては、金属(M)―Oxで表される金属酸化物、例えばAlOxやTiOxが挙げられる。
【0024】
本発明は、下地面上に形成された層間絶縁膜に貫通孔を設ける工程と、少なくとも貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第1酸素バリア層を形成する工程と、貫通孔内に導電物を充填する工程と、を備えたことを特徴とする。
【0025】
上記工程によれば、酸素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば上層の形成過程で酸素が発生したとしてもその酸素が下層側に移動することを防止できる。したがって下地面の下層に酸素によって特性悪化するような層が存在していても障害を生じない。
【0026】
ここで、少なくとも貫通孔壁面及び底面と第1酸素バリア層との界面、または、第1酸素バリア層と導電物との界面の少なくとも一方に、水素の拡散を防止する導電性を有する第1水素バリア層を形成する工程とをさらに備えることは好ましい。
【0027】
上記工程によれば、水素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えば導電物の形成過程で水素が発生したとしてもその水素が下層側に移動することを防止できる。したがって下地面の下層に水素によって特性悪化するような層が存在していても障害を生じない。
【0028】
ここで、下地面と層間絶縁膜との界面に絶縁性を有する第2酸素バリア層を形成する工程をさらに備え、層間絶縁膜に貫通孔を設ける工程では、当該第2酸素バリア層に連通させて貫通孔を形成することは好ましい。当該構造によれば、貫通孔の周囲においても導電性はないものの酸素バリアが酸素の透過を阻止するので、上層と下層との酸素の流通を悉く阻止可能である。
【0029】
ここで、下地面と層間絶縁膜との界面に絶縁性を有する第2水素バリア層を形成する工程をさらに備え、層間絶縁膜に貫通孔を設ける工程では、当該第2水素バリア層に連通させて貫通孔を形成することは好ましい。当該工程によれば、貫通孔の周囲においても導電性はないものの水素バリアが水素の透過を阻止するので、上層と下層との水素の流通を悉く阻止可能である。
【0030】
本発明は、下地面が強誘電体キャパシタの一部によって形成されている、本発明の半導体装置を備えた強誘電体メモリでもあり、本発明の半導体装置の製造方法によって形成された強誘電体メモリでもある。また本発明はこれらの強誘電体メモリを備えた電子機器でもある。
【0031】
当該構成によれば、半導体装置や強誘電体メモリ、電子機器は、本発明の層構造を備えているので、水素による強誘電体の劣化を生ずることがなく、信頼性が高い。
【0032】
ここで「電子機器」とは、本発明に係る半導体装置または強誘電体メモリを備えた一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、上記表示装置を備えるパーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【0033】
なお、強誘電体キャパシタを構成する上部電極または下部電極の少なくとも一方に導電性を有する第3酸素バリア層を備えていることはさらに好ましい。当該構造によれば、第3酸素バリア層が強誘電体キャパシタに密着しているので、強誘電体層の熱処理によって発生し外部に拡散する酸素を阻止しうる。
【0034】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
【0035】
(第1実施形態)
本発明の第1実施形態は、本発明の半導体装置としての構造を備える強誘電体メモリであり、本発明の半導体装置の製造方法で製造されるものでもある。
【0036】
図1に、本第1実施形態における強誘電体メモリのメモリセル層構造を示す。構造上、強誘電体メモリはメモリセルに含まれるトランジスタ及び強誘電体キャパシタの数によって幾つかの形式に分けられる。特に、本発明はトランジスタと強誘電体キャパシタとが積層構造になった1T1Cや1T2C等の構造に有効であるが、図1は本発明の特徴を示すための層構造の例示に過ぎず、メモリの構造を限定するものではない。
【0037】
図1に示すように、本強誘電体メモリ1aは、半導体素子形成のためシリコン等からなる基板100上にトランジスタTが形成されている。トランジスタ間は素子分離層101によって分離されている。基板100にはトランジスタのソース・ドレイン領域となる拡散領域102が形成されており、そのチャネル領域の上にはゲート絶縁膜103を介して側壁104に囲まれ、ポリシリコンやSiW等からなるゲート電極105が形成されている。ゲート電極105はメモリセルアレイにおけるワード線Wを構成するものである。
【0038】
基板100上には、第1層間絶縁膜106が形成されており、第2層間絶縁膜117から連通してスルーホールH1及びH3が形成されている。スルーホールH1及びH2には、第1酸素バリア層121及び123に囲まれた配線層122が形成され、プレート線を構成している。
【0039】
第1層間絶縁膜106上部には強誘電体キャパシタCが形成されている。強誘電体キャパシタCの下層には第2酸素バリア層110が形成されており、上層には第3酸素バリア層114が形成されている。強誘電体キャパシタCは下部電極111、強誘電体層112、及び上部電極113で構成されている。第1層間絶縁膜106と第3酸素バリア層114の上に第1水素バリア層116が全面的に形成されている。第1水素バリア層116の上には第2層間絶縁膜117が形成されている。
【0040】
第2層間絶縁膜のうち強誘電体キャパシタCの上部電極113まで直接貫通してスルーホールH4が形成されている。また下部電極111にまで貫通してスルーホールH2が形成されており、配線層122が接続されている。また配線層122にまで届くスルーホールH5も設けられている。
【0041】
スルーホールH4の壁面及び底面には第4酸素バリア層131、第2水素バリア層132が形成され、内部には第2導電物133が充填されている。また第2層間絶縁膜117には配線層122まで貫通してスルーホールH5が形成されている。
【0042】
第2層間絶縁膜上にはワード線105に略直交してビット線Bに相当する配線層142が敷設されており、その表面に第5酸素バリア層141及び第6酸素バリア層143が形成されている。当該ビット線BはスルーホールH4を介して強誘電体キャパシタCの上部電極113と電気的に接続し、配線層122と電気的に接続している。
【0043】
さらに本発明に係る個々の層について具体的に説明する。基板100及びトランジスタTに関する構造については公知の層構造が適用できる。
【0044】
第1層間絶縁膜106は、SiO等によって構成されている。その厚みは、強誘電体メモリのスタック構造において、製造上、熱処理が行われる強誘電体キャパシタと離しておくべき距離に応じて定める。あまりに薄いと強誘電体キャパシタ形成時の熱処理によってトランジスタに悪影響があり、あまりに厚いとタングステンプラグであっても完全な導通を確保することが難しくなるからである。
【0045】
第1酸素バリア層121及び123はTiN等で構成されており、配線層122と絶縁膜との密着性を向上させる密着層としても作用している。配線層122は、導電性を有し製造しやすい通常の配線材料、例えばAlCuが利用される。
【0046】
強誘電体キャパシタCの下層及び上層に設けられている第2酸素バリア層110及び第3酸素バリア層114は、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にTiAlNが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。
【0047】
強誘電体キャパシタCは公知の層構造である。例えば、上部電極111や下部電極113は信頼性の高い金属材料、例えば白金(Pt)やイリジウム(Ir)で形成されるが、密着性等を考慮しTiとの多層構造を有していてもよい。強誘電体層112は、メモリとして適する分極特性を有する強誘電体セラミックス材料で構成されており、例えばチタン酸ジルコン酸鉛(PZT)、ストロンチウムビスマスタンタレート(SBT)、ビスマスタイタネート(BIT)等、高い残留分極量を示す材料を利用可能である。
【0048】
第1水素バリア層116は本発明に係り、絶縁性を有し、強誘電体キャパシタCをカバーし第1層間絶縁膜106と第2層間絶縁膜117との界面を覆うように形成されている。当該水素バリア層はスルーホールH4の形成に用いられるタングステン等の導電物の生成時に発生する水素によって強誘電体キャパシタCの強誘電体材料が還元され残留分極特性が変化することを防止する。絶縁性を有する水素バリア層としては、金属(M)―Oxで表される金属酸化物、例えばAlOxやTiOxが挙げられる。これらの材料は酸素バリア性能も併せ持っている。絶縁性水素バリア層の厚みは余りに薄いとバリア特性が低くなるため適当な厚みに定められる。
【0049】
第2層間絶縁膜117については第1層間絶縁膜106と同様に考えられる。当該層間絶縁膜内に設けられるスルーホールH4内にはその壁面及び底面に第4酸素バリア層131及び第2水素バリア層132が形成されている。
【0050】
第4酸素バリア層131は本発明に係り、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にTiAlNが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。当該酸素バリア層の厚みは、余りに厚いと充填すべき導電物の充填空間が少なくなり充分な導電性を確保できなくなり、余りに薄いと充分なバリア効果が得られなくなるため、適当な厚みにする。
【0051】
第2水素バリア層132は、主として水素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、ここではIrOxを用いるものとする。当該酸素バリア層の厚みは、余りに厚いと充填すべき導電物の充填空間が少なくなり充分な導電性を確保できなくなり、余りに薄いと充分なバリア効果が得られなくなるため、適当な厚みにする。
【0052】
第2導電物133の材料としては、電気伝導性があって微細形状の貫通孔に充填可能な金属、例えばタングステン(W)やアルミニウム(Al)、これらの合金が用いることができる。特にタングステンはアスペクト比(開口径に対する厚み)が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適し、このようなタングステンを充填した縦方向接続構造はタングステンプラグと呼ばれている。タングステンは酸化されやすいという欠点があるが、本発明によれば、第2水素バリア層132が効果的に水素を遮断するので、強誘電体層112が還元され分極特性が劣化することを防ぐことが出来る。
【0053】
配線層142については、導電性を有し製造しやすい通常の配線材料、例えばAlCuが利用される。当該配線層142の表面には第5酸化バリア層141が形成され、第1水素バリア層116を通過した酸素が強誘電体キャパシタCに移行することを防止する。
【0054】
上記層構造において、ワード線105が選択されビット線Bとプレート線との間に電圧が印加されるとその極性に応じ‘1’または‘0’が強誘電体キャパシタに書き込まれる。またプレート線にはワード線Wを選択しビット線を所定の電位に固定すると分極状態に応じた電圧が生じるようになっており、これを検出することで、強誘電体キャパシタに記憶されたビット情報を読み出すことができるようになっている。
【0055】
ここで、スルーホールH4内部には、第2導電物133としてタングステンが充填されているが、さらに上層の形成工程、例えば強誘電体キャパシタ形成における酸素アニールや層間絶縁膜の形成によって生ずる酸素によって酸化され易い。第4酸素バリア層141や第5酸素バリア層143は直接的に強誘電体層や層間絶縁膜から拡散してくる酸素を遮蔽するが、周囲からスルーホールH4の側面へ回り込んでくる酸素は防ぎきれない。当該実施形態によれば、スルーホールH4の壁面には第4酸素バリア層131が形成してあるので、周囲からの酸素も遮蔽され、第2導電物133が酸化されることを阻止している。
【0056】
またタングステンの製造時に発生する水素は下層の強誘電体キャパシタCの強誘電体層112を還元し劣化させる。本実施形態によれば、プラグ底面から強誘電体キャパシタCに向かう水素は導電性の第2水素バリア層132が導通を確保しながらも遮蔽する。また、上層から強誘電体キャパシタCの側面に向かう水素は絶縁性の第1水素バリア層116が遮蔽する。このため強誘電体キャパシタを水素から保護することができる。
【0057】
(製造工程)
次に本第1実施形態における強誘電体メモリ1aの製造方法を説明する。図2及び図3に本実施形態の製造工程断面図を示す。
【0058】
まず公知の半導体プロセス技術を適用してシリコン基板100上にトランジスタTを形成してから第1層間絶縁膜106、第2酸素バリア層110、下部電極111を形成する(ST1)。トランジスタTは強誘電体キャパシタCのスイッチング素子として作用するものである。層間絶縁膜106は、シリコン基板100に公知の酸化膜形成方法、例えば、熱酸化法を適用して所定の厚みに形成する。
【0059】
次いで第2酸素バリア層110及び強誘電体キャパシタの下部電極111を形成する(ST2)。これらの積層構造の製造方法としては、金属薄膜や金属窒化膜の形成に適し、ある程度均一な厚みで薄膜形成が可能な方法であればよく、層の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR―CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンプレーティング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット(LB)法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。ここでは、スパッタ法、蒸着法により第2酸素バリア層110及び下部電極111を形成する。フォトリソグラフィ法によって下部電極の形状にレジスト118をパターニングする。
【0060】
次いで第2酸素バリア層110と下部電極111とをパターニングしてから、強誘電体キャパシタの強誘電体層112と上部電極113を形成する(ST2)。強誘電体層112は所定の結晶状態を得るため、上記強誘電体セラミックス材料の結晶をゾル・ゲル法やMOD(Metal Organic Deposition)法、スパッタ法、CVD法等で形成する。例えばゾル・ゲル法を用いる場合、強誘電体セラミックス材料を含む前駆体溶液を所定の厚み、例えば120nm程度の厚みになるまで塗布する。そして温度や時間を調整した熱処理工程によって乾燥・脱脂・焼成することによって結晶成長させることによって均一で良好な結晶状態の薄膜を形成することが可能である。この熱処理工程において酸素が発生し層構造内を拡散するが、本実施形態では酸素バリア層が酸素を透過させないので、導電物の酸化を効果的に防止できるのである。強誘電体層112の結晶化が終了したら、さらに上部電極113としてPtを公知の薄膜形成技術、例えばスパッタ法や蒸着法により形成する。その上に、第3酸素バリア層114としてTiAlNを同様の方法により形成する。次いで、フォトリソグラフィ法を適用しレジスト115をフォトリソグラフィ法によって強誘電体キャパシタCの形状にパターニングする。
【0061】
次いで当該レジスト115をマスクとして、まず第3酸素バリア層114をパターニングする。次いで当該第3酸素バリア層114をマスクとして、上部電極113及び強誘電体層112をエッチングする(ST3)。強誘電体キャパシタCに係る層構造のエッチング法としては異なる層を類似形状に除去していけるドライエッチング(プラズマエッチングなど)を適用できる。次いで強誘電体キャパシタC及び第1層間絶縁膜106の表面に第1水素バリア層116を形成する。水素バリア層116には上記材料を用い、スパッタ法や蒸着法を適用して、所定の厚み、例えば40nm程度に形成する。
【0062】
その上に、第2層間絶縁膜117を形成し、スルーホールH1〜H3を設け、強誘電体キャパシタCとトランジスタTとの接続配線及びプレート線となる配線を形成する(ST4)。第2層間絶縁膜117は第1層間絶縁膜と同様にして形成する。スルーホールH1〜H3は公知技術、例えば微細孔用放電加工やエッチング加工、ドリル加工を適用して設けられる。配線層122には所定の導電性材料、例えばAlCu、密着層121・123には絶縁膜との密着性を改善する材料、例えば、Pt、Au、W,Ta,Mo,Al,Cr,Tiまたはこれらを主成分とする合金のような金属が用いられる。例えばTiまたはTiN、またはこれらの積層構造を密着層に用いた場合には、これらの組成自体がある程度の酸素バリア性能を有するため、好ましいといえる。配線層122や密着層121・123は、公知の技術、例えばスパッタ法や蒸着法により形成する。その後、前記層間絶縁膜と同様に第3層間絶縁膜124を形成する。
【0063】
強誘電体キャパシタCに接続するプラグを形成するために、第3層間絶縁膜124、第2層間絶縁膜117、第1水素バリア層116を貫通してスルーホールH4を形成する(ST5)。スルーホールH4はテーパ形状に形成しておくと充填される導電物が形成しやすい。そのため、スルーホールH4の側壁の基板面に対する角度を例えば80度以下となるようにしておく。スルーホールH4の下地となる面は第3酸素バリア層114である。
【0064】
当該スルーホールH4内に第4酸素バリア層131、第2水素バリア層132、及び第2導電物133を積層していく(ST6)。第4酸素バリア層131は、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にTiAlNが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。酸素バリア層の厚みは、スルーホールH4の直径に応じて定められる。余りに厚いと第2導電物133が充填されにくくなって信頼性を損ない、余りに薄いと酸素バリア効果が薄くなるからである。
【0065】
第2水素バリア層132は、主として水素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にIrOxが緻密な構造を有しており効果的に水素の通過を阻止するために好ましい。水素バリア層の厚みは、スルーホールH4の直径に応じて定められる。余りに厚いと第2導電物133が充填されにくくなって信頼性を損ない、余りに薄いと水素バリア効果が薄くなるからである。第2導電物133がスルーホールH4及びH5内に確実に充分に充填されるような厚みにまで、第2導電物をスパッタ法または蒸着法等により積層する。
【0066】
その後、第3層間絶縁膜124の表面が露出する程度にまでエッチバック処理しスルーホールH4やH5の開口面と絶縁膜表面とを同一面に形成する(ST7)。この工程により、側壁及び底面は第2水素バリア層132及び第4酸素バリア層131に囲まれたタングステンプラグとしての構造が形成された。
【0067】
その後は、図1に示すように、ビット線Bに相当する配線を形成するために、スパッタ法や蒸着法等を適用しTiN等で第5酸素バリア層141を形成し、AlCu等で配線層142を形成し、第6酸素バリア層143を形成することによって、メモリセルの層構造が形成される。
【0068】
上記第1実施形態によれば、第2水素バリア層132は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタCに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタCの分極特性が低下することを防止できる。
【0069】
また上記第1実施形態によれば、スルーホールH4の周囲においても導電性はないものの第1水素バリア116が水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタCに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタCの分極特性が低下することを防止できる。
【0070】
さらに上記第1実施形態によれば、第4酸素バリア層131及び第2酸素バリア層110が、導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば強誘電体キャパシタや層間絶縁膜の形成過程で酸素が発生したとしてもその酸素が下層側や上層側に移動することを防止できる。したがって強誘電体キャパシタCの上下にタングステンプラグが存在していても、酸素によって酸化され高抵抗化し導電性を阻害するようなことがない。このため強誘電体キャパシタの信頼性を向上させることができる。
【0071】
(第2実施形態)
本発明の第2実施形態は、上記第1実施形態と同じ強誘電体メモリに関するが、強誘電体キャパシタの下層側接続にもプラグを用いている点で異なる。上記第1実施形態と同様の構造・工程に係る部分は同一の符号を付することとし、その説明を省略する。
【0072】
上記第1実施形態ではプラグ構造が強誘電体キャパシタCの上層側にのみに存在していたが(スルーホールH4)、本第2実施形態では、強誘電体キャパシタCの下層側のスルーホールH1並びにビット線Bからシリコン基板100までの接続構造に寄与するスルーホールH2及びH4にもプラグ構造を設けている点で異なる。
【0073】
図4に本第2実施形態の強誘電体メモリ1bの層構造を示す。図4に示すように、当該強誘電体メモリ1bは、第1層間絶縁膜106にスルーホールH1及びH2が形成され、それらの壁面及び底面には密着層107、第1酸素バリア層108が形成され、第1導電物109が充填されている。
【0074】
密着層107は、第1導電物109や第1酸素バリア層108と絶縁膜106との密着性を確保するために用いることができる。この密着層107としては、前記密着層121・123と同様の材料を用い、第1酸素バリア層108としては、前記酸素バリア層110、114、131等と同様の材料を用いる。
【0075】
スルーホールH3及びH4に係る構造については、上記実施形態1のスルーホールH4と同様である。
【0076】
次に本第2実施形態における強誘電体メモリ1bの製造方法を説明する。図5及び図6に本実施形態の製造工程断面図を示す。
【0077】
第1実施形態と同様にしてトランジスタT1・T2及び第1層間絶縁膜106を形成してから(図2:ST1)、スルーホールH1及びH2を形成する。次いで密着層107、第1酸素バリア層108、及び第1導電物109をスルーホールの壁面及び底面並びに第1層間絶縁膜106上に積層していく(ST10)。ここでは密着層107としてTiとTiNとの積層構造を、第1酸素バリア層108としてTiAlNを採用する。これら積層構造は、金属薄膜や金属窒化膜の形成に適する上記製造方法、例えばスパッタ法や蒸着法を利用する。次いで第1導電物としてタングステンを、上記同様の薄膜形成方法によってスルーホール内に充填する。
【0078】
その後、層間絶縁膜106の表面が露出する程度にまでエッチバック処理しスルーホールの開口面と絶縁膜表面とを同一面に形成する(ST11)。この工程により、側壁及び底面は密接層107及び第1酸素バリア層108で囲まれたタングステンプラグとしての構造が形成された。
【0079】
次いで上記第1実施形態と同様にして強誘電体キャパシタCの層構造を形成する。本実施形態では下部電極111に配線層を接続する必要が無いため、第3酸素バリア層114のTiAlNをマスクとして一回のエッチングで強誘電体キャパシタCの形状を形成可能である。
【0080】
その後層間絶縁膜117を形成しスルーホールH3及びH4を設ける点については上記第1実施形態とほぼ同様である。このときスルーホールH4については下層側のタングステンプラグであるスルーホールH2の直上に位置するように形成する。
【0081】
スルーホールH3及びH4内に設ける層構造及びビット線Bの形成についても上記第1実施形態と同様に実施できる。
【0082】
上記第2実施形態によれば、第1水素バリア層116、第2水素バリア層132、及び第3酸素バリア層114については上記第1実施形態と同様の利点がある。
【0083】
さらに上記第2実施形態によれば、第2酸素バリア層110が直接製造時における強誘電体層112や第2層間絶縁膜117から下層に拡散する酸素を遮蔽する他、この第2酸素バリア層110を回り込んで側面からスルーホールH1やH2に向かう酸素も第1酸素バリア層108が遮蔽する。このため酸化されやすいタングステンで形成された第1導電物109は事実上酸素から完全に防御される。したがって、酸化作用によるタングステンの高抵抗化を防ぐことができ、信頼性の高い強誘電体メモリを提供することができる。
【0084】
(第3実施形態)
本発明の第3実施形態は、本発明の半導体装置、強誘電体メモリを備えた電子機器、特にパーソナルコンピュータに関する。
【0085】
図7は、本第3実施形態におけるパーソナルコンピュータ1000の構成を示す斜視図である。図7において、パーソナルコンピュータ1000は、表示パネル1001と、キーボード1002を備えた本体部1004と、から構成されている。当該コンピュータ表示装置1000の本体部1004に内蔵されるCPU基板のメモリ素子等として、本発明に係る構造、または、本発明に係る製造方法で製造された半導体装置、特に誘電体メモリが利用されている。
【0086】
当該第3実施形態によれば、タングステンプラグを囲んで酸素バリア層が形成されているので、強誘電体層や絶縁膜形成に伴って発生する酸素によってタングステンが酸化され高抵抗化して導通状態が悪化することが防止され、信頼性の高い半導体装置及び電子機器を提供できる。
【0087】
また当該第3実施形態によれば、水素バリア層を備えるので、タングステンプラグ形成時に発生する水素によって強誘電体層が還元され分極特性が悪化することのない信頼性の高い半導体装置及び電子機器を提供できる。
【0088】
なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱することのない範囲で種々に変更して適用することが可能である。
【0089】
例えば、第1水素バリア層116にTiAlNを用いて水素バリア機能を持たせたが、他の金属酸化物その他の絶縁性酸素バリア層に代えてもよい。また当該絶縁性酸素バリア層を水素バリア層と積層して酸素バリア機能と水素バリア機能とを共に持たせてもよい。
【0090】
また、第4酸素バリア層131及び第2水素バリア層132の積層順番を逆にしてもよい。また、第3酸素バリア層114を排除してもよい。
【図面の簡単な説明】
【図1】第1実施形態における強誘電体メモリの断面図。
【図2】第1実施形態における製造工程断面図(その1)。
【図3】第1実施形態における製造工程断面図(その2)。
【図4】第2実施形態における強誘電体メモリの断面図。
【図5】第2実施形態における製造工程断面図(その1)。
【図6】第2実施形態における製造工程断面図(その2)。
【図7】第3実施形態における電子機器を説明する斜視図。
【符号の説明】
B…ビット線、C…強誘電体キャパシタ、W…ワード線、1a、1b…強誘電体メモリ、100…基板、101…素子分離層、102…拡散領域、103…ゲート絶縁膜、104…側壁、105…ゲート(ワード線)、106…第1層間絶縁膜、107…密着層(Ti/TiN)、108…第1酸素バリア層(TiAlN)、109…第1導電物(W)、110…第2酸素バリア層(TiAlN)、111…下部電極(Pt)、112…強誘電体層(SBT)、113…上部電極(Pt)、114…第3酸素バリア層(TiAlN)、115…レジスト、116…第1水素バリア層(AlOx)、117…第2層間絶縁膜、121、123…密着層、122…配線層(AlCu)、131…第4酸素バリア層(TiAlN)、132…第2水素バリア層(IrOx)、133…第2導電物(W)、141…第5酸素バリア層、142…配線層(AlCu)、143…第6酸素バリア層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ferroelectric memory, and more particularly, to a structure of a ferroelectric memory having a small memory cell area and suitable for high-density integration, and a method of manufacturing the same.
[0002]
[Prior art]
A ferroelectric memory has features such as a writing speed comparable to that of an SRAM and a large number of rewritable times, and has attracted attention as a next-generation nonvolatile memory following a flash EEPROM. In order to increase the degree of integration of the memory cells, a stack structure in which a ferroelectric capacitor is formed immediately above a transistor, such as a 1T1C type, is considered preferable. Tungsten plugs are often used to connect bit lines and word lines that cross at different levels in the vertical direction.
[0003]
When forming a tungsten plug, hydrogen (H 2 ) is used as a reducing agent to remove fluorine (F) from WF 6 used when depositing tungsten (W). When this hydrogen diffuses into the ferroelectric in the ferroelectric capacitor, the remanent polarization characteristics in the ferroelectric layer are extremely deteriorated, and the memory retention function is not exhibited. For this reason, techniques for preventing the ferroelectric from being deteriorated by hydrogen have been developed. For example, Japanese Patent Application Laid-Open No. 2002-141482 discloses a technique in which a hydrogen barrier layer for preventing the permeation of hydrogen is provided on the inner surface of a tungsten plug and then tungsten is filled (Patent Document 1). The hydrogen barrier layer can prevent the ferroelectric from being deteriorated when the tungsten plug is formed.
[0004]
[Patent Document 1]
JP, 2002-141482, A [Problems to be solved by the invention]
However, in the case of a stacked ferroelectric memory, an insulating film may be formed further above the tungsten plug, or another ferroelectric capacitor may be provided and oxygen annealing may be performed. In some cases, the plug was adversely affected. That is, tungsten is very easily oxidized, and when oxidized, it has a high resistance and does not function as a conduction path.
[0005]
Therefore, an object of the present invention is to provide a highly reliable semiconductor device capable of preventing an increase in wiring resistance even in a stack structure, and a method for manufacturing the same.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a method in which a first barrier layer having conductivity for preventing diffusion of a gas component is provided in a through hole provided in an interlayer insulating film formed on a base surface. In addition, a second barrier layer having an insulating property for preventing diffusion of a gas component is provided outside the through hole at an interface between the base surface and the interlayer insulating film.
[0007]
According to the above configuration, since the first barrier layer has conductivity, electric conduction in the stack structure can be secured between the first barrier layer and the underlying surface in contact with the first barrier layer. On the other hand, the gas component invading from the upper layer side is blocked by the first barrier layer portion for the through hole which is the conductive path, and the second barrier layer is formed for the portion other than the through hole which is not the conductive path. Is prevented. Therefore, since the gas component is completely blocked from passing through the base surface and below, it is possible to effectively prevent the gas component from affecting the lower layer of the base surface.
[0008]
Here, in the present invention, the “interlayer insulating film” is not limited in its type, but generally refers to a film formed to fill a space between a wiring, a semiconductor, and a ferroelectric of a semiconductor device, and may be a single layer or a plurality of layers. Regardless.
[0009]
The “base surface” is a surface serving as a base on which the layer structure is formed, and includes a case where a layer structure that causes a problem when a gas component permeates is formed. For example, in a ferroelectric memory, a base surface becomes a part of a ferroelectric capacitor.
[0010]
The “through hole” is a contact hole provided for connecting elements and wirings arranged in the stacking direction, and is a through hole, but its shape is not limited.
[0011]
A “gas component” is a gas and is particularly meaningful when it can affect any layer structure. Examples of such a gas component include oxygen and hydrogen.
[0012]
The present invention provides an interlayer insulating film having a through hole formed on a base surface, a first oxygen barrier layer formed at least on a wall surface and a bottom surface of the through hole and having conductivity to prevent diffusion of oxygen, And a conductive material filled in the hole.
[0013]
According to the above structure, while the oxygen barrier layer is conductive, it contributes to the electrical conduction in the stack structure, while preventing the transmission of oxygen from one to the other, so that even if oxygen is generated during the formation of the upper layer, for example, The oxygen can be prevented from moving to the lower layer side. Therefore, even if a layer whose characteristics are deteriorated by oxygen is present under the base surface, no trouble occurs.
[0014]
Here, in the present invention, the “bottom surface” refers to an opening surface on the lower layer side.
[0015]
The “oxygen barrier layer” means a layer having a structure capable of blocking the passage of oxygen, but may be a layer capable of blocking the passage of other elements. As such a barrier layer, TiAlN is particularly preferable because it has a dense structure and effectively prevents the passage of oxygen. In addition, titanium (Ti), titanium nitride (TiN), and the like can be used as the oxygen barrier layer.
[0016]
The "conductive material" may be any substance that has electrical conductivity and can be filled in a fine through hole, and a metal such as tungsten, aluminum, or an alloy thereof can be used. In particular, tungsten can be filled in a hole having a large aspect ratio (thickness with respect to the opening diameter), and thus is suitable as a filler for a contact hole in a semiconductor device which has a high density. Tungsten has the property of being easily oxidized, but according to the present invention, the oxygen barrier layer effectively blocks the oxidation, so that the oxidation of tungsten can be prevented.
[0017]
Here, diffusion of hydrogen formed at least in at least one of between the wall surface and the bottom surface of the through-hole and the first oxygen barrier layer or between the first oxygen barrier layer and the conductor is prevented. It is preferable to further include a first hydrogen barrier layer having a conductive property.
[0018]
According to the above structure, while the hydrogen barrier layer is conductive, it contributes to the electrical conduction in the stack structure, while preventing the permeation of hydrogen from one to the other. Can also prevent the hydrogen from moving to the lower layer side. Therefore, even if there is a layer whose characteristics are deteriorated by hydrogen under the base surface, no trouble occurs.
[0019]
Here, the “hydrogen barrier layer” means a layer having a structure capable of blocking passage of hydrogen, but may be a layer capable of blocking passage of other elements. As such a barrier layer, a composition in which a metal is Ir, Pt, Ru, Re, Ni, Co, or Mo in a composition of a predetermined metal oxide or metal (M) -Si-N is preferable, and in particular, IrOx, IrSiN and PtSiN are preferable because they have a dense structure and effectively prevent the passage of hydrogen.
[0020]
Here, a second hydrogen barrier layer having an insulating property and formed between the base surface and the interlayer insulating film and surrounding the outside of the through hole may be further provided. According to this structure, although there is no conductivity around the through hole, the hydrogen barrier prevents the permeation of hydrogen, so that the flow of hydrogen between the upper layer and the lower layer can be completely prevented.
[0021]
Note that examples of the insulating hydrogen barrier layer include metal oxides represented by metal (M) -Ox, for example, AlOx and TiOx.
[0022]
Here, it is preferable to further include an insulating second oxygen barrier layer formed between the base surface and the interlayer insulating film so as to surround the outside of the through hole. According to this structure, although there is no conductivity around the through hole, the oxygen barrier prevents the permeation of oxygen, so that the flow of oxygen between the upper layer and the lower layer can be completely prevented.
[0023]
Note that examples of the oxygen barrier layer having an insulating property include a metal oxide represented by metal (M) -Ox, for example, AlOx or TiOx.
[0024]
The present invention provides a step of providing a through hole in an interlayer insulating film formed on a base surface, and a step of forming a first oxygen barrier layer having conductivity to prevent diffusion of oxygen at least on a wall surface and a bottom surface of the through hole. Filling the through hole with a conductive material.
[0025]
According to the above process, the oxygen barrier layer is electrically conductive and contributes to the electric conduction in the stack structure, while preventing the transmission of oxygen from one to the other. The oxygen can be prevented from moving to the lower layer side. Therefore, even if a layer whose characteristics are deteriorated by oxygen is present under the base surface, no trouble occurs.
[0026]
Here, at least one of the interface between the wall surface and the bottom surface of the through-hole and the first oxygen barrier layer or the interface between the first oxygen barrier layer and the conductive material has the first hydrogen having conductivity for preventing diffusion of hydrogen. It is preferable that the method further includes a step of forming a barrier layer.
[0027]
According to the above process, the hydrogen barrier layer is electrically conductive and contributes to the electric conduction in the stack structure, while preventing the transmission of hydrogen from one to the other. Can also prevent the hydrogen from moving to the lower layer side. Therefore, even if there is a layer whose characteristics are deteriorated by hydrogen under the base surface, no trouble occurs.
[0028]
Here, the method further includes a step of forming a second oxygen barrier layer having an insulating property at an interface between the base surface and the interlayer insulating film. In the step of providing a through hole in the interlayer insulating film, the second oxygen barrier layer communicates with the second oxygen barrier layer. It is preferable to form the through-hole by pressing. According to this structure, although there is no conductivity around the through hole, the oxygen barrier prevents the permeation of oxygen, so that the flow of oxygen between the upper layer and the lower layer can be completely prevented.
[0029]
Here, the method further includes a step of forming a second hydrogen barrier layer having an insulating property at an interface between the base surface and the interlayer insulating film. In the step of providing a through hole in the interlayer insulating film, the second hydrogen barrier layer communicates with the second hydrogen barrier layer. It is preferable to form the through-hole by pressing. According to this step, although there is no conductivity around the through hole, the hydrogen barrier prevents the permeation of hydrogen, so that the flow of hydrogen between the upper layer and the lower layer can be completely prevented.
[0030]
The present invention is also a ferroelectric memory including the semiconductor device of the present invention, wherein the base surface is formed by a part of the ferroelectric capacitor, and the ferroelectric memory formed by the method of manufacturing a semiconductor device of the present invention. It is also memory. The present invention is also an electronic device provided with such a ferroelectric memory.
[0031]
According to this configuration, since the semiconductor device, the ferroelectric memory, and the electronic device have the layer structure of the present invention, the ferroelectric does not deteriorate due to hydrogen, and the reliability is high.
[0032]
Here, “electronic equipment” refers to general equipment having a certain function provided with the semiconductor device or the ferroelectric memory according to the present invention, and the configuration thereof is not particularly limited. Computers, mobile phones, video cameras, head-mounted displays, rear or front projectors, fax machines with display functions, digital camera finders, portable TVs, DSPs, PDAs, personal organizers, electronic bulletin boards, advertising notices Display and the like.
[0033]
It is more preferable that at least one of the upper electrode and the lower electrode constituting the ferroelectric capacitor is provided with a third oxygen barrier layer having conductivity. According to this structure, since the third oxygen barrier layer is in close contact with the ferroelectric capacitor, oxygen generated by the heat treatment of the ferroelectric layer and diffused outside can be prevented.
[0034]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0035]
(1st Embodiment)
The first embodiment of the present invention is a ferroelectric memory having a structure as a semiconductor device of the present invention, and is also manufactured by the method of manufacturing a semiconductor device of the present invention.
[0036]
FIG. 1 shows a memory cell layer structure of the ferroelectric memory according to the first embodiment. Structurally, ferroelectric memories are classified into several types according to the number of transistors and ferroelectric capacitors included in a memory cell. In particular, the present invention is effective for a structure such as 1T1C or 1T2C in which a transistor and a ferroelectric capacitor have a laminated structure. However, FIG. 1 is merely an example of a layer structure for showing the features of the present invention, and Is not limited.
[0037]
As shown in FIG. 1, in the present ferroelectric memory 1a, a transistor T is formed on a substrate 100 made of silicon or the like for forming a semiconductor element. The transistors are separated by an element separation layer 101. A diffusion region 102 serving as a source / drain region of a transistor is formed in a substrate 100. A gate electrode made of polysilicon, SiW, or the like is surrounded on a channel region of the substrate 100 by a sidewall 104 via a gate insulating film 103. 105 are formed. The gate electrode 105 forms a word line W in the memory cell array.
[0038]
On the substrate 100, a first interlayer insulating film 106 is formed, and through holes H1 and H3 are formed so as to communicate with the second interlayer insulating film 117. In the through holes H1 and H2, a wiring layer 122 surrounded by the first oxygen barrier layers 121 and 123 is formed to form a plate line.
[0039]
A ferroelectric capacitor C is formed on the first interlayer insulating film 106. A second oxygen barrier layer 110 is formed below the ferroelectric capacitor C, and a third oxygen barrier layer 114 is formed above the ferroelectric capacitor C. The ferroelectric capacitor C includes a lower electrode 111, a ferroelectric layer 112, and an upper electrode 113. A first hydrogen barrier layer 116 is entirely formed on the first interlayer insulating film 106 and the third oxygen barrier layer 114. On the first hydrogen barrier layer 116, a second interlayer insulating film 117 is formed.
[0040]
In the second interlayer insulating film, a through hole H4 is formed penetrating directly to the upper electrode 113 of the ferroelectric capacitor C. Further, a through hole H2 is formed penetrating to the lower electrode 111, and the wiring layer 122 is connected. Also, a through hole H5 reaching the wiring layer 122 is provided.
[0041]
A fourth oxygen barrier layer 131 and a second hydrogen barrier layer 132 are formed on the wall surface and the bottom surface of the through hole H4, and the inside is filled with a second conductor 133. Further, a through hole H5 is formed in the second interlayer insulating film 117 so as to penetrate to the wiring layer 122.
[0042]
A wiring layer 142 corresponding to the bit line B is laid substantially orthogonal to the word line 105 on the second interlayer insulating film, and a fifth oxygen barrier layer 141 and a sixth oxygen barrier layer 143 are formed on the surface thereof. ing. The bit line B is electrically connected to the upper electrode 113 of the ferroelectric capacitor C via the through hole H4, and is electrically connected to the wiring layer 122.
[0043]
Further, individual layers according to the present invention will be specifically described. A known layer structure can be applied to the structure relating to the substrate 100 and the transistor T.
[0044]
The first interlayer insulating film 106 is made of SiO 2 or the like. In the stack structure of the ferroelectric memory, the thickness is determined according to a distance to be kept apart from a ferroelectric capacitor to be subjected to a heat treatment in manufacturing. If the thickness is too small, the heat treatment at the time of forming the ferroelectric capacitor has an adverse effect on the transistor. If the thickness is too large, it is difficult to secure perfect conduction even with a tungsten plug.
[0045]
The first oxygen barrier layers 121 and 123 are made of TiN or the like, and also function as adhesion layers for improving the adhesion between the wiring layer 122 and the insulating film. The wiring layer 122 is made of a normal wiring material having conductivity and easy to manufacture, for example, AlCu.
[0046]
The second oxygen barrier layer 110 and the third oxygen barrier layer 114 provided on the lower layer and the upper layer of the ferroelectric capacitor C are mainly made of a conductive material capable of blocking the passage of oxygen. It may be one that can block the passage of elements. As such a barrier layer, a metal oxide or a metal nitride is suitable. In particular, TiAlN has a dense structure and is preferable for effectively preventing the passage of oxygen.
[0047]
The ferroelectric capacitor C has a known layer structure. For example, the upper electrode 111 and the lower electrode 113 are formed of a highly reliable metal material, for example, platinum (Pt) or iridium (Ir), but may have a multilayer structure with Ti in consideration of adhesion and the like. Good. The ferroelectric layer 112 is made of a ferroelectric ceramic material having polarization characteristics suitable for a memory, for example, lead zirconate titanate (PZT), strontium bismuth tantalate (SBT), bismuth titanate (BIT), or the like. A material exhibiting a high amount of remanent polarization can be used.
[0048]
The first hydrogen barrier layer 116 according to the present invention has an insulating property and is formed so as to cover the ferroelectric capacitor C and cover the interface between the first interlayer insulating film 106 and the second interlayer insulating film 117. . The hydrogen barrier layer prevents the ferroelectric material of the ferroelectric capacitor C from being reduced by hydrogen generated when a conductive material such as tungsten used for forming the through hole H4 is generated, and prevents the remanent polarization characteristic from changing. Examples of the insulating hydrogen barrier layer include metal oxides represented by metal (M) -Ox, for example, AlOx and TiOx. These materials also have oxygen barrier performance. If the thickness of the insulating hydrogen barrier layer is too small, the barrier properties will be reduced, so that the thickness is appropriately determined.
[0049]
The second interlayer insulating film 117 can be considered in the same manner as the first interlayer insulating film 106. A fourth oxygen barrier layer 131 and a second hydrogen barrier layer 132 are formed on the wall and bottom of the through hole H4 provided in the interlayer insulating film.
[0050]
The fourth oxygen barrier layer 131 according to the present invention is mainly composed of a conductive material capable of blocking the passage of oxygen, but may of course be a material capable of blocking the passage of other elements. As such a barrier layer, a metal oxide or a metal nitride is suitable. In particular, TiAlN has a dense structure and is preferable for effectively preventing the passage of oxygen. If the thickness of the oxygen barrier layer is too large, the space filled with the conductive material to be filled becomes small, and sufficient conductivity cannot be secured. If the thickness is too small, a sufficient barrier effect cannot be obtained.
[0051]
The second hydrogen barrier layer 132 is mainly made of a conductive material capable of blocking the passage of hydrogen, but may of course be a material capable of blocking the passage of other elements. As such a barrier layer, a metal oxide or a metal nitride is suitable, and here, IrOx is used. If the thickness of the oxygen barrier layer is too large, the space filled with the conductive material to be filled becomes small, and sufficient conductivity cannot be secured. If the thickness is too small, a sufficient barrier effect cannot be obtained.
[0052]
As a material of the second conductor 133, a metal having electrical conductivity and capable of filling a fine through hole, for example, tungsten (W), aluminum (Al), or an alloy thereof can be used. In particular, tungsten can be filled in a hole having a large aspect ratio (thickness with respect to the opening diameter), so that it is suitable as a filler for a contact hole in a semiconductor device having a high density. Have been. Although tungsten has a disadvantage that it is easily oxidized, according to the present invention, since the second hydrogen barrier layer 132 effectively blocks hydrogen, it is possible to prevent the ferroelectric layer 112 from being reduced and the polarization characteristics from deteriorating. Can be done.
[0053]
For the wiring layer 142, a normal wiring material having conductivity and easy to manufacture, for example, AlCu is used. A fifth oxidation barrier layer 141 is formed on the surface of the wiring layer 142 to prevent oxygen that has passed through the first hydrogen barrier layer 116 from migrating to the ferroelectric capacitor C.
[0054]
In the above layer structure, when the word line 105 is selected and a voltage is applied between the bit line B and the plate line, '1' or '0' is written into the ferroelectric capacitor according to the polarity. When the word line W is selected as the plate line and the bit line is fixed at a predetermined potential, a voltage corresponding to the polarization state is generated. By detecting this, the bit stored in the ferroelectric capacitor is detected. The information can be read.
[0055]
Here, the inside of the through hole H4 is filled with tungsten as the second conductive material 133, but is oxidized by oxygen generated by an upper layer forming step, for example, oxygen annealing or formation of an interlayer insulating film in forming a ferroelectric capacitor. Easy to do. Although the fourth oxygen barrier layer 141 and the fifth oxygen barrier layer 143 directly shield oxygen diffused from the ferroelectric layer or the interlayer insulating film, the oxygen sneaking from the periphery to the side surface of the through hole H4 does not I can't prevent it. According to this embodiment, since the fourth oxygen barrier layer 131 is formed on the wall surface of the through hole H4, oxygen from the surroundings is also shielded, thereby preventing the second conductor 133 from being oxidized. .
[0056]
Hydrogen generated during the production of tungsten reduces and deteriorates the ferroelectric layer 112 of the lower ferroelectric capacitor C. According to the present embodiment, the hydrogen flowing from the plug bottom surface to the ferroelectric capacitor C is shielded while the conductive second hydrogen barrier layer 132 ensures conduction. In addition, the first hydrogen barrier layer 116 having an insulating property blocks hydrogen from the upper layer toward the side surface of the ferroelectric capacitor C. Therefore, the ferroelectric capacitor can be protected from hydrogen.
[0057]
(Manufacturing process)
Next, a method of manufacturing the ferroelectric memory 1a according to the first embodiment will be described. 2 and 3 are cross-sectional views showing a manufacturing process according to this embodiment.
[0058]
First, a transistor T is formed on a silicon substrate 100 by applying a known semiconductor process technique, and then a first interlayer insulating film 106, a second oxygen barrier layer 110, and a lower electrode 111 are formed (ST1). The transistor T functions as a switching element of the ferroelectric capacitor C. The interlayer insulating film 106 is formed to a predetermined thickness on the silicon substrate 100 by applying a known oxide film forming method, for example, a thermal oxidation method.
[0059]
Next, the second oxygen barrier layer 110 and the lower electrode 111 of the ferroelectric capacitor are formed (ST2). As a method for manufacturing these laminated structures, any method may be used as long as it is suitable for forming a metal thin film or a metal nitride film and can form a thin film with a uniform thickness to some extent. It is possible to choose. For example, various vapor deposition methods such as CVD (including MOCCVD, low pressure CVD, and ECR-CVD), vapor deposition, molecular beam deposition (MB), sputtering, ion plating, and PVD, electroplating, and immersion plating ( Dipping), various plating methods such as electroless plating method, coating methods such as Langmuir-Blodgett (LB) method, spin coating method, spray coating method, roll coating method, various printing methods, transfer method, ink jet method, powder jet method And so on. Two or more of these methods may be combined. Here, the second oxygen barrier layer 110 and the lower electrode 111 are formed by a sputtering method or an evaporation method. The resist 118 is patterned into the shape of the lower electrode by photolithography.
[0060]
Next, after patterning the second oxygen barrier layer 110 and the lower electrode 111, the ferroelectric layer 112 and the upper electrode 113 of the ferroelectric capacitor are formed (ST2). In order to obtain a predetermined crystalline state, the ferroelectric layer 112 is formed by forming a crystal of the ferroelectric ceramic material by a sol-gel method, a MOD (Metal Organic Deposition) method, a sputtering method, a CVD method, or the like. For example, when using a sol-gel method, a precursor solution containing a ferroelectric ceramic material is applied to a predetermined thickness, for example, a thickness of about 120 nm. Then, it is possible to form a thin film in a uniform and good crystalline state by growing crystals by drying, degreasing, and firing in a heat treatment step in which the temperature and time are adjusted. In this heat treatment step, oxygen is generated and diffuses in the layer structure. However, in the present embodiment, since the oxygen barrier layer does not allow oxygen to permeate, oxidation of the conductive material can be effectively prevented. After the crystallization of the ferroelectric layer 112 is completed, Pt is further formed as the upper electrode 113 by a known thin film forming technique, for example, a sputtering method or a vapor deposition method. Then, TiAlN is formed as the third oxygen barrier layer 114 by the same method. Next, the resist 115 is patterned into a shape of the ferroelectric capacitor C by a photolithography method by applying a photolithography method.
[0061]
Next, the third oxygen barrier layer 114 is first patterned using the resist 115 as a mask. Next, using the third oxygen barrier layer 114 as a mask, the upper electrode 113 and the ferroelectric layer 112 are etched (ST3). As an etching method for the layer structure of the ferroelectric capacitor C, dry etching (such as plasma etching) that can remove different layers in a similar shape can be applied. Next, a first hydrogen barrier layer 116 is formed on the surfaces of the ferroelectric capacitor C and the first interlayer insulating film 106. The hydrogen barrier layer 116 is formed with a predetermined thickness, for example, about 40 nm by using the above material and applying a sputtering method or an evaporation method.
[0062]
A second interlayer insulating film 117 is formed thereon, through holes H1 to H3 are provided, and a connection wiring between the ferroelectric capacitor C and the transistor T and a wiring serving as a plate line are formed (ST4). The second interlayer insulating film 117 is formed in the same manner as the first interlayer insulating film. The through holes H1 to H3 are provided by applying a known technique, for example, electric discharge machining for fine holes, etching, and drilling. A predetermined conductive material, for example, AlCu, is used for the wiring layer 122, and a material for improving the adhesion to the insulating film, for example, Pt, Au, W, Ta, Mo, Al, Cr, Ti, or the like is used for the adhesion layers 121 and 123. Metals such as alloys containing these as main components are used. For example, when Ti, TiN, or a laminated structure thereof is used for the adhesion layer, it can be said that such a composition itself has a certain degree of oxygen barrier performance, which is preferable. The wiring layer 122 and the adhesion layers 121 and 123 are formed by a known technique, for example, a sputtering method or an evaporation method. After that, a third interlayer insulating film 124 is formed in the same manner as the interlayer insulating film.
[0063]
In order to form a plug connected to the ferroelectric capacitor C, a through hole H4 is formed through the third interlayer insulating film 124, the second interlayer insulating film 117, and the first hydrogen barrier layer 116 (ST5). If the through hole H4 is formed in a tapered shape, a filled conductive material is easily formed. Therefore, the angle of the side wall of the through hole H4 with respect to the substrate surface is set to, for example, 80 degrees or less. The underlying surface of the through hole H4 is the third oxygen barrier layer 114.
[0064]
The fourth oxygen barrier layer 131, the second hydrogen barrier layer 132, and the second conductor 133 are stacked in the through hole H4 (ST6). The fourth oxygen barrier layer 131 is mainly composed of a conductive material capable of blocking the passage of oxygen, but may of course be a material capable of blocking the passage of other elements. As such a barrier layer, a metal oxide or a metal nitride is suitable. In particular, TiAlN has a dense structure and is preferable for effectively preventing the passage of oxygen. The thickness of the oxygen barrier layer is determined according to the diameter of the through hole H4. If the thickness is too large, the second conductive material 133 is difficult to be filled, and the reliability is impaired. If the thickness is too small, the oxygen barrier effect is reduced.
[0065]
The second hydrogen barrier layer 132 is mainly made of a conductive material capable of blocking the passage of hydrogen, but may of course be a material capable of blocking the passage of other elements. As such a barrier layer, a metal oxide or a metal nitride is suitable. In particular, IrOx has a dense structure and is preferable for effectively preventing the passage of hydrogen. The thickness of the hydrogen barrier layer is determined according to the diameter of the through hole H4. If the thickness is too large, the second conductive material 133 is difficult to be filled, and the reliability is impaired. If the thickness is too small, the hydrogen barrier effect is reduced. The second conductive material is laminated by a sputtering method or a vapor deposition method until the second conductive material 133 is thick enough to reliably fill the through holes H4 and H5.
[0066]
Thereafter, an etch-back process is performed until the surface of the third interlayer insulating film 124 is exposed, so that the opening surfaces of the through holes H4 and H5 and the insulating film surface are formed on the same surface (ST7). By this step, a structure as a tungsten plug was formed in which the side walls and the bottom surface were surrounded by the second hydrogen barrier layer 132 and the fourth oxygen barrier layer 131.
[0067]
Thereafter, as shown in FIG. 1, in order to form a wiring corresponding to the bit line B, a fifth oxygen barrier layer 141 is formed by TiN or the like by applying a sputtering method or an evaporation method, and a wiring layer is formed by AlCu or the like. By forming 142 and forming the sixth oxygen barrier layer 143, a layer structure of the memory cell is formed.
[0068]
According to the first embodiment, while the second hydrogen barrier layer 132 is conductive and contributes to the electric conduction in the stack structure, it blocks the permeation of hydrogen from one to the other. Thus, even if hydrogen is generated, it is possible to prevent the hydrogen from moving to the lower ferroelectric capacitor C. Therefore, it is possible to prevent the polarization characteristics of the ferroelectric capacitor C from being reduced by the reducing action of hydrogen.
[0069]
Further, according to the first embodiment, although there is no conductivity around the through-hole H4, the first hydrogen barrier 116 prevents the permeation of hydrogen. Therefore, even if hydrogen is generated in the process of forming a tungsten plug, for example, Hydrogen can be prevented from moving to the lower ferroelectric capacitor C. Therefore, it is possible to prevent the polarization characteristics of the ferroelectric capacitor C from being reduced by the reducing action of hydrogen.
[0070]
Further, according to the first embodiment, while the fourth oxygen barrier layer 131 and the second oxygen barrier layer 110 are conductive, they contribute to electric conduction in the stack structure, while preventing oxygen from passing from one to the other. Therefore, for example, even if oxygen is generated in the process of forming the ferroelectric capacitor or the interlayer insulating film, it is possible to prevent the oxygen from moving to the lower layer or the upper layer. Therefore, even if tungsten plugs are present above and below the ferroelectric capacitor C, they are not oxidized by oxygen to increase the resistance and hinder the conductivity. Therefore, the reliability of the ferroelectric capacitor can be improved.
[0071]
(2nd Embodiment)
The second embodiment of the present invention relates to the same ferroelectric memory as the first embodiment, but differs in that a plug is also used for the lower layer connection of the ferroelectric capacitor. Portions relating to the same structures and processes as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
[0072]
In the first embodiment, the plug structure exists only on the upper layer side of the ferroelectric capacitor C (through hole H4). However, in the second embodiment, the plug structure exists on the lower layer side of the ferroelectric capacitor C. The difference is that plug structures are also provided in the through holes H2 and H4 that contribute to the connection structure from the bit line B to the silicon substrate 100.
[0073]
FIG. 4 shows a layer structure of the ferroelectric memory 1b according to the second embodiment. As shown in FIG. 4, in the ferroelectric memory 1b, through holes H1 and H2 are formed in the first interlayer insulating film 106, and an adhesion layer 107 and a first oxygen barrier layer 108 are formed on the wall surface and bottom surface thereof. The first conductive material 109 is filled.
[0074]
The adhesion layer 107 can be used to ensure adhesion between the first conductive material 109 or the first oxygen barrier layer 108 and the insulating film 106. The material used for the adhesion layer 107 is the same as the material used for the adhesion layers 121 and 123, and the material used for the first oxygen barrier layer 108 is the same as the material used for the oxygen barrier layers 110, 114, and 131.
[0075]
The structure relating to the through holes H3 and H4 is the same as the through hole H4 of the first embodiment.
[0076]
Next, a method of manufacturing the ferroelectric memory 1b according to the second embodiment will be described. 5 and 6 are cross-sectional views showing a manufacturing process according to this embodiment.
[0077]
After forming the transistors T1 and T2 and the first interlayer insulating film 106 in the same manner as in the first embodiment (FIG. 2: ST1), through holes H1 and H2 are formed. Next, the adhesion layer 107, the first oxygen barrier layer 108, and the first conductor 109 are stacked on the wall surface and bottom surface of the through hole and on the first interlayer insulating film 106 (ST10). Here, a laminated structure of Ti and TiN is adopted as the adhesion layer 107, and TiAlN is adopted as the first oxygen barrier layer. These laminated structures utilize the above-described manufacturing method suitable for forming a metal thin film or a metal nitride film, for example, a sputtering method or a vapor deposition method. Next, tungsten is filled in the through hole as a first conductive material by the same thin film forming method as described above.
[0078]
Thereafter, an etch-back process is performed until the surface of the interlayer insulating film 106 is exposed, so that the opening surface of the through hole and the insulating film surface are formed on the same surface (ST11). By this step, a structure as a tungsten plug was formed in which the side walls and the bottom surface were surrounded by the close contact layer 107 and the first oxygen barrier layer 108.
[0079]
Next, the layer structure of the ferroelectric capacitor C is formed in the same manner as in the first embodiment. In the present embodiment, since it is not necessary to connect a wiring layer to the lower electrode 111, the shape of the ferroelectric capacitor C can be formed by one etching using the TiAlN of the third oxygen barrier layer 114 as a mask.
[0080]
Thereafter, an interlayer insulating film 117 is formed and through holes H3 and H4 are provided, which is almost the same as in the first embodiment. At this time, the through hole H4 is formed so as to be located immediately above the through hole H2 which is a lower tungsten plug.
[0081]
The layer structure provided in the through holes H3 and H4 and the formation of the bit line B can be performed in the same manner as in the first embodiment.
[0082]
According to the second embodiment, the first hydrogen barrier layer 116, the second hydrogen barrier layer 132, and the third oxygen barrier layer 114 have the same advantages as the first embodiment.
[0083]
Further, according to the second embodiment, the second oxygen barrier layer 110 shields oxygen that diffuses from the ferroelectric layer 112 and the second interlayer insulating film 117 to a lower layer during direct manufacturing. The first oxygen barrier layer 108 also blocks oxygen flowing around the side 110 and traveling from the side to the through holes H1 and H2. Therefore, the first conductor 109 formed of tungsten which is easily oxidized is virtually completely protected from oxygen. Therefore, it is possible to prevent the resistance of tungsten from increasing due to the oxidizing action, and to provide a highly reliable ferroelectric memory.
[0084]
(Third embodiment)
The third embodiment of the present invention relates to a semiconductor device of the present invention, an electronic apparatus including a ferroelectric memory, and particularly to a personal computer.
[0085]
FIG. 7 is a perspective view illustrating a configuration of a personal computer 1000 according to the third embodiment. 7, the personal computer 1000 includes a display panel 1001 and a main body 1004 having a keyboard 1002. As a memory element or the like of a CPU substrate incorporated in the main body 1004 of the computer display device 1000, a structure according to the present invention or a semiconductor device manufactured by the manufacturing method according to the present invention, in particular, a dielectric memory is used. I have.
[0086]
According to the third embodiment, since the oxygen barrier layer is formed around the tungsten plug, the oxygen generated by the formation of the ferroelectric layer and the insulating film oxidizes the tungsten and increases the resistance, so that the conductive state is established. Deterioration is prevented, and a highly reliable semiconductor device and electronic device can be provided.
[0087]
In addition, according to the third embodiment, since a hydrogen barrier layer is provided, a highly reliable semiconductor device and electronic device that does not deteriorate the polarization characteristics by reducing the ferroelectric layer by hydrogen generated at the time of forming a tungsten plug can be provided. Can be provided.
[0088]
It should be noted that the present invention is not limited to the above-described embodiment, and can be variously modified and applied without departing from the spirit of the present invention.
[0089]
For example, although the first hydrogen barrier layer 116 has a hydrogen barrier function using TiAlN, it may be replaced with another metal oxide or another insulating oxygen barrier layer. Further, the insulating oxygen barrier layer may be stacked with the hydrogen barrier layer to have both the oxygen barrier function and the hydrogen barrier function.
[0090]
Further, the order of lamination of the fourth oxygen barrier layer 131 and the second hydrogen barrier layer 132 may be reversed. Further, the third oxygen barrier layer 114 may be omitted.
[Brief description of the drawings]
FIG. 1 is a sectional view of a ferroelectric memory according to a first embodiment.
FIG. 2 is a sectional view of a manufacturing process according to the first embodiment (part 1).
FIG. 3 is a sectional view of the manufacturing process according to the first embodiment (part 2);
FIG. 4 is a sectional view of a ferroelectric memory according to a second embodiment.
FIG. 5 is a sectional view (1) of a manufacturing process according to the second embodiment.
FIG. 6 is a sectional view of the manufacturing process according to the second embodiment (part 2).
FIG. 7 is an exemplary perspective view illustrating an electronic device according to a third embodiment;
[Explanation of symbols]
B: bit line, C: ferroelectric capacitor, W: word line, 1a, 1b: ferroelectric memory, 100: substrate, 101: element isolation layer, 102: diffusion region, 103: gate insulating film, 104: side wall , 105 gate (word line), 106 first interlayer insulating film, 107 adhesion layer (Ti / TiN), 108 first oxygen barrier layer (TiAlN), 109 first conductor (W), 110 Second oxygen barrier layer (TiAlN), 111: lower electrode (Pt), 112: ferroelectric layer (SBT), 113: upper electrode (Pt), 114: third oxygen barrier layer (TiAlN), 115: resist, 116: first hydrogen barrier layer (AlOx), 117: second interlayer insulating film, 121, 123: adhesion layer, 122: wiring layer (AlCu), 131: fourth oxygen barrier layer (TiAlN), 132: second water Barrier layer (IrOx), 133 ... second conductive material (W), 141 ... fifth oxygen barrier layer, 142 ... wiring layer (AlCu), 143 ... sixth oxygen barrier layer

Claims (13)

下地面上に形成された層間絶縁膜に設けられた貫通孔内に、ガス成分の拡散を防止する導電性を有する第1バリア層が設けられており、
前記下地面と前記層間絶縁膜との界面であって前記貫通孔の外部に、ガス成分の拡散を防止する絶縁性を有する第2バリア層が設けられていることを特徴とする半導体装置。
A first barrier layer having conductivity for preventing diffusion of gas components is provided in a through hole provided in an interlayer insulating film formed on the lower ground,
A semiconductor device, comprising: a second barrier layer having an insulating property for preventing diffusion of a gas component, provided at an interface between the base surface and the interlayer insulating film and outside the through hole.
下地面上に形成された、貫通孔を有する層間絶縁膜と、
少なくとも前記貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第1酸素バリア層と、
前記貫通孔内に充填された導電物と、を備えたことを特徴とする半導体装置。
An interlayer insulating film having a through hole formed on the lower ground,
A first oxygen barrier layer formed on at least the through hole wall surface and the bottom surface and having conductivity to prevent diffusion of oxygen;
A conductive material filled in the through hole.
少なくとも前記貫通孔壁面及び底面と前記第1酸素バリア層との間、または、前記第1酸素バリア層と前記導電物との間、の少なくとも一方に形成される、水素の拡散を防止する導電性を有する第1水素バリア層をさらに備える、請求項2に記載の半導体装置。Conductivity for preventing diffusion of hydrogen, which is formed at least between at least one of the wall surface and the bottom surface of the through hole and the first oxygen barrier layer, or between the first oxygen barrier layer and the conductor. The semiconductor device according to claim 2, further comprising a first hydrogen barrier layer having: 前記下地面と前記層間絶縁膜との間であって前記貫通孔の外側を囲んで形成された絶縁性を有する第2酸素バリア層をさらに備える、請求項2または3に記載の半導体装置。4. The semiconductor device according to claim 2, further comprising an insulating second oxygen barrier layer formed between the base surface and the interlayer insulating film and surrounding the outside of the through hole. 5. 前記下地面と前記層間絶縁膜との間であって前記貫通孔の外側を囲んで形成された絶縁性を有する第2水素バリア層をさらに備える、請求項2乃至4のいずれか一項に記載の半導体装置。5. The semiconductor device according to claim 2, further comprising a second hydrogen barrier layer having insulating properties formed between the base surface and the interlayer insulating film and surrounding the outside of the through hole. 6. Semiconductor device. 下地面上に形成された層間絶縁膜に貫通孔を設ける工程と、
少なくとも前記貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第1酸素バリア層を形成する工程と、
前記貫通孔内に導電物を充填する工程と、を備えたことを特徴とする半導体装置の製造方法。
Providing a through hole in the interlayer insulating film formed on the lower ground,
Forming a first oxygen barrier layer having conductivity to prevent oxygen diffusion on at least the through hole wall surface and bottom surface;
Filling the through-hole with a conductive material.
少なくとも前記貫通孔壁面及び底面と前記第1酸素バリア層との界面、または、前記第1酸素バリア層と前記導電物との界面の少なくとも一方に、水素の拡散を防止する導電性を有する第1水素バリア層を形成する工程とをさらに備える、請求項6に記載の半導体装置の製造方法。At least one of an interface between the wall surface and the bottom surface of the through hole and the first oxygen barrier layer or an interface between the first oxygen barrier layer and the conductor has a conductivity that prevents diffusion of hydrogen. The method of manufacturing a semiconductor device according to claim 6, further comprising: forming a hydrogen barrier layer. 前記下地面と前記層間絶縁膜との界面に絶縁性を有する第2酸素バリア層を形成する工程をさらに備え、
前記層間絶縁膜に貫通孔を設ける工程では、当該第2酸素バリア層に連通させて前記貫通孔を形成する、請求項6または7に記載の半導体装置の製造方法。
Forming a second oxygen barrier layer having an insulating property at an interface between the base surface and the interlayer insulating film;
8. The method of manufacturing a semiconductor device according to claim 6, wherein in the step of providing a through hole in the interlayer insulating film, the through hole is formed so as to communicate with the second oxygen barrier layer.
前記下地面と前記層間絶縁膜との界面に絶縁性を有する第2水素バリア層を形成する工程をさらに備え、
前記層間絶縁膜に貫通孔を設ける工程では、当該第2水素バリア層に連通させて前記貫通孔を形成する、請求項6乃至8のいずれか一項に記載の半導体装置の製造方法。
Forming a second hydrogen barrier layer having an insulating property at an interface between the base surface and the interlayer insulating film;
9. The method of manufacturing a semiconductor device according to claim 6, wherein in the step of providing a through hole in the interlayer insulating film, the through hole is formed so as to communicate with the second hydrogen barrier layer. 10.
前記下地面が強誘電体キャパシタの一部によって形成されている、請求項1乃至5のいずれか一項に記載の半導体装置を備えたことを特徴とする強誘電体メモリ。A ferroelectric memory comprising the semiconductor device according to claim 1, wherein the base surface is formed by a part of a ferroelectric capacitor. 前記下地面が強誘電体キャパシタの一部によって形成されている、請求項6乃至9のいずれか一項に記載の半導体装置の製造方法によって形成されたことを特徴とする強誘電体メモリ。10. A ferroelectric memory formed by the method for manufacturing a semiconductor device according to claim 6, wherein the base surface is formed by a part of a ferroelectric capacitor. 前記強誘電体キャパシタを構成する上部電極または下部電極の少なくとも一方に導電性を有する第3酸素バリア層を備えている、請求項10または11に記載の強誘電体メモリ。12. The ferroelectric memory according to claim 10, wherein a third oxygen barrier layer having conductivity is provided on at least one of an upper electrode and a lower electrode constituting the ferroelectric capacitor. 請求項10乃至12のいずれか一項に記載の強誘電体メモリを備えたことを特徴とする電子機器。An electronic apparatus comprising the ferroelectric memory according to claim 10.
JP2003083646A 2003-03-25 2003-03-25 Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus Pending JP2004296535A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003083646A JP2004296535A (en) 2003-03-25 2003-03-25 Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003083646A JP2004296535A (en) 2003-03-25 2003-03-25 Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2004296535A true JP2004296535A (en) 2004-10-21

Family

ID=33399057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003083646A Pending JP2004296535A (en) 2003-03-25 2003-03-25 Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2004296535A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036126A (en) * 2005-07-29 2007-02-08 Fujitsu Ltd Semiconductor device and method for manufacturing the same
JP2008066615A (en) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd Semiconductor device, and manufacturing method therefor
JP5076890B2 (en) * 2005-06-17 2012-11-21 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
WO2016020802A1 (en) * 2014-08-08 2016-02-11 株式会社半導体エネルギー研究所 Semiconductor device, conversion circuit, and electronic instrument
CN114203708A (en) * 2022-02-15 2022-03-18 广州粤芯半导体技术有限公司 Ferroelectric memory unit, preparation method thereof and layout structure of ferroelectric memory

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076890B2 (en) * 2005-06-17 2012-11-21 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
US8614104B2 (en) 2005-06-17 2013-12-24 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device
JP2007036126A (en) * 2005-07-29 2007-02-08 Fujitsu Ltd Semiconductor device and method for manufacturing the same
JP2008066615A (en) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd Semiconductor device, and manufacturing method therefor
WO2016020802A1 (en) * 2014-08-08 2016-02-11 株式会社半導体エネルギー研究所 Semiconductor device, conversion circuit, and electronic instrument
CN114203708A (en) * 2022-02-15 2022-03-18 广州粤芯半导体技术有限公司 Ferroelectric memory unit, preparation method thereof and layout structure of ferroelectric memory
CN114203708B (en) * 2022-02-15 2022-04-19 广州粤芯半导体技术有限公司 Ferroelectric memory unit, preparation method thereof and layout structure of ferroelectric memory

Similar Documents

Publication Publication Date Title
JP4372437B2 (en) Ferroelectric memory device using via etching stop film and method of manufacturing the same
US20090127604A1 (en) Ferroelectric memory device and method for manufacturing the same
US6011284A (en) Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device
JP2002141478A (en) Semiconductor device and manufacturing method therefor
JP2012256702A (en) Ferroelectric capacitor
JP2008084880A (en) Nonvolatile memory device, and its fabrication process
KR20060135494A (en) Semiconductor device and method for fabricating the same
JP3570153B2 (en) Electronic material, manufacturing method thereof, dielectric capacitor, nonvolatile memory, and semiconductor device
US6686211B1 (en) Method for manufacturing non-volatile memory device and non-volatile memory and semiconductor device
KR19990083038A (en) Ferroelectric memory device with improved ferroelectric capacity characteristic
JP2009272319A (en) Ferroelectric memory device and method of manufacturing same
JPH10242409A (en) Electronic material and its manufacturing method, dielectric capacitor, non-volatile memory, and semiconductor device
JP2003068993A (en) Semiconductor device and its manufacturing method
JP2003086771A (en) Capacitive element, and semiconductor device and its manufacturing method
JP2004296534A (en) Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus
JP2004296535A (en) Semiconductor device, its fabricating process, ferroelectric memory, and electronic apparatus
JPH09232527A (en) Ferroelectric memory device and manufacture thereof
KR100668881B1 (en) Capacitor and method of its manufacture
US7459738B2 (en) Ferroelectric memory element and method for manufacturing the same
JP4296375B2 (en) Ferroelectric memory device manufacturing method and ferroelectric memory device
US7550799B2 (en) Semiconductor device and fabrication method of a semiconductor device
JP2001345432A (en) Solid electronic device provided with dielectric capacitor
KR100450684B1 (en) Ferroelectric memory device using via etch-stop layer and method for manufacturing the same
JP2004311868A (en) Semiconductor device
JP2006059968A (en) Semiconductor device and its manufacturing method, ferroelectric capacitor structure