JP2004296481A - Multilayer wiring circuit board - Google Patents
Multilayer wiring circuit board Download PDFInfo
- Publication number
- JP2004296481A JP2004296481A JP2003082824A JP2003082824A JP2004296481A JP 2004296481 A JP2004296481 A JP 2004296481A JP 2003082824 A JP2003082824 A JP 2003082824A JP 2003082824 A JP2003082824 A JP 2003082824A JP 2004296481 A JP2004296481 A JP 2004296481A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- circuit board
- conductor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、多層配線回路基板に関し、詳しくは、導体層を4層有する多層配線回路基板に関する。
【0002】
【従来の技術】
従来より、複数の導体層を備える多層配線回路基板において、各導体層の間を電気的に接続するには、多層配線回路基板を厚さ方向に貫通するスルーホールを形成した後、そのスルーホールに、銅めっきなどによって、スルーホールめっきを形成するようにしている。
【0003】
しかし、多層配線回路基板にスルーホールを形成すると、多層配線回路基板の表面において、スルーホールが形成された部分には、電子部品を実装することができず、近年における高密度実装の要求に応えるには限界がある。
【0004】
一方、例えば、SUS板面にビルドアップ工法によりビアホールを形成し、回路形成面を向かい合わせ積層を行なうことによって、サーフェイスビアホール上に平滑な実装用パッドを形成することが提案されている(例えば、特許文献1参照。)。
【0005】
この方法によって配線回路基板を製造すると、図4に示されるように、外側の導体層31と、その外側の導体層31と絶縁層33を挟んで隣り合う内側の導体層32とが、その上面が外側の導体層31によって閉塞されているフォトビア34に形成されている内側めっき層35によって電気的に導通され、フォトビア34に対向する外側の導体層31の上に、実装用パッド36を形成することができ、高密度実装を図ることができる。
【0006】
【特許文献1】
特開平9−186454号公報
【発明が解決しようとする課題】
しかし、特許文献1に記載される方法によっても、導体層を4層有する場合には、やはり、スルーホール37を形成して、スルーホールめっき38により、各導体層31および32を電気的に導通する必要があり、スルーホール37を形成する部分には、電子部品を実装することができず、近年における高密度実装の要求に応えるには不十分である。
【0007】
本発明は、このような事情に鑑みなされたものであって、その目的とするところは、導体層を4層有する多層配線回路基板であっても、スルーホールを形成することなく各導体層間を電気的に導通して、外側導体層において高密度実装を十分に図ることのできる、配線回路基板を提供することにある。
【0008】
【課題を解決するための手段】
上記の目的を達成するため、本発明の多層配線回路基板は、導体層を4層有する多層配線回路基板であって、内側絶縁層の両側に設けられる2つの内側導体層と、各内側導体層の外側に、外側絶縁層を挟んで設けられる2つの外側導体層とを備え、前記内側導体層と、その内側導体層と隣り合う前記外側絶縁層とを厚さ方向に貫通し、その外側絶縁層と隣り合う前記外側導体層において閉塞されるブラインド孔と、前記ブラインド孔に形成され、前記外側導体層および前記内側導体層とを電気的に接続するための外側導通路と、前記内側絶縁層内を厚さ方向に貫通するように設けられ、各前記内側導体層を電気的に接続するための内側導通路とを備えていることを特徴としている。
【0009】
【発明の実施の形態】
図1〜図3は、本発明の多層配線回路基板を製造するための製造方法の一実施形態を示す製造工程図である。以下、図1〜図3を参照して、本発明の多層配線回路基板の製造方法の一実施形態について説明する。
【0010】
この方法では、まず、図1(a)に示すように、外側絶縁層となる絶縁層1の両側に、外側導体層となる第1導体層2および内側導体層となる第2導体層3が積層されている両面基材4を用意する。
【0011】
絶縁層1は、配線回路基板の絶縁層として通常使用されるものであれば、特に制限されず、例えば、ポリイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などからシート状に形成されている。なお、絶縁層1の厚みは、通常、9μm以上100μm以下、好ましくは、9μm以上35μm以下である。
【0012】
また、第1導体層2および第2導体層3としては、配線回路基板の導体層として通常使用されるものであれば、特に制限されず、例えば、銅、ニッケル、金、はんだ、または、これらの合金などの金属薄から形成されている。好ましくは、銅箔から形成されている。なお、その厚みは、通常、9μm以上50μm以下、好ましくは、9μm以上25μm以下である。
【0013】
このような両面基材4は、例えば、絶縁層1の両面に、第1導体層2および第2導体層3を、接着剤層を介して貼着するか、あるいは、絶縁層1の両面に、第1導体層2および第2導体層3を、直接積層することにより、形成することができる。
【0014】
絶縁層1に、第1導体層2および第2導体層3を直接積層するには、特に制限はないが、例えば、まず、金属箔からなる第1導体層2の表面に、合成樹脂の溶液を均一に塗布した後、乾燥および必要により加熱して、絶縁層1を形成し、次いで、その絶縁層1の表面(第1導体層2が積層されている反対側の表面)に、金属箔からなる第2導体層3をラミネートするか、あるいは、第2導体層3をめっきすればよい。
【0015】
より具体的には、例えば、まず、銅箔からなる第1導体層2の表面に、ポリアミック酸樹脂の溶液を均一に塗布した後、乾燥し、次いで、銅箔からなる第2導体層3をラミネートした後、塗布されたポリアミック酸樹脂を、例えば、最終的に300℃以上に加熱することによって、硬化(イミド化)させ、これによって、ポリイミド樹脂からなる絶縁層1を形成すればよい。
【0016】
また、例えば、まず、銅箔からなる第1導体層2の表面に、ポリアミック酸樹脂の溶液を均一に塗布した後、乾燥後、硬化(イミド化)させて、ポリイミド樹脂からなる絶縁層1を形成し、次いで、この絶縁層1の表面に、銅めっきにより第2導体層3を形成してもよい。
【0017】
なお、このような絶縁層1の両面に、第1導体層2および第2導体層3が直接積層されている両面基材4は、市販されており、そのような市販品を用いてもよい。
【0018】
次いで、この方法では、図1(b)に示すように、両面基材4の所定部分において、第2導体層3および絶縁層1を厚さ方向に貫通し、第1導体層2が露出するブラインド孔5を形成した後、図1(c)に示すように、そのブラインド孔5に、外側導通路となるブラインド孔めっき層6を形成する。
【0019】
ブラインド孔5の形成は、特に制限されず、例えば、レーザ穿孔、エッチングなど公知の方法を用いて、第2導体層3の表面から第1導体層2の表面に至るまで、第2導体層3および絶縁層1を厚さ方向に貫通して、第1導体層2が露出すように形成する。なお、ブラインド孔5の大きさは、円形の場合には、通常、50μmφ以上300μmφ以下、好ましくは、50μmφ以上200μmφ以下である。
【0020】
また、ブラインド孔めっき層6は、ブラインド孔5の周りに、例えば、銅、ニッケル、金、はんだ、または、これらの合金などの金属をめっきすることにより、第2導体層3および第1導体層2と連続するようにして形成する。これによって、第2導体層3と第1導体層2とは、ブラインド孔めっき層6を介して電気的に接続される。
【0021】
なお、ブラインド孔めっき層6の厚みは、通常、5μm以上25μm以下、好ましくは、5μm以上15μm以下である。また、このブラインド孔めっき層6によって形成されるめっき層は、通常、ブラインド孔めっき層6から第2導体層3および第1導体層2の表面にも連続して形成されるが、第2導体層3および第1導体層2の表面に形成されためっき層は、それぞれ、既に形成されている第2導体層3および第1導体層2と一体となって、第2導体層3および第1導体層2を構成する。
【0022】
次いで、この方法では、第2導体層3および第1導体層2を、それぞれ所定の配線回路パターンに形成する。第2導体層3および第1導体層2を、それぞれ所定の配線回路パターンに形成するには、サブトラクティブ法により、まず、図1(d)に示すように、第2導体層3および第1導体層2の表面に、めっきレジスト7をそれぞれ積層して、配線回路パターンに対応するレジストパターンとして形成した後、図1(e)に示すように、そのめっきレジスト7をレジストとして、第2導体層3および第1導体層2をエッチングすればよい。
【0023】
めっきレジスト7の積層は、例えば、ドライフィルムレジストを公知の方法によって積層すればよく、また、レジストパターンの形成は、例えば、そのドライフィルムレジストを、フォトマスクを介して露光した後、現像すればよい。
【0024】
また、めっきレジスト7をレジストとするエッチングは、エッチング液を用いてウエットエッチングすればよく、エッチング液としては、例えば、硫酸、硫酸系溶液、塩化第二銅溶液、塩化第二鉄溶液、過硫酸アンモニウム溶液、アンモニア系アルカリ溶液などが用いられる。
【0025】
その後、図2(f)に示すように、めっきレジスト7を公知の方法により除去することによって、絶縁層1の両面に、所定の配線回路パターンとして形成される第2導体層3および第1導体層2が積層されている両面基材4を得る。
【0026】
なお、絶縁層1の両面に、第2導体層3および第1導体層2をそれぞれ所定の配線回路パターンとして形成するには、上記の方法に限らず、必要により、例えば、アディティブ法やセミアディティブ法などの公知のパターンニング法を用いてもよい。
【0027】
次いで、この方法では、図2(g)に示すように、ブラインド孔5の開口部分を含む第2導体層3の上に、内側絶縁層となる熱硬化性接着剤層8をBステージ状態で形成した後、図2(h)に示すように、その熱硬化性接着剤層8に開口部9を形成する。
【0028】
熱硬化性接着剤としては、配線回路基板の接着剤層として通常使用され、Bステージ状態(熱硬化性接着剤が所定形状を保持できる程度まで硬化された硬化途中の状態)とすることができるものであれば、特に制限されず、例えば、アクリル系接着剤、エポキシ系接着剤、アミド系接着剤、アミドイミド系接着剤、イミド系接着剤、および、これらの熱硬化性接着剤をブレンドしたものなどが用いられる。また、このような熱硬化性接着剤は、その硬化温度が100℃以上、好ましくは、125℃以上200℃以下のものが用いられる。
【0029】
また、そのような熱硬化性接着剤層8は、その厚みが、通常、25μm以上100μm以下、好ましくは、40μm以上60μm以下である。
【0030】
第2導体層3の上に、熱硬化性接着剤層8をBステージ状態で形成するには、例えば、熱硬化性接着剤を含む溶液を、第2導体層3の上に塗布した後、加熱することにより、乾燥させると同時にBステージ状態とするか、あるいは、予めBステージ状態とされた熱硬化性接着剤からなる接着シートを第2導体層3の上に、加熱および/または加圧することによって積層(仮接着)すればよい。
【0031】
なお、この工程においては、後述するはんだペースト11の充填工程において、マスクとして用いるセパレータ9を、熱硬化性接着剤層8における第2導体層3と接触している表面と反対側の表面に積層する。
【0032】
セパレータ9としては、例えば、ポリエステル樹脂、ポリエチレンナフタレート樹脂、ポリイミド樹脂などの合成樹脂のフィルムが用いられ、その厚みは、通常、7.5μm以上50μm以下である。また、このようなセパレータ9は、熱硬化性接着剤層8を介して第2導体層3に貼着すればよい。
【0033】
そして、熱硬化性接着剤層8に開口部10を形成するには、例えば、YAGレーザなどのレーザを用いて、セパレータ9とともに熱硬化性接着剤層8を開口形成する。このようにして形成される開口部10は、熱硬化性接着剤層8の表面から第2導体層3の表面に至るまで、セパレータ9および熱硬化性接着剤層8を厚さ方向に貫通して、第2導体層3が露出すように形成される。
【0034】
また、この工程においては、第2導体層3の上に熱硬化性接着剤層8およびセパレータ9を形成した後に開口部10を形成するのではなく、第2導体層3の上に、予め開口部10が形成された熱硬化性接着剤層8およびセパレータ9を形成するようにしてもよい。第2導体層3の上に、予め開口部10が形成された熱硬化性接着剤層8およびセパレータ9を形成するには、例えば、接着シートからなる熱硬化性接着剤層8にセパレータ9を貼着して、これを、ドリルやパンチなどを用いて開口部10を予め形成した後、第2導体層3の上に積層すればよい。
【0035】
また、この開口部10は、熱硬化性接着剤層8におけるブラインド孔5と対向する部分以外に形成され、その大きさは、例えば、円形である場合には、その直径が、通常、50μmφ以上、300μmφ以下、好ましくは、200μmφ以下である。
【0036】
次に、この方法では、図2(i)に示すように、熱硬化性接着剤層8の開口部10に、はんだ粉末や金属粉末からなる導体粉末12を含有するはんだペースト11を、5℃以上50℃以下で充填し乾燥する。
【0037】
はんだペースト11は、はんだ粉末や金属粉末からなる導体粉末12を溶剤に配合することにより調製することができる。
【0038】
はんだ粉末としては、特に制限はないが、例えば、Sn/Ag、Sn/Cu、Sn/Sb、Sn/Znなどからなる二元系組成や、Sn/Ag/Cu、Sn/Ag/Cu/Biなどからなる多元系組成のものが用いられる。また、はんだ粉末は、その平均粒子径が、50μm以下、さらには、20μm以下のものが好ましく用いられる。
【0039】
また、金属粉末としては、例えば、Ni、Au、Ag、Cu、Fe、Al、Cr、Pd、Co、Rhまたはこれらの合金などが用いられる。また、金属粉末は、その平均粒子径が、50μm以下、さらには、20μm以下のものが好ましく用いられる。
【0040】
はんだ粉末に対する金属粉末の配合割合は、はんだ粉末および金属粉末の合計100重量部に対して、0.1〜60重量部であることが好ましい。0.1重量部より少ないと、ブラインド孔5に対する分散性が確保できず、一方、60重量部を超えると、金属粉末同士が凝集して、ブラインド孔5にクラックを生じる場合がある。
【0041】
溶剤としては、特に制限はないが、次の乾燥工程において、75℃以上200℃以下、さらには160℃以下の範囲において乾燥除去が可能な溶剤を選択することが好ましい。75℃より低い温度で乾燥可能な溶剤を選択すると、はんだペースト11の保存安定性や連続印刷性が低下する場合がある。また、200℃より高い温度で乾燥可能な溶剤を選択すると、乾燥時において、熱硬化性接着剤層8の硬化が進み接着強度が低下する場合がある。
【0042】
より具体的には、溶剤としては、例えば、脂肪族アルコールに、増粘効果を付与すべく、セルロース系樹脂を添加したものなどが好ましく用いられる。なお、セルロース系樹脂の添加量は、例えば、はんだ粉末に対して、0.005〜5体積%程度である。そして、はんだペースト11は、例えば、はんだ粉末、金属粉末および溶剤を、その体積比が9:1:10程度となる割合において混合することにより、調製することができる。
【0043】
そして、導体粉末12を含むはんだペースト11を、熱硬化性接着剤層8の開口部10に充填するには、例えば、セパレータ9をマスクとして、印刷法によって、5℃以上50℃以下、さらには、10℃以上30℃以下、より具体的には、常温下において、開口部10に対して、はんだペースト11を適量(相当量)で印刷する。なお、常温下とは、特に加熱しない室温雰囲気下のことである。
【0044】
その後、溶剤を、例えば、上記したように、75℃以上200℃以下、さらには160℃以下の範囲において、適宜の時間加熱乾燥する。乾燥時間は、開口部10に対するはんだペースト11の充填量や、両面基材4のサイズなどによって適宜決定すればよいが、乾燥時間が短すぎると、溶剤が残存して、加熱によりアウトガスの発生を招き、導通不良の原因となる場合がある。また、乾燥時間が長すぎると、熱硬化性接着剤層8の硬化が進み、接着強度が低下する場合がある。このような観点より、乾燥時間は、例えば、1〜5分程度が好ましい。
【0045】
なお、このような、はんだペースト11の充填工程においては、溶剤を乾燥除去する以外は、5℃以上50℃以下、さらには、10℃以上30℃以下、より具体的には、常温下で実施される。
【0046】
その後、図2(j)に示すように、セパレータ9を剥離して、開口部10上の過剰の導体粉末12とともに除去する。これによって、導体粉末12が、開口部10内に相当量で充填される。
【0047】
なお、この方法においては、セパレータ9を用いずに、メタルマスクなどを用いてはんだペースト11を印刷してもよく、また、必要により、乾燥後の導体粉末12を、常温にて加圧し、開口部10内に高密度に充填してもよい。
【0048】
次いで、この方法では、図3(k)に示すように、別途、上記と同様の方法ににより形成された両面基材4(第2導体層3および第1導体層2が所定の配線回路パターンとして形成され、ブラインド孔5およびブラインド孔めっき層6を有する両面基材4、但し、配線回路パターンは任意である。)を用意して、図3(l)に示すように、その両面基材4を熱硬化性接着剤層8の上に積層する。この積層は、別途形成された両面基材4の第2導体層3が、導体粉末12が充填された開口部10と対向するように位置合わせされた状態で、熱プレス装置や加熱加圧ロールなどを用いて、加圧および/または加熱すればよい。
【0049】
加圧および/または加熱の条件は、各両面基材4のサイズなどに応じて適宜決定すればよいが、例えば、加圧条件としては、1MPa以上10MPa以下、さらには、3MPa以上5MPa以下であることが好ましく、また、加熱条件としては、例えば、160℃以上225℃以下、さらには、175℃以上200℃以下であることが好ましい。これによって、Bステージ状態にある熱硬化性接着剤層8が硬化して、各両面基材4が熱硬化性接着剤層8を介して接着積層される。
【0050】
その後、図3(m)に示すように、導体粉末12中のはんだ粉末を加熱溶融して、互いに対向する各両面基材4の第2導体層3の間を電気的に接続する内側導通路としての導通層13を形成することにより、4層配線回路基板14を得る。
【0051】
はんだ粉末の加熱溶融は、用いるはんだ粉末の溶融温度以上に設定すればよく、この加熱とともに、1MPa以上10MPa以下、さらには、3MPa以上5MPa以下で加圧することが好ましい。
【0052】
なお、このような、熱硬化性接着剤層8の硬化、および、はんだ粉末の加熱溶融は、それぞれ別工程として順次実施してもよく、また、適宜条件を選択して、同一工程で同時に実施してもよい。また、これらの工程は、減圧下に実施してもよい。
【0053】
そして、このようにして得られた4層配線回路基板14は、熱硬化性接着剤層8の両側に2つの第2導体層3が設けられ、各第2導体層3の外側に絶縁層1を挟んで2つの第1導体層2が設けられているが、第1導体層2において閉塞されているブラインド孔めっき層6によって、各両面基材4の第2導体層3と第1導体層2とが電気的に接続されており、また、熱硬化性接着剤層8内に形成されている導通層13によって、各第2導体層3が電気的に接続されている。
【0054】
つまり、各ブラインド孔めっき層6は、各第1導体層2から外向きに開口されておらず、各第1導体層2の裏面において内向きに形成されているので、各ブラインド孔めっき層6が形成されている部分に対向する各第1導体層2の表面を、電子部品を実装するための実装部15aとすることができる。また、各第2導体層3が、熱硬化性接着剤層8内に貫通形成されている導通層13によって電気的に接続されているので、スルーホールを形成する必要もなく、その導通層13が形成されている部分に対向する各第1導体層2の表面も、電子部品を実装するための実装部15bとすることができる。
【0055】
そのため、各第1導体層2の表面に、例えば、半導体などの電子部品を、はんだバンプなどにより実装する場合には、任意の位置に接続パッドを設けて、高密度で実装することができる。
【0056】
【実施例】
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
【0057】
実施例1
厚さ13μmのポリイミド樹脂からなる絶縁層の両面に、厚さ9μmの銅箔からなる第1導体層および第2導体層が積層されている両面銅張基材(新日鐵化学製エスパネックス)を用意した(図1(a)参照)。
【0058】
この両面銅張基材の第2導体層の所定部分に、YAGレーザにより、第2導体層および絶縁層を厚さ方向に貫通して、第1導体層が露出する孔径100μmφのブラインド孔を形成した(図1(b)参照)。そして、ブラインド孔をプラズマ装置によりデスミア処理した後、無電解/電解銅めっきすることにより、ブラインド孔めっき層を形成し、第2導体層および第1導体層を、ブラインド孔めっき層を介して電気的に接続した(図1(c)参照)。
【0059】
次いで、第2導体層および第1導体層の表面に、めっきレジストをそれぞれ積層した後、フォトマスクを介して露光し、現像することにより、そのめっきレジストを、配線回路パターンに対応するレジストパターンとして形成した(図1(d)参照)。その後、そのめっきレジストをレジストとして、第2導体層および第1導体層を、ウエットエッチングすることにより、第2導体層および第1導体層を、所定の配線回路パターンとして形成した(図1(e)参照)。
【0060】
そして、めっきレジストを除去した後(図2(f)参照)、離型処理を施した厚さ12μmのポリエチレンナフタレートフィルムからなるセパレータを、厚さ50μmのアクリル系接着剤からなる接着シートの熱硬化性接着剤層を介して、ブラインド孔の開口部分を含む第2導体層の上に積層し、プレス装置を用いて、160℃、50MPaで1分間仮接着した(図2(g)参照)。
【0061】
次いで、YAGレーザを用いて、熱硬化性接着剤層におけるブラインド孔と対向する部分以外に、セパレータおよび熱硬化性接着剤層を貫通して、第2導体層が露出する孔径150μmφの開口部を形成した(図2(h)参照)。
【0062】
その後、開口部をプラズマ装置によりデスミア処理した後、常温にて、開口部に、セパレータをマスクとして印刷法によってはんだペーストを充填した(図2( i)参照)。はんだペーストは、Sn/Ag粉末、Ni粉末、アルコール系溶剤、エチルセルロースを、体積比で45:5:49:1の割合で配合したものを用いた。その後、はんだペーストを160℃で5分間乾燥後、セパレータを剥離した(図2(j)参照)。
【0063】
そして、別途、上記と同様に、ブラインド孔およびブラインド孔めっき層を形成するとともに、第2導体層および第1導体層を所定の配線回路パターンに形成した両面銅張基材を用意し(図3(k)参照)、その別途用意した両面銅張基材の第2導体層が、はんだ粉末および金属粉末が充填された開口部と対向するように位置合わせした状態で重ね合わせ(図2(l)参照)、真空加圧下(3MPa)において、はんだ粉末の融点(250℃)以上に昇温することによって、Bステージ状態にある熱硬化性接着剤層を硬化させ、各両面銅張基材を熱硬化性接着剤層を介して接着積層するとともに、はんだの溶融により、導通層を形成して、各両面銅張基材の第2導体層および第1導体層が電気的に導通する4層配線回路基板を得た(図3(m)参照)。
【0064】
【発明の効果】
以上述べたように、本発明の配線回路基板によれば、外側導通路によって、各外側導体層および各内側導体層を電気的に接続することができ、また、内側導通路によって、各内側導体層を電気的に接続することができるので、スルーホールを形成することなく各外側導体層および各内側導体層を電気的に導通することができる。そのため、外側導体層の表面に、電子部品を実装するための領域をより多く確保することができ、高密度で電子部品を実装することができる。
【図面の簡単な説明】
【図1】本発明の多層配線回路基板を製造するための製造方法の一実施形態を示す製造工程図であって、(a)は、絶縁層1の両面に第1導体層2および第2導体層3が積層されている両面基材4を用意する工程、(b)は、第2導体層および絶縁層を厚さ方向に貫通し、第1導体層が露出するブラインド孔を形成する工程、(c)は、ブラインド孔に、ブラインド孔めっき層を形成する工程、(d)は、第2導体層および第1導体層の表面に、めっきレジストをレジストパターンとして形成する工程、(e)は、めっきレジストをレジストとして、第2導体層および第1導体層をエッチングする工程を示す。
【図2】図1に続いて、本発明の多層配線回路基板を製造するための製造方法の一実施形態を示す製造工程図であって、(f)は、めっきレジストを除去する工程、(g)は、第2導体層の上に、セパレータを熱硬化性接着剤層を介して積層する工程、(h)は、熱硬化性接着剤層に開口部を形成する工程、(i)は、熱硬化性接着剤層の開口部にはんだペーストを充填する工程、(j)は、セパレータを剥離する工程を示す。
【図3】図2に続いて、本発明の多層配線回路基板を製造するための製造方法の一実施形態を示す製造工程図であって、(k)は、別途、両面基材を用意する工程、(l)は、別途用意した両面基材を熱硬化性接着剤層を介して両面基材に積層する工程、(m)は、導通層を形成する工程を示す。
【図4】従来の多層配線回路基板を示す要部側断面図である。
【符号の説明】
1 絶縁層
2 第1導体層
3 第2導体層
5 ブラインド孔
6 ブラインド孔めっき層
8 熱硬化性接着剤層
13 導通層
14 4層配線回路基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer printed circuit board, and more particularly, to a multilayer printed circuit board having four conductor layers.
[0002]
[Prior art]
Conventionally, in a multilayer wiring circuit board having a plurality of conductor layers, in order to electrically connect between the conductor layers, a through hole is formed through the multilayer wiring circuit board in a thickness direction, and then the through hole is formed. Then, through-hole plating is formed by copper plating or the like.
[0003]
However, when a through hole is formed in a multilayer wiring circuit board, electronic parts cannot be mounted on a portion of the surface of the multilayer wiring circuit board where the through hole is formed, responding to recent demands for high-density mounting. Has limitations.
[0004]
On the other hand, for example, it has been proposed that a via hole is formed on a SUS plate surface by a build-up method, and a circuit-forming surface is faced and laminated to form a smooth mounting pad on the surface via hole (for example, See
[0005]
When the printed circuit board is manufactured by this method, as shown in FIG. 4, the
[0006]
[Patent Document 1]
JP-A-9-186454
[Problems to be solved by the invention]
However, when four conductor layers are provided by the method described in
[0007]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a multi-layer wiring circuit board having four conductor layers without forming through holes. An object of the present invention is to provide a printed circuit board that is electrically conductive and can sufficiently achieve high-density mounting in an outer conductor layer.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a multilayer wiring circuit board of the present invention is a multilayer wiring circuit board having four conductor layers, wherein two inner conductor layers provided on both sides of an inner insulating layer, and each inner conductor layer Outside, and two outer conductor layers provided with an outer insulation layer interposed therebetween. The outer insulation layer penetrates the inner conductor layer and the outer insulation layer adjacent to the inner conductor layer in the thickness direction. A blind hole closed in the outer conductor layer adjacent to a layer, an outer conduction path formed in the blind hole for electrically connecting the outer conductor layer and the inner conductor layer, and the inner insulating layer. And an inner conduction path for electrically connecting the inner conductor layers to each other.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
1 to 3 are manufacturing process diagrams showing one embodiment of a manufacturing method for manufacturing a multilayer wiring circuit board of the present invention. Hereinafter, an embodiment of a method for manufacturing a multilayer wiring circuit board of the present invention will be described with reference to FIGS.
[0010]
In this method, first, as shown in FIG. 1A, a
[0011]
The
[0012]
The
[0013]
For example, such a double-sided base material 4 is configured such that the
[0014]
There is no particular limitation on directly laminating the
[0015]
More specifically, for example, first, a solution of a polyamic acid resin is uniformly applied to the surface of the
[0016]
Also, for example, first, a solution of a polyamic acid resin is uniformly applied to the surface of the first
[0017]
The double-sided substrate 4 in which the
[0018]
Next, in this method, as shown in FIG. 1B, in a predetermined portion of the double-sided base material 4, the
[0019]
The formation of the
[0020]
In addition, the blind
[0021]
The thickness of the blind
[0022]
Next, in this method, the
[0023]
The plating resist 7 may be laminated, for example, by laminating a dry film resist by a known method, and the resist pattern may be formed, for example, by exposing the dry film resist through a photomask and then developing. Good.
[0024]
The etching using the plating resist 7 as a resist may be performed by wet etching using an etching solution. Examples of the etching solution include sulfuric acid, sulfuric acid-based solution, cupric chloride solution, ferric chloride solution, and ammonium persulfate. A solution, an ammonia-based alkali solution, or the like is used.
[0025]
Thereafter, as shown in FIG. 2 (f), the plating resist 7 is removed by a known method, so that the
[0026]
In order to form the
[0027]
Next, in this method, as shown in FIG. 2 (g), a thermosetting
[0028]
The thermosetting adhesive is usually used as an adhesive layer of a printed circuit board, and can be in a B-stage state (a state in which the thermosetting adhesive has been cured to an extent that it can maintain a predetermined shape). It is not particularly limited as long as it is, for example, an acrylic adhesive, an epoxy adhesive, an amide adhesive, an amide imide adhesive, an imide adhesive, and a blend of these thermosetting adhesives Are used. Further, such a thermosetting adhesive having a curing temperature of 100 ° C. or higher, preferably 125 ° C. or higher and 200 ° C. or lower is used.
[0029]
Further, such a thermosetting
[0030]
In order to form the thermosetting
[0031]
In this step, a separator 9 used as a mask is stacked on the surface of the thermosetting
[0032]
As the separator 9, for example, a film of a synthetic resin such as a polyester resin, a polyethylene naphthalate resin, and a polyimide resin is used, and the thickness thereof is generally 7.5 μm or more and 50 μm or less. Further, such a separator 9 may be attached to the
[0033]
Then, in order to form the
[0034]
Also, in this step, instead of forming the
[0035]
The
[0036]
Next, in this method, as shown in FIG. 2 (i), a
[0037]
The
[0038]
Although there is no particular limitation on the solder powder, for example, a binary composition composed of Sn / Ag, Sn / Cu, Sn / Sb, Sn / Zn, Sn / Ag / Cu, Sn / Ag / Cu / Bi Those having a multi-component composition consisting of, for example, are used. Further, the solder powder having an average particle diameter of 50 μm or less, and more preferably 20 μm or less is preferably used.
[0039]
As the metal powder, for example, Ni, Au, Ag, Cu, Fe, Al, Cr, Pd, Co, Rh, or an alloy thereof is used. The metal powder having an average particle diameter of 50 μm or less, and preferably 20 μm or less is preferably used.
[0040]
The mixing ratio of the metal powder to the solder powder is preferably 0.1 to 60 parts by weight based on 100 parts by weight of the total of the solder powder and the metal powder. If the amount is less than 0.1 part by weight, the dispersibility in the
[0041]
The solvent is not particularly limited, but it is preferable to select a solvent that can be dried and removed in the range of 75 ° C. or more and 200 ° C. or less, and more preferably 160 ° C. or less in the next drying step. If a solvent that can be dried at a temperature lower than 75 ° C. is selected, the storage stability and continuous printability of the
[0042]
More specifically, as the solvent, for example, a solvent obtained by adding a cellulose-based resin to an aliphatic alcohol in order to impart a thickening effect is preferably used. The addition amount of the cellulose resin is, for example, about 0.005 to 5% by volume based on the solder powder. The
[0043]
Then, in order to fill the
[0044]
Thereafter, the solvent is heated and dried at a temperature of 75 ° C. or more and 200 ° C. or less, and further, 160 ° C. or less for an appropriate time as described above. The drying time may be appropriately determined depending on the filling amount of the
[0045]
In the step of filling the
[0046]
Thereafter, as shown in FIG. 2 (j), the separator 9 is peeled off and removed together with the
[0047]
Note that, in this method, the
[0048]
Next, in this method, as shown in FIG. 3 (k), the double-sided base material 4 (the
[0049]
The conditions of pressurization and / or heating may be appropriately determined according to the size of each double-sided base material 4 and the like. For example, the pressurization condition is 1 MPa or more and 10 MPa or less, and further 3 MPa or more and 5 MPa or less. The heating conditions are preferably, for example, 160 ° C. or more and 225 ° C. or less, and more preferably 175 ° C. or more and 200 ° C. or less. Thereby, the thermosetting
[0050]
Thereafter, as shown in FIG. 3 (m), the inner conductive path for electrically connecting the second conductor layers 3 of the opposing double-sided base materials 4 by heating and melting the solder powder in the
[0051]
The heating and melting of the solder powder may be set at a temperature equal to or higher than the melting temperature of the solder powder to be used, and it is preferable that the pressure is applied at 1 MPa to 10 MPa, and more preferably 3 MPa to 5 MPa.
[0052]
Note that such curing of the thermosetting
[0053]
In the four-layer printed
[0054]
That is, since each blind
[0055]
Therefore, when an electronic component such as a semiconductor is mounted on the surface of each
[0056]
【Example】
Hereinafter, the present invention will be described more specifically with reference to Examples and Comparative Examples. However, the present invention is not limited to the Examples and Comparative Examples.
[0057]
Example 1
A double-sided copper-clad base material (Nippon Steel Chemical's ESPANEX) is prepared by laminating a first conductor layer and a second conductor layer made of a 9-μm-thick copper foil on both sides of an insulating layer made of a 13-μm-thick polyimide resin. (See FIG. 1A).
[0058]
In a predetermined portion of the second conductor layer of the double-sided copper-clad base material, a blind hole having a hole diameter of 100 μmφ through which the first conductor layer was exposed was formed by penetrating the second conductor layer and the insulating layer in the thickness direction by the YAG laser ( FIG. 1 (b). Then, after the blind holes are desmeared by a plasma device, electroless / electrolytic copper plating is performed to form a blind hole plating layer, and the second conductor layer and the first conductor layer are electrically connected via the blind hole plating layer. (See FIG. 1 (c)).
[0059]
Next, a plating resist is laminated on the surfaces of the second conductor layer and the first conductor layer, respectively, and then exposed through a photomask and developed, so that the plating resist becomes a resist pattern corresponding to the wiring circuit pattern. It was formed (see FIG. 1D). Thereafter, the second conductor layer and the first conductor layer were formed as a predetermined wiring circuit pattern by wet-etching the second conductor layer and the first conductor layer using the plating resist as a resist (FIG. 1 (e)). )reference).
[0060]
Then, after removing the plating resist (see FIG. 2F), the separator made of a polyethylene naphthalate film having a thickness of 12 μm and subjected to a mold release treatment is heated with an adhesive sheet made of an acrylic adhesive having a thickness of 50 μm. It was laminated on the second conductor layer including the opening portion of the blind hole via the curable adhesive layer, and temporarily bonded at 160 ° C. and 50 MPa for 1 minute using a press device (see FIG. 2 (g)). .
[0061]
Next, using a YAG laser, an opening having a hole diameter of 150 μmφ through which the second conductor layer is exposed, penetrating through the separator and the thermosetting adhesive layer, in addition to the portion facing the blind hole in the thermosetting adhesive layer. It was formed (see FIG. 2 (h)).
[0062]
Then, after the opening was desmeared by a plasma apparatus, the opening was filled with a solder paste at room temperature by a printing method using a separator as a mask (see FIG. 2 (i)). The solder paste used was a mixture of Sn / Ag powder, Ni powder, an alcohol-based solvent, and ethyl cellulose in a volume ratio of 45: 5: 49: 1. Thereafter, the solder paste was dried at 160 ° C. for 5 minutes, and then the separator was peeled off (see FIG. 2 (j)).
[0063]
Then, similarly to the above, a double-sided copper-clad base material in which a blind hole and a blind hole plating layer are formed and the second conductor layer and the first conductor layer are formed in a predetermined wiring circuit pattern is prepared (FIG. 3 (k)). )), And the second conductor layer of the separately prepared double-sided copper-clad base material is superposed in a state where the second conductor layer faces the opening filled with the solder powder and the metal powder (see FIG. 2 (l)). Under vacuum pressure (3 MPa), the temperature is raised to the melting point (250 ° C.) or more of the solder powder to cure the thermosetting adhesive layer in the B-stage state, and the double-sided copper-clad base material is cured by the thermosetting adhesive layer. And a conductive layer was formed by melting the solder to obtain a four-layer wiring circuit board in which the second conductive layer and the first conductive layer of each double-sided copper-clad base material were electrically connected (FIG. 3 (m Reference).
[0064]
【The invention's effect】
As described above, according to the wired circuit board of the present invention, each outer conductor layer and each inner conductor layer can be electrically connected by the outer conduction path, and each inner conductor layer can be electrically connected by the inner conduction path. Since the layers can be electrically connected, each outer conductor layer and each inner conductor layer can be electrically connected without forming a through hole. Therefore, more areas for mounting the electronic components can be secured on the surface of the outer conductor layer, and the electronic components can be mounted at a high density.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram showing one embodiment of a manufacturing method for manufacturing a multilayer wiring circuit board of the present invention, wherein (a) shows a
FIG. 2 is a manufacturing process diagram showing one embodiment of a manufacturing method for manufacturing a multilayer wiring circuit board of the present invention, following FIG. 1, wherein (f) shows a step of removing a plating resist; g) is a step of laminating a separator on the second conductor layer via a thermosetting adhesive layer, (h) is a step of forming an opening in the thermosetting adhesive layer, and (i) is a step of forming an opening in the thermosetting adhesive layer. (A) a step of filling the opening of the thermosetting adhesive layer with the solder paste, and (j) a step of peeling the separator.
FIG. 3 is a manufacturing process diagram showing one embodiment of a manufacturing method for manufacturing a multilayer wiring circuit board of the present invention, following FIG. 2, wherein (k) separately prepares a double-sided base material; Step (l) is a step of laminating a separately prepared double-sided base material on the double-sided base material via a thermosetting adhesive layer, and (m) is a step of forming a conductive layer.
FIG. 4 is a side sectional view showing a main part of a conventional multilayer wiring circuit board.
[Explanation of symbols]
1 insulating layer
2 First conductor layer
3 Second conductor layer
5 blind holes
6 blind hole plating layer
8 Thermosetting adhesive layer
13 Conductive layer
14 Four-layer wiring circuit board
Claims (1)
内側絶縁層の両側に設けられる2つの内側導体層と、
各内側導体層の外側に、外側絶縁層を挟んで設けられる2つの外側導体層とを備え、
前記内側導体層と、その内側導体層と隣り合う前記外側絶縁層とを厚さ方向に貫通し、その外側絶縁層と隣り合う前記外側導体層において閉塞されるブラインド孔と、
前記ブラインド孔に形成され、前記外側導体層および前記内側導体層とを電気的に接続するための外側導通路と、
前記内側絶縁層内を厚さ方向に貫通するように設けられ、各前記内側導体層を電気的に接続するための内側導通路と
を備えていることを特徴とする、多層配線回路基板。A multilayer wiring circuit board having four conductor layers,
Two inner conductor layers provided on both sides of the inner insulating layer,
Outside of each inner conductor layer, two outer conductor layers provided with an outer insulating layer interposed therebetween,
The inner conductor layer, penetrating the outer conductor layer adjacent to the inner conductor layer in the thickness direction, blind holes closed in the outer conductor layer adjacent to the outer insulation layer,
An outer conduction path formed in the blind hole and electrically connecting the outer conductor layer and the inner conductor layer,
A multilayer wiring circuit board, comprising: an inner conductive layer that is provided so as to penetrate the inner insulating layer in a thickness direction and electrically connects the inner conductor layers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003082824A JP2004296481A (en) | 2003-03-25 | 2003-03-25 | Multilayer wiring circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003082824A JP2004296481A (en) | 2003-03-25 | 2003-03-25 | Multilayer wiring circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004296481A true JP2004296481A (en) | 2004-10-21 |
Family
ID=33398483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003082824A Pending JP2004296481A (en) | 2003-03-25 | 2003-03-25 | Multilayer wiring circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004296481A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044124A (en) * | 2007-08-10 | 2009-02-26 | Samsung Electro Mech Co Ltd | Multi-layer printed circuit board and method for manufacturing the same |
JP2011040607A (en) * | 2009-08-12 | 2011-02-24 | Tatsuta Electric Wire & Cable Co Ltd | Multilayer flexible printed circuit board and method for manufacturing the same |
TWI486107B (en) * | 2011-09-02 | 2015-05-21 | Lg Innotek Co Ltd | Method of manufacturing substrate for chip packages |
-
2003
- 2003-03-25 JP JP2003082824A patent/JP2004296481A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044124A (en) * | 2007-08-10 | 2009-02-26 | Samsung Electro Mech Co Ltd | Multi-layer printed circuit board and method for manufacturing the same |
JP2011040607A (en) * | 2009-08-12 | 2011-02-24 | Tatsuta Electric Wire & Cable Co Ltd | Multilayer flexible printed circuit board and method for manufacturing the same |
TWI486107B (en) * | 2011-09-02 | 2015-05-21 | Lg Innotek Co Ltd | Method of manufacturing substrate for chip packages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3906225B2 (en) | Circuit board, multilayer wiring board, method for manufacturing circuit board, and method for manufacturing multilayer wiring board | |
JPH11126978A (en) | Multilayered wiring board | |
KR20040017478A (en) | Manufacturing Method for Printed Circuit Board and Multiple PCB | |
JP2008103548A (en) | Multilayer printed wiring board, and its manufacturing method | |
JP2008124459A (en) | Manufacturing method of circuit board which has solder paste connection part | |
JP2010232249A (en) | Multilayer printed wiring board and manufacturing method of the same | |
US6887560B2 (en) | Multilayer flexible wiring circuit board and its manufacturing method | |
JP3461172B2 (en) | Method for manufacturing multilayer wiring circuit board | |
JPH08139450A (en) | Manufacturing method of printed-wiring board | |
JP2013122962A (en) | Wiring board | |
JP5299206B2 (en) | Circuit board manufacturing method | |
JP2004296481A (en) | Multilayer wiring circuit board | |
CN114342574B (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
JP2003298212A (en) | Printed wiring board and manufacturing method thereof | |
JP3474896B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH10107445A (en) | Multi-layered wiring board and manufacture thereof | |
JP4292905B2 (en) | Circuit board, multilayer board, method for manufacturing circuit board, and method for manufacturing multilayer board | |
JP3588888B2 (en) | Method for manufacturing multilayer printed wiring board | |
JP2008181914A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
JP2004072125A (en) | Manufacturing method of printed wiring board, and printed wiring board | |
JP2004022713A (en) | Multilayer wiring board | |
JP2004281667A (en) | Method of manufacturing multilayer wiring board | |
JP2008181915A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
JP5765633B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2921400B2 (en) | Multilayer printed wiring board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A02 | Decision of refusal |
Effective date: 20081127 Free format text: JAPANESE INTERMEDIATE CODE: A02 |