JP2004253602A - 光導波路素子およびその製造方法 - Google Patents

Abstract

【課題】高速変調に有利な低容量光導波路素子を作製するには、電極形成プロセスを先行させるセルフアライメント技術を用いてメサ構造を作製することが望ましい。しかし、埋込型の光導波路素子をセルフアライメント技術で作製しようとした場合、第一の電極膜の結晶成長に対する耐性がないため、メサ形成および埋込層形成の際にマスクの役割を果たすことができない。本発明はセルフアライメントで作製した埋込導波路型素子の構造と製造方法を提供する。
【解決手段】加工性に優れ、埋込層形成の結晶成長工程にも耐えうる耐熱性の金属材料、非金属材料、または化合物材料を第一の電極膜１０１に用いることで、電極形成先行プロセスにおいて埋込導波路を作製し、埋込型光導波路素子の高速化を実現する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、光導波路素子に関し、特に半導体レーザ、半導体光変調器などの能動素子、それらをモノリシック集積した素子およびその製造方法に関する。
【０００２】
【従来の技術】
半導体光発光素子、半導体光変調器などの光素子は、横方向に屈折率差をつけることによって、水平横モードを制御している。この屈折率導波構造は、主にリッジ導波路、埋込型導波路に大別される。リッジ導波路、埋込型導波路とも、その製造工程で、半導体積層部を数ミクロン幅、数ミクロンの深さにエッチングし、ストライプ状のメサ構造を作製する必要がある。このメサ構造を作製する工程は、素子の電極膜を作製する工程の順序により、電極膜をメサを形成する工程の前に形成する方法と、メサを形成する工程の後に形成する方法の２通りに大別される。
このうち、電極パタンを形成した後に、これをマスクにして積層部のエッチングを行い、メサを形成するセルフアライメント技術は、素子作製の簡略化による低コスト化、電極面積低減による素子の高性能化、実装時の位置合わせの精度向上などの利点を有する。
【０００３】
セルフアライメントではまず、電極膜を形成し、それをリフトオフ法やイオンミリング法を用いてストライプ状に加工する。次にストライプ状に加工された電極をエッチングマスクとして、反応性イオンエッチング法などのドライエッチング技術で半導体を所定の深さまでエッチングする。
一般的に、半導体光発光素子、光変調器等の光導波路素子の電極には、ｐ型に高ドーピングされたＩｎＧａＡｓなど半導体の最上部に設けられたコンタクト層との電気的な接触抵抗が小さいこと、物理的な密着性が良いこと、電極膜の電気抵抗が小さいこと、耐酸化性に優れていること、応力が小さいことなどが要求される。このような観点から、これまで半導体光発光素子、光変調器等の光導波路素子の多くは、電極材料として、第一層には物理的な密着性がよく良いＴｉやＮｉ、Ｐｄ等、またはこれらを含む合金、最上層には導電性に優れたＡｕを重ねた多層電極膜を採用している。
【０００４】
上記のような材料を電極に用い、セルフアライメントによりメサを形成したリッジ導波路型の光素子は世の中で見受けられる（例えば、非特許文献１を参照）。
また、特に、メサとともにつながった電極をいくつかの領域に分割した形に加工する場合、セルフアライン型でメサを形成するときの電極膜には、密着性、低接触抵抗などの電極に一般的に要求される性質の他、分離領域を容易に形成できる加工のしやすさが要求される。これは、発光素子と光出力モニタや光変調器を集積した素子等に必要な要素である。
【０００５】
半導体レーザ等の光導波路素子において、メサの形成にセルフアライメント技術が有効で、現在適用されている導波路形態は、リッジ導波路である。リッジ導波路はクラッド層を導波路方向に一様のメサ状に加工し、メサのある部分とない部分に屈折率差をつけることで横方向の光閉じ込めを行う導波路である。
【０００６】
【非特許文献１】
Ｄ． Ｌｅｓｔｅｒｌｉｎ ｅｔ ａｌ．、「テクニカル・ダイジェスト・オプティカル・ファイバー・コミュニケーション・コンファレンス‘９７（Ｔｅｃｈ． Ｄｉｇ． Ｏｐｔｉｃａｌ Ｆｉｂｅｒ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ ’９７）」、１９９７年、ｐ．１９９−２００
【０００７】
【発明が解決しようとする課題】
光導波路素子の導波路形態で、リッジ導波路の他に現在広く用いられている構造に、埋込導波路構造がある。これは、光素子の活性領域の四方を、同じ屈折率をもつ半導体で埋込んだ形の導波路である。この構造の現在広く用いられている作製法は次の通りである。
【０００８】
まず、活性領域となる多層を含む半導体多層の上に高温において安定な二酸化珪素や窒化珪素などの絶縁体膜を形成する。次に弗化水素酸や弗化炭素ガスを用いてエッチングを行い、この誘電体膜をストライプ状に加工する。
ストライプ状の誘電体膜をエッチングマスクとして、反応性イオンエッチングなどのドライエッチングやウェットエッチングを用いて、活性層を含む半導体層を所定の深さまでエッチングする。次にエッチングマスクを残したまま、有機金属気層成長法などで半絶縁性にしたクラッド層と同じ半導体を成長する。これにより、エッチングマスクが領域選択成長マスクとなり、メサの上には結晶は成長せず、メサの側部に結晶が成長し、活性領域が埋め込まれた構造となる。
従来の方法では、セルフアライメント技術でメサを形成した場合、埋込型導波路構造は作成することができない。その理由を次に述べる。
【０００９】
埋込型導波路を形成するときには、まず電極となる金属をエッチングマスクにして、メサを形成する。したがって、埋込層の結晶成長のとき、領域選択成長のマスクの役割を果たすものは電極となる金属である。有機金属気層成長法等により埋込成長を行う場合、５００〜８００℃程度の高温となる成長炉体中で行われる。したがって、マスクとなる材料もこの温度さらされ、結晶成長温度に対する耐性が必要とされる。
【００１０】
しかし、現在用いられているＴｉ、Ｎｉ、Ｐｄ、Ａｕ等を用いた電極は、材料の融点が低く、この結晶成長の温度において劣化する。したがって領域選択成長用マスクとしての機能を果たすことができない。前記理由から、従来の方法を踏襲したセルフアライメント型のメサ形成では埋込型導波路構造は作製することができないという問題があった。
【００１１】
【課題を解決するための手段】
本発明は、セルフアライメント型でメサ構造を形成した埋込型導波路構造、および前記構造を作製する方法を提供する。
従来は電極膜に、セルフアライメント法で作製する素子以外でも一般的に用いられているＡｕ等の積層膜を使用していた。この積層膜は半導体との密着性や導電性に優れているが、埋込成長に耐えうる耐熱性がないことが欠点であった。本発明は、電極材料に加工性および耐熱性に優れた金属材料または金属化合物材料を用いることで、これを解決する手段を提供する。
【００１２】
融点が２０００℃以上の金属材料、非金属材料またはその化合物材料、たとえば、ＷやＷＳｉ_２をメサ形成のマスク、かつ電極として用いることで、結晶成長時における耐熱性を確保する。また、ＷやＷＳｉ_２は弗素を含むガスによるドライエッチングによる形状加工が可能であるため、従来のＡｕを中心とした積層膜と異なり、モノリシック集積素子における分離領域の作製の簡易さがある。また、リフトオフやイオンミリングでパタンを形成するよりも、パタンの端部の形状がよい。従って埋込導波路のみならず、リッジ型導波路にも大きな効果の得られる方法である。以下、具体的な作製プロセスについて述べる。ここではＷ（タングステン）を例にして述べる。
【００１３】
まず、活性層を含む半導体多層の上にＷをスパッタリング法等で成膜する。次にホトレジストを活性層の幅が得られるようなストライプ状に形成し、ホトレジストをエッチングマスクにして、ドライエッチング、イオンミリング等でＷ膜をストライプ状に加工する。レジストを除去した後、ストライプ状のＷをエッチングマスクにして、ドライエッチング等で所定の深さまでエッチングし、メサを形成する。
ドライエッチングによる半導体表面へのダメージを除去した後、半絶縁性の半導体の結晶を成長する。この際、Ｗが選択成長マスクの役割を果たし、メサ側部が半絶縁性の半導体で埋め込まれた形になる。次に表面に二酸化珪素等の絶縁膜を形成し、電極上の一部分に電極膜に達する接続孔を形成する。接続孔からの引き出し部とワイヤを打つパッドとなる金属膜を真空蒸着とリフトオフやイオンミリングで形成する。前記引き出し部とパッドの層構造は最下層をＴｉ、最上層をＡｕとすると、二酸化珪素との密着性、導電性、ワイヤボンディングの容易性の全てを満たすことができる。
【００１４】
リッジ導波路の場合、メサを形成後、リッジ側部を樹脂などを埋め込む形でリッジの凹凸を平坦化する。その後、二酸化珪素膜を形成する以後は前記と同じ作製プロセスである。
また、変調器とレーザ等のモノリシック集積素子等では、埋込成長後変調器部とレーザ部をホトレジストで覆い、ドライエッチングで分離領域のＷを除去すればよい。
この作製方法は、Ｗ／ＷＳｉ_２の積層膜や、同様の性質を有する他の材料でも適用可能である。
【００１５】
【発明の実施の形態】
＜実施の形態１＞
図１は本発明の実施形態の例である埋込導波路型半導体レーザ素子の構造を示す斜視図である。素子の構成は次の通りである。活性層１０４を含む半導体のメサ１０２の上にタングステンの第一の電極ストライプ１０１が形成されている。メサ側部は半絶縁性半導体１０３で埋め込まれ、表面は酸化珪素の絶縁膜１０６で不活性化され、前記二酸化珪素膜の上にＴｉ／Ａｕの第二の電極１０７が形成され、第一の電極１０１と第２の電極１０７は二酸化珪素膜１０６に設けられた接続孔を通して接続している。また、導波路となるストライプ以外に第一の電極膜パタン１０８が存在するが、これは実装時に赤外線透過法で使用する位置合わせ用パタンである。
【００１６】
＜実施の形態２＞
図２は従来のモノリシック集積素子の例である埋込導波路型光変調器集積半導体レーザ素子の構造を示す斜視図である。素子は半導体レーザと半導体光変調器がモノリシックに集積され、レーザと変調器の間には分離領域が設けられている。レーザの電極１１１と変調器の電極１１２は、メサを形成した後にホトリソグラフィー技術によって形成されている。したがって、電極の幅はメサの幅よりも広くなっている。
【００１７】
図３は本発明の実施形態の例である埋込導波路型光変調器集積半導体レーザ素子の構造を示す斜視図である。実施の形態２と同様、素子は半導体レーザと半導体光変調器がモノリシックに集積され、レーザと変調器の間には分離領域が設けられている。レーザ部には第一の電極１２１と第二の電極１１１が二酸化珪素膜１０６に設けられた接続孔を介して接続している。変調器部には第一の電極１２２と第二の電極１１２が二酸化珪素膜１０６に設けられた接続孔を介して接続している。電極幅がメサの幅とほぼ同一で、実施の形態２と比較して寄生容量が少なく、変調器の高速化に適した構造である。
【００１８】
＜実施の形態３＞
図４は本発明の実施形態の例であるリッジ導波路型光変調器集積半導体レーザ素子の構造を示す斜視図である。実施の形態２と同様、素子は半導体レーザと半導体光変調器がモノリシックに集積され、レーザと変調器の間には分離領域が設けられている。セルフアライメントで形成されたメサ１０２の側部はポリイミド等の樹脂１３１が埋め込まれており、レーザ部には第一の電極１２１と第二の電極１１１が二酸化珪素膜１０６に設けられた接続孔を介して接続している。変調器部には第一の電極１２２と第二の電極１１２が二酸化珪素膜１０６に設けられた接続孔を介して接続している。
【００１９】
＜実施の形態４＞
図５は本発明の実施形態の例であるリッジ導波路型マッハツェンダー型光変調器素子の構造を示す斜視図である。素子の中で一つの導波路は平行な二本の導波路に分岐している。位相を反転させるために電圧を印可する導波路の第一の電極１２２には、Ｗが使用され、メサはセルフアライメントで形成されている。メサ１０２の側部はポリイミド等の樹脂１３１が埋め込まれており、第一の電極１２２と第二の電極１１２が二酸化珪素膜１０６に設けられた接続孔を介して接続している。
【００２０】
＜実施の形態５＞
本発明の実施の形態である光導波路素子の製造方法について図面を参照して説明する。ここでは、実施の形態３を例に、第一の電極膜１０１、１２１、１２２としてＷを例に、その作製方法を述べる。
まず、図６（ａ）（ｂ）のように活性層１０４と半導体クラッド層を結晶成長した基板１０５上に第一の電極膜１０１となるＷ膜をスパッタリング等で成膜し、ホトリソグラフィーとドライエッチングで数ミクロン程度の幅のストライプ状に加工する。次に図６（ｃ）のように、前記ストライプ状の第一の電極１０１をマスクにして、反応性イオンエッチング等で半導体を所定の深さまでエッチングし、メサ１０２を形成する。次に図６（ｄ）のようにストライプ状の第一電極１０１をマスクにして、有機金属気層成長法で選択成長を行い、メサ側部を半絶縁性半導体１０３で埋め込む。次に図７（ａ）のように、ホトリソグラフィーとドライエッチングでレーザと変調器の分離領域にある第一の電極膜を除去する。次に図７（ｂ）（ｃ）のように二酸化珪素１０６を化学気層成長法で形成し、ホトリソグラフィーと弗化水素酸によるエッチングにより第一の電極膜１２１、１２２と第二の電極膜１１１、１１２を接続するための接続孔を形成する。次に図７（ｄ）のように第２の電極膜を蒸着し、ホトリソグラフィーとリフトオフ、またはイオンミリングでパターニングする。その後は公知の方法で、素子裏面の電極、や端面保護膜を形成し、素子を完成する。
他に挙げた実施の形態の作製方法についても、前記方法から容易に推定できよう。
【００２１】
図８は，メサ幅が２ミクロンのときの電界吸収型光変調器の帯域の電極幅依存性の計算結果である。電極幅がメサ幅と一致する２ミクロンの時が，セルフアライメントでメサを形成したときの効果である。セルフアライメントのよるメサ形成を行ったときの素子の高速特性の効果は埋込導波路型において特に顕著に現れる。したがって，本発明により，従来技術では高速化に不利であった埋込導波路型素子においても，４０Ｇｉｔ／ｓ以上の高速変調を実現することができるようになる。
また，セルフアライメントにより作製した光導波路素子は，導波路と電極の位置のずれを全く生じないのが特長である。通常，素子をチップキャリアに実装する場合，位置合わせ用のマークを用いて，赤外線透過法等で，実装位置の合わせ込みを行う。位置合わせ用のマークは電極膜を用いて，電極膜と同時にパターニングするのが通常である。セルフアライメントで作製しない素子，つまり電極をメサ形成後に形成するプロセスで作製した素子では，多かれ少なかれ，メサの中心と電極の中心の位置はずれる。従って従来の埋込導波路型光素子では，十分な実装精度が得られているとは言えない。
【００２２】
【発明の効果】
本発明によれば、セルフアライメントで電極および活性層が作製できるので、埋込型導波路を有する半導体レーザ、半導体光変調器は、活性層の幅と電極の幅がほぼ一致する。したがって、寄生容量がなく、究極の高速変調が実現できる。
特に、埋込導波路型素子において、この効果が顕著である。無論、リッジ導波路型においても、セルフアライメントで作製した素子の方が、寄生容量が少なくなり同様の効果が得られる。
さらに、埋込導波路型の素子において、電極形成時における位置ずれを無くし、実装精度を著しく向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態の例である埋込導波路型半導体レーザ素子の構造を示す斜視図。
【図２】従来のモノリシック集積素子の例である埋込導波路型光変調器集積半導体レーザ素子の構造を示す斜視図。
【図３】本発明の実施形態の例である埋込導波路型光変調器集積半導体レーザ素子の構造を示す斜視図。
【図４】本発明の実施形態の例であるリッジ導波路型光変調器集積半導体レーザ素子の構造を示す斜視図。
【図５】本発明の実施形態の例であるリッジ導波路型マッハツェンダー型光変調器素子の構造を示す斜視図。
【図６】本発明の実施の形態である光導波路素子の製造方法。
【図７】本発明の実施の形態である光導波路素子の製造方法。
【図８】電界吸収型光変調器の帯域と電極幅との依存性を計算により求めた図。
【符号の説明】
１０１…第一電極膜、１０２…メサ、１０３…半絶縁性半導体埋込層、１０４…活性層、１０５…半導体基板、１０６…表面不活性化膜、１０７…第二電極膜、１０８…位置合わせ用パタン、１１１…レーザの第二電極、１１２…変調器の第二電極膜、１２１…レーザの第一電極膜、１２２…変調器の第１電極膜、１３１…樹脂、１４１…分岐導波路。

Claims (15)

1. 基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された半導体からなる活性層と、前記活性層の上部に設けられた第２の半導体層とが積層されてなるメサ型構造を有する積層膜と、
   前記積層膜の側面に隣接して設けられた第３の半導体層とを有し、
   前記積層膜上に高融点材料からなる第１の電極膜が形成され、前記第１の電極膜および第３の半導体層を覆うように堆積された絶縁膜の一部を貫通して、前記第１の電極膜に達する接続孔が設けられ、前記接続孔を通じて前記第１の電極膜と接続する第２の電極膜が形成されていることを特徴とする光導波路素子。
2. 前記第１の電極膜は、前記第３の半導体層の形成を行なうエピタキシャル成長時の熱処理温度により軟化し、その膜形状が変形を受けない程度の高融点を有する材料からなることを特徴とする請求項１に記載の光導波路素子。
3. 前記高融点材料は、融点が２０００℃以上であることを特徴とする請求項１に記載の光導波路素子。
4. 前記第１の電極膜はストライプ形状をなし、その幅は、前記第２の電極膜の幅より小さいことを特徴とする請求項１に記載の光導波路素子。
5. 前記第１の電極膜は、ＷまたはＷＳｉ_２もしくはその積層構造からなることを特徴とする請求項１に記載の光導波路素子。
6. 前記第３の半導体層は、半絶縁性半導体からなることを特徴とする請求項１に記載の光導波路素子。
7. 基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された半導体からなる活性層と、前記活性層の上部に設けられた第２の半導体層とが積層されてなるメサ型構造を有する積層膜と、
   前記積層膜の側面に隣接して設けられた第３の半導体層と、
   前記積層膜上に形成され、前記積層膜をエッチングにより所望の形状に加工する際のエッチングマスクおよび前記第３の半導体膜の形成時の拡散マスクとなる第１の電極と、
   外部への配線を接続するボンディング用パッドとなる第２の電極とを備え、
   前記第１の電極と前記第２の電極とを接続をする接続孔が前記第１の電極膜および第３の半導体層を覆うように堆積された絶縁膜の一部に設けられていることを特徴とする光導波路素子。
8. 前記第１の電極は、高融点材料からなることを特徴とする請求項７に記載の光導波路素子。
9. 前記第１の電極は、融点が２０００℃以上である高融点材料からなることを特徴とする請求項７に記載の光導波路素子。
10. 前記第１の電極膜は、ＷまたはＷＳｉ_２もしくはその積層構造からなることを特徴とする請求項７に記載の光導波路素子。
11. 基板上に第１の半導体層を形成する工程と、
    前記第１の半導体層上に半導体からなる活性層を形成する工程と、
    前記活性層の上部に第２の半導体層を設ける工程と、
    前記第１の半導体層と活性層と第２の半導体層とが積層されてなる積層膜上に、
    高融点材料からなる第１の電極膜を堆積する工程と、
    前記第１の電極膜を所望の形状に加工する工程と、
    所望の形状に加工された前記第１の電極膜をマスクとして前記積層膜をエッチングし、メサ型積層膜を形成する工程と、
    前記メサ型積層膜の側部に、第３の半導体膜を選択エピタキシャル成長により形成する工程と、
    前記第１の電極膜および第３の半導体膜を覆うように絶縁膜を堆積されする工程と、
    前記絶縁膜の一部に前記第１の電極膜に達する接続孔を形成する工程と、
    前記接続孔を通じて前記第１の電極膜と接続する第２の電極膜を形成する工程とを有することを特徴とする光導波路素子の製造方法。
12. 前記第１の電極膜は、融点が２０００℃以上の高融点材料からなることを特徴とする請求項１１に記載の光導波路素子の製造方法。
13. 前記第３の半導体膜は、半絶縁性半導体膜であることを特徴とする請求項１１に記載の光導波路素子の製造方法。
14. 前記第１の電極は、前記エピタキシャル成長時の成長温度により、その膜形状が変形を受けない程度の高融点を有する材料からなることを特徴とする請求項１１に記載の光導波路素子の製造方法。
15. 前記第１の電極膜は、ＷまたはＷＳｉ_２もしくはその積層構造からなることを特徴とする請求項１１に記載の光導波路素子の製造方法。

Images