JP2004112252A

JP2004112252A - Burst edge detection circuit and distortion compensation amplifier

Info

Publication number: JP2004112252A
Application number: JP2002271060A
Authority: JP
Inventors: Matsuo Sato; 佐藤　松雄
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2002-09-18
Filing date: 2002-09-18
Publication date: 2004-04-08
Anticipated expiration: 2022-09-18
Also published as: JP4064770B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a burst edge detection circuit and a distortion compensation amplifier capable of accurately applying distortion compensation to burst waves of diversified forms in accordance with an edge level by a simplified circuit configuration. <P>SOLUTION: The distortion compensation amplifier is provided with a burst edge detection section 20 to which a plurality of voltage references to detect the edge of the burst wave are set and that detects the leading and trailing of the burst wave in real time by detecting whether the level of an input signal including the burst wave is each voltage reference value or over or each voltage reference value or below, and applies the distortion compensation of an amplifier 18 by phase shift and attenuation control in accordance with the level of the input signal depending on the result of the detection by the burst edge detection section 20. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、バースト波の無線信号に対して歪補償を行うバーストエッジ検出回路及び歪補償増幅装置に係り、特にバースト波のエッジを検出してエッジレベルに対応して歪補償を行うことのできるバーストエッジ検出回路及び歪補償増幅装置に関する。
【０００２】
【従来の技術】
近年、移動体通信システムの基地局装置で用いられる無線増幅装置には、消費電力の低減、無線送信回路の高効率化及び高度の線形性が要求されている。移動体通信システムで用いられる無線増幅装置では、複数の移動局間の通信を行うために多種類の周波数の信号を同時に増幅する必要があるが、この増幅を行うと相互変調歪が発生し、増幅された信号に混入される。
【０００３】
このため移動体通信システムでは、無線増幅装置として、信号の増幅の際に発生する歪の補償を行う歪補償増幅装置が一般的に用いられている。歪補償増幅装置としては、増幅の際に発生する歪を相殺するための歪補償制御を送信信号に対して増幅前に行うアダプティブプリディストーション方式（以下、ＡＰＤ方式）と、増幅後の送信信号から歪成分を抽出し、抽出した歪成分と増幅後の送信信号における歪成分を相殺して送信信号の増幅結果を出力するフィードフォワード方式（以下、ＦＦ方式）とが知られている。
【０００４】
まず、ＡＰＤ方式の歪補償増幅装置について、図１２を用いて説明する。図１２は、従来のＡＰＤ方式の歪補償増幅装置の構成ブロック図である。図１２のＡＰＤ方式の歪補償増幅装置は、送信対象のデータを直接入力するベースバンド入力方式となっている。
図１２において、送信対象であるデジタルの入力信号は、同相成分（図ではＩ）と直交成分（図ではＱ）とに分かれて、それぞれ遅延部６１、６２に入力される。遅延部６１及び６２に入力された入力信号の各成分は、一定時間遅延された後、それぞれＤ／Ａ変換器（図ではＤ／Ａ）６３、６４に出力され、アナログの信号に変換される。遅延部６１及び６２は、Ｄ／Ａ変換器６３への出力タイミングへの同期を図る目的で設けられている。
【０００５】
アナログ変換された入力信号の各成分は、直交変調部６５に入力される。直交変調部６５は、入力信号の両成分を用いて直交変調を行い、変調結果を結合部６６に出力する。
図１２の歪補償増幅装置では、遅延部６１及び６２、Ｄ／Ａ変換器６３及び６４、直交変調部６５の組はキャリアの周波数毎にｎ組（ｎ＞１）設けられており、各組において上記動作が行われることで、異なるキャリア周波数による入力信号の直交変調が行われる。
【０００６】
結合部６６は、各組における直交変調部６５−１〜６５−ｎから出力された変調結果を合成し、送信信号として歪補償部６７及びログアンプ（図ではＬＯＧＡＭＰ）６９に出力する。
【０００７】
ログアンプ６９は、結合部６６から出力された送信信号のレベルを対数変換し、変換結果をレベルの特性値として、Ａ／Ｄ変換器（図ではＡ／Ｄ）７０に出力する。Ａ／Ｄ変換器７０はレベルの特性値をデジタル変換し、制御部７１に出力する。
【０００８】
制御部７１は、入力されたレベルの特性値に基づいて、歪補償制御及びバイアス制御を行う。制御部７１には、レベルの特性値と、歪補償制御及びバイアス制御のパラメータとが対応付けられて記憶されたテーブルが内蔵されており、入力されたレベルの特性値に基づいて、内蔵されているテーブルを参照して対応するパラメータを読み出し、パラメータに基づいた制御信号をＡ／Ｄ変換器７２でデジタル変換し、歪補償部６７又は増幅器（図ではＡＭＰ）６８に出力する。制御部７１は、歪補償部６７に対しては位相制御及び振幅制御、増幅器６８に対しては、バイアス制御に関しての制御信号を出力する。
【０００９】
歪補償部６７は、Ａ／Ｄ変換器７２から制御信号が出力されると、当該制御信号に基づいて、結合部６６から出力された送信信号の歪補償を行う。歪補償部６７には、位相可変器及び減衰器とが内蔵されており、当該制御信号に基づいて、送信信号に対し位相制御及び振幅制御を行って、歪補償を行う。歪補償が行われることで、送信信号には、増幅器６８での増幅の際に発生する歪成分の逆特性が与えられる。歪補償部６７は、歪補償の行われた送信信号を増幅器６８に出力する。
【００１０】
増幅器６８は、当該送信信号の増幅を行うが、増幅の際に発生する歪成分は、送信信号に含まれる歪成分の逆特性と相殺されるため、増幅器６８からは、送信信号の本来の周波数である基本波の増幅結果が出力される。
また、増幅器６８は、Ａ／Ｄ変換器７２から出力されるバイアス制御の制御信号に基づいて、不要なバイアス電流及び雑音を制限する処理を行う。
【００１１】
図１２の歪補償増幅装置は、増幅前の送信信号のレベルに基づいて、増幅前の入力信号の位相及び振幅を調整することで、歪補償を行っている。上述した動作によって図１２の歪補償増幅装置は、入力信号に歪の逆特性を予め与えることで増幅の際に発生する歪成分を相殺させ、送信信号の基本波のみを所望の増幅度で増幅し、出力する。
【００１２】
次に、ＦＦ方式の歪補償増幅装置について、図１３を用いて説明する。図１３は、従来のＦＦ方式の歪補償増幅装置の構成ブロック図である。また図１３では、歪補償増幅器を構成する各素子におけるスペクトラム波形を合わせて示している。
【００１３】
図１３の歪補償増幅装置は機能上、入力信号を分岐して一方の入力信号を増幅し、増幅入力信号と他方の入力信号とを逆位相で合成させて歪成分を出力する歪検出ループと、歪成分と増幅入力信号とを合成して歪成分を除去した結果を出力する歪補償ループとに大別できる。図１３において、分配器８１から方向性結合器８５までが歪検出ループ、方向性結合器８５から方向性結合器８９までが歪補償ループに相当する。
【００１４】
直交変調済みのマルチキャリアの入力信号は、分配器８１に入力されると、歪検出ループにおいて、それぞれ主増幅器（図では主ＡＭＰ）８３のルートと、遅延器８４のルートとに分配される。
主増幅器８３のルートでは、入力信号はまず、ベクトル調整器８２によって位相及び振幅の調整が行われ、さらに主増幅器８３によって増幅され、方向性結合器８４に出力される。主増幅器８３における増幅によって、入力信号は本来の周波数である基本波成分の他に、基本波成分の近傍に周波数をもつ歪成分が生成される。
また、ベクトル調整器８２は、後述する制御部９３から出力される制御信号に基づいて、入力信号の位相及び振幅の調整を行う。
【００１５】
一方、遅延器８４のルートに入力された入力信号は、遅延器８４において遅延された後、方向性結合器４７に入力される。
歪検出ループでは、後述する歪成分の検出のために、主増幅器８３のルートと遅延器８４のルートにおける入力信号の位相及び振幅を合わせておく必要がある。このため歪検出ループでは、遅延器８４が設けられている。
【００１６】
方向性結合器８５では入力された両ルートの入力信号に基づいて二つの出力がなされる。一方の出力は主増幅器８３で増幅された入力信号がそのまま遅延器８６に出力され、他方の出力は主増幅器８３で増幅された入力信号と、遅延器８４で遅延された入力信号とが逆位相で合成され、結果として歪成分が補助増幅器（図では補助ＡＭＰ）８８に出力される。
【００１７】
方向性結合器８５から出力された、増幅された入力信号は、遅延器８６で遅延され、方向性結合器８９に入力される。また歪成分はベクトル調整器８７によって位相及び振幅の調整が行われた後、補助増幅器８８で遅延器８６における入力信号と同レベルに増幅され、方向性結合器５１に入力される。歪補償ループにおいても、歪補償のために両ルートにおける入力信号の位相を合わせておく必要があり、このため遅延器８６が設けられている。
また、ベクトル調整器８７は、後述する制御部９３から出力される制御信号に基づいて、歪成分の位相及び振幅の調整を行う。
【００１８】
方向性結合器８９では、増幅された入力信号と増幅された歪成分とが逆位相で合成されることで入力信号中の歪成分が相殺され、結果として増幅された基本波成分、すなわち送信信号を出力する。尚、方向性結合器８９の他方の出力端子には、終端器（図示せず）が設置されており、ここからの出力は行われない。
【００１９】
また、方向性結合器８９から出力された送信信号は、結合器９０を経由してログアンプ（図ではＬＯＧＡＭＰ）９１にも出力される。ログアンプ９１は、図１２の歪補償増幅装置と同様、送信信号のレベルを対数変換し、変換結果をレベルの特性値として、Ａ／Ｄ変換器（図ではＡ／Ｄ）９２に出力する。Ａ／Ｄ変換器９２はレベルの特性値をデジタル変換し、制御部９３に出力する。
【００２０】
制御部９３は、入力されたレベルの特性値に基づいて、歪補償制御を行う。制御部９３には、レベルの特性値と、歪制御のパラメータとが対応付けられて記憶されたテーブルが内蔵されており、入力されたレベルの特性値に基づいて、内蔵されているテーブルを参照して対応するパラメータを読み出し、ベクトル調整器８２及び８７に対し、パラメータに基づいた制御信号を出力する。すなわち制御部９３は、位相制御及び振幅制御に関する制御信号をＤ／Ａ変換器９４及び９５でデジタル変換し、ベクトル調整器８２及び８７に出力する。
ベクトル調整器８２は、Ｄ／Ａ変換器９４から出力される制御信号に基づいて、送信信号又は歪成分の位相及び振幅の調整を行う。
ベクトル調整器８７は、Ｄ／Ａ変換器９５から出力される制御信号に基づいて、送信信号又は歪成分の位相及び振幅の調整を行う。
【００２１】
図１３の歪補償増幅装置は、送信信号中に歪成分が残っている場合、方向性結合器８９において歪成分が相殺されるよう、増幅された送信信号のレベルに基づき入力信号の位相及び振幅を調整することで、歪補償を行っている。上述した動作によって図１３の歪補償増幅装置は、増幅された入力信号中の歪成分を除去し、基本波に対して所望の増幅度で増幅された送信信号を出力する。
【００２２】
携帯電話によるデータ通信では、様々な利用者ニーズへの対応すべく、モバイル環境下での高速インターネット環境の実現等が期待されている。しかしながら通信の高速化を実現するにあたっては、増大する消費電力をいかに低減させるかが問題となる。
このため無線増幅装置では従来から、電力制御により消費電力を下げる方式が採用されており、最近では無線信号としてバースト波を用いて消費電力を下げる方式が取り上げられている。バースト波による無線通信では、通信データの未送信時には無線信号のレベルが抑えられ、送信時にはレベルが急激に変化することによって、通信時における消費電力を低減することができる。
【００２３】
バースト波を用いた無線通信の代表的な方式として、ＨＤＲ（Ｈｉｇｈ　Ｄａｔａ　Ｒａｔｅ）では、基地局からの距離が常に変動する端末に対し、下り回線の電力制御は行われず、送信電力を一定にして、代わりにデータスピードの制御が行われる。
すなわちＨＤＲは、基地局装置からの下り信号に直接拡散方式のＣＤＭＡ（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）を採用せず、ＴＤＭＡ（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）を採用している。ＨＤＲを採用している基地局装置は、受信状態のよい移動局に対し優先的にデータ通信速度を高速化するようにシンボルレートを設定し、当該レートのタイムスロットを各端末に割り当て、信号にはバースト波を採用している。ＨＤＲの下り信号では、パケット長は１０２４〜４０９６ｂｉｔ、送信時間は１パケット当たり１．６７〜２６．６７ｍｓ間で可変な仕様としている。
また、バースト波は、ＨＤＲだけではなく、他のデータ通信にも用いられている。
【００２４】
しかしながら、先述した従来のＡＰＤ方式及びＦＦ方式の歪補償増幅装置は、制御部において入力信号のレベルをサンプルタイミングにしたがって定期的に読み込んで、レベルに応じた歪補償制御を行うため、バースト波の急峻なレベルの変化に追従できず、一時的に特性劣化に至ることがあった。
【００２５】
従来の歪補償増幅装置におけるサンプルタイミングと、バースト波との関係について、図１４を用いて説明する。図１４は、バースト波のエッジトリガタイミングを表した説明図である。図１４では、バースト波の波形の種類別にそれぞれ図１４（ｉ）（ｉｉ）（ｉｉｉ）とに分けて説明している。
また、図１４の各図において、バースト波内に示されている上向きの矢印は、バースト波の立ち上がりを表し、下向きの矢印は、バースト波の立ち下がりを表している。また、バースト波の下に示されている複数の特定間隔の矢印は、従来の歪補償増幅装置におけるレベル読み込みのサンプルタイミングを表している。また、図１４の各図において、時間は左から右へ進行している。
【００２６】
図１４（ｉ）では、最も左に示されている最先のサンプルタイミングと、次のサンプルタイミングの間に最初のバースト波が立ち上がっている。従来の歪補償増幅装置では、サンプルタイミングにおける入力信号のレベルを読み込んでおり、サンプルタイミング以外のタイミングでは、レベルの読み込みは行われない。
このため、従来の歪補償増幅装置では、バースト波の立ち上がりが発生するエッジトリガタイミングにおける入力信号のレベルを読み込むことができず、次のサンプルタイミングが来るまでレベルを読み込むことができない。立ち下がりの場合も同様の理由で、次のサンプルタイミングが来るまで、レベルを読み込むことができない。
【００２７】
したがって、従来の歪補償増幅装置は、エッジトリガタイミングに同期して入力信号のレベルを読み込むことができないため、バースト波の立ち上がり及び立ち下がりのレベル（以下、エッジレベル）に対応して歪補償を行うことができず、歪の含まれたまま無線送信が行われる場合があり、送信信号の品質が劣化し、漏洩電力の規格を満足できない。
【００２８】
特に、図１４（ｉｉ）に示すように、バースト波の発生時間がサンプルタイミングより短い場合や、図１４（ｉｉｉ）に示すように、バースト波のレベルが段階別に変化する場合には、バースト波のエッジレベルに対応した歪補償を行うことはより困難となり、送信信号の劣化はより顕著となる。
ＨＤＲ等ではバースト波のレベルは、基地局と端末との距離が近い場合には低くなり、逆に距離が遠い場合には高くなる傾向がある。移動通信システムではバースト波のレベルは頻繁に変化するため、バースト波のレベルに対応して歪補償を行う歪補償増幅装置が切望されている。
【００２９】
また、バースト波に対応して歪補償を行う従来技術としては、平成６年８月１９日公開の特開平６−２３２６６５号「送信出力制御方式」（出願人：株式会社日立製作所、発明者：下釜精弘）が提案されている。
当該発明では、電力増幅器で増幅された高周波信号に対して、出力電力が一定となるよう減衰制御を行ってから検波し、当該検波結果である包絡線信号と、ベースバンド帯域における基準包絡線信号の差電圧を検出し、電力増幅器の前段に設けられた可変利得増幅器に当該差電圧を印加し、当該可変利得増幅器から出力される高周波信号のレベルを調整している。これにより、バースト波のエッジ部分が緩やかな基準包絡線信号と比較して差電圧を検出し、当該差電圧に基づいて高周波信号の電圧を制御できるため、バースト波に対応して歪補償を行うことができる。
【００３０】
【発明が解決しようとする課題】
しかしながら、上記従来の歪補償増幅装置では、上述したように、多様な形態のバースト波について、エッジレベルに対応した歪補償を行うことができず、歪の含まれたまま無線送信が行われる場合があり、送信信号の品質が劣化するという問題点があった。
【００３１】
また、特開平６−２３２６６５号の発明は、バースト波における振幅歪みに対応して歪補償を行うものであり、位相歪みに対しては歪補償を行うものでないため、バースト波についてエッジレベルに対応して正確な歪補償ができないという問題点があった。また基準包絡線信号を生成するための手段が必要となるため、回路構成が複雑となるという種々の問題点がある。
【００３２】
本発明は上記実情に鑑みて為されたもので、多様な形態のバースト波について、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を簡易にできるバーストエッジ検出回路及び歪補償増幅装置を提供することを目的とする。
【００３３】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、バースト波のエッジを検出するために複数の電圧基準値が設定され、バースト波の入力信号のレベルと各電圧基準値とを比較し、入力信号のレベルが電圧基準値以上であるとバースト波が立ち上がった状態を示すエッジ検出信号を出力し、バースト波が立ち上がった状態で、入力信号のレベルが電圧基準値未満になるとバースト波が立ち下がった状態を示すエッジ検出信号を出力するバーストエッジ検出回路であり、多様な形態のバースト波について、エッジを検出することができる。
【００３４】
また、バースト波の入力信号を増幅しつつ、増幅の際に発生する歪を補償する歪補償増幅装置であって、請求項１記載のバーストエッジ検出回路から出力されるエッジ検出信号の状態を監視し、エッジ検出信号の状態の変化により、バースト波の立ち上がり及び立ち下がりを検出すると、立ち上がり及び立ち下がりの際のバースト波のレベルを検出して入力信号に対する移相量及び減衰量を特定し、移相量に基づいて入力信号の移相調整及び振幅調整を行って入力信号の歪補償を行う歪補償増幅装置であり、多様な形態のバースト波について、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を簡易にできる。
【００３５】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る歪補償増幅装置は、バースト波のエッジを検出するための基準値を複数備え、バースト波を含む入力信号のレベルがエッジの基準電圧以上又は基準電圧以下になったか否かをリアルタイムで検出するバーストエッジ検出部を設け、バーストエッジ検出部における検出結果に応じて、入力信号のレベルに対応した移相及び減衰の制御による歪補償を行うものであり、これにより多様な形態のバースト波について、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を簡易にすることができる。
尚、請求項におけるバーストエッジ検出回路は図のバーストエッジ検出部に相当する。
【００３６】
本発明の第１の実施の形態の歪補償増幅装置（以下、第１の装置）の構成について、図１及び図２を用いて説明する。図１は、第１の装置の構成ブロック図である。第１の装置は、ＡＰＤ方式の歪補償増幅装置であり、送信対象のデータを直接入力するベースバンド入力方式となっている。
第１の装置は、遅延部１１及び１２と、Ｄ／Ａ変換器（図ではＤ／Ａ）１３及び１４と、直交変調部１５と、結合部１６と、歪補償部１７と、増幅器（図ではＡＭＰ）１８と、ログアンプ（図ではＬＯＧＡＭＰ）１９と、バーストエッジ検出部２０と、Ａ／Ｄ変換器（図ではＡ／Ｄ）２１と、制御部２２と、Ｄ／Ａ変換器（図ではＤ／Ａ）２３とから構成される。
また、第１の装置において、遅延部１１及び１２、Ｄ／Ａ変換器１３及び１４、直交変調部１５の組は、キャリアの周波数毎にｎ組（ｎ＞１）設けられている。
【００３７】
次に、第１の装置の各部の構成について説明する。
遅延部１１は、送信対象であるデジタルの入力信号の同相成分（図ではＩ）を一定時間遅延させて、Ｄ／Ａ変換器１３へ出力する。また、遅延部１２は、送信対象であるデジタルの入力信号の直交成分（図ではＱ）を一定時間遅延させて、Ｄ／Ａ変換器１４へ出力する。
遅延部１１及び１２は、対応するＤ／Ａ変換器１３及び１４への出力タイミングの同期を図る目的で設けられている。
【００３８】
Ｄ／Ａ変換器１３は、遅延部１１から出力された入力信号をアナログ変換し、アナログの入力信号を直交変調部１５に出力する。Ｄ／Ａ変換器１４は、遅延部１２から出力された入力信号をアナログ変換し、アナログの入力信号を直交変調部１５に出力する。
直交変調部１５は、Ｄ／Ａ変換器１３及び１４から出力されたアナログの入力信号の各成分を用いて直交変調を行い、変調結果を結合部１６に出力する。直交変調部１５は、各組において異なるキャリア周波数を用いて、直交変調を行い、結合部１６へ出力する。
【００３９】
結合器１６は、直交変調部１５−１〜１５−ｎから出力される直交変調結果を合成し、送信信号として歪補償部１７及びログアンプ１９へ出力する。
歪補償部１７は、後述する制御部２２から出力される制御信号に基づいて、入力される送信信号に対して歪補償を行って、増幅器１８に出力する。歪補償部１７は、可変移相器及び可変減衰器（いずれも図示せず）を内蔵しており、制御部２２からの制御信号に基づいて送信信号の位相及び振幅を調整することで、歪補償を行う。
【００４０】
増幅器１８は、送信信号の電力増幅を行い、増幅された送信信号を出力する。また増幅器１８は、制御部２２から出力される制御信号に基づいてバイアス制御を行い、不要な電流及び雑音の出力を制限する。
ログアンプ１９は、結合部１６から出力された送信信号のレベルを対数変換し、変換結果をレベルの特性値として、バーストエッジ検出部２０及びＡ／Ｄ変換器２１に出力する。
【００４１】
バーストエッジ検出部２０は、本発明の特徴部分であり、ログアンプ１９から出力されたレベルの特性値に基づいてバースト波の立ち上がり及び立ち下がり（エッジ）を検出し、検出結果に基づいたエッジ検出信号を制御部２２に出力する。バーストエッジ検出部２０の詳細な構成については、後述する。
【００４２】
Ａ／Ｄ変換器２１はレベルの特性値をデジタル変換し、変換結果を制御部２２に出力する。
制御部２２は、バーストエッジ検出部２０から出力されるエッジ検出信号と、Ａ／Ｄ変換器２１から出力されるレベルの特性値とに基づいて、歪補償部１７に行わせる歪補償の制御量を特定し、当該制御量の情報を含んだ制御信号をＤ／Ａ変換器２３に出力する。
また、制御部２２は、エッジ検出信号と、レベルの特定値に基づいて、増幅器１８のバイアス制御量を特定し、当該制御量の情報を含んだ制御信号をＤ／Ａ変換器２３に出力する。
また、制御部２２は、サンプルタイミング毎にレベルの特性値に基づいて、歪補償部１７に行わせる歪補償の制御量を特定し、当該制御量の情報を含んだ制御信号をＤ／Ａ変換器２３に出力する。
制御部２２の詳細な構成については、後述する。
【００４３】
Ｄ／Ａ変換器２３は、制御部２２から出力された歪補償の制御信号をアナログ変換し、歪補償部１７に出力する。また、Ｄ／Ａ変換器２３は、制御部２２から出力されたバイアス制御の制御信号をアナログ変換し、増幅部１８に出力する。
【００４４】
次に、第１の装置の動作について、図１を用いて説明する。
図１において、送信しようとするデジタルの入力信号は、同相成分と直交成分とに分かれて、それぞれ遅延部１１及び１２に入力される。第１の装置では、遅延部１１及び１２、Ｄ／Ａ変換器１３及び１４、直交変調器１５の組がキャリア周波数毎に設けられている。
【００４５】
遅延部１１−１及び１２−１に入力された、入力信号の各成分は、一定時間遅延され、それぞれＤ／Ａ変換器１３−１及び１３−２に出力される。Ｄ／Ａ変換器１３−１及び１３−２において、入力信号の各成分はデジタル変換され、直交変調部１５−１に出力される。
直交変調部１５−１は、入力信号の両成分を用いて、規定のキャリア周波数による直交変調を行い、変調結果を結合部１６に出力する。上記一連の動作によって、入力信号は特定のキャリア周波数によって直交変調される。
他の遅延部１１−２〜１１−ｎ、１２−２〜１２−ｎに入力された入力信号も、同様の動作によって、直交変調部１５−２〜１５−ｎでそれぞれ異なるキャリア周波数に変調されて結合部１６に出力される。
【００４６】
直交変調部１５−１〜１５−ｎで直交変調された入力信号は、結合部１６において合成され、合成結果は送信信号として、歪補償部１７及びログアンプ１９に出力される。以下、第１の装置において、歪補償部１７から増幅器１８までの一連の経路を「本線系」と、ログアンプ１９から制御部２２までの一連の経路を「制御系」と称する。
【００４７】
制御系に出力された送信信号は、まずログアンプ１９に入力されると、レベルの対数変換処理が行われる。対数変換結果はレベルの特性値として、バーストエッジ検出部２０及びＡ／Ｄ変換器２１に出力される。
バーストエッジ検出部２０は、レベルの特性値に基づいて、バースト波のエッジを検出し、検出結果に基づいてエッジ検出信号を生成し、制御部２２に出力する。バーストエッジ検出部２０の詳細な動作については、後述する。
【００４８】
Ａ／Ｄ変換器２１に出力されたレベルの特性値は、デジタル変換された後、制御部２２に出力される。
制御部２２は、バーストエッジ検出部２０から出力されたエッジ検出信号と、Ａ／Ｄ変換器２１から出力されたレベルの特性値に基づいて、歪補償部１７に行わせる歪補償の制御量を特定し、当該制御量の情報を含んだ制御信号をＤ／Ａ変換器２３に出力する。
制御部２２は、歪補償の制御量の特定として具体的に、歪補償部１７で行わせる位相制御における移相量と、振幅制御における減衰量とを特定し、特定された移相量及び減衰量の情報が含まれた制御信号をＤ／Ａ変換器２３に出力する。Ｄ／Ａ変換器２３に出力された制御信号は、アナログ変換されて歪補償部１７に出力される。
【００４９】
また、制御部２２は、エッジ検出信号と、レベルの特定値に基づいて、増幅器１８のバイアス制御を特定し、当該制御の情報を含んだ制御信号を増幅器１８に出力する。制御部２２は、バイアス制御の特定として具体的に、増幅器１８におけるバイアス電流の値を特定し、特定された情報が含まれた制御信号をＤ／Ａ変換器２３に出力する。Ｄ／Ａ変換器２３に出力された制御信号は、アナログ変換されて増幅部１８に出力される。
増幅器１８のバイアス制御は、送信信号にバースト波の出力がない場合に、増幅器１８から余分な出力を行わせないためのものである。また、第１の装置において、Ｄ／Ａ変換器２３は、複数の入力ポートと出力ポートを有し、データの入力先と出力先とが対応づけられている構成とすることが望ましい。
【００５０】
本線系において、歪補償部１７は、結合部１６から出力された送信信号の歪補償を行い、歪補償の行われた送信信号を増幅器１８に出力する。
歪補償部１７では、制御部２２から出力される制御信号に基づいて、可変移相器による移相調整及び可変減衰器による振幅調整が行われることにより、歪補償が行われる。歪補償が行われることで、送信信号には、増幅器１８での増幅の際に発生する歪成分の逆特性が与えられる。
【００５１】
増幅器１８は、歪補償の行われた送信信号を増幅して出力する。既述したように、歪補償の行われた送信信号には、増幅器１８での増幅の際に発生する歪成分の逆特性が与えられているため、増幅の際に発生する歪成分は、送信信号に含まれる歪成分の逆特性と相殺され、増幅器６８からは、送信信号の本来の周波数である基本波の増幅結果が出力される。
また、増幅器１８は、制御部２２から出力されるバイアス制御の制御信号に基づいて、不要な電流及び雑音の出力を制限する処理を行う。
【００５２】
次に、第１の装置における制御系の詳細な構成及び動作について、図２を用いて説明する。図２は、第１の装置における制御系の構成ブロック図である。尚、図１と同一の構成を有するものについては、同一の符号を付して説明する。
図２において、バーストエッジ検出部２０は、比較器２０１と、抵抗２０２及び２０３とから構成されている。バーストエッジ検出部２０には、検出対象とするバースト波のエッジの基準電圧であるエッジ基準電圧毎に、比較器２０１と、抵抗２０２及び２０３の組が設けられている。図２において、比較器２０１と、抵抗２０２及び２０３は、全部でｎ組（ｎ＞＝１）設けられている。
バーストエッジ検出部２０において、各比較器２０１の非反転入力端子（＋）には、ログアンプ１９からレベルの特性値が入力される。また、各抵抗２０２は、一端が電源Ｖｔに接続され、他端が対応する比較器２０１の反転入力端子（−）に接続されている。また、各抵抗２０３は、対応する抵抗２０２に並列に接続され、接地されている。
【００５３】
また、制御部２２は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）２２１と、メモリ２２２とから構成されている。図２において、ログアンプ１９、Ａ／Ｄ変換器２０及びＤ／Ａ変換器２３は、図１と同一の構成であるため、説明は省略する。
【００５４】
バーストエッジ検出部２０において、比較器２０１は、ログアンプ１９から出力されるレベルの特性値と、抵抗２０２から出力されるレベル基準電圧とを比較して、比較結果に基づいて、出力信号の電圧を特定し、出力信号をエッジ検出信号として制御部２２に出力する。比較器２０１において、レベルの特性値は非反転入力端子に、基準電圧は反転入力端子にそれぞれ入力される。
比較器２０１から出力されるエッジ検出信号は、二種類の規定の電圧値をとるものであり、比較器２０１は特性値とレベル基準電圧値の大小関係によって、いずれかの電圧値に変更してエッジ検出信号を出力する。
【００５５】
抵抗２０２及び２０３は、分圧器を構成するものであり、抵抗２０２の一端は基準電圧Ｖｔを供給する電源に接続され、また他端は対応する比較器２０１の反転入力端子に接続されている。また抵抗２０３は、一端が接地され、他端が抵抗２０２に並列に接続されている。
抵抗２０２−１及び２０３−１、２０２−２及び２０３−２、…２０２−ｎ及び２０３−ｎはそれぞれ、基準電圧Ｖｔから異なるエッジ基準電圧Ｖ１、Ｖ２、…Ｖｎを分圧して、比較器２０１に供給するよう設定されている。つまり、各抵抗２０２及び２０３は、バースト波における立ち上がり又は立ち下がりを検出するためのエッジ基準電圧をそれぞれ異なる値となるよう設定し、比較器２０１に供給することで、多様な形態のバースト波のエッジの検出を可能としている。
エッジ基準電圧は、具体的には、抵抗２０２又は２０３の抵抗値を変える等の方法によって設定できる。
【００５６】
制御部２２において、ＣＰＵ２２１は、Ａ／Ｄ変換器２１から出力されるレベルの特性値をデータポート（図ではＤＡＴＡ）で受ける。ＣＰＵ２２１は、サンプルタイミングで当該特性値を検出して、メモリ２２２から当該特性値に対応した移相量及び減衰量を検索して読み出し、これらの情報を含んだ制御信号をＤ／Ａ変換器２３を介して歪補償部１７へ出力する。
【００５７】
また、ＣＰＵ２２１は、バーストエッジ検出部２０から出力されるエッジ検出信号を割り込みポート（図ではＩＮＴ１〜ＩＮＴｎ）で受ける。割り込みポートの数は、バーストエッジ検出部２０の比較器２０１の数に対応している。
ＣＰＵ２２１は、割り込みポートに入力されるエッジ検出信号の電圧が変化したとき、電圧の変化を検知して割り込み処理を行う。割り込み処理ではＣＰＵ２２１は、変化の際のレベルの特性値を検出し、当該特性値がバースト波の基準の電圧値を超えていれば、メモリ２２２から当該特性値に対応した移相量及び減衰量を検索して読み出し、これらの情報を含んだ制御信号をＤ／Ａ変換器２３を介して歪補償器１７へ出力する。
また、制御部２２は、特性値を検出し、当該特性値がバースト波の基準の電圧値以下であれば、メモリ２２２から当該特性値に対応したバイアス電流値を検索して読み出し、当該情報を含んだ制御信号をＤ／Ａ変換器２３を介して増幅器１８に出力する。
割り込み処理の詳細については、後述する。
【００５８】
メモリ２２２には、歪補償部１７において行われる位相調整の移相量、振幅調整の減衰量及び増幅器１８において行われるバイアス電流値とが、レベルの特性値と関連づけられたテーブル形式で格納されている。ＣＰＵ２２１はメモリ２２２へのアクセスによって、検知された特性値に基づいて、対応する移相量、減衰量及びバイアス電流値を検索し、読み出すことができる。
【００５９】
第１の装置における制御系の歪補償制御の動作について、図２〜図５を用いて説明する。図３は、バースト波とエッジ基準電圧との関係を示した説明図であり、図４は、エッジ基準電圧が複数ある場合の第１の装置における歪補償のタイミングを示した説明図であり、図５は、制御部２２におけるサンプルタイミングでのレベル検出による歪補償のフローチャートであり、図６は、制御部２２におけるエッジトリガタイミングでのレベル検出による歪補償のフローチャートである。
【００６０】
まず、サンプルタイミングでのレベル検出による歪補償の動作について説明する。
図２において、ログアンプ１９からＡ／Ｄ変換器２１を介して出力されるレベルの特性値は、制御部２２におけるＣＰＵ２２１のデータポートに常時入力される。図５のフローチャートに示すように、ＣＰＵ２２は、サンプルタイミング毎に特性値を検出し（Ｓ１）、検出結果に基づいて、メモリ２２２から対応する移相量、減衰量を検索して読み込み、読み込んだ情報を含んだ制御信号を歪補償部１７に出力して、歪補償制御を行う（Ｓ２）。
【００６１】
次に、エッジトリガタイミングでのレベル検出による歪補償の動作について説明する。
図２において、ログアンプ１９から出力されるレベルの特性値は、バーストエッジ検出部２０における比較器２０１−１〜２０１−ｎの非反転入力端子に入力される。比較器２０１−１〜２０１−ｎの反転入力端子には、基準電圧Ｖｔから分圧されたエッジ基準電圧Ｖ１、Ｖ２…Ｖｎが、対応する抵抗２０２−１〜２０２−ｎから供給される。エッジ基準電圧は、バースト波のエッジを検出するためのものであり、抵抗２０２−１〜２０２−ｎからはそれぞれ異なるエッジ基準電圧が供給される。
【００６２】
比較器２０１−１〜２０１−ｎでは、特性値とエッジ基準電圧との比較を行い、比較結果に基づいて出力信号の電圧を特定し、エッジ検出信号として制御部２２に出力する。
比較器２０１−１〜２０１−ｎは、比較結果に基づいて、エッジ検出信号の電圧を、二種類の規定の電圧値のうちいずれかに設定する。例えば比較器２０１−１〜２０１−ｎは、特性値がエッジ基準電圧よりも大きい場合には、出力電圧として＋Ｖを、逆の場合には出力電圧として−Ｖを設定し、設定された出力電圧でエッジ検出信号を出力する。
【００６３】
既述したように、各比較器には異なるエッジ基準電圧が供給されるため、比較器２０１−１〜２０１−ｎから出力されるエッジ検出信号の電圧値（＋Ｖ又は−Ｖ）の組み合わせによって、現在のバースト波の状態を表すことができる。また、いずれかの比較器２０１−１〜２０１−ｎにおけるエッジ検出信号の電圧値が変化することで、バースト波が立ち上がったか又は立ち下がったことを表すことができる。
【００６４】
比較器２０１−１〜２０１−ｎから出力されるエッジ検出信号は、制御部２２において、ＣＰＵ２２１の対応する割り込みポートに入力される。ＣＰＵ２２１は、割り込みポートに入力されるエッジ検出信号の電圧の状態を監視することができる。
ＣＰＵ２２１は通常は、サンプルタイミング毎に特性値を検出して、当該特性値に対応した歪補償制御を行うが、いずれかの割り込みポートに入力されるエッジ検出信号の電圧値が変化した場合、ＣＰＵ２２１はバースト波の立ち上がり又は立ち下がりが発生したと認知して、割り込み処理を開始する。
【００６５】
割り込み処理におけるＣＰＵ２２１の動作について、図６のフローチャートを用いて説明する。割り込み処理を開始すると、ＣＰＵ２２１はまず、全ての割り込みポートによる割り込み処理を禁止する（Ｓ１１）。すなわち、処理Ｓ１１では、割り込み処理が開始された後に、他の割り込みポートにおいて電圧の変化が発生した場合においても、ＣＰＵ２２１は、割り込み処理が終了するまでは他の割り込み処理を行わない。
【００６６】
次に、ＣＰＵ２２１は、データポートに入力される特性値のうち、割り込み処理開始時点の特性値、すなわちバーストレベルを検出する（Ｓ１２）。ＣＰＵ２２１は通常、サンプルタイミング毎に特性値の検出を行うが、割り込み処理においては、割り込みが発生した時点で強制的に特性値の検出を行う。
【００６７】
処理Ｓ１２におけるバーストレベルの検出結果が規定値以上である場合（Ｓ１３のＹｅｓの場合）、ＣＰＵ２２１は、検出結果に基づいて、メモリ２２２に格納されているテーブルから、対応する移相量及び減衰量を検索して読み出し、これらの情報を含んだ制御信号をＤ／Ａ変換器２３を介して歪補償部１７へ出力することで、歪補償制御を行う（Ｓ１４）。
【００６８】
処理Ｓ１３において、特性値が規定値未満である場合（Ｓ１３のＮｏの場合）、ＣＰＵ２２１は、検出結果に基づいて、メモリ２２２に格納されているテーブルから、対応するバイアス電流値を検索して読み出し、当該情報を含んだ制御信号をＤ／Ａ変換器２３を介して増幅器１８へ出力することで、増幅器１８の出力を制限するようバイアス制御を行う。ＣＰＵ２２１は、バースト波と認識する最低電圧値を規定値に設定しており、当該規定値より大であればバースト波が入力されたので歪補償制御を行い、規定値以下であればバイアス制御を行い、増幅器１８における消費電力を低減させる。
【００６９】
歪補償制御又はバイアス制御が終了すると、ＣＰＵ２２１は、割り込みポートへの割り込み禁止を解除し（Ｓ１６）、割り込み処理を終了する。割り込み処理が終了することで、ＣＰＵ２２１は、再び割り込み処理を受け入れる状態に戻り、エッジ検出信号の電圧値に変化が発生すると、再び割り込み処理を開始する。
【００７０】
次に、第１の装置における歪補償のタイミングについて、図３及び図４を用いて説明する。図３では、バースト波の波形の種類別にそれぞれ図３（ｉ）（ｉｉ）（ｉｉｉ）とに分けて説明している。また、図３における矢印及び時間の進行方向は、図１４と同一である。
また、図３において、（ａ）〜（ｅ）は各バースト波における立ち上がり及び立ち下がりを検出するためのエッジ基準電圧を表している。また、バーストエッジ検出部２０で要する比較器の数は、バースト波形が図３（ｉ）（ｉｉ）の場合では１個、図３（ｉｉｉ）の場合は３個となり、各比較器にはそれぞれ（ａ）〜（ｅ）のエッジ基準電圧が供給される。
【００７１】
図３（ｉ）で示すバースト波に対して、まず特性値がエッジ基準電圧（ａ）を超えた時点、すなわちバースト波の立ち上がり時点で、バーストエッジ検出部２０において、エッジ基準電圧（ａ）が供給される比較器は、エッジ検出信号の電圧値を変更する。エッジ検出信号の電圧値の変更が発生すると、制御部２２のＣＰＵ２２１は、割り込み処理を開始し、割り込み時点での特性値を検出する。ＣＰＵ２２１には、バースト波の電圧の規定値としてエッジ基準電圧（ａ）が設定されているため、当該特性値に基づく歪補償制御を行い、歪補償部１７に歪補償を行わせる。
【００７２】
また、特性値がバースト波のピーク電圧からエッジ基準電圧（ａ）以下となった時点、すなわちバースト波の立ち下がり時点でも、バーストエッジ検出部２０において、エッジ基準電圧（ａ）が供給される比較器は、エッジ検出信号の電圧値を変更する。
【００７３】
そして制御部２２のＣＰＵ２２１は、上述した割り込み処理を行って特性値を検出する。この場合、特性値はエッジ基準電圧（ａ）以下となるため、ＣＰＵ２２１はバイアス制御を行い、増幅部１８に出力の低減を行わせる。
バースト波の立ち上がり又は立ち下がりがない場合には、ＣＰＵ２２１はサンプルタイミング毎に特性値を検出して歪補償制御を行う。
バースト波形が図３（ｉｉ）の場合も、第１の装置は、エッジ基準電圧（ｂ）を基準として図３（ｉ）と同様の制御で歪補償又はバイアス制御を行う。
【００７４】
バースト波形が図３（ｉｉｉ）のようにレベルが多段階で変化する場合には、バーストエッジ検出部２０では、比較器を複数個設け、段階毎の立ち上がり及び立ち下がりを検出できるようにする必要がある。図３（ｉｉｉ）では、３段階レベルが変化するため、バーストエッジ検出部２０には、レベル基準電圧（ｃ）（ｄ）（ｅ）がそれぞれ供給される比較器を設けて、段階毎の立ち上がり及び立ち下がりの検出に対応している。図３（ｉｉｉ）の場合、ＣＰＵ２２１において、バースト波の電圧の規定値はレベル基準電圧（ｅ）と設定されている。
【００７５】
第１の装置において、図３（ｉ）〜（ｉｉｉ）のバースト波形に対応できるよう、バーストエッジ検出部２０は、レベル基準電圧（ａ）〜（ｅ）がそれぞれ供給される比較器を備える構成にしてもよい。このような構成とすることで、バーストエッジ検出部２０は、単体で多様な波形のバースト波に対応してエッジを検出できるため、多様なバースト波形を含む入力信号を扱う第１の装置の回路規模を縮小でき、製造コストを削減できる。
また、各バースト波におけるレベル基準電圧が同一であれば、例えばレベル基準電圧（ａ）〜（ｅ）のいずれかが同一であれば、バーストエッジ検出部２０は、比較器を共用する構成としてもよい。
【００７６】
図３（ｉｉｉ）に示すバースト波形に対する歪補償制御及び歪補償のタイミングについて、図４を用いて詳細に説明する。図４のうち、図４（ｉ）は第１の装置における歪補償制御のタイムチャートを表したものである。図４（ｉ）において、エッジトリガタイミング（Ｃ−１）でバースト波の第１段階の立ち上がりが発生すると、バーストエッジ検出部２０でエッジ検出信号の電圧の変化が発生し、制御部２２のＣＰＵ２２１では、タイミング（Ａ−１）において割り込み発生時の特性値に基づいた歪補償制御を行い、Ｄ／Ａ変換器２３を介して歪補償部１７に対して制御信号を出力する。
図４（ｉｉ）は、第１の装置における歪補償のタイムチャートを表したものであり、制御信号を受けた歪補償部１７は、タイミング（Ｂ−１）において送信信号に対し歪補償を行う。
【００７７】
図４（ｉ）において、エッジトリガタイミング（Ｃ−２）において一度にバースト波の第２、３段階の立ち上がりが発生すると、バーストエッジ検出部２０はエッジ検出信号の電圧を変化させ、ＣＰＵ２２１は、タイミング（Ａ−２）において割り込み発生時の特性値に基づいた歪補償制御を行い、Ｄ／Ａ変換器２３を介して歪補償部１７に対して制御信号を出力する。
【００７８】
既述したように、割り込み処理が終了するまではＣＰＵ２２１は他の割り込みを禁止するため、ＣＰＵ２２１は、エッジトリガタイミング（Ｃ−２）とほぼ同時に起きるエッジトリガタイミング（Ｃ−３）においての割り込み処理を行わない。よってＣＰＵ２２１はエッジトリガタイミング（Ｃ−２）における特性値として、エッジ基準電圧（ｃ）を超えたレベルの特性値に基づいた歪補償制御をタイミング（Ａ−２）に行うことになる。これを受けた歪補償部１７は、図４（ｉｉ）のタイミング（Ｂ−２）において歪補償を行う。
【００７９】
さらに図４（ｉ）において、エッジトリガタイミング（Ｃ−４）において一度にバースト波の第３、２段階の立ち下がりが発生すると、バーストエッジ検出部２０でエッジ検出信号の電圧の変化が発生し、ＣＰＵ２２１は、タイミング（Ａ−３）において割り込み発生時の特性値に基づいた歪補償制御を行い、Ｄ／Ａ変換器２３を介して歪補償部１７に対して制御信号を出力する。
【００８０】
ここでもＣＰＵ２２１は、エッジトリガタイミング（Ｃ−４）とほぼ同時に起きるエッジトリガタイミング（Ｃ−５）においての割り込み処理は行わず、エッジトリガタイミング（Ｃ−４）における特性値として、エッジ基準電圧（ｄ）以下のレベルの特性値に基づいた歪補償制御をタイミング（Ａ−３）に行うことになる。これを受けた歪補償部１７は、図４（ｉｉ）のタイミング（Ｂ−３）において歪補償を行う。
【００８１】
そして図４（ｉ）において、エッジトリガタイミング（Ｃ−６）において一度にバースト波の第１段階の立ち下がりが発生すると、バーストエッジ検出部２０でエッジ検出信号の電圧の変化が発生する。このとき特性値はエッジ基準電圧（ｅ）以下となるため、ＣＰＵ２２１は、タイミング（Ａ−４）において割り込み発生時の特性値に基づいたバイアス制御を行い、Ｄ／Ａ変換器２３を介して増幅部１８に対して制御信号を出力する。これによって増幅部１８は、タイミング（Ｂ−４）において出力の低減を行う。
【００８２】
また、バースト波の立ち上がり又は立ち下がりがない場合には、ＣＰＵ２２１はサンプルタイミング毎に特性値を検出して歪補償制御を行う。サンプルタイミング毎の特性値による歪補償制御を兼ねて行うことによって、第１の装置は、バースト波の立ち上がりから立ち下がりまでの間のレベルに対応して、歪補償制御を行うことができる。
【００８３】
第１の装置によれば、バーストエッジ検出部２０を設けることでバースト波のエッジトリガタイミングに同期してバースト波のエッジレベルを検出できるため、当該エッジレベルに対応した歪補償制御又はバイアス制御を行うことができ、バースト波について、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を容易にすることができる。
【００８４】
特に、バースト波が多段階で立ち上がり及び立ち下がる場合には、バーストエッジ検出部２０において立ち上がり及び立ち下がりの基準電圧と、バースト波のレベルを比較できる比較器を段階数分設けることによって、段階毎にバースト波のエッジトリガタイミングに同期してバースト波のエッジレベルを検出できるため、多様な形態のバースト波についても、エッジレベルに対応して正確に歪補償を行うことができる。
【００８５】
次に、本発明の第２の実施の形態に係る歪補償増幅装置（以下、第２の装置）について、第１の装置との相違点を中心に図７〜図９を用いて説明する。図７は、第２の装置の構成ブロック図であり、図８は、第２の装置における補償対象信号出力部１０の構成ブロック図であり、図９は、第２の装置におけるエッジ検出対象信号出力部３０の構成ブロック図である。尚、第１の装置と同一の構成を有する部分については、同一の符号を付して説明する。
【００８６】
図７の第２の装置において、補償対象信号出力部１０は、図８に示す通り、第１の装置における遅延部１１及び１２、Ｄ／Ａ変換器１３及び１４と直交変調器１５の組をｎ組と、結合器１６とを備えた構成となっており、結合器１６から出力される結合結果は、歪補償部１７にのみ出力される。
【００８７】
また、エッジ検出対象信号出力部３０の構成は、図９に示す通り、Ｄ／Ａ変換器３１及び３２と、直交変調器３３の組をｎ組と、結合部３４とを備えた構成となっている。結合部３４から出力される出力結果は、ログアンプ１９に出力される。
【００８８】
尚、Ｄ／Ａ変換器３１及び３２、直交変調器３３と、結合部３４は、第１の装置におけるＤ／Ａ変換器１３及び１４、直交変調器１５と、結合部１６の構成とそれぞれ同一であるため、説明は省略する。また、Ｄ／Ａ変換器３１−１〜３１−ｎ、３２−１〜３２−ｎに入力される入力信号は、補償対象信号出力部１０における遅延部１１−１〜１１−ｎ、１２−１〜１２−ｎに入力される入力信号と同一であり、直交変調部３３−１〜３３−ｎにおいて用いられるキャリア周波数は、補償対象信号出力部１０における直交変調部１５−１〜１５−ｎと同一である。
【００８９】
第２の装置では、送信対象であるデジタルの入力信号は、補償対象信号出力部１０及びエッジ検出対象信号出力部３０に入力される。補償対象信号出力部１０においてキャリア周波数毎に直交変調され合成された入力信号は、送信信号として歪補償部１７に出力され、歪補償が行われる。また、エッジ検出対象信号出力部３０においてキャリア周波数毎に直交変調され合成された入力信号は、エッジ検出対象信号として、ログアンプ１９に出力され、エッジレベルの検出及び歪補償制御に用いられる。
【００９０】
また、第２の装置は、バースト波のエッジトリガタイミングと、歪補償までのタイミングの遅延差を解消できるものとなっている。
図４で示したように、エッジトリガタイミング（Ｃ−１）と、歪補償のタイミング（Ｂ−１）における遅延差は、エッジトリガタイミング（Ｃ−１）から歪補償制御のタイミング（Ａ−１）と、歪補償制御のタイミング（Ａ−１）から歪補償のタイミング（Ｂ−１）とに分けられる。特にエッジトリガタイミング（Ｃ−１）から歪補償制御のタイミング（Ａ−１）については、ＣＰＵ２２１において数十ステップの処理と数百ナノ秒という長い期間を要するため、この間に不要な歪みが増幅部１８から出力されてしまう。
【００９１】
エッジトリガタイミング（Ｃ−１）と、歪補償のタイミング（Ｂ−１）における遅延差を解消するため、第２の装置は、補償対象信号出力部１０における遅延部１１及び１２によって送信信号を当該遅延差分だけ遅延させている。このような構成とすることで、第２の装置は、送信信号について適正なタイミングで歪補償を行うことができ、遅延時間において発生する歪を低減することができる。
【００９２】
第１及び第２の装置は、入力方式としてベースバンド入力方式を採用しているが、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙ）を入力方式としてもよい。この場合、直交変調器１５及び３３には、あらかじめＩＦ用の変調周波数を格納しておき、入力対象の切り替えによって用いる変調周波数を切り替えるようにしてもよい。
【００９３】
次に、本発明の第３の実施の形態に係る歪補償増幅装置（以下、第３の装置）の構成について、図１０を用いて説明する。図１０は、第３の装置の構成ブロック図である。第３の装置は、バースト波の入力信号に対して増幅を行い、増幅後の入力信号のレベルに基づいて入力信号及び歪成分信号の歪補償を行うＦＦ方式の歪補償増幅装置である。
【００９４】
第３の装置は、分配器４１と、ベクトル調整器４２及び４７と、主増幅器（図では主ＡＭＰ）４３と、遅延器４４及び４６と、方向性結合器４５及び４９と、補助増幅器（図では補助ＡＭＰ）４８と、結合器５０と、ログアンプ（図ではＬＯＧＡＭＰ）５１と、バーストエッジ検出部５２と、Ａ／Ｄ変換器（図ではＡ／Ｄ）５３と、制御部５４と、Ｄ／Ａ変換器（図ではＤ／Ａ）５５及び５６とから構成されている。
【００９５】
また、第３の装置は機能上、入力信号を分岐して一方の入力信号を増幅し、増幅入力信号と他方の入力信号とを逆位相で合成させて歪成分を出力する歪検出ループと、歪成分と増幅入力信号とを合成して歪成分を除去した結果を出力する歪補償ループとに大別できる。図１０において、分配器４１から方向性結合器４５までが歪検出ループ、方向性結合器４５から方向性結合器４９までが歪補償ループに相当する。
【００９６】
次に、第３の装置の各部について説明する。
分配器４１は、アナログデータである直交変調済みのマルチキャリアの入力信号を、ベクトル調整器４２及び遅延器４４とに分配して出力する。
ベクトル調整器４２は、分配器４１から出力された入力信号に対して、位相及び振幅の調整を行うことで歪補償を行って、主増幅器４３に出力する。またベクトル調整器４２は、制御部５４から出力される制御信号に基づいて、歪補償を行う。
ベクトル調整器４２は、可変移相器及び可変減衰器（いずれも図示せず）を内蔵しており、制御部５４からの制御信号に基づいて入力信号の位相及び振幅を調整することで、歪補償を行う。
【００９７】
主増幅器４３は、ベクトル調整器４２から出力される入力信号の電力増幅を行い、増幅結果を方向性結合器４５に出力する。
遅延器４４は、分配器４１から分配して出力された入力信号を一定時間遅延させ、方向性結合器４５に出力する。遅延器４４は、主増幅器４３における入力信号の増幅で入力信号が遅延されるため、方向性結合器４５における入力信号の同期を図る目的で設けられている。
【００９８】
方向性結合器４５は、主増幅器４３で増幅された入力信号をそのまま遅延器４６に出力する。また方向性結合器４５は、主増幅器４３で増幅された入力信号及び遅延器４４で遅延された入力信号とを逆位相で合成し、合成結果である歪成分信号をベクトル調整器４７に出力する。
【００９９】
遅延器４６は、方向性結合器４５から出力された増幅済みの入力信号を遅延させ、方向性結合器４９に出力する。遅延器４６は、補助増幅器４８における歪成分信号の増幅で遅延された歪成分信号と入力信号とを同期させるため設けられている。
ベクトル調整器４７は、方向性結合器４５から出力された歪成分信号に対して、位相及び振幅の調整を行うことで歪補償を行って、補助増幅器４３に出力する。またベクトル調整器４７は、制御部５４から出力される制御信号に基づいて、歪補償を行う。
ベクトル調整器４７は、可変移相器及び可変減衰器（いずれも図示せず）を内蔵しており、制御部５４からの制御信号に基づいて歪成分信号の位相及び振幅を調整することで、歪補償を行う。
【０１００】
補助増幅器４８は、方向性結合器４７から出力された歪成分信号を増幅し、方向性結合器４９に出力する。
方向性結合器４９は、遅延器４６から出力された増幅済みの入力信号及び補助増幅器１６で増幅された歪成分信号とを逆位相で合成し、合成結果である送信信号を出力する。方向性結合器４９において、出力端子の一方は終端抵抗が接続されている。
結合器５０は、方向性結合器４９における合成によって得られた増幅信号をログアンプ５１に出力する。
【０１０１】
ログアンプ５１、バーストエッジ検出部５２、Ａ／Ｄ変換器５３、制御部５４は、第１及び第２の装置に対応する部分と同一の構成であるため、説明は省略する。
但し、制御部５４におけるメモリには、増幅信号のレベルの特性値と、ベクトル調整器４２及び４７で調整する移相量及び減衰量とが対応付けられたテーブルが格納されており、制御部５４におけるＣＰＵは、ログアンプ５１から出力されるレベルの特性値に基づいてこれらの制御量を検索して読み出し、該当するベクトル調整器に出力する。また、制御部５４は、主増幅器４３及び補助増幅器４８のバイアス制御は行わない。
【０１０２】
具体的に制御部５４は、ＣＰＵにおいてバーストエッジ検出部５２から出力されるエッジ検出信号を割り込みポートで受け、割り込みポートに入力されるエッジ検出信号の電圧が変化したとき、電圧の変化を検知して割り込み処理を行う。割り込み処理ではＣＰＵ２２１は、変化の際のレベルの特性値を検出し、当該特性値がバースト波の基準の電圧値を超えていれば、メモリから当該特性値に対応したベクトル調整器４２及び４７で調整する移相量及び減衰量を検索して読み出し、これらの情報を含んだ制御信号をＤ／Ａ変換器５５及び５６を介してベクトル調整器４２及び４７へ出力する
【０１０３】
また、制御部５４は、ＣＰＵにおいて、サンプルタイミングでログアンプ５１から出力される特性値を検出して、メモリから当該特性値に対応したベクトル調整器４２及び４７で調整する移相量及び減衰量を検索して読み出し、これらの情報を含んだ制御信号をＤ／Ａ変換器５５及び５６を介してベクトル調整器４２及び４３へ出力する。
【０１０４】
Ｄ／Ａ変換器５５は、制御部５４から出力された制御信号をアナログ変換し、ベクトル調整器４２に出力する。
Ｄ／Ａ変換器５６は、制御部５４から出力された制御信号をアナログ変換し、ベクトル調整器４７に出力する。
【０１０５】
次に、第３の装置の動作について説明する。
直交変調済みのマルチキャリアの入力信号（アナログデータ）は、図１０の歪補償増幅器において、まず歪検出ループの分配器４１に入力される。分配器４１は入力信号をそれぞれベクトル調整器及び遅延器４４に分配して出力する。
【０１０６】
主増幅器４３のルート、すなわちベクトル調整器４２に出力された入力信号は、Ｄ／Ａ変換器５５を介して制御部５４から出力される歪補償の制御信号に基づいて、入力信号の位相調整及び減衰調整を行う。
ベクトル調整器４２から出力された入力信号は、主増幅器１３によって歪成分と共に増幅され、方向性結合器１４に出力される。
また、遅延器４４のルート、すなわち遅延器４４に出力された入力信号は、一定時間遅延された後、方向性結合器１４に出力される。
【０１０７】
主増幅器４３から出力された増幅された入力信号と、遅延器４４から出力された入力信号及び歪成分信号は、同期して方向性結合器４５に入力される。これらの信号は、方向性結合器４５において逆位相で合成され、入力信号中の基本波が除去され、歪成分信号が歪補償ループのベクトル調整器４７に出力される。また方向性結合器４５から、主増幅器４３で増幅された入力信号がそのまま歪補償ループの遅延器４６に出力される。
【０１０８】
歪補償ループにおいて、遅延器４６に出力された入力信号は、遅延化された後、方向性結合器４９に出力される。またベクトル調整器４７に出力された歪成分信号は、Ｄ／Ａ変換器５５を介して制御部５４から出力される歪補償の制御信号に基づいて、歪成分信号の位相調整及び減衰調整を行う。
さらに歪成分信号は、補助増幅器１６に出力され、遅延器４６の入力信号と同レベルに増幅され、方向性結合器４９に出力される。
方向性結合器４９では、遅延器４６から出力された入力信号と、補助増幅器４８から出力された増幅された歪成分信号とが同期して入力され、さらに逆位相で合成されることで歪成分が相殺され、入力信号中の基本波のみを増幅した送信信号が出力される。
【０１０９】
方向性結合器４９から出力された送信信号は、結合器５０を介してログアンプ５１に出力される。ログアンプ５１は、入力された送信信号のレベルを対数変換し、変換結果をレベルの特性値として、バーストエッジ検出部５２及びＡ／Ｄ変換器５３に出力する。
【０１１０】
バーストエッジ検出部５２は、ログアンプ５１から出力されたレベルの特性値に基づいて、バースト波のエッジを検出し、検出結果に基づいてエッジ検出信号を生成し、制御部５４に出力する。バーストエッジ検出部５２における動作の詳細は、第１の装置と同様であるため、説明は省略する。
【０１１１】
Ａ／Ｄ変換器５３に出力されたレベルの特性値は、デジタル変換された後、制御部５４に出力される。
制御部５４は、バーストエッジ検出部５２から出力されたエッジ検出信号と、Ａ／Ｄ変換器５３から出力されたレベルの特性値に基づいて、ベクトル調整器４２及び４７に行わせる入力信号又は歪成分信号の制御量を特定し、当該制御量の情報を含んだ制御信号をＤ／Ａ変換器５５及び５６に出力する。
【０１１２】
制御部５４は、歪補償の制御量の特定として具体的に、ベクトル調整器４２で行わせる位相制御における移相量と、振幅制御における減衰量とを特定し、特定された移相量及び減衰量の情報が含まれた制御信号をＤ／Ａ変換器５５に出力する。
また、制御部５４は、ベクトル調整器４７で行わせる位相制御における移相量と、振幅制御における減衰量とを特定し、特定された移相量及び減衰量の情報が含まれた制御信号をＤ／Ａ変換器５６に出力する。
【０１１３】
Ｄ／Ａ変換器５５に出力された制御信号は、アナログ変換されてベクトル調整器４２に出力され、入力信号の移相制御及び振幅制御が行われる。また、Ｄ／Ａ変換器５６に出力された制御信号は、アナログ変換されてベクトル調整器４７に出力され、歪成分信号の移相制御及び振幅制御が行われる。
【０１１４】
また、制御部５４は、Ａ／Ｄ変換器５３から出力される特性値をサンプルタイミング毎に検出し、検出された特性値に基づいて、ベクトル調整器４２及び４７で行わせる位相制御における移相量と、振幅制御における減衰量とを特定し、特定された移相量及び減衰量の情報が含まれた制御信号をＤ／Ａ変換器５５及び５６に出力する。以後、第３の装置は、上述したように、ベクトル調整器４２及び４７における歪補償を行う。
制御部５４における動作の詳細は、第１の装置の場合と同様であるため、説明は省略する。
【０１１５】
第３の装置は、送信信号中に歪成分が残っている場合、方向性結合器４９において歪成分が相殺されるよう、増幅された入力信号のレベルに基づき入力信号と歪成分信号の位相及び振幅を調整することで、歪補償を行っている。上述した動作によって第３の装置は、増幅された入力信号中の歪成分を除去し、基本波に対して所望の増幅度で増幅された送信信号を出力する。
【０１１６】
第３の装置によれば、ＦＦ方式の歪補償増幅装置においても、バーストエッジ検出部５２を設けることで、増幅後のバースト波の入力信号のエッジトリガタイミングに同期してバースト波のエッジレベルを検出できるため、当該エッジレベルに対応した歪補償制御を行うことができ、バースト波について、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を容易にすることができる。
【０１１７】
また、増幅信号が多段階で立ち上がり及び立ち下がる場合にも、第１及び第２の装置と同様に、段階毎にバースト波のエッジトリガタイミングに同期してバースト波のエッジレベルを検出できるため、多様な形態のバースト波についてエッジレベルに対応して正確に歪補償を行うことができる。
【０１１８】
次に、本発明の第４の実施の形態に係る歪補償増幅装置（以下、第４の装置）について、第３の装置との相違点を中心に図１１を用いて説明する。図１１は、第４の装置の構成ブロック図である。
【０１１９】
第４の装置は、バースト波の入力信号に対して増幅を行い、増幅前の入力信号のレベルに基づいて入力信号及び歪成分信号の歪補償を行うＦＦ方式の歪補償増幅装置であり、第４の装置における制御系は、入力信号のレベルに基づいて、ベクトル調整器４２及び４７において制御させる移相量及び減衰量を特定して制御信号として出力して、歪補償制御を行っている。
【０１２０】
第４の装置では、分配器４１の前段に結合器５７及び遅延器５８とが設けられている。結合器５７は、アナログデータである直交変調済みのマルチキャリアの入力信号を抽出し、ログアンプ５１に出力する。
また、遅延器５８は、入力信号を一定時間遅延させて、分配器４１に出力する。遅延器５８は、バースト波のエッジトリガタイミングと、歪補償までのタイミングの遅延差を解消するため設けられている。したがって第４の装置は、バースト波のエッジ検出直後に、入力信号及び歪成分信号に対して適正なタイミングで歪補償を行うことができ、遅延時間において発生する歪を低減することができる。
【０１２１】
本発明の歪補償増幅装置は、バースト波の入力信号の歪補償を行うものであるが、従来のような連続波の入力信号にも対応して歪補償を行うようにしてもよい。具体的には、制御部においてバースト波及び連続波の場合における移相量及び減衰量の両方をテーブルに格納しておき、通信方式によっていずれのパラメータを用いるかを切り替えることによって実現できる。
【０１２２】
上述したように、本発明の実施の形態の歪補償増幅装置によれば、バースト波のエッジを検出するための電圧基準値を複数揃え、当該電圧基準値との大小を比較することで、バースト波のエッジレベルの変化をリアルタイムで検出するバーストエッジ検出部を設け、バーストエッジ検出部における検出結果に応じて、入力信号のレベルに対応した移相及び減衰の制御を行うことで歪補償を行うため、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を簡易にできる効果がある。
【０１２３】
【発明の効果】
本発明によれば、バースト波のエッジを検出するために複数の電圧基準値が設定され、バースト波の入力信号のレベルと各電圧基準値とを比較し、入力信号のレベルが電圧基準値以上であるとバースト波が立ち上がった状態を示すエッジ検出信号を出力し、バースト波が立ち上がった状態で、入力信号のレベルが電圧基準値未満になるとバースト波が立ち下がった状態を示すエッジ検出信号を出力するするバーストエッジ検出回路としているので、多様な形態のバースト波について、エッジを検出できる効果がある。
【０１２４】
また、本発明によれば、バースト波の入力信号を増幅しつつ、増幅の際に発生する歪を補償する歪補償増幅装置であって、請求項１記載のバーストエッジ検出回路から出力されるエッジ検出信号の状態を監視し、エッジ検出信号の状態の変化により、バースト波の立ち上がり及び立ち下がりを検出すると、立ち上がり及び立ち下がりの際のバースト波のレベルを検出して入力信号に対する移相量及び減衰量を特定し、移相量に基づいて入力信号の移相調整及び振幅調整を行って入力信号の歪補償を行う歪補償増幅装置としているので、多様な形態のバースト波について、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を簡易にできる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図２】本発明の第１の実施の形態に係る歪補償増幅装置における制御系の構成ブロック図である。
【図３】バースト波とエッジ基準電圧との関係を示した説明図である。
【図４】エッジ基準電圧が複数ある場合の第１の実施の形態に係る歪補償増幅装置における歪補償のタイミングを示した説明図である。
【図５】制御部２２におけるサンプルタイミングでのレベル検出による歪補償のフローチャートである。
【図６】制御部２２におけるエッジトリガタイミングでのレベル検出による歪補償のフローチャートである。
【図７】本発明の第２の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図８】本発明の第２の実施の形態に係る歪補償増幅装置における補償対象信号出力部１０の構成ブロック図である
【図９】本発明の第２の実施の形態に係る歪補償増幅装置におけるエッジ検出対象信号出力部３０の構成ブロック図である
【図１０】本発明の第３の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図１１】本発明の第４の実施の形態に係る歪補償増幅装置の構成ブロック図である。
【図１２】従来のＡＰＤ方式の歪補償増幅装置の構成ブロック図である。
【図１３】従来のＦＦ方式の歪補償増幅装置の構成ブロック図である。
【図１４】バースト波のエッジトリガタイミングを表した説明図である。
【符号の説明】
１０…補償対象信号出力部、　１１，１２，６１，６２…遅延部、　１３，１４，２３，３１，３２，５５，５６，６３，６４，７２，９４，９５…Ｄ／Ａ変換器、　１５，３３，６５…直交変調部、　１６，３４，６６…結合部、　１７，６７…歪補償部、　１８，４３，６８，８３…主増幅器、　１９，５１，６９，９１…ログアンプ、　２０，５２…バーストエッジ検出部、　２１，５３，７０，９２…Ａ／Ｄ変換器、　２２，５４，７１，９３…制御部、　３０…エッジ検出対象信号出力部、　４１，８１…分配器、　４２，４７，８２，８７…ベクトル調整器、　４４，４６，５８，８４，８６…遅延器、　４５，４９，８５，８９…方向性結合器、　４８，８８…補助増幅器、　５０，５７，９０…結合器、[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a burst edge detection circuit and a distortion compensation amplifier that perform distortion compensation on a radio signal of a burst wave, and in particular, can detect an edge of a burst wave and perform distortion compensation according to an edge level. The present invention relates to a burst edge detection circuit and a distortion compensation amplification device.
[0002]
[Prior art]
2. Description of the Related Art In recent years, a wireless amplifier used in a base station device of a mobile communication system has been required to reduce power consumption, increase the efficiency of a wireless transmission circuit, and have a high degree of linearity. In a wireless amplification device used in a mobile communication system, it is necessary to simultaneously amplify signals of various types of frequencies in order to perform communication between a plurality of mobile stations, but this amplification causes intermodulation distortion, It is mixed with the amplified signal.
[0003]
For this reason, in a mobile communication system, a distortion compensation amplification device that compensates for distortion generated when a signal is amplified is generally used as a wireless amplification device. As a distortion compensation amplification device, an adaptive pre-distortion system (hereinafter, referred to as an APD system) for performing distortion compensation control for canceling a distortion generated at the time of amplification on a transmission signal before amplification, and a transmission signal after amplification. 2. Description of the Related Art There is known a feedforward method (hereinafter, referred to as an FF method) that extracts a distortion component, cancels out the extracted distortion component and a distortion component in an amplified transmission signal, and outputs an amplification result of the transmission signal.
[0004]
First, an APD-type distortion compensation amplification device will be described with reference to FIG. FIG. 12 is a configuration block diagram of a conventional APD-type distortion compensation amplification device. The APD-type distortion compensation amplification apparatus in FIG. 12 employs a baseband input method for directly inputting data to be transmitted.
In FIG. 12, a digital input signal to be transmitted is divided into an in-phase component (I in the figure) and a quadrature component (Q in the figure) and input to delay units 61 and 62, respectively. Each component of the input signal input to the delay units 61 and 62 is output to D / A converters (D / A in the figure) 63 and 64 after being delayed for a predetermined time and converted into analog signals. . The delay units 61 and 62 are provided for the purpose of synchronizing with the output timing to the D / A converter 63.
[0005]
Each component of the analog-converted input signal is input to the quadrature modulator 65. The quadrature modulation unit 65 performs quadrature modulation using both components of the input signal, and outputs the modulation result to the combining unit 66.
In the distortion compensating amplification device of FIG. 12, a set of delay units 61 and 62, D / A converters 63 and 64, and a quadrature modulation unit 65 is provided in n sets (n> 1) for each carrier frequency. By performing the above operation in, quadrature modulation of the input signal with a different carrier frequency is performed.
[0006]
The combining unit 66 combines the modulation results output from the quadrature modulation units 65-1 to 65-n in each set, and outputs the result to the distortion compensation unit 67 and the log amplifier (LOGAMP) 69 in the figure as a transmission signal.
[0007]
The log amplifier 69 performs logarithmic conversion on the level of the transmission signal output from the combining unit 66, and outputs the conversion result to an A / D converter (A / D in the figure) 70 as a characteristic value of the level. The A / D converter 70 digitally converts the characteristic value of the level and outputs the digital value to the control unit 71.
[0008]
The control unit 71 performs distortion compensation control and bias control based on the input level characteristic value. The control unit 71 has a built-in table in which the characteristic values of the levels and the parameters of the distortion compensation control and the bias control are stored in association with each other. The corresponding parameter is read out by referring to the stored table, the control signal based on the parameter is digitally converted by the A / D converter 72, and output to the distortion compensator 67 or the amplifier (AMP in the figure) 68. The control unit 71 outputs a control signal for phase control and amplitude control to the distortion compensation unit 67 and a control signal for bias control to the amplifier 68.
[0009]
When the control signal is output from the A / D converter 72, the distortion compensating section 67 performs distortion compensation on the transmission signal output from the combining section 66 based on the control signal. The distortion compensator 67 has a built-in phase variable device and attenuator, and performs phase control and amplitude control on the transmission signal based on the control signal to perform distortion compensation. By performing the distortion compensation, the transmission signal is given an inverse characteristic of a distortion component generated at the time of amplification by the amplifier 68. The distortion compensating section 67 outputs the transmission signal on which the distortion compensation has been performed to the amplifier 68.
[0010]
The amplifier 68 amplifies the transmission signal. However, since the distortion component generated during the amplification is offset by the inverse characteristic of the distortion component included in the transmission signal, the amplifier 68 outputs the original frequency of the transmission signal. The amplification result of the fundamental wave is output.
The amplifier 68 performs a process of limiting unnecessary bias current and noise based on a control signal for bias control output from the A / D converter 72.
[0011]
The distortion-compensating amplifier of FIG. 12 performs distortion compensation by adjusting the phase and amplitude of the input signal before amplification based on the level of the transmission signal before amplification. By the above-described operation, the distortion compensation amplification apparatus of FIG. 12 cancels the distortion component generated at the time of amplification by giving an inverse characteristic of the distortion to the input signal in advance, and amplifies only the fundamental wave of the transmission signal at a desired amplification degree. And output.
[0012]
Next, an FF type distortion compensation amplification device will be described with reference to FIG. FIG. 13 is a block diagram showing a configuration of a conventional distortion compensation amplifier of the FF system. FIG. 13 also shows the spectrum waveform of each element constituting the distortion compensation amplifier.
[0013]
The distortion compensating amplifier of FIG. 13 functionally includes a distortion detection loop that branches an input signal, amplifies one input signal, combines the amplified input signal and the other input signal in opposite phases, and outputs a distortion component. And a distortion compensation loop that combines the distortion component and the amplified input signal and outputs the result of removing the distortion component. In FIG. 13, a portion from the distributor 81 to the directional coupler 85 corresponds to a distortion detection loop, and a portion from the directional coupler 85 to the directional coupler 89 corresponds to a distortion compensation loop.
[0014]
When the input signal of the quadrature-modulated multicarrier is input to the splitter 81, it is distributed to the route of the main amplifier (main AMP in the figure) 83 and the route of the delay unit 84 in the distortion detection loop.
In the route of the main amplifier 83, the input signal is first adjusted in phase and amplitude by the vector adjuster 82, amplified by the main amplifier 83, and output to the directional coupler 84. By the amplification in the main amplifier 83, the input signal generates a distortion component having a frequency near the fundamental wave component in addition to the fundamental wave component which is the original frequency.
Further, the vector adjuster 82 adjusts the phase and amplitude of the input signal based on a control signal output from a control unit 93 described later.
[0015]
On the other hand, the input signal input to the route of the delay unit 84 is input to the directional coupler 47 after being delayed by the delay unit 84.
In the distortion detection loop, it is necessary to match the phase and amplitude of the input signal in the route of the main amplifier 83 and the route of the delay unit 84 in order to detect a distortion component described later. For this reason, a delay unit 84 is provided in the distortion detection loop.
[0016]
The directional coupler 85 outputs two outputs based on the input signals of both routes. One output has the input signal amplified by the main amplifier 83 output as it is to the delay unit 86, and the other output has the input signal amplified by the main amplifier 83 and the input signal delayed by the delay unit 84 in opposite phases. And a distortion component is output to an auxiliary amplifier (auxiliary AMP in the figure) 88 as a result.
[0017]
The amplified input signal output from the directional coupler 85 is delayed by the delay unit 86 and input to the directional coupler 89. After the phase component and the amplitude are adjusted by the vector adjuster 87, the distortion component is amplified by the auxiliary amplifier 88 to the same level as the input signal of the delay unit 86, and is input to the directional coupler 51. Also in the distortion compensation loop, it is necessary to match the phases of the input signals in both routes for distortion compensation, and therefore, a delay unit 86 is provided.
Further, the vector adjuster 87 adjusts the phase and amplitude of the distortion component based on a control signal output from the control unit 93 described later.
[0018]
In the directional coupler 89, the amplified input signal and the amplified distortion component are combined in opposite phases to cancel the distortion component in the input signal, and as a result, the amplified fundamental wave component, that is, the transmission signal Is output. It should be noted that a terminator (not shown) is provided at the other output terminal of the directional coupler 89, and no output is performed therefrom.
[0019]
The transmission signal output from the directional coupler 89 is also output to the log amplifier (LOGAMP) 91 via the coupler 90. The log amplifier 91 performs logarithmic conversion of the level of the transmission signal and outputs the result of the conversion to an A / D converter (A / D in the figure) 92 as a characteristic value of the level, similarly to the distortion compensation amplifier of FIG. The A / D converter 92 converts the characteristic value of the level into a digital value and outputs the digital value to the control unit 93.
[0020]
The control unit 93 performs distortion compensation control based on the input level characteristic value. The control unit 93 has a built-in table in which level characteristic values and distortion control parameters are stored in association with each other, and refers to the built-in table based on the input level characteristic values. Then, a corresponding parameter is read out, and a control signal based on the parameter is output to the vector adjusters 82 and 87. That is, the control unit 93 converts the control signals related to the phase control and the amplitude control into digital signals by the D / A converters 94 and 95 and outputs the digital signals to the vector adjusters 82 and 87.
The vector adjuster 82 adjusts the phase and amplitude of the transmission signal or the distortion component based on the control signal output from the D / A converter 94.
The vector adjuster 87 adjusts the phase and amplitude of the transmission signal or the distortion component based on the control signal output from the D / A converter 95.
[0021]
When the distortion component remains in the transmission signal, the directional coupler 89 cancels the distortion component when the distortion component remains in the transmission signal based on the phase and amplitude of the input signal based on the level of the amplified transmission signal. Is adjusted to compensate for distortion. With the above-described operation, the distortion compensation amplification apparatus in FIG. 13 removes a distortion component in the amplified input signal and outputs a transmission signal amplified at a desired amplification degree with respect to the fundamental wave.
[0022]
In data communication using a mobile phone, realization of a high-speed Internet environment under a mobile environment is expected in order to meet various user needs. However, in realizing high-speed communication, it is important to reduce the increased power consumption.
For this reason, conventionally, a method of reducing power consumption by power control has been adopted in a wireless amplification device, and recently, a method of reducing power consumption by using a burst wave as a wireless signal has been taken up. In wireless communication using burst waves, the level of a wireless signal is suppressed when communication data is not transmitted, and the level changes rapidly during transmission, so that power consumption during communication can be reduced.
[0023]
As a typical method of wireless communication using a burst wave, in HDR (High Data Rate), downlink power control is not performed for a terminal whose distance from a base station constantly fluctuates, and transmission power is kept constant. Instead, data speed control is performed.
That is, HDR does not employ CDMA (Code Division Multiple Access) of a direct spreading method for a downlink signal from a base station apparatus, but employs TDMA (Time Division Multiple Access). A base station apparatus adopting HDR sets a symbol rate so as to preferentially increase a data communication rate with respect to a mobile station having a good reception state, assigns a time slot of the rate to each terminal, and assigns a signal slot to a signal. Employs a burst wave. The HDR downlink signal has a packet length of 1024 to 4096 bits and a transmission time of 1.67 to 26.67 ms per packet.
The burst wave is used not only for HDR but also for other data communications.
[0024]
However, in the conventional APD and FF distortion compensation amplifiers described above, the control unit periodically reads the level of the input signal in accordance with the sample timing and performs distortion compensation control according to the level. In some cases, it was not possible to follow a steep level change, resulting in a temporary deterioration in characteristics.
[0025]
The relationship between the sample timing and the burst wave in the conventional distortion compensation amplifier will be described with reference to FIG. FIG. 14 is an explanatory diagram showing the edge trigger timing of the burst wave. In FIG. 14, the description is made separately for FIGS. 14 (i), (ii), and (iii) for each type of burst wave waveform.
In each of FIGS. 14A and 14B, the upward arrow shown in the burst wave indicates the rising of the burst wave, and the downward arrow indicates the falling of the burst wave. Arrows at a plurality of specific intervals shown below the burst wave indicate sample timings of level reading in the conventional distortion compensation amplifier. In each of FIGS. 14A and 14B, time progresses from left to right.
[0026]
In FIG. 14 (i), the first burst wave rises between the earliest sample timing shown on the left and the next sample timing. In the conventional distortion compensation amplifier, the level of the input signal at the sample timing is read, and the level is not read at a timing other than the sample timing.
For this reason, the conventional distortion compensation amplification device cannot read the level of the input signal at the edge trigger timing at which the burst wave rises, and cannot read the level until the next sample timing. In the case of falling, the level cannot be read until the next sample timing comes for the same reason.
[0027]
Therefore, the conventional distortion compensation amplification device cannot read the level of the input signal in synchronization with the edge trigger timing, and performs distortion compensation in accordance with the rising and falling levels of the burst wave (hereinafter, edge level). In some cases, radio transmission cannot be performed, and radio transmission may be performed while distortion is included. As a result, the quality of a transmission signal is degraded, and the standard for leakage power cannot be satisfied.
[0028]
In particular, when the burst wave generation time is shorter than the sample timing as shown in FIG. 14 (ii) or when the burst wave level changes step by step as shown in FIG. 14 (iii), the burst wave It becomes more difficult to perform the distortion compensation corresponding to the edge level of, and the deterioration of the transmission signal becomes more remarkable.
In HDR and the like, the level of the burst wave tends to decrease when the distance between the base station and the terminal is short, and to increase when the distance is long. Since the level of a burst wave frequently changes in a mobile communication system, a distortion compensation amplifier that performs distortion compensation according to the level of the burst wave has been desired.
[0029]
As a conventional technique for performing distortion compensation in response to a burst wave, Japanese Patent Application Laid-Open No. 6-232665, “Transmission Output Control Method” published on August 19, 1994 (applicant: Hitachi, Ltd., inventor: Nobuhiro Shimogama) has been proposed.
In the present invention, the high-frequency signal amplified by the power amplifier is subjected to attenuation control so that the output power is kept constant, and then detected, and an envelope signal as a result of the detection and a reference envelope signal in a baseband band are detected. , The difference voltage is applied to a variable gain amplifier provided in a stage preceding the power amplifier, and the level of the high-frequency signal output from the variable gain amplifier is adjusted. Thus, the difference voltage is detected by comparing with the reference envelope signal having a gentle edge portion of the burst wave, and the voltage of the high-frequency signal can be controlled based on the difference voltage. Therefore, distortion compensation is performed in response to the burst wave. be able to.
[0030]
[Problems to be solved by the invention]
However, in the above-described conventional distortion compensation amplifying apparatus, as described above, it is not possible to perform distortion compensation corresponding to an edge level with respect to burst waves of various forms, and radio transmission is performed while distortion is included. Therefore, there is a problem that the quality of the transmission signal is deteriorated.
[0031]
Also, the invention of Japanese Patent Application Laid-Open No. 6-232665 is to perform distortion compensation in response to amplitude distortion in a burst wave, and not to perform distortion compensation for phase distortion. Thus, there is a problem that accurate distortion compensation cannot be performed. Further, since a means for generating the reference envelope signal is required, there are various problems that the circuit configuration becomes complicated.
[0032]
The present invention has been made in view of the above circumstances, and for a burst wave of various forms, a burst edge detection circuit capable of accurately performing distortion compensation corresponding to an edge level and simplifying a circuit configuration. It is an object to provide a distortion compensation amplification device.
[0033]
[Means for Solving the Problems]
The present invention for solving the problems of the above conventional example, a plurality of voltage reference values are set to detect the edge of the burst wave, comparing the level of the input signal of the burst wave and each voltage reference value, When the input signal level is equal to or higher than the voltage reference value, an edge detection signal indicating that the burst wave has risen is output. When the input signal level falls below the voltage reference value while the burst wave has risen, the burst wave rises. This is a burst edge detection circuit that outputs an edge detection signal indicating a lowered state, and can detect edges of burst waves of various forms.
[0034]
A distortion compensating amplifier for amplifying a distortion generated at the time of amplification while amplifying a burst wave input signal, wherein a state of an edge detection signal output from the burst edge detection circuit according to claim 1 is monitored. Then, when the rising and falling of the burst wave is detected by the change in the state of the edge detection signal, the level of the burst wave at the time of rising and falling is detected, and the phase shift amount and the attenuation amount with respect to the input signal are specified. This is a distortion compensation amplification device that performs phase shift adjustment and amplitude adjustment of the input signal based on the amount of phase shift to compensate for the distortion of the input signal.For various types of burst waves, accurate distortion compensation corresponding to the edge level And the circuit configuration can be simplified.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
The distortion compensation amplification apparatus according to the embodiment of the present invention includes a plurality of reference values for detecting the edge of the burst wave, and determines whether the level of the input signal including the burst wave is equal to or higher than the reference voltage of the edge or equal to or lower than the reference voltage. A burst edge detector for detecting whether or not the burst signal is detected in real time, and performing a distortion compensation by controlling a phase shift and an attenuation corresponding to the level of the input signal in accordance with the detection result in the burst edge detector. Distortion compensation can be accurately performed for a burst wave of any form corresponding to the edge level, and the circuit configuration can be simplified.
Note that the burst edge detection circuit in the claims corresponds to the burst edge detection unit in the figure.
[0036]
A configuration of a distortion compensation amplification device (hereinafter, a first device) according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a configuration block diagram of the first device. The first device is an APD-type distortion compensation amplifying device, which has a baseband input method for directly inputting data to be transmitted.
The first device includes delay sections 11 and 12, D / A converters (D / A in the figure) 13 and 14, a quadrature modulation section 15, a coupling section 16, a distortion compensation section 17, and an amplifier (FIG. AMP) 18, a log amplifier (LOGAMP in the figure) 19, a burst edge detection unit 20, an A / D converter (A / D in the figure) 21, a control unit 22, and a D / A converter (FIG. D / A) 23.
Further, in the first device, n sets (n> 1) of sets of delay units 11 and 12, D / A converters 13 and 14, and quadrature modulation unit 15 are provided for each carrier frequency.
[0037]
Next, the configuration of each unit of the first device will be described.
The delay unit 11 delays the in-phase component (I in the figure) of the digital input signal to be transmitted for a predetermined time and outputs the delayed signal to the D / A converter 13. Further, the delay unit 12 delays a quadrature component (Q in the figure) of the digital input signal to be transmitted by a predetermined time and outputs the delayed signal to the D / A converter 14.
The delay units 11 and 12 are provided for the purpose of synchronizing output timings to the corresponding D / A converters 13 and 14.
[0038]
The D / A converter 13 converts the input signal output from the delay unit 11 into an analog signal, and outputs the analog input signal to the quadrature modulation unit 15. The D / A converter 14 converts the input signal output from the delay unit 12 into an analog signal, and outputs the analog input signal to the quadrature modulation unit 15.
The quadrature modulation unit 15 performs quadrature modulation using each component of the analog input signal output from the D / A converters 13 and 14, and outputs a modulation result to the combining unit 16. The quadrature modulation unit 15 performs quadrature modulation using a different carrier frequency in each group, and outputs the result to the combining unit 16.
[0039]
The combiner 16 combines the quadrature modulation results output from the quadrature modulators 15-1 to 15-n, and outputs the result to the distortion compensator 17 and the log amplifier 19 as a transmission signal.
The distortion compensating unit 17 performs distortion compensation on the input transmission signal based on a control signal output from the control unit 22 described later, and outputs the result to the amplifier 18. The distortion compensating unit 17 has a built-in variable phase shifter and variable attenuator (neither is shown), and adjusts the phase and amplitude of the transmission signal based on the control signal from the control unit 22 to provide distortion. Make compensation.
[0040]
The amplifier 18 performs power amplification of the transmission signal and outputs the amplified transmission signal. The amplifier 18 performs bias control based on a control signal output from the control unit 22 to limit output of unnecessary current and noise.
The log amplifier 19 performs logarithmic conversion of the level of the transmission signal output from the combining unit 16 and outputs the conversion result as a characteristic value of the level to the burst edge detection unit 20 and the A / D converter 21.
[0041]
The burst edge detector 20 is a feature of the present invention, and detects the rising and falling edges of the burst wave based on the level characteristic value output from the log amplifier 19, and detects the edge based on the detection result. The signal is output to the control unit 22. The detailed configuration of the burst edge detection unit 20 will be described later.
[0042]
The A / D converter 21 converts the characteristic value of the level into a digital value and outputs the result of the conversion to the control unit 22.
The control unit 22 controls the amount of distortion compensation to be performed by the distortion compensation unit 17 based on the edge detection signal output from the burst edge detection unit 20 and the level characteristic value output from the A / D converter 21. And outputs a control signal including the information of the control amount to the D / A converter 23.
Further, the control unit 22 specifies a bias control amount of the amplifier 18 based on the edge detection signal and the specific value of the level, and outputs a control signal including information on the control amount to the D / A converter 23. .
Further, the control unit 22 specifies a control amount of distortion compensation to be performed by the distortion compensating unit 17 based on the level characteristic value at each sample timing, and D / A converts a control signal including the information of the control amount. Output to the device 23.
The detailed configuration of the control unit 22 will be described later.
[0043]
The D / A converter 23 converts the control signal for distortion compensation output from the control unit 22 into an analog signal and outputs the analog signal to the distortion compensation unit 17. Further, the D / A converter 23 converts the control signal of the bias control output from the control unit 22 into an analog signal and outputs the analog signal to the amplifying unit 18.
[0044]
Next, the operation of the first device will be described with reference to FIG.
In FIG. 1, a digital input signal to be transmitted is divided into an in-phase component and a quadrature component and input to delay units 11 and 12, respectively. In the first device, a set of delay units 11 and 12, D / A converters 13 and 14, and quadrature modulator 15 is provided for each carrier frequency.
[0045]
Each component of the input signal input to the delay units 11-1 and 12-1 is delayed for a fixed time and output to the D / A converters 13-1 and 13-2, respectively. In the D / A converters 13-1 and 13-2, each component of the input signal is digitally converted and output to the quadrature modulator 15-1.
The quadrature modulation section 15-1 performs quadrature modulation using a specified carrier frequency using both components of the input signal, and outputs the modulation result to the combining section 16. By the above series of operations, the input signal is quadrature-modulated by the specific carrier frequency.
The input signals input to the other delay units 11-2 to 11-n and 12-2 to 12-n are also modulated by the quadrature modulation units 15-2 to 15-n to different carrier frequencies by the same operation. Output to the combining unit 16.
[0046]
The input signals quadrature-modulated by the quadrature modulators 15-1 to 15-n are combined in the combiner 16, and the combined result is output to the distortion compensator 17 and the log amplifier 19 as a transmission signal. Hereinafter, in the first device, a series of paths from the distortion compensation unit 17 to the amplifier 18 will be referred to as a “main line system”, and a series of paths from the log amplifier 19 to the control unit 22 will be referred to as a “control system”.
[0047]
When the transmission signal output to the control system is first input to the log amplifier 19, a logarithmic conversion process of the level is performed. The logarithmic conversion result is output to the burst edge detection unit 20 and the A / D converter 21 as a level characteristic value.
The burst edge detection unit 20 detects the edge of the burst wave based on the level characteristic value, generates an edge detection signal based on the detection result, and outputs the signal to the control unit 22. The detailed operation of the burst edge detection unit 20 will be described later.
[0048]
The level characteristic value output to the A / D converter 21 is digitally converted and then output to the control unit 22.
The control unit 22 controls the distortion compensation control amount to be performed by the distortion compensation unit 17 based on the edge detection signal output from the burst edge detection unit 20 and the level characteristic value output from the A / D converter 21. Then, the control signal including the information of the control amount is output to the D / A converter 23.
The control unit 22 specifically specifies the phase shift amount in the phase control and the attenuation amount in the amplitude control performed by the distortion compensation unit 17 as the specification of the control amount of the distortion compensation, and specifies the specified phase shift amount and attenuation. A control signal including the amount information is output to the D / A converter 23. The control signal output to the D / A converter 23 is analog-converted and output to the distortion compensator 17.
[0049]
Further, the control unit 22 specifies the bias control of the amplifier 18 based on the edge detection signal and the specific value of the level, and outputs a control signal including information on the control to the amplifier 18. The control unit 22 specifically specifies the value of the bias current in the amplifier 18 and outputs a control signal including the specified information to the D / A converter 23 as the specification of the bias control. The control signal output to the D / A converter 23 is converted to an analog signal and output to the amplifier 18.
The bias control of the amplifier 18 is for preventing the amplifier 18 from performing extra output when there is no burst wave output in the transmission signal. In the first device, it is preferable that the D / A converter 23 has a plurality of input ports and output ports, and the data input destination and the output destination are associated with each other.
[0050]
In the main line system, the distortion compensating unit 17 performs distortion compensation on the transmission signal output from the coupling unit 16 and outputs the transmission signal on which the distortion compensation has been performed to the amplifier 18.
The distortion compensator 17 performs distortion compensation by performing phase shift adjustment by a variable phase shifter and amplitude adjustment by a variable attenuator based on a control signal output from the controller 22. By performing the distortion compensation, the transmission signal is given an inverse characteristic of a distortion component generated at the time of amplification by the amplifier 18.
[0051]
The amplifier 18 amplifies and outputs the distortion-compensated transmission signal. As described above, the transmission signal subjected to the distortion compensation is given the inverse characteristic of the distortion component generated at the time of amplification by the amplifier 18, and therefore, the distortion component generated at the time of amplification is The inverse characteristic of the distortion component included in the signal is canceled, and the amplifier 68 outputs the amplification result of the fundamental wave which is the original frequency of the transmission signal.
Further, the amplifier 18 performs a process of limiting the output of unnecessary current and noise based on the control signal of the bias control output from the control unit 22.
[0052]
Next, a detailed configuration and operation of a control system in the first device will be described with reference to FIG. FIG. 2 is a configuration block diagram of a control system in the first device. The components having the same configuration as in FIG. 1 are described with the same reference numerals.
2, the burst edge detector 20 includes a comparator 201 and resistors 202 and 203. The burst edge detector 20 is provided with a comparator 201 and a set of resistors 202 and 203 for each edge reference voltage which is a reference voltage of an edge of a burst wave to be detected. In FIG. 2, the comparator 201 and the resistors 202 and 203 are provided in n sets (n> = 1) in total.
In the burst edge detector 20, a level characteristic value is input from the log amplifier 19 to the non-inverting input terminal (+) of each comparator 201. Each resistor 202 has one end connected to the power supply Vt and the other end connected to the inverting input terminal (−) of the corresponding comparator 201. Each resistor 203 is connected in parallel with the corresponding resistor 202 and is grounded.
[0053]
The control unit 22 includes a CPU (Central Processing Unit) 221 and a memory 222. In FIG. 2, the log amplifier 19, the A / D converter 20, and the D / A converter 23 have the same configuration as in FIG.
[0054]
In the burst edge detection unit 20, the comparator 201 compares the characteristic value of the level output from the log amplifier 19 with the level reference voltage output from the resistor 202, and based on the comparison result, determines the voltage of the output signal. And outputs the output signal to the control unit 22 as an edge detection signal. In the comparator 201, the characteristic value of the level is input to the non-inverting input terminal, and the reference voltage is input to the inverting input terminal.
The edge detection signal output from the comparator 201 takes two types of prescribed voltage values, and the comparator 201 changes to any one of the voltage values depending on the magnitude relationship between the characteristic value and the level reference voltage value. Outputs an edge detection signal.
[0055]
The resistors 202 and 203 constitute a voltage divider. One end of the resistor 202 is connected to a power supply for supplying the reference voltage Vt, and the other end is connected to the inverting input terminal of the corresponding comparator 201. The resistor 203 has one end grounded and the other end connected in parallel to the resistor 202.
, 202-n and 203-n respectively divide the edge reference voltages V1, V2,... Vn different from the reference voltage Vt to generate a comparator 201. Is set to supply. That is, each of the resistors 202 and 203 sets an edge reference voltage for detecting a rising or falling edge of the burst wave to have a different value, and supplies the edge reference voltage to the comparator 201. Edge detection is possible.
Specifically, the edge reference voltage can be set by a method such as changing the resistance value of the resistor 202 or 203.
[0056]
In the control unit 22, the CPU 221 receives the characteristic value of the level output from the A / D converter 21 through a data port (DATA in the figure). The CPU 221 detects the characteristic value at the sample timing, searches and reads out the phase shift amount and the attenuation amount corresponding to the characteristic value from the memory 222, and reads a control signal including these information into the D / A converter 23. Is output to the distortion compensator 17 via
[0057]
Further, the CPU 221 receives an edge detection signal output from the burst edge detection unit 20 at an interrupt port (INT1 to INTn in the figure). The number of interrupt ports corresponds to the number of comparators 201 in burst edge detector 20.
When the voltage of the edge detection signal input to the interrupt port changes, the CPU 221 detects a change in the voltage and performs an interrupt process. In the interrupt processing, the CPU 221 detects the characteristic value of the level at the time of the change, and if the characteristic value exceeds the reference voltage value of the burst wave, the phase shift amount and the attenuation amount corresponding to the characteristic value are read from the memory 222. And outputs a control signal including these pieces of information to the distortion compensator 17 via the D / A converter 23.
Further, the control unit 22 detects the characteristic value, and if the characteristic value is equal to or less than the reference voltage value of the burst wave, retrieves and reads a bias current value corresponding to the characteristic value from the memory 222 and reads out the information. The control signal is output to the amplifier 18 via the D / A converter 23.
Details of the interrupt processing will be described later.
[0058]
The memory 222 stores the phase shift amount of the phase adjustment performed in the distortion compensator 17, the attenuation amount of the amplitude adjustment, and the bias current value performed in the amplifier 18 in the form of a table associated with the characteristic value of the level. I have. By accessing the memory 222, the CPU 221 can search for and read out the corresponding phase shift amount, attenuation amount, and bias current value based on the detected characteristic value.
[0059]
The operation of the distortion compensation control of the control system in the first device will be described with reference to FIGS. FIG. 3 is an explanatory diagram showing a relationship between a burst wave and an edge reference voltage. FIG. 4 is an explanatory diagram showing a timing of distortion compensation in the first device when there are a plurality of edge reference voltages. FIG. 5 is a flowchart of the distortion compensation by the level detection at the sample timing in the control unit 22, and FIG. 6 is a flowchart of the distortion compensation by the level detection at the edge trigger timing in the control unit 22.
[0060]
First, the operation of distortion compensation by level detection at the sample timing will be described.
2, the level characteristic value output from the log amplifier 19 via the A / D converter 21 is always input to the data port of the CPU 221 in the control unit 22. As shown in the flowchart of FIG. 5, the CPU 22 detects a characteristic value at each sample timing (S1), searches and reads and reads the corresponding phase shift amount and attenuation amount from the memory 222 based on the detection result. The control signal including the information is output to the distortion compensator 17 to perform the distortion compensation control (S2).
[0061]
Next, the operation of distortion compensation by level detection at the edge trigger timing will be described.
2, the characteristic value of the level output from the log amplifier 19 is input to the non-inverting input terminals of the comparators 201-1 to 201-n in the burst edge detection unit 20. The edge reference voltages V1, V2... Vn obtained by dividing the reference voltage Vt are supplied to the inverting input terminals of the comparators 201-1 to 201-n from the corresponding resistors 202-1 to 202-n. The edge reference voltage is for detecting the edge of the burst wave, and different edge reference voltages are respectively supplied from the resistors 202-1 to 202-n.
[0062]
The comparators 201-1 to 201-n compare the characteristic value with the edge reference voltage, specify the voltage of the output signal based on the comparison result, and output the voltage to the control unit 22 as an edge detection signal.
The comparators 201-1 to 201-n set the voltage of the edge detection signal to one of two types of prescribed voltage values based on the comparison result. For example, the comparators 201-1 to 201-n set + V as the output voltage when the characteristic value is larger than the edge reference voltage, and set -V as the output voltage when the characteristic value is opposite, and set the output voltage. Outputs an edge detection signal.
[0063]
As described above, since a different edge reference voltage is supplied to each comparator, a combination of the voltage values (+ V or -V) of the edge detection signals output from the comparators 201-1 to 201 -n is used. The state of the current burst wave can be represented. Further, a change in the voltage value of the edge detection signal in any of the comparators 201-1 to 201-n can indicate that the burst wave has risen or fallen.
[0064]
The edge detection signals output from the comparators 201-1 to 201-n are input to corresponding interrupt ports of the CPU 221 in the control unit 22. The CPU 221 can monitor the state of the voltage of the edge detection signal input to the interrupt port.
Normally, the CPU 221 detects a characteristic value at each sample timing and performs distortion compensation control corresponding to the characteristic value. However, when the voltage value of the edge detection signal input to any of the interrupt ports changes, the CPU 221 detects the characteristic value. Recognizes that the rise or fall of the burst wave has occurred, and starts interrupt processing.
[0065]
The operation of the CPU 221 in the interrupt processing will be described with reference to the flowchart of FIG. When interrupt processing is started, the CPU 221 first inhibits interrupt processing by all interrupt ports (S11). That is, in the process S11, even if a voltage change occurs in another interrupt port after the interrupt process is started, the CPU 221 does not perform another interrupt process until the interrupt process ends.
[0066]
Next, the CPU 221 detects the characteristic value at the start of the interrupt processing, that is, the burst level, from the characteristic values input to the data port (S12). The CPU 221 normally detects a characteristic value at each sample timing, but in an interrupt process, forcibly detects a characteristic value when an interrupt occurs.
[0067]
If the detection result of the burst level in the processing S12 is equal to or more than the specified value (Yes in S13), the CPU 221 reads the corresponding phase shift amount and attenuation amount from the table stored in the memory 222 based on the detection result. Is retrieved and read out, and a control signal including these pieces of information is output to the distortion compensator 17 via the D / A converter 23, thereby performing distortion compensation control (S14).
[0068]
In the process S13, when the characteristic value is less than the specified value (No in S13), the CPU 221 searches for and reads a corresponding bias current value from the table stored in the memory 222 based on the detection result. By outputting a control signal containing the information to the amplifier 18 via the D / A converter 23, bias control is performed so as to limit the output of the amplifier 18. The CPU 221 sets a minimum voltage value to be recognized as a burst wave to a specified value. If the minimum voltage value is larger than the specified value, the burst wave is input, so that the distortion compensation control is performed. Then, the power consumption of the amplifier 18 is reduced.
[0069]
When the distortion compensation control or the bias control ends, the CPU 221 releases the inhibition of the interrupt to the interrupt port (S16), and ends the interrupt processing. Upon completion of the interrupt processing, the CPU 221 returns to a state of accepting the interrupt processing again. When a change occurs in the voltage value of the edge detection signal, the CPU 221 starts the interrupt processing again.
[0070]
Next, the timing of distortion compensation in the first device will be described with reference to FIGS. FIG. 3 is described separately for FIGS. 3 (i), (ii), and (iii) for each type of burst wave waveform. Also, the arrows and the traveling direction of time in FIG. 3 are the same as those in FIG.
In FIG. 3, (a) to (e) represent edge reference voltages for detecting the rise and fall of each burst wave. The number of comparators required in the burst edge detector 20 is one when the burst waveform is shown in FIGS. 3 (i) and (ii), and three when the burst waveform is shown in FIG. 3 (iii). The edge reference voltages (a) to (e) are supplied.
[0071]
First, when the characteristic value of the burst wave shown in FIG. 3I exceeds the edge reference voltage (a), that is, at the time of the rising edge of the burst wave, the edge reference voltage (a) of the burst edge detection unit 20 is increased. The supplied comparator changes the voltage value of the edge detection signal. When a change in the voltage value of the edge detection signal occurs, the CPU 221 of the control unit 22 starts an interrupt process and detects a characteristic value at the time of the interrupt. Since the edge reference voltage (a) is set as the specified value of the burst wave voltage in the CPU 221, the CPU 221 performs distortion compensation control based on the characteristic value, and causes the distortion compensation unit 17 to perform distortion compensation.
[0072]
Also, at the time when the characteristic value becomes equal to or less than the edge reference voltage (a) from the peak voltage of the burst wave, that is, at the time of the falling edge of the burst wave, the burst edge detector 20 supplies the edge reference voltage (a). The detector changes the voltage value of the edge detection signal.
[0073]
Then, the CPU 221 of the control unit 22 detects the characteristic value by performing the above-described interrupt processing. In this case, since the characteristic value is equal to or lower than the edge reference voltage (a), the CPU 221 performs bias control, and causes the amplifier 18 to reduce the output.
When there is no rise or fall of the burst wave, the CPU 221 detects a characteristic value at each sample timing and performs distortion compensation control.
Even when the burst waveform is as shown in FIG. 3 (ii), the first device performs distortion compensation or bias control with the same control as that of FIG. 3 (i) based on the edge reference voltage (b).
[0074]
In the case where the level of the burst waveform changes in multiple stages as shown in FIG. 3 (iii), the burst edge detector 20 needs to be provided with a plurality of comparators so that the rising and falling edges of each stage can be detected. There is. In FIG. 3 (iii), since the levels change in three stages, the burst edge detector 20 is provided with comparators to which the level reference voltages (c), (d), and (e) are respectively supplied, and the rising edge for each stage is provided. And falling edge detection. In the case of FIG. 3 (iii), the specified value of the voltage of the burst wave is set to the level reference voltage (e) in the CPU 221.
[0075]
In the first device, the burst edge detection unit 20 includes comparators to which the level reference voltages (a) to (e) are supplied, respectively, so as to support the burst waveforms of FIGS. 3 (i) to (iii). It may be. With such a configuration, the burst edge detection unit 20 can independently detect edges corresponding to burst waves having various waveforms. Therefore, the circuit of the first device that handles an input signal including various burst waveforms The scale can be reduced and the manufacturing cost can be reduced.
Further, if the level reference voltage in each burst wave is the same, for example, if any of the level reference voltages (a) to (e) is the same, the burst edge detection unit 20 may be configured to share a comparator. Good.
[0076]
The timing of the distortion compensation control and the distortion compensation for the burst waveform shown in FIG. 3 (iii) will be described in detail with reference to FIG. FIG. 4 (i) shows a time chart of the distortion compensation control in the first device. 4 (i), when the rising edge of the first stage of the burst wave occurs at the edge trigger timing (C-1), a change in the voltage of the edge detection signal occurs in the burst edge detection unit 20, and the CPU 221 of the control unit 22 Then, at timing (A-1), distortion compensation control based on the characteristic value at the time of occurrence of the interrupt is performed, and a control signal is output to the distortion compensation unit 17 via the D / A converter 23.
FIG. 4 (ii) shows a time chart of the distortion compensation in the first device, and the distortion compensator 17 receiving the control signal performs the distortion compensation on the transmission signal at the timing (B-1). .
[0077]
In FIG. 4 (i), when the second and third rising edges of the burst wave occur at once at the edge trigger timing (C-2), the burst edge detector 20 changes the voltage of the edge detection signal, and the CPU 221 At timing (A-2), distortion compensation control based on the characteristic value at the time of occurrence of the interrupt is performed, and a control signal is output to the distortion compensation unit 17 via the D / A converter 23.
[0078]
As described above, the CPU 221 inhibits other interrupts until the interrupt processing is completed. Therefore, the CPU 221 performs the interrupt processing at the edge trigger timing (C-3) that occurs almost simultaneously with the edge trigger timing (C-2). Do not do. Therefore, the CPU 221 performs the distortion compensation control at the timing (A-2) based on the characteristic value of the level exceeding the edge reference voltage (c) as the characteristic value at the edge trigger timing (C-2). Upon receiving this, the distortion compensating unit 17 performs distortion compensation at the timing (B-2) in FIG. 4 (ii).
[0079]
Further, in FIG. 4 (i), when the third and second steps of the burst wave occur at once at the edge trigger timing (C-4), a change in the voltage of the edge detection signal occurs in the burst edge detection unit 20. The CPU 221 performs the distortion compensation control based on the characteristic value at the time of occurrence of the interrupt at the timing (A-3), and outputs a control signal to the distortion compensation unit 17 via the D / A converter 23.
[0080]
Also here, the CPU 221 does not perform the interrupt processing at the edge trigger timing (C-5) that occurs almost simultaneously with the edge trigger timing (C-4), and sets the edge reference voltage (C-4) as the characteristic value at the edge trigger timing (C-4). d) Distortion compensation control based on the following characteristic values is performed at timing (A-3). Upon receiving this, the distortion compensating unit 17 performs distortion compensation at the timing (B-3) in FIG. 4 (ii).
[0081]
In FIG. 4I, when the first stage of the burst wave falls at once at the edge trigger timing (C-6), the burst edge detector 20 changes the voltage of the edge detection signal. At this time, since the characteristic value is equal to or lower than the edge reference voltage (e), the CPU 221 performs the bias control based on the characteristic value at the time of the interrupt at the timing (A-4), and A control signal is output to the unit 18. Thus, the amplifier 18 reduces the output at the timing (B-4).
[0082]
When there is no rise or fall of the burst wave, the CPU 221 detects a characteristic value at each sample timing and performs distortion compensation control. By performing the distortion compensation control based on the characteristic value for each sample timing, the first device can perform the distortion compensation control corresponding to the level between the rising and the falling of the burst wave.
[0083]
According to the first device, by providing the burst edge detection unit 20, the edge level of the burst wave can be detected in synchronization with the edge trigger timing of the burst wave, so that distortion compensation control or bias control corresponding to the edge level can be performed. As a result, distortion compensation can be accurately performed for a burst wave corresponding to an edge level, and a circuit configuration can be simplified.
[0084]
In particular, when the burst wave rises and falls in multiple stages, the burst edge detection unit 20 provides comparators for comparing the rising and falling reference voltages with the burst wave level by the number of stages. Since the edge level of the burst wave can be detected in synchronization with the edge trigger timing of the burst wave, distortion compensation can be accurately performed for various types of burst waves according to the edge level.
[0085]
Next, a distortion compensation amplifying apparatus (hereinafter, referred to as a second apparatus) according to a second embodiment of the present invention will be described with reference to FIGS. 7 to 9, focusing on differences from the first apparatus. FIG. 7 is a configuration block diagram of the second device, FIG. 8 is a configuration block diagram of the compensation target signal output unit 10 in the second device, and FIG. 9 is an edge detection target signal in the second device. FIG. 3 is a configuration block diagram of an output unit 30. Parts having the same configuration as the first device will be described with the same reference numerals.
[0086]
In the second device shown in FIG. 7, the compensation target signal output unit 10 is a combination of the delay units 11 and 12, the D / A converters 13 and 14, and the quadrature modulator 15 in the first device, as shown in FIG. The configuration includes n sets and a coupler 16, and the coupling result output from the coupler 16 is output only to the distortion compensator 17.
[0087]
The configuration of the edge detection target signal output unit 30 includes D / A converters 31 and 32, n sets of quadrature modulators 33, and a coupling unit 34, as shown in FIG. ing. The output result output from the combining unit 34 is output to the log amplifier 19.
[0088]
The D / A converters 31 and 32, the quadrature modulator 33, and the coupling unit 34 are the same as the configurations of the D / A converters 13 and 14, the quadrature modulator 15, and the coupling unit 16 in the first device, respectively. Therefore, the description is omitted. The input signals input to the D / A converters 31-1 to 31-n and 32-1 to 32-n are supplied to the delay units 11-1 to 11-n and 12-1 in the compensation target signal output unit 10. -12-n, and the carrier frequency used in the quadrature modulators 33-1 through 33-n is the same as that of the quadrature modulators 15-1 through 15-n in the compensation target signal output unit 10. Identical.
[0089]
In the second device, a digital input signal to be transmitted is input to the compensation target signal output unit 10 and the edge detection target signal output unit 30. The input signal orthogonally modulated and combined for each carrier frequency in the compensation target signal output unit 10 is output to the distortion compensation unit 17 as a transmission signal, and distortion compensation is performed. The input signal orthogonally modulated and synthesized for each carrier frequency in the edge detection target signal output unit 30 is output to the log amplifier 19 as an edge detection target signal, and used for edge level detection and distortion compensation control.
[0090]
Further, the second device can eliminate a delay difference between the edge trigger timing of the burst wave and the timing until distortion compensation.
As shown in FIG. 4, the delay difference between the edge trigger timing (C-1) and the distortion compensation timing (B-1) is the difference between the edge trigger timing (C-1) and the distortion compensation control timing (A-1). ) And distortion compensation control timing (A-1) to distortion compensation timing (B-1). In particular, from the edge trigger timing (C-1) to the distortion compensation control timing (A-1), the CPU 221 requires several tens of steps of processing and a long period of several hundred nanoseconds. 18 output.
[0091]
In order to eliminate a delay difference between the edge trigger timing (C-1) and the distortion compensation timing (B-1), the second device converts the transmission signal by the delay units 11 and 12 in the compensation target signal output unit 10. The delay is delayed by the delay difference. With such a configuration, the second device can perform distortion compensation on the transmission signal at an appropriate timing, and can reduce distortion generated in the delay time.
[0092]
Although the first and second devices adopt a baseband input method as an input method, an IF (Intermediate Frequency) may be used as an input method. In this case, the modulation frequencies for IF may be stored in the quadrature modulators 15 and 33 in advance, and the modulation frequency to be used may be switched by switching the input target.
[0093]
Next, a configuration of a distortion compensation amplification device (hereinafter, a third device) according to a third embodiment of the present invention will be described with reference to FIG. FIG. 10 is a configuration block diagram of the third device. The third device is an FF-type distortion compensation amplification device that amplifies a burst wave input signal and performs distortion compensation of the input signal and the distortion component signal based on the level of the amplified input signal.
[0094]
The third device includes a distributor 41, vector adjusters 42 and 47, a main amplifier (main AMP in the figure) 43, delay units 44 and 46, directional couplers 45 and 49, and an auxiliary amplifier (FIG. , An auxiliary AMP) 48, a coupler 50, a log amplifier (LOGAMP in the figure) 51, a burst edge detector 52, an A / D converter (A / D in the figure) 53, a controller 54, / A converters (D / A in the figure) 55 and 56.
[0095]
Further, the third device functionally branches the input signal, amplifies one input signal, combines the amplified input signal and the other input signal in opposite phases, and outputs a distortion component, It can be roughly classified into a distortion compensation loop that combines the distortion component and the amplified input signal and outputs the result of removing the distortion component. In FIG. 10, a portion from the distributor 41 to the directional coupler 45 corresponds to a distortion detection loop, and a portion from the directional coupler 45 to the directional coupler 49 corresponds to a distortion compensation loop.
[0096]
Next, each part of the third device will be described.
The distributor 41 distributes an orthogonally modulated multicarrier input signal, which is analog data, to a vector adjuster 42 and a delay unit 44 and outputs the resultant signal.
The vector adjuster 42 adjusts the phase and the amplitude of the input signal output from the distributor 41 to perform distortion compensation, and outputs the input signal to the main amplifier 43. Further, the vector adjuster 42 performs distortion compensation based on the control signal output from the control unit 54.
The vector adjuster 42 has a built-in variable phase shifter and variable attenuator (neither is shown), and adjusts the phase and amplitude of the input signal based on the control signal from the control unit 54 to obtain a distortion. Make compensation.
[0097]
The main amplifier 43 amplifies the power of the input signal output from the vector adjuster 42 and outputs the amplification result to the directional coupler 45.
The delay unit 44 delays the input signal distributed and output from the distributor 41 for a predetermined time, and outputs the delayed signal to the directional coupler 45. The delay unit 44 is provided for the purpose of synchronizing the input signal in the directional coupler 45 because the input signal is delayed by the amplification of the input signal in the main amplifier 43.
[0098]
The directional coupler 45 outputs the input signal amplified by the main amplifier 43 to the delay unit 46 as it is. Further, the directional coupler 45 combines the input signal amplified by the main amplifier 43 and the input signal delayed by the delay unit 44 in opposite phases, and outputs a distortion component signal, which is a synthesis result, to the vector adjuster 47. .
[0099]
The delay unit 46 delays the amplified input signal output from the directional coupler 45 and outputs the delayed input signal to the directional coupler 49. The delay unit 46 is provided to synchronize the input signal with the distortion component signal delayed by the amplification of the distortion component signal in the auxiliary amplifier 48.
The vector adjuster 47 performs distortion compensation by adjusting the phase and amplitude of the distortion component signal output from the directional coupler 45, and outputs the resultant signal to the auxiliary amplifier 43. The vector adjuster 47 performs distortion compensation based on a control signal output from the control unit 54.
The vector adjuster 47 incorporates a variable phase shifter and a variable attenuator (neither is shown), and adjusts the phase and amplitude of the distortion component signal based on a control signal from the control unit 54. Perform distortion compensation.
[0100]
The auxiliary amplifier 48 amplifies the distortion component signal output from the directional coupler 47 and outputs the amplified signal to the directional coupler 49.
The directional coupler 49 combines the amplified input signal output from the delay unit 46 and the distortion component signal amplified by the auxiliary amplifier 16 in opposite phases, and outputs a transmission signal as a combined result. In the directional coupler 49, one of the output terminals is connected to a terminating resistor.
The coupler 50 outputs the amplified signal obtained by the combination in the directional coupler 49 to the log amplifier 51.
[0101]
The log amplifier 51, the burst edge detection unit 52, the A / D converter 53, and the control unit 54 have the same configurations as those corresponding to the first and second devices, and thus description thereof is omitted.
However, a table in which the characteristic value of the level of the amplified signal is associated with the amount of phase shift and the amount of attenuation to be adjusted by the vector adjusters 42 and 47 is stored in the memory of the control unit 54. CPU retrieves and reads out these control amounts based on the characteristic value of the level output from the log amplifier 51 and outputs them to the corresponding vector adjuster. Further, the control unit 54 does not perform the bias control of the main amplifier 43 and the auxiliary amplifier 48.
[0102]
Specifically, the control unit 54 receives the edge detection signal output from the burst edge detection unit 52 at the interrupt port in the CPU, and detects a change in the voltage when the voltage of the edge detection signal input to the interrupt port changes. To perform interrupt processing. In the interrupt processing, the CPU 221 detects the characteristic value of the level at the time of the change, and if the characteristic value exceeds the reference voltage value of the burst wave, the vector adjusters 42 and 47 corresponding to the characteristic value from the memory. The phase shift amount and the attenuation amount to be adjusted are searched for and read out, and a control signal including these information is output to the vector adjusters 42 and 47 via the D / A converters 55 and 56.
[0103]
The control unit 54 detects the characteristic value output from the log amplifier 51 at the sample timing in the CPU, and adjusts the phase shift amount and the attenuation amount adjusted from the memory by the vector adjusters 42 and 47 corresponding to the characteristic value. Is retrieved and read, and a control signal containing these information is output to the vector adjusters 42 and 43 via the D / A converters 55 and 56.
[0104]
The D / A converter 55 converts the control signal output from the control unit 54 into an analog signal and outputs the analog signal to the vector adjuster 42.
The D / A converter 56 converts the control signal output from the control unit 54 into an analog signal and outputs the analog signal to the vector adjuster 47.
[0105]
Next, the operation of the third device will be described.
The quadrature-modulated multicarrier input signal (analog data) is first input to the distributor 41 of the distortion detection loop in the distortion compensation amplifier of FIG. The distributor 41 distributes the input signal to the vector adjuster and the delay unit 44 and outputs the resultant signal.
[0106]
The input signal output to the route of the main amplifier 43, that is, the input signal output to the vector adjuster 42 is subjected to phase adjustment of the input signal and Perform attenuation adjustment.
The input signal output from the vector adjuster 42 is amplified together with the distortion component by the main amplifier 13 and output to the directional coupler 14.
The route of the delay unit 44, that is, the input signal output to the delay unit 44 is output to the directional coupler 14 after being delayed for a predetermined time.
[0107]
The amplified input signal output from the main amplifier 43 and the input signal and the distortion component signal output from the delay unit 44 are input to the directional coupler 45 in synchronization. These signals are combined in opposite phases in the directional coupler 45, the fundamental wave in the input signal is removed, and the distortion component signal is output to the vector adjuster 47 of the distortion compensation loop. The input signal amplified by the main amplifier 43 is output from the directional coupler 45 to the delay unit 46 of the distortion compensation loop as it is.
[0108]
In the distortion compensation loop, the input signal output to the delay unit 46 is output to the directional coupler 49 after being delayed. The distortion component signal output to the vector adjuster 47 performs phase adjustment and attenuation adjustment of the distortion component signal based on a distortion compensation control signal output from the control unit 54 via the D / A converter 55. .
Further, the distortion component signal is output to the auxiliary amplifier 16, amplified to the same level as the input signal of the delay unit 46, and output to the directional coupler 49.
In the directional coupler 49, the input signal output from the delay unit 46 and the amplified distortion component signal output from the auxiliary amplifier 48 are input in synchronization with each other, and are further combined in opposite phases, thereby distorting the distortion component. Are canceled, and a transmission signal obtained by amplifying only the fundamental wave in the input signal is output.
[0109]
The transmission signal output from the directional coupler 49 is output to the log amplifier 51 via the coupler 50. The log amplifier 51 performs logarithmic conversion on the level of the input transmission signal, and outputs the conversion result to the burst edge detection unit 52 and the A / D converter 53 as a characteristic value of the level.
[0110]
The burst edge detection unit 52 detects the edge of the burst wave based on the level characteristic value output from the log amplifier 51, generates an edge detection signal based on the detection result, and outputs the signal to the control unit 54. The details of the operation of the burst edge detection unit 52 are the same as those of the first device, and thus the description is omitted.
[0111]
The level characteristic value output to the A / D converter 53 is digitally converted and then output to the control unit 54.
Based on the edge detection signal output from the burst edge detection unit 52 and the level characteristic value output from the A / D converter 53, the control unit 54 controls the vector adjusters 42 and 47 to perform an input signal or distortion The control amount of the component signal is specified, and a control signal including information on the control amount is output to the D / A converters 55 and 56.
[0112]
The control unit 54 specifically specifies the phase shift amount in the phase control and the attenuation amount in the amplitude control performed by the vector adjuster 42 as the specification of the control amount of the distortion compensation, and specifies the specified phase shift amount and attenuation. A control signal including the amount information is output to the D / A converter 55.
Further, the control unit 54 specifies a phase shift amount in the phase control performed by the vector adjuster 47 and an attenuation amount in the amplitude control, and outputs a control signal including information of the specified phase shift amount and the specified attenuation amount. Output to the D / A converter 56.
[0113]
The control signal output to the D / A converter 55 is analog-converted and output to the vector adjuster 42, where phase control and amplitude control of the input signal are performed. The control signal output to the D / A converter 56 is analog-converted and output to the vector adjuster 47, where phase control and amplitude control of the distortion component signal are performed.
[0114]
Further, the control unit 54 detects a characteristic value output from the A / D converter 53 at each sample timing, and, based on the detected characteristic value, performs a phase shift in the phase control performed by the vector adjusters 42 and 47. The amount and the amount of attenuation in the amplitude control are specified, and a control signal including information on the specified amount of phase shift and the amount of attenuation is output to the D / A converters 55 and 56. Thereafter, the third device performs the distortion compensation in the vector adjusters 42 and 47 as described above.
The details of the operation of the control unit 54 are the same as in the case of the first device, and thus description thereof is omitted.
[0115]
When the distortion component remains in the transmission signal, the third device cancels the distortion component in the directional coupler 49 based on the level of the input signal and the distortion component signal based on the level of the amplified input signal. The distortion is compensated by adjusting the amplitude. By the above-described operation, the third device removes a distortion component in the amplified input signal and outputs a transmission signal amplified at a desired amplification degree with respect to the fundamental wave.
[0116]
According to the third device, even in the distortion compensation amplification device of the FF system, by providing the burst edge detection unit 52, the edge level of the burst wave is synchronized with the edge trigger timing of the amplified burst wave input signal. Since the detection can be performed, the distortion compensation control corresponding to the edge level can be performed, and the distortion can be accurately compensated for the burst wave according to the edge level, and the circuit configuration can be simplified.
[0117]
Further, even when the amplified signal rises and falls in multiple stages, the edge level of the burst wave can be detected in synchronization with the edge trigger timing of the burst wave for each stage, as in the first and second devices. Distortion compensation can be accurately performed for various types of burst waves according to the edge level.
[0118]
Next, a distortion compensation amplifying apparatus (hereinafter, referred to as a fourth apparatus) according to a fourth embodiment of the present invention will be described with reference to FIG. 11 focusing on differences from the third apparatus. FIG. 11 is a configuration block diagram of the fourth device.
[0119]
The fourth apparatus is an FF-type distortion compensation amplification apparatus that amplifies a burst wave input signal and performs distortion compensation of the input signal and the distortion component signal based on the level of the input signal before amplification. The control system in the device No. 4 specifies the amount of phase shift and the amount of attenuation to be controlled by the vector adjusters 42 and 47 based on the level of the input signal, and outputs as a control signal to perform distortion compensation control.
[0120]
In the fourth device, a combiner 57 and a delay unit 58 are provided in a stage preceding the distributor 41. The combiner 57 extracts a quadrature-modulated multicarrier input signal, which is analog data, and outputs the same to the log amplifier 51.
In addition, the delay unit 58 delays the input signal for a predetermined time and outputs the input signal to the distributor 41. The delay unit 58 is provided to eliminate a delay difference between the edge trigger timing of the burst wave and the timing until distortion compensation. Therefore, the fourth device can perform the distortion compensation on the input signal and the distortion component signal at an appropriate timing immediately after the detection of the edge of the burst wave, and can reduce the distortion generated in the delay time.
[0121]
Although the distortion compensation amplification device of the present invention compensates for the distortion of the input signal of the burst wave, the distortion compensation may be performed in response to the input signal of the continuous wave as in the related art. Specifically, the control unit can store both the phase shift amount and the attenuation amount in the case of the burst wave and the continuous wave in a table, and switch which parameter is used depending on the communication method.
[0122]
As described above, according to the distortion compensation amplifying device of the embodiment of the present invention, a plurality of voltage reference values for detecting the edge of a burst wave are aligned, and the magnitude of the voltage reference value is compared with the voltage reference value. A burst edge detection unit that detects a change in the edge level of a wave in real time is provided, and distortion compensation is performed by performing phase shift and attenuation control corresponding to the level of an input signal in accordance with the detection result of the burst edge detection unit. Therefore, distortion compensation can be accurately performed in accordance with the edge level, and the circuit configuration can be simplified.
[0123]
【The invention's effect】
According to the present invention, a plurality of voltage reference values are set for detecting the edge of the burst wave, and the level of the input signal of the burst wave is compared with each voltage reference value, and the level of the input signal is equal to or higher than the voltage reference value. In this case, an edge detection signal indicating that the burst wave has risen is output.If the input signal level falls below the voltage reference value while the burst wave has risen, an edge detection signal indicating that the burst wave has fallen is output. Since the output burst edge detection circuit is used, there is an effect that edges can be detected for burst waves of various forms.
[0124]
Further, according to the present invention, there is provided a distortion compensating amplifier for amplifying a burst wave input signal while compensating for distortion generated at the time of amplification, wherein the edge outputted from the burst edge detecting circuit according to claim 1 is provided. The state of the detection signal is monitored, and when the rising and falling of the burst wave is detected based on the change in the state of the edge detection signal, the level of the burst wave at the time of rising and falling is detected to determine the phase shift amount and the input signal. Identify the amount of attenuation and adjust the phase shift and amplitude of the input signal based on the amount of phase shift to compensate for the distortion of the input signal. Correspondingly, distortion compensation can be performed accurately, and the circuit configuration can be simplified.
[Brief description of the drawings]
FIG. 1 is a configuration block diagram of a distortion compensation amplification device according to a first embodiment of the present invention.
FIG. 2 is a configuration block diagram of a control system in the distortion compensation amplification device according to the first embodiment of the present invention.
FIG. 3 is an explanatory diagram showing a relationship between a burst wave and an edge reference voltage.
FIG. 4 is an explanatory diagram showing the timing of distortion compensation in the distortion compensation amplification device according to the first embodiment when there are a plurality of edge reference voltages.
FIG. 5 is a flowchart of distortion compensation by level detection at a sample timing in a control unit 22;
FIG. 6 is a flowchart of distortion compensation by level detection at an edge trigger timing in a control unit 22;
FIG. 7 is a configuration block diagram of a distortion compensation amplification device according to a second embodiment of the present invention.
FIG. 8 is a configuration block diagram of a compensation target signal output unit 10 in a distortion compensation amplification device according to a second embodiment of the present invention.
FIG. 9 is a configuration block diagram of an edge detection target signal output unit 30 in a distortion compensation amplification device according to a second embodiment of the present invention.
FIG. 10 is a configuration block diagram of a distortion compensation amplification device according to a third embodiment of the present invention.
FIG. 11 is a configuration block diagram of a distortion compensation amplification device according to a fourth embodiment of the present invention.
FIG. 12 is a configuration block diagram of a conventional APD-type distortion compensation amplification device.
FIG. 13 is a configuration block diagram of a conventional distortion compensation amplification device of the FF system.
FIG. 14 is an explanatory diagram showing edge trigger timing of a burst wave.
[Explanation of symbols]
10: Compensation target signal output unit, 11, 12, 61, 62 ... Delay unit, 13, 14, 23, 31, 32, 55, 56, 63, 64, 72, 94, 95 ... D / A converter, 15 , 33, 65: quadrature modulation section, 16, 34, 66 ... coupling section, 17, 67 ... distortion compensation section, 18, 43, 68, 83 ... main amplifier, 19, 51, 69, 91 ... log amplifier, 20, 52: Burst edge detector, 21, 53, 70, 92 A / D converter, 22, 54, 71, 93 ... controller, 30 ... Edge detection target signal output unit, 41, 81 ... distributor, 42, 47, 82, 87 ... vector adjuster, 44, 46, 58, 84, 86 ... delay unit, 45, 49, 85, 89 ... directional coupler, 48, 88 ... auxiliary amplifier, 50, 57, 90 ... coupling vessel,

Claims

A plurality of voltage reference values are set to detect the edge of the burst wave, and the level of the input signal of the burst wave is compared with each voltage reference value. If the level of the input signal is equal to or higher than the voltage reference value, the burst An edge detection signal indicating a state where the wave rises is output, and an edge detection signal indicating a state where the burst wave falls when the level of the input signal becomes less than the voltage reference value in a state where the burst wave rises is output. A burst edge detection circuit, characterized in that:

A distortion compensation amplification device that amplifies a distortion generated at the time of amplification while amplifying a burst wave input signal,
A state of an edge detection signal output from the burst edge detection circuit according to claim 1, wherein the rising and falling of the burst wave is detected based on a change in the state of the edge detection signal. The level of the burst wave is detected, the phase shift amount and the attenuation amount with respect to the input signal are specified, and the phase shift adjustment and the amplitude adjustment of the input signal are performed based on the phase shift amount to perform distortion compensation of the input signal. A distortion compensation amplifying device characterized by performing.

3. The distortion compensating amplifier according to claim 2, further comprising a delay unit for delaying an input signal of the burst wave before performing the amplification.