JP2004112143A - 高周波信号用導体の接続構造、および半導体集積回路パッケージ - Google Patents
高周波信号用導体の接続構造、および半導体集積回路パッケージ Download PDFInfo
- Publication number
- JP2004112143A JP2004112143A JP2002269637A JP2002269637A JP2004112143A JP 2004112143 A JP2004112143 A JP 2004112143A JP 2002269637 A JP2002269637 A JP 2002269637A JP 2002269637 A JP2002269637 A JP 2002269637A JP 2004112143 A JP2004112143 A JP 2004112143A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- frequency signal
- package
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】特性インピーダンスの調整を容易に行なうことができる高周波信号用導体の接続構造および半導体集積回路パッケージを提供する。
【解決手段】半導体パッケージは、半導体集積回路とワイヤボンディングにより接続するためのパッケージ信号線導体パターン１１ａと、その両隣に位置するパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとを備えている。パッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとの両方に跨るように静電容量形成用誘電体部６が設けられる。これによりパッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとの間に静電容量を持たせることができ、特性インピーダンスを特定の値に容易に調整することが可能である。
【選択図】 図３
【解決手段】半導体パッケージは、半導体集積回路とワイヤボンディングにより接続するためのパッケージ信号線導体パターン１１ａと、その両隣に位置するパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとを備えている。パッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとの両方に跨るように静電容量形成用誘電体部６が設けられる。これによりパッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとの間に静電容量を持たせることができ、特性インピーダンスを特定の値に容易に調整することが可能である。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は高周波信号用導体の接続構造および半導体集積回路パッケージに関し、特に高周波信号用導体と接地用導体とが隣り合って設けられている、高周波信号用導体の接続構造および半導体集積回路パッケージに関する。
【０００２】
【従来の技術】
誘電体基板上と半導体基板上に設けられた信号導体の間、あるいは２つの誘電体基板上に設けられた信号導体間をワイヤーボンドで接続することが行なわれている。
【０００３】
図１３は、従来の技術における半導体集積回路パッケージの内部の一部構造を示す平面図であり、図１４は図１３のパッケージ信号線導体パターン１１ａと信号線用リード３ａとを結ぶラインの断面図である。
【０００４】
図を参照して、半導体集積回路パッケージは、ワイヤボンディングパターン層２がその上面に形成される誘電体基板を備えている。ワイヤボンディングパターン層２として、パッケージ信号線導体パターン１１ａと、その両隣に設けられるパッケージＧＮＤ（接地）用導体パターン１１ｂ，１１ｃとが形成されている。それぞれのパターンは、パッケージ内ビア９およびパッケージ裏面リードパッド層１３を介して、信号線用リード３ａおよびＧＮＤ用リード３ｂ，３ｃに電気的に接続されている。
【０００５】
パッケージ信号線導体パターン１１ａおよびパッケージＧＮＤ用導体パターン１１ｂ，１１ｃの一端には、パッケージワイヤボンディングパッド部２３が設けられており、ここにワイヤＷの一端が接続される。ワイヤＷの他端は、パッケージに搭載される半導体集積回路１５に接続される。
【０００６】
また、パッケージ内導体層８は、パッケージ内ビア９およびパッケージ裏面リードパッド層１３に電気的に接続される。また、パッケージ上部にはパッケージ封止用金属部材７が設けられている。
【０００７】
図１３および図１４に示されるように、半導体集積回路パッケージにおいては、搭載された半導体集積回路１５とパッケージとの間の電気的導通は、ワイヤボンディングなどにより行なわれる。そして、ワイヤボンディングパッド部の特性インピーダンスは、通常特定の値（たとえば５０Ω）に調整され、半導体集積回路の入力インピーダンスおよびパッケージを実装する外部基板の特性インピーダンスと整合が取られているのが通常である。
【０００８】
しかしワイヤ部が大きいインダクタンス成分を持つために、特性インピーダンスの不整合が生じてしまう。このワイヤーのインダクタンス成分をキャンセルさせる方法として、ワイヤー部周辺のキャパシタンスを大きくすることが考えられており、その例として、たとえば特開平４−３４５３０１号公報（特許第２６３６５５０号）には、信号線のワイヤボンディングパッドとＧＮＤ用のワイヤボンディングパッドとの間にインターデジタルキャパシタやギャップキャパシタを備えた構成（実施例２および図４参照）や、オープンスタブによりキャパシタを実現したもの（実施例３および図６参照）が示されている。そして、そのキャパシタ成分により、ワイヤのインダクタンスが接続部の高周波特性に影響を与える周波数帯において、反射電力の小さい接続部を持つ信号回路を得ることが記載されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の技術においては以下のような問題があった。
【００１０】
上述の特開平４−３４５３０１号公報に示されるように、信号線用のワイヤボンディングパッドとＧＮＤ用のワイヤボンディングパッドとの間隔を狭くしてキャパシタを形成する方法では、高容量のキャパシタを得にくいため、インピーダンス調整幅が狭いという問題がある。
【００１１】
このため、ワイヤのインダクタンス成分が大きい場合は、特開平４−３４５３０１号公報の技術では充分な特性が得られなかった。
【００１２】
この発明は上述の問題点を解決するためになされたものであり、特性インピーダンスの調整を容易に行なうことができる高周波信号用導体の接続構造および半導体集積回路パッケージを提供することを目的としている。
【００１３】
【課題を解決するための手段】
上記目的を達成するためこの発明のある局面に従うと、高周波信号用導体の接続構造は、高周波信号用導体と接地用導体とが隣り合って設けられた第１の基板と、高周波信号用導体と接地用導体とが隣り合って設けられた第２の基板とを備え、第１の基板の高周波信号用導体、および第２の基板の高周波信号用導体が対向するように配置され、第１の基板の接地用導体、および第２の基板の接地用導体が対向するように配置され、第１の基板の高周波信号用導体と第２の基板の高周波信号用導体とが電気的に接続され、第１の基板の接地用導体と第２の基板の接地用導体とが電気的に接続され、電気的な接続が行なわれる箇所の近傍に、高周波信号用導体と接地用導体との両方に跨るように誘電体部材が設けられていることを特徴とする。
【００１４】
好ましくは、高周波信号用導体の接続構造においては、高周波信号用導体の両隣に接地用導体が設けられている。
【００１５】
好ましくは、高周波信号用導体と接地用導体とは、基板の同一平面にある他端に電気的に接続されている。
【００１６】
好ましくは、高周波信号用導体は、基板の同一平面にある他端に電気的に接続され、接地用導体は、スルーホールを介して基板の下層の接地面に接続されている。
【００１７】
この発明の他の局面に従うと、半導体集積回路パッケージは、隣り合う高周波信号用導体と接地用導体とが上面に形成された誘電体基板を備え、高周波信号用導体と接地用導体の一端がそれぞれ半導体集積回路の対応する端子に電気的に接続され、高周波信号用導体と接地用導体の他端が外部接続端子に接続されている半導体集積回路パッケージにおいて、誘電体基板の半導体集積回路との接続部近傍に、高周波信号用導体と接地用導体の両方に跨るようにして誘電体部材が形成されている。
【００１８】
好ましくは、高周波信号用導体の他端には同軸コネクタの内芯が接続される。
【００１９】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明の第１の実施の形態における半導体パッケージの平面図であり、図２は、図１のＸ−Ｘ′断面図である。
【００２０】
また、図３および図４は、図１および図２の半導体パッケージのキャビティ部４に半導体集積回路１５を搭載させた状態を示す図であり、図１３および図１４に対応する図である。
【００２１】
図１に示されるように、半導体パッケージには光ファイバ用穴部および金属部材５が設けられている。また、信号線用リード３ａおよびＧＮＤ用リード３ｂ，３ｃ以外のリードである外部基板接合用リード３ｄ，３ｅがパッケージには設けられている。
【００２２】
半導体パッケージは、搭載された半導体集積回路（または他の回路素子）とパッケージとをワイヤボンディングその他の導通方法により電気的に接続するためのパッド部を備えた半導体集積回路パッケージであり、以下の部材を備えている。
【００２３】
・パッケージ本体である誘電体部１
なお、第１の実施の形態においてはパッケージの主構成材料が誘電体である例を示したが、金属など他の部材を用いるようにしてもよい。
【００２４】
・搭載された半導体集積回路１５とパッケージとを電気的に導通させるためのワイヤボンディングのためのワイヤボンディングパターン層２
・パッケージ外部基板とパッケージとを電気的に導通させるための外部基板接合用リード（信号線用リード）３ａ
なお、本実施の形態においてはパッケージ裏面に接地したリードにより、外部基板との電気的接合を取るように半導体パッケージを構成したが、リード接合部がワイヤボンディングパターン層と同じ層である構造にしてもよいし、ソルダボールなどによる接合やフリップチップ接合による構造を採用するようにしてもよい。
【００２５】
・半導体集積回路が実装されるキャビティ部４
・パッケージ内に光ファイバなどを挿入させるための穴部、および金属部材５
・静電容量形成用誘電体部６
これは、信号線およびＧＮＤワイヤボンディングパッド近傍に、信号線導体パターンとＧＮＤ導体パターンとに跨るように形成される誘電体部材である。
【００２６】
・パッケージ封止用金属部材（または誘電体部材）７
・パッケージ内層の導体パターン層８
なお、この実施の形態においては導体パターン層８はＧＮＤ層であるものとする。
【００２７】
・パッケージ内ビア９
これは、パッケージ内の導体層を電気的に導通させるための構造である。
【００２８】
本実施の形態において特徴となる部分は、パッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃの両方に跨るように、静電容量形成用誘電体部６が設けられている点である。静電容量形成用誘電体部６は、パッケージ信号線導体パターン１１ａおよびパッケージＧＮＤ用導体パターン１１ｂ，１１ｃのワイヤボンディングパッド部に隣接して設けられ、誘電体層を誘電体印刷などの方法により設置することで形成される。この静電容量形成用誘電体部６によりパッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとの間に静電容量成分を形成させることができ、ワイヤ部のインダクタンスを調整することができる。これにより、ワイヤボンディングパッド部近傍の特性インピーダンスが特定の値となるように調整される。
【００２９】
なお、静電容量形成用誘電体部６は、パッケージを構成する誘電体基板と同じ素材であってもよいが、誘電率の高い誘電体を使うことにより大きいキャパシタンスが実現できるため、特性インピーダンスを特定の値に調整することが容易となる。
【００３０】
このようにして、本実施の形態においては、搭載された半導体集積回路とパッケージとの電気的導通をワイヤボンディングにより行なう半導体集積回路用パッケージにおいて、信号線用のワイヤボンディングパッド部近傍の導体パターンと、それに隣接しているＧＮＤ用ワイヤボンディングパッド部近傍の導体パターンとに跨るように接地された誘電体層により、信号線とＧＮＤ間の静電容量成分を形成させ、ワイヤ部の主にインダクタンス成分による特性インピーダンスの不整合を小さくすることが可能である。
【００３１】
なお、本実施の形態においてはパッケージ信号線導体パターン１１ａの両隣にパッケージＧＮＤ用導体パターン１１ｂ，１１ｃを設けることとしたが、パッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターンとが隣り合うのであれば、パッケージＧＮＤ用導体パターンは１つであってもよい。また逆に、パッケージ信号線導体パターンが１つでなく、複数存在するようにしてもよい。
【００３２】
［第２の実施の形態］
図５〜図８は、本発明の第２の実施の形態における半導体パッケージの構成を示す図であり、図１〜４に対応する図である。
【００３３】
図を参照して、本実施の形態においては、図１の信号線用リード３ａおよびＧＮＤ用リード３ｂ，３ｃに代えて、外部基板接続用端子である同軸コネクタ２１が設けられており、その内芯２１ｂが同軸コネクタ内芯接合材（Ａｕ−Ｓｎなど）２１ａによりパッケージ信号線導体パターン１１ａに電気的に接続されている。
【００３４】
また、パッケージの主構成部材１ａとして金属が採用されている。これに伴い、信号線路などを形成するために、パッケージの一部に誘電体部材１０ａ，１０ｂが設けられ、この誘電体部材１０ａ，１０ｂの上に導体パターン層であるワイヤボンディングパターン層２およびパッケージ内導体層が設けられ、信号線路とされる。
【００３５】
本実施の形態においては、第１の実施の形態と同様に静電容量形成用誘電体部６がワイヤボンディングパターン層２の上部に設けられる。本実施の形態のようにワイヤボンディングパッドが形成された導体層と同一の層に同軸ケーブルなどの接合を行なう構造のパッケージでは、同軸ケーブルなどとパッケージ導体層との電気的接合に用いられる接合材２１ａ（たとえばＡｕ−Ｓｎ）がワイヤボンディングパッド部まで流れてくるおそれがある。しかしながら本実施の形態においては、ワイヤボンディングパターン層２の上に形成された静電容量形成用誘電体部６がこの流れを防ぐ流れ止め（ダム）の効果を果たす。
【００３６】
これにより、半導体パッケージに同軸コネクタなどを接続するときの作業を容易にすることができる。
【００３７】
［第３の実施の形態］
図９は、本発明の第３の実施の形態における高周波信号用導体の接続構造を示す図である。図を参照して、本実施の形態においては２つの誘電体基板１５１ａ，１５１ｂのそれぞれに高周波信号用導体１０３ａ，１１１ａと、それの両隣に位置する接地用導体１０３ｂ，１０３ｃ，１１１ｂ，１１１ｃが設けられている。
【００３８】
誘電体基板１５１ｂの高周波信号用導体１０３ａと誘電体基板１５１ａの高周波信号用導体１１１ａは対向するように配置され、また誘電体基板１５１ｂの接地用導体１０３ｂ，１０３ｃのそれぞれと、誘電体基板１５１ａの接地用導体１１１ｂ，１１１ｃのそれぞれとが対向するように構成される。
【００３９】
そして、誘電体基板１５１ｂの高周波信号用導体１０３ａ、および接地用導体１０３ｂ，１０３ｃと、誘電体基板１５１ａの高周波信号用導体１１１ａ、および接地用導体１１１ｂ，１１１ｃとのそれぞれはワイヤボンディングの技術を用いてワイヤＷにより接続される。
【００４０】
本実施の形態においても第１および第２の実施の形態と同様に、誘電体基板１５１ｂの誘電体基板１５１ａに対する電気的な接続が行なわれる箇所（ワイヤボンディングパッド部）の近傍に、高周波信号用導体１０３ａと、接地用導体１０３ｂ，１０３ｃとの両方に跨るように誘電体層１０６が形成されている。
【００４１】
これにより、高周波信号用導体の接続構造において、特性インピーダンスの調整を容易に行なうことが可能である。
【００４２】
図１０は、図９の構造の斜視図である。図を参照して、高周波信号用導体１０３ａと接地用導体１０３ｂ，１０３ｃとは誘電体基板１５１ｂの同一平面に存在するように構成され、それぞれは誘電体基板１５１ｂのワイヤボンディングが行なわれていない側（他端）Ｅに電気的に接続される。
【００４３】
［第４の実施の形態］
図１１は、本発明の第４の実施の形態における高周波信号用導体の接続構造を示す斜視図であり、図１２は図１１の構造を高周波信号用導体１０３ａの延びる面で切った断面図である。
【００４４】
図を参照して、本実施の形態における高周波信号用導体の接続構造が、第３の実施の形態におけるそれと異なる点は、接地用導体１０３ｂ，１０３ｃが、スルーホール１５５を介して誘電体基板１５１ｂの下層の接地面１５３に接続された後、さらにスルーホールを介して誘電体基板１５１ｂの上に位置する他端Ｅに接続される点である。
【００４５】
なお、本実施の形態においても高周波信号用導体１０３ａは、第３の実施の形態と同様に誘電体基板１５１ｂの上部に形成される。
【００４６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体パッケージの平面図である。
【図２】図１のＸ−Ｘ′断面図である。
【図３】図１の半導体パッケージのキャビティ部４に半導体集積回路１５を搭載させた状態を示す図である。
【図４】図３のパッケージ信号線導体パターン１１ａと信号線用リード３ａとを結ぶラインの断面図である。
【図５】第２の実施の形態における半導体パッケージの構成を示す図であり、図１に対応する図である。
【図６】第２の実施の形態における半導体パッケージの構成を示す図であり、図２に対応する図である。
【図７】第２の実施の形態における半導体パッケージの構成を示す図であり、図３に対応する図である。
【図８】第２の実施の形態における半導体パッケージの構成を示す図であり、図４に対応する図である。
【図９】本発明の第３の実施の形態における高周波信号用導体の接続構造の平面図である。
【図１０】図９の構造の斜視図である。
【図１１】第４の実施の形態における高周波信号用導体の接続構造を示す図である。
【図１２】図１１の構造の高周波信号用導体１０３ａラインの断面図である。
【図１３】従来の技術における半導体集積回路パッケージの内部の一部構造を示す平面図である。
【図１４】図１３のパッケージ信号線導体パターン１１ａと信号線用リード３ａとを結ぶラインの断面図である。
【符号の説明】
１ 誘電体部、２ ワイヤボンディングパターン層、３ａ 信号線用リード、３ｂ，３ｃ ＧＮＤ用リード、３ｄ，３ｅ 外部基板接合用リード、４ キャビティ部、５ 光ファイバ用穴部および金属部材、６ 静電容量形成用誘電体部、７ パッケージ封止用金属部材、８ パッケージ内導体層、９ パッケージ内ビア、１１ａ パッケージ信号線導体パターン、１１ｂ，１１ｃ パッケージＧＮＤ用導体パターン、１３ パッケージ裏面リードパッド層、１５ 半導体集積回路、２１ 同軸コネクタ。
【発明の属する技術分野】
この発明は高周波信号用導体の接続構造および半導体集積回路パッケージに関し、特に高周波信号用導体と接地用導体とが隣り合って設けられている、高周波信号用導体の接続構造および半導体集積回路パッケージに関する。
【０００２】
【従来の技術】
誘電体基板上と半導体基板上に設けられた信号導体の間、あるいは２つの誘電体基板上に設けられた信号導体間をワイヤーボンドで接続することが行なわれている。
【０００３】
図１３は、従来の技術における半導体集積回路パッケージの内部の一部構造を示す平面図であり、図１４は図１３のパッケージ信号線導体パターン１１ａと信号線用リード３ａとを結ぶラインの断面図である。
【０００４】
図を参照して、半導体集積回路パッケージは、ワイヤボンディングパターン層２がその上面に形成される誘電体基板を備えている。ワイヤボンディングパターン層２として、パッケージ信号線導体パターン１１ａと、その両隣に設けられるパッケージＧＮＤ（接地）用導体パターン１１ｂ，１１ｃとが形成されている。それぞれのパターンは、パッケージ内ビア９およびパッケージ裏面リードパッド層１３を介して、信号線用リード３ａおよびＧＮＤ用リード３ｂ，３ｃに電気的に接続されている。
【０００５】
パッケージ信号線導体パターン１１ａおよびパッケージＧＮＤ用導体パターン１１ｂ，１１ｃの一端には、パッケージワイヤボンディングパッド部２３が設けられており、ここにワイヤＷの一端が接続される。ワイヤＷの他端は、パッケージに搭載される半導体集積回路１５に接続される。
【０００６】
また、パッケージ内導体層８は、パッケージ内ビア９およびパッケージ裏面リードパッド層１３に電気的に接続される。また、パッケージ上部にはパッケージ封止用金属部材７が設けられている。
【０００７】
図１３および図１４に示されるように、半導体集積回路パッケージにおいては、搭載された半導体集積回路１５とパッケージとの間の電気的導通は、ワイヤボンディングなどにより行なわれる。そして、ワイヤボンディングパッド部の特性インピーダンスは、通常特定の値（たとえば５０Ω）に調整され、半導体集積回路の入力インピーダンスおよびパッケージを実装する外部基板の特性インピーダンスと整合が取られているのが通常である。
【０００８】
しかしワイヤ部が大きいインダクタンス成分を持つために、特性インピーダンスの不整合が生じてしまう。このワイヤーのインダクタンス成分をキャンセルさせる方法として、ワイヤー部周辺のキャパシタンスを大きくすることが考えられており、その例として、たとえば特開平４−３４５３０１号公報（特許第２６３６５５０号）には、信号線のワイヤボンディングパッドとＧＮＤ用のワイヤボンディングパッドとの間にインターデジタルキャパシタやギャップキャパシタを備えた構成（実施例２および図４参照）や、オープンスタブによりキャパシタを実現したもの（実施例３および図６参照）が示されている。そして、そのキャパシタ成分により、ワイヤのインダクタンスが接続部の高周波特性に影響を与える周波数帯において、反射電力の小さい接続部を持つ信号回路を得ることが記載されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の技術においては以下のような問題があった。
【００１０】
上述の特開平４−３４５３０１号公報に示されるように、信号線用のワイヤボンディングパッドとＧＮＤ用のワイヤボンディングパッドとの間隔を狭くしてキャパシタを形成する方法では、高容量のキャパシタを得にくいため、インピーダンス調整幅が狭いという問題がある。
【００１１】
このため、ワイヤのインダクタンス成分が大きい場合は、特開平４−３４５３０１号公報の技術では充分な特性が得られなかった。
【００１２】
この発明は上述の問題点を解決するためになされたものであり、特性インピーダンスの調整を容易に行なうことができる高周波信号用導体の接続構造および半導体集積回路パッケージを提供することを目的としている。
【００１３】
【課題を解決するための手段】
上記目的を達成するためこの発明のある局面に従うと、高周波信号用導体の接続構造は、高周波信号用導体と接地用導体とが隣り合って設けられた第１の基板と、高周波信号用導体と接地用導体とが隣り合って設けられた第２の基板とを備え、第１の基板の高周波信号用導体、および第２の基板の高周波信号用導体が対向するように配置され、第１の基板の接地用導体、および第２の基板の接地用導体が対向するように配置され、第１の基板の高周波信号用導体と第２の基板の高周波信号用導体とが電気的に接続され、第１の基板の接地用導体と第２の基板の接地用導体とが電気的に接続され、電気的な接続が行なわれる箇所の近傍に、高周波信号用導体と接地用導体との両方に跨るように誘電体部材が設けられていることを特徴とする。
【００１４】
好ましくは、高周波信号用導体の接続構造においては、高周波信号用導体の両隣に接地用導体が設けられている。
【００１５】
好ましくは、高周波信号用導体と接地用導体とは、基板の同一平面にある他端に電気的に接続されている。
【００１６】
好ましくは、高周波信号用導体は、基板の同一平面にある他端に電気的に接続され、接地用導体は、スルーホールを介して基板の下層の接地面に接続されている。
【００１７】
この発明の他の局面に従うと、半導体集積回路パッケージは、隣り合う高周波信号用導体と接地用導体とが上面に形成された誘電体基板を備え、高周波信号用導体と接地用導体の一端がそれぞれ半導体集積回路の対応する端子に電気的に接続され、高周波信号用導体と接地用導体の他端が外部接続端子に接続されている半導体集積回路パッケージにおいて、誘電体基板の半導体集積回路との接続部近傍に、高周波信号用導体と接地用導体の両方に跨るようにして誘電体部材が形成されている。
【００１８】
好ましくは、高周波信号用導体の他端には同軸コネクタの内芯が接続される。
【００１９】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明の第１の実施の形態における半導体パッケージの平面図であり、図２は、図１のＸ−Ｘ′断面図である。
【００２０】
また、図３および図４は、図１および図２の半導体パッケージのキャビティ部４に半導体集積回路１５を搭載させた状態を示す図であり、図１３および図１４に対応する図である。
【００２１】
図１に示されるように、半導体パッケージには光ファイバ用穴部および金属部材５が設けられている。また、信号線用リード３ａおよびＧＮＤ用リード３ｂ，３ｃ以外のリードである外部基板接合用リード３ｄ，３ｅがパッケージには設けられている。
【００２２】
半導体パッケージは、搭載された半導体集積回路（または他の回路素子）とパッケージとをワイヤボンディングその他の導通方法により電気的に接続するためのパッド部を備えた半導体集積回路パッケージであり、以下の部材を備えている。
【００２３】
・パッケージ本体である誘電体部１
なお、第１の実施の形態においてはパッケージの主構成材料が誘電体である例を示したが、金属など他の部材を用いるようにしてもよい。
【００２４】
・搭載された半導体集積回路１５とパッケージとを電気的に導通させるためのワイヤボンディングのためのワイヤボンディングパターン層２
・パッケージ外部基板とパッケージとを電気的に導通させるための外部基板接合用リード（信号線用リード）３ａ
なお、本実施の形態においてはパッケージ裏面に接地したリードにより、外部基板との電気的接合を取るように半導体パッケージを構成したが、リード接合部がワイヤボンディングパターン層と同じ層である構造にしてもよいし、ソルダボールなどによる接合やフリップチップ接合による構造を採用するようにしてもよい。
【００２５】
・半導体集積回路が実装されるキャビティ部４
・パッケージ内に光ファイバなどを挿入させるための穴部、および金属部材５
・静電容量形成用誘電体部６
これは、信号線およびＧＮＤワイヤボンディングパッド近傍に、信号線導体パターンとＧＮＤ導体パターンとに跨るように形成される誘電体部材である。
【００２６】
・パッケージ封止用金属部材（または誘電体部材）７
・パッケージ内層の導体パターン層８
なお、この実施の形態においては導体パターン層８はＧＮＤ層であるものとする。
【００２７】
・パッケージ内ビア９
これは、パッケージ内の導体層を電気的に導通させるための構造である。
【００２８】
本実施の形態において特徴となる部分は、パッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃの両方に跨るように、静電容量形成用誘電体部６が設けられている点である。静電容量形成用誘電体部６は、パッケージ信号線導体パターン１１ａおよびパッケージＧＮＤ用導体パターン１１ｂ，１１ｃのワイヤボンディングパッド部に隣接して設けられ、誘電体層を誘電体印刷などの方法により設置することで形成される。この静電容量形成用誘電体部６によりパッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターン１１ｂ，１１ｃとの間に静電容量成分を形成させることができ、ワイヤ部のインダクタンスを調整することができる。これにより、ワイヤボンディングパッド部近傍の特性インピーダンスが特定の値となるように調整される。
【００２９】
なお、静電容量形成用誘電体部６は、パッケージを構成する誘電体基板と同じ素材であってもよいが、誘電率の高い誘電体を使うことにより大きいキャパシタンスが実現できるため、特性インピーダンスを特定の値に調整することが容易となる。
【００３０】
このようにして、本実施の形態においては、搭載された半導体集積回路とパッケージとの電気的導通をワイヤボンディングにより行なう半導体集積回路用パッケージにおいて、信号線用のワイヤボンディングパッド部近傍の導体パターンと、それに隣接しているＧＮＤ用ワイヤボンディングパッド部近傍の導体パターンとに跨るように接地された誘電体層により、信号線とＧＮＤ間の静電容量成分を形成させ、ワイヤ部の主にインダクタンス成分による特性インピーダンスの不整合を小さくすることが可能である。
【００３１】
なお、本実施の形態においてはパッケージ信号線導体パターン１１ａの両隣にパッケージＧＮＤ用導体パターン１１ｂ，１１ｃを設けることとしたが、パッケージ信号線導体パターン１１ａとパッケージＧＮＤ用導体パターンとが隣り合うのであれば、パッケージＧＮＤ用導体パターンは１つであってもよい。また逆に、パッケージ信号線導体パターンが１つでなく、複数存在するようにしてもよい。
【００３２】
［第２の実施の形態］
図５〜図８は、本発明の第２の実施の形態における半導体パッケージの構成を示す図であり、図１〜４に対応する図である。
【００３３】
図を参照して、本実施の形態においては、図１の信号線用リード３ａおよびＧＮＤ用リード３ｂ，３ｃに代えて、外部基板接続用端子である同軸コネクタ２１が設けられており、その内芯２１ｂが同軸コネクタ内芯接合材（Ａｕ−Ｓｎなど）２１ａによりパッケージ信号線導体パターン１１ａに電気的に接続されている。
【００３４】
また、パッケージの主構成部材１ａとして金属が採用されている。これに伴い、信号線路などを形成するために、パッケージの一部に誘電体部材１０ａ，１０ｂが設けられ、この誘電体部材１０ａ，１０ｂの上に導体パターン層であるワイヤボンディングパターン層２およびパッケージ内導体層が設けられ、信号線路とされる。
【００３５】
本実施の形態においては、第１の実施の形態と同様に静電容量形成用誘電体部６がワイヤボンディングパターン層２の上部に設けられる。本実施の形態のようにワイヤボンディングパッドが形成された導体層と同一の層に同軸ケーブルなどの接合を行なう構造のパッケージでは、同軸ケーブルなどとパッケージ導体層との電気的接合に用いられる接合材２１ａ（たとえばＡｕ−Ｓｎ）がワイヤボンディングパッド部まで流れてくるおそれがある。しかしながら本実施の形態においては、ワイヤボンディングパターン層２の上に形成された静電容量形成用誘電体部６がこの流れを防ぐ流れ止め（ダム）の効果を果たす。
【００３６】
これにより、半導体パッケージに同軸コネクタなどを接続するときの作業を容易にすることができる。
【００３７】
［第３の実施の形態］
図９は、本発明の第３の実施の形態における高周波信号用導体の接続構造を示す図である。図を参照して、本実施の形態においては２つの誘電体基板１５１ａ，１５１ｂのそれぞれに高周波信号用導体１０３ａ，１１１ａと、それの両隣に位置する接地用導体１０３ｂ，１０３ｃ，１１１ｂ，１１１ｃが設けられている。
【００３８】
誘電体基板１５１ｂの高周波信号用導体１０３ａと誘電体基板１５１ａの高周波信号用導体１１１ａは対向するように配置され、また誘電体基板１５１ｂの接地用導体１０３ｂ，１０３ｃのそれぞれと、誘電体基板１５１ａの接地用導体１１１ｂ，１１１ｃのそれぞれとが対向するように構成される。
【００３９】
そして、誘電体基板１５１ｂの高周波信号用導体１０３ａ、および接地用導体１０３ｂ，１０３ｃと、誘電体基板１５１ａの高周波信号用導体１１１ａ、および接地用導体１１１ｂ，１１１ｃとのそれぞれはワイヤボンディングの技術を用いてワイヤＷにより接続される。
【００４０】
本実施の形態においても第１および第２の実施の形態と同様に、誘電体基板１５１ｂの誘電体基板１５１ａに対する電気的な接続が行なわれる箇所（ワイヤボンディングパッド部）の近傍に、高周波信号用導体１０３ａと、接地用導体１０３ｂ，１０３ｃとの両方に跨るように誘電体層１０６が形成されている。
【００４１】
これにより、高周波信号用導体の接続構造において、特性インピーダンスの調整を容易に行なうことが可能である。
【００４２】
図１０は、図９の構造の斜視図である。図を参照して、高周波信号用導体１０３ａと接地用導体１０３ｂ，１０３ｃとは誘電体基板１５１ｂの同一平面に存在するように構成され、それぞれは誘電体基板１５１ｂのワイヤボンディングが行なわれていない側（他端）Ｅに電気的に接続される。
【００４３】
［第４の実施の形態］
図１１は、本発明の第４の実施の形態における高周波信号用導体の接続構造を示す斜視図であり、図１２は図１１の構造を高周波信号用導体１０３ａの延びる面で切った断面図である。
【００４４】
図を参照して、本実施の形態における高周波信号用導体の接続構造が、第３の実施の形態におけるそれと異なる点は、接地用導体１０３ｂ，１０３ｃが、スルーホール１５５を介して誘電体基板１５１ｂの下層の接地面１５３に接続された後、さらにスルーホールを介して誘電体基板１５１ｂの上に位置する他端Ｅに接続される点である。
【００４５】
なお、本実施の形態においても高周波信号用導体１０３ａは、第３の実施の形態と同様に誘電体基板１５１ｂの上部に形成される。
【００４６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体パッケージの平面図である。
【図２】図１のＸ−Ｘ′断面図である。
【図３】図１の半導体パッケージのキャビティ部４に半導体集積回路１５を搭載させた状態を示す図である。
【図４】図３のパッケージ信号線導体パターン１１ａと信号線用リード３ａとを結ぶラインの断面図である。
【図５】第２の実施の形態における半導体パッケージの構成を示す図であり、図１に対応する図である。
【図６】第２の実施の形態における半導体パッケージの構成を示す図であり、図２に対応する図である。
【図７】第２の実施の形態における半導体パッケージの構成を示す図であり、図３に対応する図である。
【図８】第２の実施の形態における半導体パッケージの構成を示す図であり、図４に対応する図である。
【図９】本発明の第３の実施の形態における高周波信号用導体の接続構造の平面図である。
【図１０】図９の構造の斜視図である。
【図１１】第４の実施の形態における高周波信号用導体の接続構造を示す図である。
【図１２】図１１の構造の高周波信号用導体１０３ａラインの断面図である。
【図１３】従来の技術における半導体集積回路パッケージの内部の一部構造を示す平面図である。
【図１４】図１３のパッケージ信号線導体パターン１１ａと信号線用リード３ａとを結ぶラインの断面図である。
【符号の説明】
１ 誘電体部、２ ワイヤボンディングパターン層、３ａ 信号線用リード、３ｂ，３ｃ ＧＮＤ用リード、３ｄ，３ｅ 外部基板接合用リード、４ キャビティ部、５ 光ファイバ用穴部および金属部材、６ 静電容量形成用誘電体部、７ パッケージ封止用金属部材、８ パッケージ内導体層、９ パッケージ内ビア、１１ａ パッケージ信号線導体パターン、１１ｂ，１１ｃ パッケージＧＮＤ用導体パターン、１３ パッケージ裏面リードパッド層、１５ 半導体集積回路、２１ 同軸コネクタ。
Claims (6)
- 高周波信号用導体と接地用導体とが隣り合って設けられた第１の基板と、
高周波信号用導体と接地用導体とが隣り合って設けられた第２の基板とを備え、
前記第１の基板の高周波信号用導体、および前記第２の基板の高周波信号用導体が対向するように配置され、
前記第１の基板の接地用導体、および前記第２の基板の接地用導体が対向するように配置され、
前記第１の基板の高周波信号用導体と前記第２の基板の高周波信号用導体とが電気的に接続され、
前記第１の基板の接地用導体と前記第２の基板の接地用導体とが電気的に接続され、
前記電気的な接続が行なわれる箇所の近傍に、前記高周波信号用導体と前記接地用導体との両方に跨るように誘電体部材が設けられていることを特徴とする、高周波信号用導体の接続構造。 - 前記高周波信号用導体の両隣に前記接地用導体が設けられている、請求項１に記載の高周波信号用導体の接続構造。
- 前記高周波信号用導体と前記接地用導体とは、基板の同一平面にある他端に電気的に接続されている、請求項２に記載の高周波信号用導体の接続構造。
- 前記高周波信号用導体は、基板の同一平面にある他端に電気的に接続され、
前記接地用導体は、スルーホールを介して基板の下層の接地面に接続されている、請求項２に記載の高周波信号用導体の接続構造。 - 隣り合う高周波信号用導体と接地用導体とが上面に形成された誘電体基板を備え、前記高周波信号用導体と前記接地用導体の一端がそれぞれ半導体集積回路の対応する端子に電気的に接続され、前記高周波信号用導体と前記接地用導体の他端が外部接続端子に接続されている半導体集積回路パッケージにおいて、
前記誘電体基板の前記半導体集積回路との接続部近傍に、前記高周波信号用導体と前記接地用導体の両方に跨るようにして誘電体部材が形成されていることを特徴とする、半導体集積回路パッケージ。 - 前記高周波信号用導体の他端には同軸コネクタの内芯が接続されることを特徴とする、請求項５に記載の半導体集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002269637A JP2004112143A (ja) | 2002-09-17 | 2002-09-17 | 高周波信号用導体の接続構造、および半導体集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002269637A JP2004112143A (ja) | 2002-09-17 | 2002-09-17 | 高周波信号用導体の接続構造、および半導体集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004112143A true JP2004112143A (ja) | 2004-04-08 |
Family
ID=32267519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002269637A Withdrawn JP2004112143A (ja) | 2002-09-17 | 2002-09-17 | 高周波信号用導体の接続構造、および半導体集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004112143A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935854B1 (ko) | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
| US7923851B2 (en) | 2009-03-13 | 2011-04-12 | Tessera Research Llc | Microelectronic assembly with impedance controlled wirebond and conductive reference element |
| US8581377B2 (en) | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
| US8853708B2 (en) | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
| US8981579B2 (en) | 2010-09-16 | 2015-03-17 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer rdl |
| US9136197B2 (en) | 2010-09-16 | 2015-09-15 | Tessera, Inc. | Impedence controlled packages with metal sheet or 2-layer RDL |
-
2002
- 2002-09-17 JP JP2002269637A patent/JP2004112143A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923851B2 (en) | 2009-03-13 | 2011-04-12 | Tessera Research Llc | Microelectronic assembly with impedance controlled wirebond and conductive reference element |
| US8253259B2 (en) | 2009-03-13 | 2012-08-28 | Tessera, Inc. | Microelectronic assembly with impedance controlled wirebond and reference wirebond |
| US8269357B2 (en) | 2009-03-13 | 2012-09-18 | Tessera, Inc. | Microelectronic assembly with impedance controlled wirebond and conductive reference element |
| US8575766B2 (en) | 2009-03-13 | 2013-11-05 | Tessera, Inc. | Microelectronic assembly with impedance controlled wirebond and conductive reference element |
| US8994195B2 (en) | 2009-03-13 | 2015-03-31 | Tessera, Inc. | Microelectronic assembly with impedance controlled wirebond and conductive reference element |
| US9030031B2 (en) | 2009-03-13 | 2015-05-12 | Tessera, Inc. | Microelectronic assembly with impedance controlled wirebond and reference wirebond |
| KR100935854B1 (ko) | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
| US8581377B2 (en) | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
| US8802502B2 (en) | 2010-09-16 | 2014-08-12 | Tessera, Inc. | TSOP with impedance control |
| US8853708B2 (en) | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
| US8981579B2 (en) | 2010-09-16 | 2015-03-17 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer rdl |
| US9136197B2 (en) | 2010-09-16 | 2015-09-15 | Tessera, Inc. | Impedence controlled packages with metal sheet or 2-layer RDL |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6524986B2 (ja) | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 | |
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| JP3859340B2 (ja) | 半導体装置 | |
| JPH0321089B2 (ja) | ||
| TWI423753B (zh) | 多層佈線基板 | |
| JP2001203470A (ja) | 配線基板、半導体パッケージ、および半導体装置 | |
| JP2003273273A (ja) | 半導体装置 | |
| JP6973667B2 (ja) | 回路基板及び電子機器 | |
| JP4222943B2 (ja) | 高周波信号伝送に適合する電子デバイス・キャリア | |
| US7598608B2 (en) | Mounting substrate | |
| JP2004112143A (ja) | 高周波信号用導体の接続構造、および半導体集積回路パッケージ | |
| JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
| US6859352B1 (en) | Capacitor sheet | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP4462473B2 (ja) | 高周波回路基板及びそれを用いた半導体装置 | |
| JPH10327004A (ja) | 同軸コネクタを有する回路モジュール | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP3916072B2 (ja) | 交流結合回路 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP4102043B2 (ja) | 光通信用モジュール | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP4547655B2 (ja) | 半導体装置 | |
| JP2004260141A (ja) | 集積回路ボンディングパッド及びその形成方法 | |
| JP2000269382A (ja) | 半導体装置及び半導体チップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |