JP2004104014A

JP2004104014A - Manufacturing method of semiconductor device

Info

Publication number: JP2004104014A
Application number: JP2002267031A
Authority: JP
Inventors: Takeo Hanashima; 花島　建夫; Hironobu Miya; 宮　博信; Fusayuki Nakao; 中尾　総之; Tadao Mitsuta; 光田　忠雄
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2002-09-12
Filing date: 2002-09-12
Publication date: 2004-04-02
Anticipated expiration: 2022-09-12
Also published as: JP3904497B2

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a processed result equal to or better than in the case loading a maximum number of wafers under the same processing conditions. <P>SOLUTION: In a film forming process by a vertical batch hot wall low pressure CVD system in an IC manufacturing method, wafers W are loaded to a support groove 15 of a boat 11 with an interval of one stage and the total loading number of wafers is 86. That is, the interval of the wafers W is selected to be 10.4 mm that is twice the interval of 5.2 mm when the maximum loadable number to the boat 11 is 172. That is, the fill dummy wafers to make the processing conditions the same are omitted. However, side dummy wafers are located to upper and lower parts of a wafer group. Even when the processing condition of film forming is selected the same as the film forming processing condition at the maximum loading number of wafers, the film thickness uniformity in the wafer face as to a product wafer group can be controlled within a permissible range. The cost can be reduced through the omission of the fill dummy wafers. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に、複数枚の基板をボートに装填して処理室において一括処理するバッチ式半導体製造装置が使用される半導体装置の製造方法に関し、例えば、半導体集積回路装置（以下、ＩＣという。）が作り込まれる半導体ウエハ（以下、ウエハという。）に窒化シリコン（Ｓｉ_３　Ｎ_４　）やポリシリコン等を堆積（デポジション）させるＣＶＤ膜形成工程や、酸化や拡散だけでなくイオン打ち込み後のキャリア活性化や平坦化のためのリフロー等にも適用される熱処理（ｔｈｅｒｍａｌ　ｔｒｅａｔｍｅｎｔ　）工程に関する。
【０００２】
ＩＣの製造方法において、ウエハに窒化シリコンやポリシリコン等のＣＶＤ膜をデポジションする工程にバッチ式縦形ホットウオール形減圧ＣＶＤ装置が広く使用されている。バッチ式縦形ホットウオール形減圧ＣＶＤ装置（以下、ＣＶＤ装置という。）は、ウエハが搬入される処理室を形成するインナチューブおよびこのインナチューブを取り囲むアウタチューブから構成され縦形に設置されたプロセスチューブと、インナチューブ内に原料ガスを導入するガス導入管と、プロセスチューブ内を真空排気する排気管と、プロセスチューブ外に敷設されてプロセスチューブ内を加熱するヒータとを備えており、複数枚のウエハがボートによって垂直方向に整列されて保持された状態でインナチューブ内に下端の炉口から搬入され、インナチューブ内に原料ガスがガス導入管から導入されるとともに、ヒータによってプロセスチューブ内が加熱されることにより、ウエハにＣＶＤ膜がデポジションされるように構成されている。
【０００３】
近年、ＩＣの製造方法においては、ＱＴＡＴ（Ｑｕｉｃｋ　Ｔｕｒｎ　Ａｒｏｕｎｄ　Ｔｉｍｅ。製品の仕込みから完成までの時間を短縮すること。）が要望されている。この背景としては、生産の形態が小品種大量生産から多品種少量生産への変遷してきたことにある。例えば、ＤＲＡＭのような同一製品を大量に製造する場合におけるＣＶＤ装置においては、ボートへのウエハの装填枚数はボートの最大装填枚数ということになる。しかし、システムＬＳＩ等の多品種少量生産の場合には、ボートへのウエハの装填枚数をボートの最大装填枚数に維持することが困難になり、ボートの最大装填枚数の５０〜７０％の装填率をもって処理したり、甚だしき場合には２枚や３枚のウエハを処理する必要が発生する。
【０００４】
このような場合においては、一回の処理作業（以下、バッチという。）相互間の成膜のばらつきを抑制するために、各バッチ間の処理条件を同一に制御することが、一般的に実施されている。例えば、一回のバッチで処理すべきウエハ（以下、製品ウエハという。）の枚数が減少した場合には、製品とならないウエハ（以下、フィルダミーウエハという。）を減少した枚数分の製品ウエハの代わりに補充することにより、枚数が減少したバッチの処理条件を枚数が減少しない時のバッチの処理条件と同一に制御することが、実施されている。
【０００５】
このようにフィルダミーウエハを装填する理由は、次の通りである。フィルダミーウエハを補充しないで、不足したままのバッチで製品ウエハに成膜を施すと、減少したウエハ枚数分の空きスペースがインナチューブの処理室内に形成され、この空きスペースに面するウエハの膜厚が厚くなるため、これを防止する必要があるためである。空きスペースに面するウエハの膜厚が厚くなる理由は、この空きスペースにおいてウエハに消費されない未反応の原料の濃度が高くなり、これに伴って、空きスペースに近接するウエハ上の原料の濃度も高くなることによるものと理解される。
【０００６】
【発明が解決しようとする課題】
しかしながら、フィルダミーウエハを補充するＩＣの製造方法においては、フィルダミーウエハの分だけ製造コストが上昇してしまうという問題点がある。
【０００７】
本発明の目的は、最大装填枚数よりも少ない枚数の基板を処理する場合に製造コストの増加を抑制しつつ最大装填枚数の場合と同一の処理条件で最大装填枚数の場合と同等以上の処理結果を得ることができる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
課題を解決するための第一の手段は、ボートに装填可能な最大枚数よりも少ない枚数の基板を前記ボートによって支持して前記基板を処理する際に、前記基板の間隔を前記ボートに装填可能な最大枚数の基板を処理する場合の間隔とは異ならせる、特に、前記基板の間隔を前記ボートに装填可能な最大枚数の基板を処理する場合の基板の間隔よりも大きく設定させることを特徴とする。
【０００９】
課題を解決するための第二の手段は、ボートに装填可能な最大枚数よりも少ない枚数の基板を前記ボートによって支持して処理室内において前記基板を処理する際に、前記基板の間隔Ｌ１と、前記基板の外周（基板縁辺）と前記処理室の内周（処理室内側壁面）との間隔Ｌ２との比（Ｌ１／Ｌ２）を、０．３以上に設定することを特徴とする。
【００１０】
前記した手段によれば、最大装填枚数よりも少ない枚数の基板はボートの全長にわたって均等に装填された状態になるため、ボートにフィルダミーウエハを装填しなくとも、ボートに大きな空きスペースが発生するのを防止することができる。したがって、ボート上の複数枚の基板は処理室に供給された処理ガスを均等に消費して行くため、複数枚の基板の処理ガスによる処理結果は影響を殆ど受けずに済む。その結果、処理する基板の枚数が減少したバッチであっても、枚数が減少しない通常のバッチと同等の処理結果を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に即して説明する。
【００１２】
本実施の形態において、本発明に係る半導体装置の製造方法は、ＩＣの製造方法として構成されており、本実施の形態に係るＩＣの製造方法は特徴工程として、ＩＣが作り込まれるウエハに窒化シリコンを成膜する成膜工程を備えている。本実施の形態に係るＩＣの製造方法における特徴工程である成膜工程は、図１に示されているＣＶＤ装置（バッチ式縦形ホットウオール形減圧ＣＶＤ装置）によって実施される。まず、図１に示されているＣＶＤ装置について説明する。
【００１３】
図１に示されているように、ＣＶＤ装置は中心線が垂直になるように縦に配されて固定的に支持された縦形のプロセスチューブ１を備えている。プロセスチューブ１はインナチューブ２とアウタチューブ３とから構成されており、インナチューブ２は石英ガラスまたは炭化シリコン（ＳｉＣ）が使用されて円筒形状に一体成形され、アウタチューブ３は石英ガラスまたは炭化シリコン（ＳｉＣ）が使用されて円筒形状に一体成形されている。インナチューブ２は上下両端が開口した円筒形状に形成されており、インナチューブ２の筒中空部はボートによって垂直方向に整列した状態に保持された複数枚のウエハが搬入される処理室４を実質的に形成している。インナチューブ２の下端開口は被処理基板としてのウエハを出し入れするための炉口５を実質的に構成している。したがって、インナチューブ２の内径は取り扱うウエハの最大外径よりも大きくなるように設定されている。
【００１４】
アウタチューブ３は内径がインナチューブ２の外径よりも大きく上端が閉塞し下端が開口した円筒形状に形成されており、インナチューブ２にその外側を取り囲むように同心円に被せられている。インナチューブ２とアウタチューブ３との間の下端部は円形リング形状に形成されたマニホールド６によって気密封止されており、マニホールド６はインナチューブ２およびアウタチューブ３についての交換等のためにインナチューブ２およびアウタチューブ３にそれぞれ着脱自在に取り付けられている。マニホールド６がＣＶＤ装置の機枠２１に支持されることにより、プロセスチューブ１は垂直に据え付けられた状態になっている。
【００１５】
マニホールド６の側壁の上部には排気管７が接続されており、排気管７は高真空排気装置（図示せず）に接続されて処理室４を所定の真空度に真空排気し得るように構成されている。排気管７はインナチューブ２とアウタチューブ３との間に形成された隙間に連通した状態になっており、インナチューブ２とアウタチューブ３との隙間によって排気路８が、横断面形状が一定幅の円形リング形状に構成されている。排気管７がマニホールド６に接続されているため、排気管７は円筒形状の中空体を形成されて垂直に延在した排気路８の最下端部に配置された状態になっている。
【００１６】
マニホールド６の側壁の下部にはガス導入管９がインナチューブ２の炉口５に連通するように接続されており、ガス導入管９には原料ガス供給装置およびキャリアガス供給装置（いずれも図示せず）に接続されている。ガス導入管９によって炉口５に導入されたガスはインナチューブ２の処理室４内を流通して排気路８を通って排気管７によって排気される。また、マニホールド６の側壁の下部における他の場所には圧力計１０がインナチューブ２の炉口５に連通するように接続されており、圧力計１０はインナチューブ２の処理室４における上流側領域の圧力を測定するように構成されている。
【００１７】
マニホールド６には下端開口を閉塞するシールキャップ１７が垂直方向下側から当接されるようになっている。シールキャップ１７はアウタチューブ３やマニホールド６の外径と略等しい円盤形状に形成されており、プロセスチューブ１の外部に垂直に設備されたボートエレベータ（図示せず）によって垂直方向に昇降されるように構成されている。シールキャップ１７の中心線上には被処理基板としてのウエハＷを保持するためのボート１１が垂直に立脚されて支持されるようになっている。
【００１８】
ボート１１は上下で一対の端板１２、１３と、両端板１２、１３間に架設されて垂直に配設された複数本（本実施の形態においては三本。）の保持部材１４とを備えており、三本の保持部材１４には多数の保持溝１５が長手方向に等間隔に配されて互いに対向して開口するように刻設されている。ボート１１は三本の保持部材１４の保持溝１５間にウエハＷの外周部を挿入されることにより、複数枚のウエハＷを水平にかつ互いに中心を揃えた状態に整列させて保持するようになっている。本実施の形態において、ボート１１は一バッチについて最大で１７２枚のウエハＷを装填可能に設定されている。すなわち、ボート１１の三本の保持部材１４には保持溝１５が１７２段配列されている。また、保持溝１５のピッチ（間隔）は５．２ｍｍに設定されている。
【００１９】
ボート１１とシールキャップ１７との間には断熱キャップ部１６が配置されており、断熱キャップ部１６はボート１１をシールキャップ１７の上面から持ち上げた状態に支持することにより、ボート１１の下端を炉口５の位置から適当な距離だけ離間させるように構成されている。
【００２０】
アウタチューブ３の外部にはプロセスチューブ１を加熱するヒータユニット１８が同心円に設置されており、ヒータユニット１８はＣＶＤ装置の機枠２１に支持されることにより垂直に据え付けられている。ヒータユニット１８は断熱槽１９とヒータ２０とを備えている。断熱槽１９はステンレス鋼等の薄板が上端が閉塞した円筒形状に形成されてなるケースの内周にガラスウール等の断熱材が内張りされて構築されており、ヒータ２０は抵抗発熱体によって構成されて断熱槽１９の内周面に螺旋状に敷設されている。
【００２１】
次に、本実施の形態に係るＩＣの製造方法における前記構成に係るＣＶＤ装置による成膜工程のバッチの一回を、ウエハに窒化シリコン（Ｓｉ_３　Ｎ_４　）のＣＶＤ膜が形成される場合について説明する。
【００２２】
図１に示されているように、複数枚のウエハＷを整列保持したボート１１はシールキャップ１７の上にウエハＷ群が並んだ方向が垂直になる状態で載置され、ボートエレベータによって差し上げられてインナチューブ２の炉口５から処理室４に搬入（ボートローディング）されて行き、シールキャップ１７に支持されたままの状態で処理室４に存置される。この状態で、シールキャップ１７は炉口５をシールした状態になる。
【００２３】
プロセスチューブ１の内部が所定の真空度（数十Ｐａ以下）に排気管７によって真空排気される。この際、プロセスチューブ１の内部の圧力は圧力計１０によって測定され、真空度がフィードバック制御される。また、ヒータユニット１８によってプロセスチューブ１の内部が所定の温度（例えば、７６０℃程度）に全体にわたって加熱される。
【００２４】
次いで、処理ガスとしての原料ガス２２がインナチューブ２の処理室４にガス導入管９によって供給される。Ｓｉ_３　Ｎ_４　のＣＶＤ膜をデポジションする場合には原料ガス２２として、ＳｉＨ_２　Ｃｌ_２　とＮＨ_３　や、ＳｉＨ_４　とＮＨ_３　等が処理室４に導入される。
【００２５】
導入された原料ガス２２はインナチューブ２の処理室４を上昇し、上端開口からインナチューブ２とアウタチューブ３との隙間によって形成された排気路８に流出して排気管７から排気される。原料ガス２２は処理室４を通過する際に、ウエハＷの表面に接触する。この接触による原料ガス２２のＣＶＤ反応により、ウエハＷの表面にはＳｉ_３　Ｎ_４　のＣＶＤ膜が堆積（デポジション）する。
【００２６】
Ｓｉ_３　Ｎ_４　のＣＶＤ膜が所望の堆積膜厚だけデポジションされる予め設定された処理時間が経過すると、シールキャップ１７が下降されて炉口５が開口されるとともに、ボート１１に保持された状態でウエハＷ群が炉口５からプロセスチューブ１の外部に搬出される。以上のようにして複数枚のウエハＷにＳｉ_３　Ｎ_４　が一回のバッチ処理によって成膜される。
【００２７】
そして、本実施の形態に係るＩＣの製造方法におけるＣＶＤ装置による成膜工程においては、図１に示されているように、ウエハＷはボート１１の保持溝１５に一段置きに装填されており、総装填枚数は８６枚になっている。すなわち、ウエハＷの間隔はボート１１に装填可能な最大枚数１７２枚の時の間隔の５．２ｍｍの二倍である１０．４ｍｍに設定されている。つまり、本実施の形態においては、成膜の処理条件を同一にするために必要なフィルダミーウエハが省略されている。但し、後述するサイドダミーウエハがウエハ群の下部および上部にそれぞれ装填されている。なお、本実施の形態においては、製品ウエハは６４枚であり、サイドダミーウエハは２２枚である。
【００２８】
本実施の形態によれば、成膜の処理条件を最大装填枚数の時の成膜処理条件と同一としても、ボートに装填されたウエハ群のうち中央部における製品ウエハ群については、ウエハ面内の膜厚均一性（±％）を許容の範囲内に抑制し得ることが、図２〜図４によって後述する実験によって検証された。なお、ウエハの装填枚数を減少させ、かつ、成膜の処理条件を最大装填枚数の場合と同一にしてもウエハ面内の膜厚均一性の悪化を防止することができる理由は、８６枚のウエハＷ群がボート１１に全長にわたって一枚置きに均等に分配されることにより、大きな空きスペースが処理室４に形成されないために、大きな空きスペースにおいてウエハに消費されないことによる未反応の原料の濃度が高くなる現象が発生するのを未然に防止することができ、その結果、ボート１１の全長にわたってウエハＷ相互間の膜厚が均一になるものと、推察される。
【００２９】
本実施の形態によれば、成膜の処理条件を同一にするためのフィルダミーウエハを省略することにより、フィルダミーウエハに消費されるコストを低減することができるため、ＩＣの製造方法におけるコストを大幅に低減することができる。図５〜図７について後述するサイドダミーウエハを考慮外において検討すると、例えば、８６枚のウエハを一回のバッチで処理する場合には、従来例では８６枚のフィルダミーウエハが使用されることになるが、本実施の形態によれば、フィルダミーウエハは使用せずに済むため、ＩＣの製造方法のコストを大幅に低減することができる。
【００３０】
図２〜図４はウエハの装填枚数とボート上の各ウエハの膜厚分布との関係を示す折れ線グラフであり、横軸にはボート上のウエハの位置（保持溝の段番号）が取られ、縦軸には膜厚（Å）が取られている。折れ線の折れ点は膜厚が測定されたウエハの位置を示している。なお、成膜条件はいずれの場合も同一であり、次の通りである。ヒータユニット１８の加熱温度分布は７９５．０℃〜７５０．０℃である。原料ガスおよび流量は、ＳｉＨ_２　Ｃｌ_２　が７０ｓｃｃｍ（スタンダード立方センチメートル毎分）、ＮＨ_３　が３５０ｓｃｃｍである。圧力は１５Ｐａである。
【００３１】
図２は従来例の場合を示している。折れ線Ａは１５０枚のウエハがボートに装填された場合を示しており、折れ線Ｂは１００枚のウエハがボートに装填された場合を示しており、折れ線Ｃは５０枚のウエハがボートに装填された場合を示している。いずれの場合もウエハはボートの保持溝にそれぞれ挿入されており、１１段目の保持溝から装填され始めてガス流の上流側、すなわち、ボートのボトム側に詰めて装填されている。なお、このウエハ群の上流側（下部側）および下流側（上部側）には、後述するサイドダミーウエハがそれぞれ、１０枚、５枚、中央部のウエハ群と隣接して連続的に装填されている。例えば、折れ線Ａの場合のウエハ装填状態は、図８（ａ）のようになる。図２において、折れ線Ａの場合にはウエハ膜厚相互間の均一性は１．５％以下に制御されている。しかし、折れ線Ｂの場合には約９０段目の保持溝のウエハから膜厚が急激に増加しており、折れ線Ｃの場合には約４０段目の保持溝のウエハから膜厚が急激に増加している。このように折れ線Ｂおよび折れ線Ｃの場合に下流側（上部側）のウエハの膜厚が増加する理由は、処理室の下流側（上部側）に大きな空きスペースが形成されるためと、推察される。
【００３２】
なお、この折れ線Ｂおよび折れ線Ｃの場合における膜厚の増加を補正するのに、膜厚が厚くなるウエハ群の上部に対応するヒータの領域の設定温度を折れ線Ａの場合の設定値よりも低く設定して補正することが、考えられる。しかしながら、温度設定を変更することは、最適な温度の特定が必要になるばかりでなく、設定変更後に膜厚分布を確認するための成膜が必要になってしまうために、結局、製造コストの増加を招くことになる。
【００３３】
図３は本発明の第一の実施の形態に相当する場合を示しており、ウエハの間隔を通常の間隔である５．２ｍｍの二倍である１０．４ｍｍとして、ウエハを一段置きに保持溝に装填した場合を示している。折れ線Ａは６４枚のウエハがボートに装填された場合を示しており、折れ線Ｂは４３枚のウエハがボートに装填された場合を示しており、折れ線Ｃは２２枚のウエハがボートに装填された場合を示している。折れ線Ａ、折れ線Ｂおよび折れ線Ｃのすべての場合において、ウエハ群は２１段目の保持溝から通常のウエハ間隔の二倍に装填されている。なお、このウエハ群の上流側（下部側）および下流側（上部側）には、後述するサイドダミーウエハがそれぞれ、１０枚、５枚、中央部のウエハ群と隣接して連続的に装填されている。例えば、折れ線Ａの場合のウエハ装填状態は、図８（ｂ）のようになる。このサイドダミーウエハについても中央部のウエハ群と同様にウエハ間隔を通常の二倍としてウエハを一段置きに保持溝に保持している。図３における折れ線Ａ、折れ線Ｂおよび折れ線Ｃのいずれの場合においても、図２の折れ線Ｂおよび折れ線Ｃの場合のような上部のウエハ群における膜厚の増加はなく、同一の処理条件で枚数を変更した場合において、膜厚が変化しないことが検証されている。
【００３４】
図４は本発明の第二の実施の形態に相当する場合を示しており、ウエハの間隔を通常の間隔である５．２ｍｍの四倍である２０．８ｍｍとして、ウエハを三段置きに保持溝に装填した場合を示している。折れ線Ａは２３枚のウエハがボートに装填された場合を示しており、折れ線Ｂは１２枚のウエハがボートに装填された場合を示しており、折れ線Ｃは６枚のウエハがボートに装填された場合を示している。折れ線Ａ、折れ線Ｂおよび折れ線Ｃのすべての場合において、ウエハ群は４１段目の保持溝から通常の基板間隔の四倍の間隔で装填されている。なお、上記ウエハ群の上流側（下部側）、下流側（上部側）には、後述するサイドダミーウエハがそれぞれ、１０枚、５枚、中央部のウエハ群と隣接して連続的に装填される。例えば、折れ線Ａの場合のウエハ装填状態は、図８（ｃ）のようになる。このサイドダミーウエハについても、上記ウエハ群と同様、ウエハ間隔を通常の四倍としてウエハを保持溝に保持している。図４における折れ線Ａ、折れ線Ｂおよび折れ線Ｃのいずれの場合においても、図２の折れ線Ｂおよび折れ線Ｃの場合のような上部のウエハ群における膜厚の増加はなく、同一の処理条件で枚数を変更した場合において、膜厚が変化しないことが検証されている。
【００３５】
ここで、図２〜図４の結果を纏めると、次の表１の通りとなる。
【表１】

【００３６】
そして、図２〜図４の結果を、図１に示されている隣合うウエハの間隔Ｌ１と、ウエハの外周から処理室の内面までの間隔Ｌ２との比（Ｌ１／Ｌ２）を求めたところ、表１のＬ１／Ｌ２の通りになった。表１の関係により、Ｌ１／Ｌ２の値が「０．３」以上の時には、ボートの最大装填枚数の場合の処理条件を変更しなくとも同一の処理条件にてウエハ枚数の減少に対してボート最大枚数の場合と同等以上の成膜が可能であることが判明した。
【００３７】
ところで、ＣＶＤ装置のバッチ処理による成膜方法においては、ボートに装填されたウエハ群の下部（プロセスチューブのボトム側部分でガス流の上流側部分）およびウエハ群の上部（プロセスチューブのトップ側部分でガス流の下流側部分）におけるウエハ面内の膜厚均一性を悪化させないために、サイドダミーウエハと称されるダミーウエハがウエハ群の下部（ガス流の上流側）および上部（ガス流の下流側）に設置される。従来、このサイドダミーウエハはウエハ群の下部側（上流側）で１０枚程度であり、ウエハ群の上部側（下流側）で５枚程度である。下部側のサイドダミーウエハが設置される理由は、プロセスチューブのボトム側から供給される原料ガスの流れを層流にするのに必要な助走距離を得るためである。また、上部側のサイドダミーウエハが設置される理由は、プロセスチューブのトップ側からの輻射熱を遮断するためである。
【００３８】
このサイドダミーウエハは一バッチ毎に成膜されることにより発塵源になるため、サイドダミーウエハは数バッチ毎に交換する必要がある。窒化シリコンが成膜される場合には、０．８μｍ毎にサイドダミーウエハが交換されるのが一般的である。したがって、一回のバッチに装填されるウエハ群のうちサイドダミーウエハが占める枚数を低減することにより、ＩＣの製造コストを低減することができる。
【００３９】
図５〜図７はウエハの位置とウエハの面内膜厚均一性との関係を示すグラフであり、横軸にはウエハの位置が取られ、縦軸には面内膜厚均一性（±％）が取られている。図５〜図７において、（ａ）は処理室におけるガス流の上流側（プロセスチューブのボトム側）に配置されたウエハ群の場合を示しており、（ｂ）は同じく下流側（トップ側）に配置されたウエハ群の場合を示している。なお、成膜の処理条件はいずれの場合も同一であり、図２〜図４の場合と同じである。
【００４０】
図５は従来例の場合を示しており、図２の場合に対応している。すなわち、ウエハの間隔（ピッチ）はボートに装填可能な最大枚数である１７２枚の時の間隔つまりボート１１の保持溝１５のピッチである５．２ｍｍに設定されている。図５において、目標の面内膜厚均一性を±２％に設定すると、図５（ａ）に示されたボトム側ウエハ群においては下端から１０枚目までが目標の面内膜厚均一性を超えており、図５（ｂ）に示されたトップ側ウエハ群においては上端から５枚目までが目標の面内膜厚均一性を超えている。したがって、この場合には、ボトム側ウエハ群においては少なくとも１０枚のサイドダミーウエハが必要になり、トップ側ウエハ群においては少なくとも５枚のサイドダミーウエハが必要になるということになる。これは、前述した一般的なサイドダミーウエハの設置方法と一致している。
【００４１】
図６は前述した図３の本発明の第一の実施の形態と対応しており、ウエハの間隔がボートに装填可能な最大枚数１７２枚の時の間隔の二倍である１０．４ｍｍに設定されている。すなわち、図１に示されているように、ウエハＷはボート１１の保持溝１５に一段置きに装填されており、装填枚数は８６枚になっている。図６において、目標の面内膜厚均一性を±２％に設定すると、図６（ａ）に示されたボトム側ウエハ群において±２％以下になるのは下から４枚目であり、図６（ｂ）に示されたトップ側ウエハ群において±２％以下になるのは上から４枚目である。したがって、この場合には、ボトム側ウエハ群においては３枚のサイドダミーウエハで済み、トップ側ウエハ群においても３枚のサイドダミーウエハで済むことになる。
【００４２】
図７は前述した図４の本発明の第二の実施の形態と対応しており、ウエハの間隔がボートに装填可能な最大枚数１７２枚の時の間隔の四倍である２０．８ｍｍに設定されている。すなわち、ウエハＷはボート１１の保持溝１５に三段置きに装填されており、装填枚数は４３枚になっている。図７において、目標の面内膜厚均一性を±２％に設定すると、図７（ａ）に示されたボトム側ウエハ群において±２％以下になるのは下から３枚目であり、図７（ｂ）に示されたトップ側ウエハ群においては全てのウエハが±２％以下になっている。したがって、この場合に必要なサイドダミーウエハの枚数はボトム側ウエハ群の２枚だけということになる。以上のことから、ウエハの装填間隔を変更調整することによってサイドダミーウエハの必要枚数を低減し得ることが、究明されたわけである。そして、サイドダミーウエハの枚数を低減することにより、サイドダミーウエハに消費されるコストを低減することができるため、ＩＣの製造方法におけるコストをより一層低減することができる。
【００４３】
ここで、図５〜図７の結果を纏めると、次の表２の通りとなる。
【表２】

【００４４】
そして、図５〜図７の結果を、図１に示されている隣合うウエハの間隔Ｌ１と、ウエハの外周から処理室の内面までの間隔Ｌ２との比（Ｌ１／Ｌ２）を求めたところ、表１のＬ１／Ｌ２の通りになった。表２の関係により、Ｌ１／Ｌ２の値が「０．３」以上の時には、サイドダミーウエハの枚数を低減することができることが判明した。また、Ｌ１／Ｌ２の値を０．７以上とすれば、トップ側サイドダミーウエハすなわち下流側のサイドダミーウエハをなくすことができることが判明した。
【００４５】
以上説明したように、本実施の形態に係るＩＣの製造方法においては、多品種少量製品やロットの編成の都合等の理由によって一回のバッチで処理する製品ウエハの枚数が減少した場合であっても、処理条件を最大装填枚数の時の処理条件と同一にさせるためのフィルダミーウエハを省略することができるため、ＩＣの製造コストを大幅に低減することができる。しかも、サイドダミーウエハの枚数も低減することができるため、ＩＣの製造コストをより一層低減することができる。
【００４６】
なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
【００４７】
成膜処理はＳｉ_３　Ｎ_４　のＣＶＤ膜を形成する処理に限らず、ポリシリコンや酸化シリコン等の他のＣＶＤ膜を形成する処理であってもよいし、酸化処理や拡散だけでなくイオン打ち込み後のキャリア活性化や平坦化のためのリフロー等にも使用される拡散やアニール等の熱処理にも適用することができる。
【００４８】
ＣＶＤ装置はバッチ式縦形ホットウオール形減圧ＣＶＤ装置に限らず、横形ホットウオール形減圧ＣＶＤ装置等の他のＣＶＤ装置であってもよい。
【００４９】
前記実施の形態ではウエハに処理が施される場合について説明したが、処理対象はホトマスクやプリント配線基板、液晶パネル、コンパクトディスクおよび磁気ディスク等であってもよい。
【００５０】
【発明の効果】
本発明によれば、最大装填枚数よりも少ない枚数の基板を処理する場合に製造コストの増加を抑制しつつ最大装填枚数の場合と同一の処理条件で最大装填枚数の場合と同等以上の処理結果を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＩＣの製造方法のＣＶＤ装置による成膜工程を示す正面断面図である。
【図２】ウエハの装填枚数とボート上の各ウエハの膜厚分布との関係を示す折れ線グラフであり、従来例の場合を示している。
【図３】本発明の第一の実施の形態を示す折れ線グラフである。
【図４】本発明の第二の実施の形態を示す折れ線グラフである。
【図５】ウエハの位置とウエハの面内膜厚均一性との関係を示すグラフであり、図２に対応している。
【図６】同じく図３に対応するグラフである。
【図７】同じく図４に対応するグラフである。
【図８】ウエハの配置図であり、（ａ）は従来例の場合を示し、（ｂ）は二倍の間隔で配置した場合を示し、（ｃ）は四倍の間隔を配置した場合を示している。
【符号の説明】
Ｗ…ウエハ（基板）、１…プロセスチューブ、２…インナチューブ、３…アウタチューブ、４…処理室、５…炉口、６…マニホールド、７…排気管、８…排気路、９…ガス導入管、１０…圧力計、１１…ボート、１２、１３…端板、１４…保持部材、１５…保持溝、１６…断熱キャップ部、１７…シールキャップ、１８…ヒータユニット、１９…断熱槽、２０…ヒータ、２１…機枠、２２…原料ガス（処理ガス）。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device using a batch type semiconductor manufacturing apparatus that loads a plurality of substrates into a boat and performs batch processing in a processing chamber. Silicon nitride (Si) is applied to a semiconductor wafer (hereinafter, referred to as a wafer) on which a semiconductor device (hereinafter, referred to as an IC) is formed. ₃ N ₄ ), A CVD film forming step of depositing polysilicon or the like, and a thermal treatment step applied not only to oxidation and diffusion, but also to reflow for carrier activation and planarization after ion implantation. About.
[0002]
2. Description of the Related Art In a method of manufacturing an IC, a batch type vertical hot-wall type low-pressure CVD apparatus is widely used in a step of depositing a CVD film such as silicon nitride or polysilicon on a wafer. A batch-type vertical hot-wall-type reduced-pressure CVD apparatus (hereinafter, referred to as a CVD apparatus) includes a process tube that includes an inner tube that forms a processing chamber into which a wafer is loaded, and an outer tube that surrounds the inner tube, and is installed vertically. , A gas introduction pipe for introducing a source gas into the inner tube, an exhaust pipe for evacuating the process tube, and a heater laid outside the process tube to heat the process tube. Is held vertically aligned by the boat and is carried into the inner tube from the furnace port at the lower end, and the raw material gas is introduced into the inner tube from the gas inlet tube, and the inside of the process tube is heated by the heater. By doing so, the CVD film is deposited on the wafer There.
[0003]
2. Description of the Related Art In recent years, in a method of manufacturing an IC, QTAT (Quick Turn Around Time; shortening time from product preparation to completion) has been demanded. The background of this is that the mode of production has shifted from small-product mass production to large-product small production. For example, in a CVD apparatus in which the same product such as a DRAM is mass-produced, the number of wafers loaded into the boat is the maximum number of boats loaded. However, in the case of high-mix low-volume production of a system LSI or the like, it is difficult to maintain the number of wafers loaded in the boat at the maximum number of boats, and the loading rate is 50 to 70% of the maximum number of boats. In some cases, it is necessary to process two or three wafers.
[0004]
In such a case, it is generally practiced to control the processing conditions between the batches identically in order to suppress a variation in film formation between one processing operation (hereinafter, referred to as a batch). Have been. For example, when the number of wafers to be processed in one batch (hereinafter, referred to as product wafer) decreases, the number of product wafers corresponding to the reduced number of wafers that do not become products (hereinafter, referred to as fill dummy wafers) is reduced. Instead, the replenishment is performed to control the processing conditions of the batch with the reduced number of sheets the same as the processing conditions of the batch when the number of the sheets does not decrease.
[0005]
The reason for loading the fill dummy wafer in this manner is as follows. When film formation is performed on product wafers in a shortage batch without refilling fill dummy wafers, empty space for the reduced number of wafers is formed in the processing chamber of the inner tube, and the film of the wafer facing this empty space is formed. This is because it is necessary to prevent the thickness from being increased. The reason why the film thickness of the wafer facing the empty space is increased is that the concentration of the unreacted raw material not consumed by the wafer in the empty space increases, and accordingly, the concentration of the raw material on the wafer adjacent to the empty space also increases. It is understood that it is due to becoming higher.
[0006]
[Problems to be solved by the invention]
However, in the method of manufacturing an IC for refilling a fill dummy wafer, there is a problem that the manufacturing cost increases by the amount of the fill dummy wafer.
[0007]
An object of the present invention is to provide a processing result equal to or greater than that of the maximum number of substrates under the same processing conditions as the case of the maximum number of substrates while suppressing an increase in manufacturing cost when processing a number of substrates smaller than the maximum number of substrates. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of obtaining the above.
[0008]
[Means for Solving the Problems]
A first means for solving the problem is that when the substrate is processed by supporting a smaller number of substrates by the boat than the maximum number of substrates that can be loaded into the boat, an interval between the substrates can be loaded into the boat. In particular, the interval between the substrates is set to be larger than the interval between the substrates when processing the maximum number of substrates that can be loaded into the boat. I do.
[0009]
A second means for solving the problem is that, when processing the substrates in a processing chamber by supporting a smaller number of substrates than the maximum number of substrates that can be loaded in the boat, the distance L1 between the substrates, A ratio (L1 / L2) of an interval L2 between an outer periphery of the substrate (substrate edge) and an inner periphery of the processing chamber (side wall surface of the processing chamber) is set to 0.3 or more.
[0010]
According to the above-described means, since the number of substrates smaller than the maximum number of substrates is uniformly loaded over the entire length of the boat, a large empty space is generated in the boat without loading the fill dummy wafer into the boat. Can be prevented. Therefore, the plurality of substrates on the boat uniformly consume the processing gas supplied to the processing chamber, so that the processing results of the plurality of substrates by the processing gas are hardly affected. As a result, even in a batch in which the number of substrates to be processed is reduced, a processing result equivalent to that of a normal batch in which the number of substrates is not reduced can be obtained.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0012]
In the present embodiment, the method for manufacturing a semiconductor device according to the present invention is configured as a method for manufacturing an IC, and the method for manufacturing an IC according to the present embodiment includes, as a characteristic process, A film forming step for forming silicon is provided. The film forming step, which is a characteristic step in the method of manufacturing an IC according to the present embodiment, is performed by the CVD apparatus (batch type vertical hot wall type reduced pressure CVD apparatus) shown in FIG. First, the CVD apparatus shown in FIG. 1 will be described.
[0013]
As shown in FIG. 1, the CVD apparatus is provided with a vertical process tube 1 which is arranged vertically so that the center line is vertical and fixedly supported. The process tube 1 includes an inner tube 2 and an outer tube 3. The inner tube 2 is integrally formed into a cylindrical shape using quartz glass or silicon carbide (SiC), and the outer tube 3 is formed of quartz glass or silicon carbide. (SiC) is used and is integrally formed into a cylindrical shape. The inner tube 2 is formed in a cylindrical shape having upper and lower ends opened. The hollow portion of the inner tube 2 substantially serves as a processing chamber 4 into which a plurality of wafers held in a vertically aligned state by a boat are loaded. Is formed. The lower end opening of the inner tube 2 substantially forms a furnace port 5 for taking in and out a wafer as a substrate to be processed. Therefore, the inner diameter of the inner tube 2 is set to be larger than the maximum outer diameter of the wafer to be handled.
[0014]
The outer tube 3 is formed in a cylindrical shape whose inner diameter is larger than the outer diameter of the inner tube 2 and whose upper end is closed and whose lower end is opened. The outer tube 3 is concentrically covered with the inner tube 2 so as to surround the outer tube. The lower end between the inner tube 2 and the outer tube 3 is hermetically sealed by a manifold 6 formed in a circular ring shape, and the manifold 6 is used to replace the inner tube 2 and the outer tube 3 with each other. 2 and the outer tube 3 are detachably attached. By supporting the manifold 6 on the machine frame 21 of the CVD apparatus, the process tube 1 is in a vertically installed state.
[0015]
An exhaust pipe 7 is connected to an upper portion of the side wall of the manifold 6, and the exhaust pipe 7 is connected to a high vacuum exhaust device (not shown) so that the processing chamber 4 can be evacuated to a predetermined degree of vacuum. Have been. The exhaust pipe 7 is in communication with a gap formed between the inner tube 2 and the outer tube 3, and the gap between the inner tube 2 and the outer tube 3 allows the exhaust path 8 to have a constant cross-sectional shape. Is formed in a circular ring shape. Since the exhaust pipe 7 is connected to the manifold 6, the exhaust pipe 7 has a cylindrical hollow body and is arranged at the lowermost end of a vertically extending exhaust path 8.
[0016]
A gas inlet pipe 9 is connected to a lower portion of the side wall of the manifold 6 so as to communicate with the furnace port 5 of the inner tube 2. The gas inlet pipe 9 is connected to a raw material gas supply device and a carrier gas supply device (both shown in the drawing). Connected). The gas introduced into the furnace port 5 by the gas introduction pipe 9 flows through the processing chamber 4 of the inner tube 2, passes through the exhaust path 8, and is exhausted by the exhaust pipe 7. A pressure gauge 10 is connected to another portion of the lower portion of the side wall of the manifold 6 so as to communicate with the furnace port 5 of the inner tube 2. The pressure gauge 10 is located in an upstream area of the processing chamber 4 of the inner tube 2. It is configured to measure the pressure of
[0017]
A seal cap 17 for closing the lower end opening is brought into contact with the manifold 6 from below in the vertical direction. The seal cap 17 is formed in a disk shape substantially equal to the outer diameter of the outer tube 3 and the manifold 6, and is vertically moved up and down by a boat elevator (not shown) installed vertically outside the process tube 1. Is configured. A boat 11 for holding a wafer W as a substrate to be processed is vertically supported on the center line of the seal cap 17.
[0018]
The boat 11 includes a pair of upper and

lower end plates

12 and 13, and a plurality of (three in the present embodiment) holding members 14 vertically arranged between the both

end plates

12 and 13. The three holding members 14 are provided with a large number of holding grooves 15 arranged at regular intervals in the longitudinal direction so as to face each other and open. The boat 11 is configured such that the outer peripheral portions of the wafers W are inserted between the holding grooves 15 of the three holding members 14 so that the plurality of wafers W are aligned and held horizontally and centered with each other. Has become. In the present embodiment, the boat 11 is set so that a maximum of 172 wafers W can be loaded in one batch. That is, the holding grooves 15 are arranged in 172 steps in the three holding members 14 of the boat 11. The pitch (interval) of the holding groove 15 is set to 5.2 mm.
[0019]
A heat insulating cap 16 is disposed between the boat 11 and the seal cap 17. The heat insulating cap 16 supports the boat 11 in a state of being lifted from the upper surface of the seal cap 17, thereby lowering the lower end of the boat 11. It is configured to be separated from the position of the mouth 5 by an appropriate distance.
[0020]
A heater unit 18 for heating the process tube 1 is installed concentrically outside the outer tube 3, and the heater unit 18 is installed vertically by being supported by a machine frame 21 of a CVD apparatus. The heater unit 18 includes a heat insulating tank 19 and a heater 20. The heat insulating tank 19 is constructed by lining a heat insulating material such as glass wool on the inner periphery of a case in which a thin plate of stainless steel or the like is formed in a cylindrical shape whose upper end is closed, and the heater 20 is constituted by a resistance heating element. The heat insulating tank 19 is spirally laid on the inner peripheral surface.
[0021]
Next, in the method for manufacturing an IC according to the present embodiment, one batch of the film forming process by the CVD apparatus according to the above-described configuration is performed by using the silicon nitride ₃ N ₄ The case where the CVD film is formed will be described.
[0022]
As shown in FIG. 1, the boat 11 in which a plurality of wafers W are aligned and held is placed on a seal cap 17 in a state where the direction in which the wafers W are lined up is vertical, and is raised by a boat elevator. Then, it is carried into the processing chamber 4 from the furnace port 5 of the inner tube 2 (boat loading), and is left in the processing chamber 4 while being supported by the seal cap 17. In this state, the seal cap 17 seals the furnace port 5.
[0023]
The inside of the process tube 1 is evacuated to a predetermined degree of vacuum (several tens of Pa or less) by the exhaust pipe 7. At this time, the pressure inside the process tube 1 is measured by the pressure gauge 10, and the degree of vacuum is feedback-controlled. Further, the inside of the process tube 1 is entirely heated to a predetermined temperature (for example, about 760 ° C.) by the heater unit 18.
[0024]
Next, a source gas 22 as a processing gas is supplied to the processing chamber 4 of the inner tube 2 by the gas introduction pipe 9. Si ₃ N ₄ When depositing a CVD film, SiH is used as the source gas 22. ₂ Cl ₂ And NH ₃ And SiH ₄ And NH ₃ Are introduced into the processing chamber 4.
[0025]
The introduced source gas 22 rises in the processing chamber 4 of the inner tube 2, flows out of the upper end opening into an exhaust path 8 formed by a gap between the inner tube 2 and the outer tube 3, and is exhausted from the exhaust pipe 7. The source gas 22 comes into contact with the surface of the wafer W when passing through the processing chamber 4. Due to the CVD reaction of the source gas 22 due to this contact, Si is deposited on the surface of the wafer W. ₃ N ₄ Is deposited (deposition).
[0026]
Si ₃ N ₄ After the elapse of a predetermined processing time in which the CVD film is deposited by a desired thickness, the seal cap 17 is lowered, the furnace port 5 is opened, and the wafer W is held in the boat 11. The group is carried out of the furnace tube 5 to the outside of the process tube 1. As described above, a plurality of wafers W ₃ N ₄ Is formed by a single batch process.
[0027]
Then, in the film forming process using the CVD apparatus in the IC manufacturing method according to the present embodiment, as shown in FIG. 1, the wafers W are loaded in the holding groove 15 of the boat 11 every other level, The total loaded number is 86. That is, the interval between the wafers W is set to 10.4 mm, which is twice the interval of 5.2 mm when the maximum number of wafers that can be loaded into the boat 11 is 172. That is, in the present embodiment, the fill dummy wafer necessary to make the processing conditions for film formation the same is omitted. However, side dummy wafers, which will be described later, are loaded in the lower part and the upper part of the wafer group, respectively. In the present embodiment, there are 64 product wafers and 22 side dummy wafers.
[0028]
According to the present embodiment, even if the film formation processing conditions are the same as the film formation processing conditions at the time of the maximum number of loaded wafers, the product wafer group in the center of the wafer group loaded in the boat is in the wafer plane. It was verified by experiments described later with reference to FIGS. 2 to 4 that the film thickness uniformity (±%) of the sample can be suppressed within an allowable range. Even if the number of loaded wafers is reduced and the processing conditions for film formation are the same as in the case of the maximum number of loaded wafers, the reason why the uniformity of the film thickness on the wafer surface can be prevented from being deteriorated is that 86 Since the wafers W are evenly distributed on the boat 11 one by one over the entire length, a large empty space is not formed in the processing chamber 4, and the concentration of the unreacted raw material due to the fact that the wafer W is not consumed by the wafer in the large empty space. It is presumed that the occurrence of the phenomenon that the height of the wafer W becomes high can be prevented beforehand, and as a result, the film thickness between the wafers W becomes uniform over the entire length of the boat 11.
[0029]
According to the present embodiment, the cost consumed for the fill dummy wafer can be reduced by omitting the fill dummy wafer for making the processing conditions of the film formation the same, so that the cost in the IC manufacturing method can be reduced. Can be greatly reduced. In consideration of side dummy wafers described later with reference to FIGS. 5 to 7, for example, when processing 86 wafers in one batch, 86 fill dummy wafers are used in the conventional example. However, according to the present embodiment, it is not necessary to use the fill dummy wafer, so that the cost of the IC manufacturing method can be significantly reduced.
[0030]
2 to 4 are line graphs showing the relationship between the number of loaded wafers and the film thickness distribution of each wafer on the boat. The horizontal axis indicates the position of the wafer on the boat (the step number of the holding groove). The vertical axis represents the film thickness (Å). The broken point of the broken line indicates the position of the wafer where the film thickness was measured. The film forming conditions are the same in each case, and are as follows. The heating temperature distribution of the heater unit 18 is 795.0 ° C. to 750.0 ° C. The source gas and flow rate are SiH ₂ Cl ₂ Is 70 sccm (standard cubic centimeters per minute), NH ₃ Is 350 sccm. The pressure is 15 Pa.
[0031]
FIG. 2 shows the case of the conventional example. The broken line A shows the case where 150 wafers are loaded on the boat, the broken line B shows the case where 100 wafers are loaded on the boat, and the broken line C shows the case where 50 wafers are loaded on the boat. Shows the case where In each case, the wafer is inserted into the holding groove of the boat, and is loaded from the holding groove at the eleventh stage, and is packed in the upstream side of the gas flow, that is, the bottom side of the boat. On the upstream side (lower side) and downstream side (upper side) of the wafer group, side dummy wafers to be described later are successively loaded adjacent to the wafer group of 10, 5, and the central portion, respectively. ing. For example, the wafer loaded state in the case of the broken line A is as shown in FIG. In FIG. 2, in the case of the broken line A, the uniformity between the wafer film thicknesses is controlled to 1.5% or less. However, in the case of the broken line B, the film thickness rapidly increases from the wafer in the holding groove at the 90th step, and in the case of the broken line C, the film thickness rapidly increases from the wafer in the holding groove at the 40th step. are doing. The reason why the film thickness of the wafer on the downstream side (upper side) increases in the case of the broken lines B and C is presumed to be that a large empty space is formed on the downstream side (upper side) of the processing chamber. You.
[0032]
In order to correct the increase in the film thickness in the case of the broken line B and the broken line C, the set temperature of the heater region corresponding to the upper part of the wafer group where the film thickness is increased is set lower than the set value in the case of the broken line A. It is conceivable to set and correct. However, changing the temperature setting not only requires identification of the optimum temperature, but also requires film formation for confirming the film thickness distribution after the setting change. This will lead to an increase.
[0033]
FIG. 3 shows a case corresponding to the first embodiment of the present invention, in which the spacing between wafers is set to 10.4 mm, which is twice the normal spacing of 5.2 mm, and the wafers are held one by one in holding grooves. Is shown. The polygonal line A shows the case where 64 wafers are loaded on the boat, the polygonal line B shows the case where 43 wafers are loaded on the boat, and the polygonal line C shows the case where 22 wafers are loaded on the boat. Shows the case where In all cases of the broken line A, the broken line B and the broken line C, the wafer group is loaded from the 21st holding groove to twice the normal wafer interval. On the upstream side (lower side) and downstream side (upper side) of the wafer group, side dummy wafers to be described later are successively loaded adjacent to the wafer group of 10, 5, and the central portion, respectively. ing. For example, the wafer loaded state in the case of the broken line A is as shown in FIG. Similarly to the central wafer group, the side-to-side dummy wafers are held in the holding grooves every other stage with the wafer interval twice as large as in the central wafer group. In any of the broken lines A, B, and C in FIG. 3, there is no increase in the film thickness of the upper wafer group as in the case of the broken lines B and C in FIG. It has been verified that the film thickness does not change when changed.
[0034]
FIG. 4 shows a case corresponding to the second embodiment of the present invention, in which the distance between wafers is set to 20.8 mm, which is four times the normal distance of 5.2 mm, and wafers are held in three stages. The case where it is loaded in the groove is shown. A polygonal line A shows a case where 23 wafers are loaded on the boat, a polygonal line B shows a case where 12 wafers are loaded on the boat, and a polygonal line C shows a case where 6 wafers are loaded on the boat. Shows the case where In all cases of the broken line A, the broken line B and the broken line C, the wafer group is loaded from the 41st holding groove at an interval four times as large as the normal substrate interval. On the upstream side (lower side) and downstream side (upper side) of the wafer group, side dummy wafers to be described later are successively loaded adjacent to the wafer group of 10, 5, and the central portion, respectively. You. For example, the wafer loaded state in the case of the broken line A is as shown in FIG. Similarly to the above-mentioned wafer group, the side-to-side dummy wafers are held in the holding grooves with the wafer interval being four times as large as the normal one. In any of the broken lines A, B, and C in FIG. 4, there is no increase in the film thickness in the upper wafer group as in the case of the broken lines B and C in FIG. It has been verified that the film thickness does not change when changed.
[0035]
Here, the results of FIGS. 2 to 4 are summarized in Table 1 below.
[Table 1]

[0036]
Then, the ratio (L1 / L2) between the distance L1 between the adjacent wafers shown in FIG. 1 and the distance L2 from the outer periphery of the wafer to the inner surface of the processing chamber was obtained from the results of FIGS. And L1 / L2 in Table 1. According to the relationship shown in Table 1, when the value of L1 / L2 is "0.3" or more, the boat can be reduced under the same processing conditions even if the processing conditions for the maximum number of loaded boats are not changed. It was found that film formation equal to or greater than the case of the maximum number of sheets was possible.
[0037]
By the way, in a film forming method by batch processing of a CVD apparatus, a lower portion of a group of wafers loaded on a boat (an upstream portion of a gas flow at a bottom portion of a process tube) and an upper portion of a group of wafers (a top portion of a process tube). In order not to degrade the uniformity of the film thickness in the wafer surface at the downstream side of the gas flow, a dummy wafer called a side dummy wafer is provided at a lower portion (upstream of the gas flow) and an upper portion (downstream of the gas flow) of the wafer group. Side). Conventionally, the number of the side dummy wafers is about 10 at the lower side (upstream side) of the wafer group and about 5 at the upper side (downstream side) of the wafer group. The reason why the lower side dummy wafer is provided is to obtain a running distance necessary to make the flow of the source gas supplied from the bottom side of the process tube into a laminar flow. The reason why the upper side dummy wafer is provided is to block radiant heat from the top side of the process tube.
[0038]
This side dummy wafer becomes a dust generation source by being formed into a film for each batch, so it is necessary to replace the side dummy wafer every several batches. When a silicon nitride film is formed, a side dummy wafer is generally replaced every 0.8 μm. Therefore, by reducing the number of side dummy wafers occupied in a group of wafers loaded in one batch, it is possible to reduce the IC manufacturing cost.
[0039]
5 to 7 are graphs showing the relationship between the position of the wafer and the uniformity of the in-plane film thickness of the wafer. The horizontal axis indicates the position of the wafer, and the ordinate indicates the uniformity of the in-plane film thickness (± %) Has been taken. 5A to 7A show the case of a wafer group arranged on the upstream side (bottom side of the process tube) of the gas flow in the processing chamber, and FIG. 5B shows the same on the downstream side (top side). 3 shows a case of a group of wafers arranged at the same time. Note that the processing conditions for film formation are the same in each case, and are the same as those in FIGS.
[0040]
FIG. 5 shows the case of the conventional example, which corresponds to the case of FIG. That is, the interval (pitch) between the wafers is set to the interval of 172 wafers, which is the maximum number that can be loaded in the boat, that is, 5.2 mm, which is the pitch of the holding grooves 15 of the boat 11. In FIG. 5, when the target in-plane film thickness uniformity is set to ± 2%, in the bottom wafer group shown in FIG. In the top-side wafer group shown in FIG. 5B, the fifth wafer from the upper end exceeds the target in-plane thickness uniformity. Therefore, in this case, at least 10 side dummy wafers are required in the bottom wafer group, and at least 5 side dummy wafers are required in the top wafer group. This is consistent with the above-described general method of installing a side dummy wafer.
[0041]
FIG. 6 corresponds to the first embodiment of the present invention shown in FIG. 3 described above, and the interval between the wafers is set to 10.4 mm which is twice the interval when the maximum number of 172 wafers can be loaded in the boat. Have been. That is, as shown in FIG. 1, the wafers W are loaded one by one in the holding groove 15 of the boat 11, and the number of loaded wafers is 86. In FIG. 6, if the target in-plane film thickness uniformity is set to ± 2%, the bottom wafer group shown in FIG. In the top-side wafer group shown in FIG. 6B, the value is ± 2% or less for the fourth wafer from the top. Therefore, in this case, only three side dummy wafers are required for the bottom wafer group, and three side dummy wafers are also required for the top wafer group.
[0042]
FIG. 7 corresponds to the above-described second embodiment of the present invention shown in FIG. 4, in which the interval between wafers is set to 20.8 mm, which is four times the interval when the maximum number of 172 wafers can be loaded in the boat. Have been. That is, the wafers W are loaded in the holding groove 15 of the boat 11 every three stages, and the number of loaded wafers is 43. In FIG. 7, when the target in-plane film thickness uniformity is set to ± 2%, the bottom wafer group shown in FIG. In the top-side wafer group shown in FIG. 7B, all the wafers are within ± 2%. Therefore, the number of side dummy wafers required in this case is only two in the bottom wafer group. From the above, it has been found that the required number of side dummy wafers can be reduced by changing and adjusting the wafer loading interval. By reducing the number of side dummy wafers, the cost consumed for the side dummy wafers can be reduced, so that the cost in the IC manufacturing method can be further reduced.
[0043]
Here, the results of FIGS. 5 to 7 are summarized in Table 2 below.
[Table 2]

[0044]
Then, based on the results of FIGS. 5 to 7, the ratio (L1 / L2) of the distance L1 between the adjacent wafers shown in FIG. 1 and the distance L2 from the outer periphery of the wafer to the inner surface of the processing chamber was calculated. , L1 / L2 in Table 1. From the relationship shown in Table 2, it was found that when the value of L1 / L2 is "0.3" or more, the number of side dummy wafers can be reduced. Further, it was found that when the value of L1 / L2 is 0.7 or more, the top side dummy wafer, that is, the downstream side dummy wafer can be eliminated.
[0045]
As described above, in the IC manufacturing method according to the present embodiment, the number of product wafers to be processed in one batch is reduced for reasons such as high-mix low-volume products and lot organization. However, since it is possible to omit the fill dummy wafer for making the processing conditions the same as the processing conditions at the time of the maximum number of sheets to be loaded, the manufacturing cost of the IC can be greatly reduced. Moreover, since the number of side dummy wafers can be reduced, the manufacturing cost of the IC can be further reduced.
[0046]
Note that the present invention is not limited to the above-described embodiment, and it goes without saying that various changes can be made without departing from the gist of the present invention.
[0047]
Film formation process is Si ₃ N ₄ The process is not limited to the process of forming a CVD film, but may be a process of forming another CVD film such as polysilicon or silicon oxide. In addition to the oxidation process and diffusion, carrier activation and planarization after ion implantation are performed. It can also be applied to heat treatments such as diffusion and annealing used for reflow and the like.
[0048]
The CVD apparatus is not limited to the batch type vertical hot wall type reduced pressure CVD apparatus, but may be another CVD apparatus such as a horizontal hot wall type reduced pressure CVD apparatus.
[0049]
In the above embodiment, the case where the processing is performed on the wafer has been described, but the processing target may be a photomask, a printed wiring board, a liquid crystal panel, a compact disk, a magnetic disk, or the like.
[0050]
【The invention's effect】
According to the present invention, when processing a smaller number of substrates than the maximum number of substrates, a processing result that is equal to or greater than the case of the maximum number of substrates under the same processing conditions as the case of the maximum number of substrates while suppressing an increase in manufacturing cost Can be obtained.
[Brief description of the drawings]
FIG. 1 is a front sectional view showing a film forming step by a CVD apparatus in an IC manufacturing method according to an embodiment of the present invention.
FIG. 2 is a line graph showing the relationship between the number of loaded wafers and the film thickness distribution of each wafer on a boat, showing the case of a conventional example.
FIG. 3 is a line graph showing the first embodiment of the present invention.
FIG. 4 is a line graph showing a second embodiment of the present invention.
5 is a graph showing the relationship between the position of the wafer and the uniformity of the in-plane thickness of the wafer, and corresponds to FIG.
FIG. 6 is a graph corresponding to FIG.
FIG. 7 is a graph corresponding to FIG.
8A and 8B are layout diagrams of wafers, where FIG. 8A shows a case of a conventional example, FIG. 8B shows a case of arranging at double intervals, and FIG. 8C shows a case of arranging quadruples. Is shown.
[Explanation of symbols]
W: Wafer (substrate), 1: Process tube, 2: Inner tube, 3: Outer tube, 4: Processing chamber, 5: Furnace, 6: Manifold, 7: Exhaust pipe, 8: Exhaust path, 9: Gas introduction Pipe 10, pressure gauge, 11 boat, 12, 13 end plate, 14 holding member, 15 holding groove, 16 heat insulating cap part, 17 seal cap, 18 heater unit, 19 heat insulating tank, 20 ... heater, 21 ... machine frame, 22 ... source gas (processing gas).

Claims

When processing the substrates by supporting a smaller number of substrates by the boat than the maximum number of substrates that can be loaded into the boat, the interval between the substrates is set to the interval when processing the maximum number of substrates that can be loaded into the boat. Processing the substrate with different methods.

2. The method according to claim 1, wherein an interval between the substrates is set to be larger than an interval between substrates when processing a maximum number of substrates that can be loaded into the boat.

When processing the substrate in the processing chamber by supporting a smaller number of substrates by the boat than the maximum number of substrates that can be loaded into the boat, the distance L1 between the substrates, the outer circumference of the substrate, and the inner circumference of the processing chamber. Wherein the ratio (L1 / L2) to the distance L2 is set to 0.3 or more.