JP2004186558A - GaN SYSTEM SEMICONDUCTOR DEVICE EQUIPPED WITH CURRENT BREAKER - Google Patents
GaN SYSTEM SEMICONDUCTOR DEVICE EQUIPPED WITH CURRENT BREAKER Download PDFInfo
- Publication number
- JP2004186558A JP2004186558A JP2002353794A JP2002353794A JP2004186558A JP 2004186558 A JP2004186558 A JP 2004186558A JP 2002353794 A JP2002353794 A JP 2002353794A JP 2002353794 A JP2002353794 A JP 2002353794A JP 2004186558 A JP2004186558 A JP 2004186558A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- semiconductor layer
- semiconductor device
- current breaker
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、GaN系半導体装置に関し、更に詳しくは、GaN系半導体材料から成る電界効果トランジスタ装置に関する。
【0002】
【従来の技術】
GaN系半導体材料を用いたヘテロ接合電界効果トランジスタ(Heterojunction Field Effect Transistor。以下、HFETと称す。)は、高速動作が可能で、オン電圧が低く、しかも耐圧が高い長所を持っており、高周波での高温動作や高電圧での大電流動作が可能である。また、GaN系材料を用いているため高温環境にも耐えられることから、高出力マイクロ波スイッチング装置用に各種デバイスが開発研究されている。
【0003】
GaN系半導体材料を用いたHFETの1例を図9に示す(例えば、非特許文献1参照。)。
HFETは、基板の上にAlNバッファー層、ノンドープGaN層、ノンドープAlGaN層が、この順序で積層されており、前記GaN層と前記AlGaN層のヘテロ接合界面に2次元電子ガス層が生じている。
【0004】
また、上記のヘテロ接合界面の両端に接して低抵抗のGaN層が形成され、その上に、それぞれオーミック接合してTi/Alから成るソース電極とドレイン電極が形成されている。また、ノンドープAlGaN層の上には、ショットキー接合させるために、Pt/Auから成るゲート電極が形成されている。
【0005】
【非特許文献1】
エス・エム・ツェ(S. M. Sze)編、「モダンセミコンダクタデバイスフィジックス(Modern Semiconductor Device Physics)」、(米国)、ジョンワイリー・サンズ(John Wiley & Sons)、1998年、p.125
【0006】
【発明が解決しようとする課題】
上記の構造のHFETは、いくつかの優れた長所を持っているが、現在までのところ、前記構造のHFETをそのままGaN系半導体装置(以下、HFET装置と称す)として回路に組み込んで高出力マイクロ波スイッチング装置を構成すると以下のようなことが起こる場合があった。
【0007】
すなわち、上記のHFETの場合、例えばサージ電圧がドレイン側に印加されると、それに伴う大電流によるHFETの発熱が生じてHFETが破壊されることがあった。
また、HFETは通常ノーマリオン状態で動作させるために、何らかの原因による異常(サージ電圧印加や冷却不足などによる熱暴走等)でゲート電極が故障するとHFETは常に導通状態(オン状態)となり、回路がショートして他の装置(デバイス)まで破壊されることがあった。
【0008】
このような問題に対しては、従来のパワーMOSFET(Metal Oxide Semiconductor FET) 装置やIGBT(Insulated Gate Bipolar Transistor) 装置等において行われているように、何らかの異常による大電流がHFET側に流れ込むのを防止する電流遮断器を付加する構造の有効性が考えられる。
そのために使用可能な電流遮断器としては、例えば、ヒューズ方式やブレーカ方式による電流遮断器がある。しかし、装置を現状回復するためには、ヒューズ方式の場合は交換作業が必要であり、ブレーカの場合は再度ブレーカをオンする必要がある。また、大電流が流れはじめた時にその異常を検知して瞬時に電流遮断する(ラッチオフ)方式を採用する場合は、上記のブレーカと同様に外部信号を入れて(ラッチオン)、装置を回復させる必要があった。
【0009】
したがって、上記のスイッチング装置を採用した場合、HFETの自動的な機能回復の点からいえば、何らかの異常事態により動作を一時停止させたとしても、異常事態が去れば直ちに現状回復できる装置であることが好ましい。
また、例えばSi系の整流素子をHFETの前段に接続し、定格以上の電流が流れたときに前記整流素子を破壊させるという方式も考えられる。しかしこの場合も整流素子の交換作業が伴うとともに、Si系の整流素子では大電流用のHFETに内蔵またはコンパクトに付加することが困難であった。
【0010】
しかも、上記の整流素子をHFETに付加するには、大電流が流れた時、高速で電流遮断できる整流素子であることが必要である。整流素子から漏れた電流が上述したようにHFET側に流れ込み、HFETを破壊してしまうからである。しかしながら、Si系の整流素子はpn接合による整流素子であるため高速動作には自ずから限界があり、上記した条件を満たさないという問題がある。
【0011】
次に、HFETの前段に電流遮断器を付加するとともに、HFETの信頼性をさらに高めるために、ソース・ドレイン間の逆負荷電流電圧用の整流素子やソース・ゲート間の高速スイッチング動作時の突入電流やサージ電圧によるゲート電極の破壊防止用の整流素子を付加したHFETが考えられる。
しかし、例えばpn接合構造の逆負荷電流電圧用の整流素子(例えばツェナーダイオード)の場合、オン抵抗が10mΩcm2程度、オン電圧が1.2〜1.5V程度である。そのために、それをHFETに付加した場合、整流素子による損失が無視できず、周波数および出力電流が大きくなるにつれ、その差はより顕著になる。
【0012】
その上、上記のツェナーダイオードは、Si系材料のため耐圧は数十V程度と低く、300V程度あるサージ電圧に耐えるためには、ツェナーダイオードを数段以上重ねる必要があり、これをHFETに内蔵すると基板に形成しうるHFETの数が少なくなってしまう。
また、例えば300℃以上の高温環境下で使用する場合に、熱暴走がなく、信頼性よく動作させるにはSi系材料の整流素子は用いることができなかった。
【0013】
本発明は、上記した問題を解決するためになされたもので、GaN系半導体材料の特性を活かし、さらに安定動作を保証する高い信頼性と高い効率を備えた高出力マイクロ波スイッチング用のGaN系半導体装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、III−V族窒化物半導体層から成るGaN系電界効果トランジスタと、電流遮断器と、を有するGaN系電界効果トランジスタ装置であって、前記電界効果トランジスタと前記電流遮断器とが直列接続され、かつ、前記電流遮断器は回復機能を有することを特徴とする電流遮断器付きGaN系電界効果トランジスタが提供される。
【0015】
また、III−V族窒化物半導体層から成るGaN系電界効果トランジスタと、整流素子と、を有するGaN系電界効果トランジスタ装置であって、前記電界効果トランジスタと前記整流素子とが直列接続され、かつ、前記整流素子は 前記GaN系電界効果トランジスタと同一のショットキー特性を有するGaN系ショットキー整流素子であることを特徴とする電流遮断器付きGaN系FET半導体装置が提供される。
【0016】
【発明の実施の形態】
(回復可能な電流遮断器付きHFET装置の場合)
図1に、本発明の電流遮断器付きHFET装置の一実施例を示す。
図1(a)に示すように、本発明の装置10は、HFET10A及び回復機能を持つポリマスイッチ(Positive Temperature Coefficient device)10Bとで構成されている。具体的には、HFET10Aはノーマリオンタイプで、ソース電極S側を接地し、ドレイン電極D側に入力された電圧Vinによる電流がゲート電極G側のゲート駆動バイアスに合わせてソース電極S側に流れる。また、ポリマスイッチ10Bは、HFET10Aのドレイン側の前段に直列に接続されている。
【0017】
ポリマスイッチ10Bは、後述するように、金属電極に導電ポリマを挟んだ三層構造をしており、電流密度が数A/cm2 程度での動作が可能なのでHFET装置への内蔵が可能である。
図1(b)に、装置10の構造断面図を示す。
HFET装置10は、同一の基板の上に形成されたHFET10Aとポリマスイッチ10Bとで構成されている。
【0018】
HFET10Aは、半絶縁性のサファイア基板11の上に、GaNバッファ層12を介して、III−V族窒化物半導体層であるアンドープの高抵抗のGaN層13が形成され、このGaN層13の上に、GaN層13よりバンドギャップエネルギーの大きいIII−V族窒化物半導体層であるアンドープの高抵抗のAlGaN層14が形成されている。また、GaN層13とAlGaN層14とのヘテロ接合部に接続して、低抵抗のn型GaN層15がGaN層13の上に二個形成されている。したがって、GaN層13とAlGaN層14とのヘテロ接合界面近傍には、2次元電子ガス層(図中の破線で示す)19が発生する。また、n型GaN層15上にオーミック接合して、ソース電極16及びドレイン電極17がそれぞれ形成されている。また、AlGaN層14の上にショットキー接合して、ゲート電極18が形成されている。
【0019】
また、ポリマスイッチ10Bは同一基板の上に、上記したHFET10Aの近傍に形成されており、GaN層13の上に絶縁層SiO222,下部電極23,導電ポリマ24,上部電極25の順序で積層された構造になっている。
次に、HFET装置10の製造法の1例について、図2(a)〜(e)を用いて説明する。
【0020】
ここではHFET用の高品位の活性層を形成するために、結晶成長室とパターニング室を有する超高真空ガスソースMBE(gas source molecular beam epitaxy)装置を用いた。他に、有機金属気相成長法(MOCVD法)を適用して形成することができる。また、ハライド気相成長(HVPE:halide vapor phase epitaxy)法を採用してもよい。
【0021】
まず、結晶成長室において、先ずサファイア基板11の上に、ジメチルヒドラジン(5×10−5Torr)とメタルGa(5×10−7Torr)を用いて、結晶成長温度640℃で厚さ50nmのGaNバッファ層12を形成する。なお、上記の実施形態では、基板として半絶縁性基板を使用したが、シリコン等の絶縁性または半絶縁性基板やSiC、GaAs,GaP等の導電性基板を用いてもよい。
【0022】
次に、メタルGa(5×10−7Torr)はそのままとしておき、窒素源をアンモニア(5×10−5Torr)に切り換え、成長温度を780℃に上昇して厚さ2000nmのアンドープのGaN層13をエピタキシャル結晶成長させる。なお、GaN層13を高抵抗化するために、キャリア濃度は2×1016cm−3以下となるように成膜条件を設定した。このGaN層13のバンドギャップエネルギー(Eg)は約3.4eVである。
【0023】
ついで、成長温度を780℃に保ったまま、GaN層13の上にAl(1×10−7Torr)、Ga(5×10−7Torr)、アンモニア(5×10−5Torr)を用い厚さ30nmの高抵抗のアンドープのAl0.2Ga0.8N層14を形成した。このAl0.2Ga0.8N層14のバンドギャップエネルギー(Eg)は約4.0eVである(図2(a)参照)。GaN層13とAl0.2Ga0.8N層14はヘテロ接合界面となっており、2次元電子ガス層19を生じている(図の破線で示す)。
【0024】
ついで、プラズマCVD(plasma−Chemical Vapor Deposition)装置を用いて、上記のAl0.2Ga0.8N層14の表面にSiO2膜を堆積させ、フォトレジストおよびウェットエッチング法またはドライエッチング法でSiO2膜を選択的にエッチング除去して、所定の形状のSiO2パターン20を形成する。
次に、RIE (reactive ion etching) 装置を用いてSiO2の開口部からドライエッチングして、Al0.2Ga0.8N層14の全部と、その下に位置するGaN層13の一部をエッチング除去する。ここでは、GaN層13は、Al0.2Ga0.8N層14の接合界面から深さ40nmまでの部分21をエッチング除去した(図2(b)参照)。
【0025】
エッチング後、Siを2×1019cm−3ドープした厚さ40nmのn型GaN層15をソース及びドレイン電極用にエッチング除去した箇所に選択的に成長させる(図2(c)参照)。
このようにすると、n型GaN層の上に形成させたソース及びドレイン電極のオーミックコンタクト性を高めることができる。また、GaN層13とAl0.2Ga0.8N層14のヘテロ接合界面に発生する2次元電子ガス層19の端部をn型GaN層15の側部に接して配置できるため、2次元電子ガス層19とn型GaN層15との電気的な導通が良好になる。
【0026】
なお、n型ドーパントとしては、TeやSn等も好適に用いることができる。また、上記のコンタクト層はn型GaN材料に限定されるものではなく、例えばSiなどをドープしたInGaN、InGaAlN、InGaNAs、InGaNPなどを用いることができる。また、GaNよりバンドギャップが小さいGaAs,InGaAsなどもソース、ドレイン電極のコンタクト材料として使用することができる。
【0027】
ついで、ソース電極とドレイン電極用の所定場所にマスクパターンを形成し、二個のn型GaN層15の上にそれぞれ耐熱性が高く、しかもオーミック接合するTa−Si/Au積層構造のソース電極16及びドレイン電極17をECRスパッタ装置を用いて同時成膜して形成する。同様にして、ソース電極16とドレイン電極17に挟まれたAl0.2Ga0.8N層14の上にはショットキー接合するPt/Au積層構造のゲート電極18を形成する(図2(d)参照)。このようにしてHFET10Aを得ることができる。本実施例では、HFETのゲート長は1μm、ゲート幅は100μmとした。
【0028】
ソース電極とドレイン電極の材料としては、上記のTa−Siの他に、Ti−Si,Al−Si,Ta−Siのような、耐熱性およびコンタクト性に優れたシリサイド合金等を好適に用いることができる。
また、ゲート電極の材料としては、上記のPtの他に,W,Pd,Ag,Au,Ni等を好適に用いることができる。
【0029】
ついで、ポリマスイッチ10Bを上記のHFET10Aの近傍に形成する。なお、以下において、SiO2の形成及び除去、フォトレジストとマスクパターンの形成及び除去の工程については、必要な場合にのみ言及する。
先ず、プラズマCVD装置を用いて、ポリマスイッチ10Bが形成される所定の場所に、アンドープGaN層13の上に絶縁性のあるSiO2層22を形成し、次にECRスパッタ装置を用いてSiO2層22の上に下部電極23を形成する。そして、スピンコート法を用いて導電ポリマ24を下部電極23の上に塗り、例えば100℃の高温処理で硬化安定させる。再びECRスパッタ装置を用いて上部電極25を形成する。このようにして、ポリマスイッチ10Bを得ることができる。なお、上部および下部電極の材料、ポリマスイッチの大きさ、および導電ポリマーの厚さは所定のHFET定格に合わせて決めればよい(図2(e)参照)。
【0030】
このような一連の工程を経て、図1(b)に示すHFET10A及びポリマスイッチ10Bが同一基板上に形成される。上記のような構造にすれば、HFET10Aとポリマスイッチ10BはSiO2層22を介して電気的に完全分離できる。
その後、ドレイン電極17と下部電極23が基板11に形成された配線パターンで接続され、また、上部電極25は入力側に接続され、図1(b)の回路に示したように、HFET10Aとポリマスイッチ10Bが直列接続される(図示せず)。
【0031】
なお、上記の説明では、HFET10A及びポリマスイッチ10Bの製造工程を別々に行う場合で説明したが、共通化できる工程があればそれを取り入れて工程を簡略化してもよい。
上部及び下部電極にサンドイッチされた導電ポリマ24は、定格以内の電流では低抵抗であるが、定格以上の異常電流が流れると導電ポリマ24の温度が上昇する。そして、導電ポリマ24の抵抗が急激に上がり電流を遮断する。異常電流がなくなるとポリマ24の温度が下がり、再び低抵抗になる。すなわち、改めて外部信号を入れてラッチオンさせる必要はなく、自動的に装置を原状回復することができる。
【0032】
なお、図2(b)の工程の代わりに、図3に示すように、上記の溝部21を形成する時に、ドライエッチング条件を変えて、AlGaN層14の下部にアンダーカット部26を形成してもよい。例えば、AlGaN層14の側部直下から20nm程度幅方向に食い込んだ状態でエッチングしておく。このようにしておくと、n型GaN層15を選択成長させたときに、このアンダーカット部26にもn型GaN層15が埋設され、2次元電子ガス層19との導通をさらによくすることができる(その他の工程は図2(a)、(c)〜(e)と全く同様である)。以下の実施例においても、上記の方法を好適に用いることができる。
【0033】
また、回復機能を持つ電流遮断整流素子として他にセレン整流器があげられる。セレン整流器はポリマスイッチと違い、電流密度は50〜100mA/cm2 と小さく、大電流用HFETには内蔵できない。しかし、p型半導体であるセレンは多数キャリアのみが電流に寄与するので、回復時間が理論的になく、高速動作に向いているため、HFET10Aに外付けしたHFET装置20として使用することも好適に可能である(図示せず)。
【0034】
(HFETと同一のショットキー特性を持つ電流遮断器付きGaN系HFET装置の場合)
図4に、本発明の他の実施例としてHFETと同一のショットキー特性を有する電流遮断器付きGaN系HFET装置40の断面図を示す。
HFET装置40は、上述したHFET10Aと同一基板に形成されたGaN系ショットキー整流素子40Bとで構成されている。また、ドレイン電極17とカソード電極41、また、アノード電極42と入力側とが、基板11に形成された配線パターンで接続されており、HFET10Aと整流素子40Bが直列接続されている(図示せず)。
【0035】
整流素子40Bは、HFET10Aの構造から、ソース電極部分あるいはドレイン電極部分を省いた構成でできている。すなわち、カソード電極41はn型GaN層15の上に形成されたTa−Si/Au積層電極と同様であり、アノード電極42は、AlGaN層14の上に形成されたPt/Au積層電極と同様である。アノード電極42の下のAlGaN層15とGaN層13の界面には2次元電子ガス層19が生じている。また、同一材料を用いているため、整流素子40BはHFET10Aとほぼ同様のショットキー特性を持っている。
【0036】
よって、HFET装置40の製造法は、上述したHFET10の製造工程と基本的に同じであり以下の点を除いて詳細説明を省く。
整流素子40Bは、基板に形成できるHFETの数を大きくするためにHFET10Aのすぐ近傍に形成されている。そのため、HFET10Aと整流素子40Bとの素子分離が必要であり、素子分離領域43が形成されている。具体的には、例えば、AlGaN層14の全部と、その下に位置するGaN層13の一部を、ドライエッチング法で除去しておく。こうすることで、GaN層13とAlGaN層15のヘテロ接合界面に生じる2次元電子ガス層を除去でき、またエッチング除去して露出したGaN層は高抵抗であるため、HFET10Aと整流素子40Bを完全に分離することができる。必要があれば、プラズマCVD装置を用いて、例えば絶縁性のあるSiO2を埋め込んでおく。
【0037】
以上のように本実施形態では、HFET10A及び整流素子40Bが、共通の材料を用いた共通の工程によって同時的に形成される。即ち、HFET10Aおよび整流素子40Bを作製する工程で、選択的エッチングや選択的エピタキシャル結晶成長のためのマスクパターンに修正を加えるだけで、何ら工程を煩雑化したり増加したりする必要はない。
【0038】
従って、HFET10Aと整流素子40Bをそれぞれ別々の電子部品として作製し、接続する場合に較べて、製造コストの低減を実現するのみならず、集積化によるHFET装置の小型化を達成し、延いては高出力マイクロ波スイッチング装置の小型化を実現することができる。
また、同一材料を用いているため、HFET10Aおよび整流素子40Bのオン抵抗および耐圧はほぼ同じである。上記の実施例では、整流素子40Bの耐圧は600Vを超えた。また、オン抵抗は24mΩcm2以下になり、順方向電圧は0.3V付近から立ち上がった。耐熱性は300℃を越えることができた。
【0039】
以上のように、ポリマスイッチ、セレン整流器、またはGaN系ショットキー整流素子をHFETに付加することで、高出力マイクロ波スイッチング装置用の電流遮断器付きHFET装置が実現できる。
さらに、上述したように、HFET装置は、動作瞬時の突入電流又はサージ電圧の印可によるHFETの破壊を防止するための逆負荷電流電圧用整流素子を付加することが有効である。その場合、製造工程が共用でき、オン抵抗が小さく、耐圧に優れ、かつ、高速動作が可能な上記の整流素子40Bと同構造の整流素子が好適である。
【0040】
図5に、上記の1実施例のHFET装置50を示す。
図5(a)の回路において、逆負荷電流電圧用GaN系ショットキー整流素子40Cは前記GaN系ショットキー整流素子40Bと全く同じ構造で、アノード電極側がHFET10Aのソース電極側と、カソード電極側がHFET10Aのドレイン電極側と接続した構成になっている。
【0041】
上記の回路にした場合、整流素子40Cはドレイン電極側の大電圧を防止でき、ドレイン側から電流を流すことがない。一方、ソース電極側からの突入電流やサージ電圧をHFET10Aを通さずにドレイン側にパスさせることができる。
図5(b)に、その構造断面図を示す。
上記のHFET10A、整流素子40B,及び整流素子40Cは、すべて同一基板の上に形成されており、整流素子40Bおよび整流素子40Cは単に配線が異なるだけである。また、整流素子40Cを素子分離するために、HFET10Aとの間に分離領域51が形成されている。
【0042】
また、電極間の配線は図5(a)の回路に基づいて基板に形成された配線パターンを介して行われている。すなわち、整流素子40Bのカソード電極41はHFET10Aのドレイン電極17及び整流素子40Cのカソード電極41と接続され、整流素子40Cのアノード電極42はHFET10Aのソース電極16と接続されている。その他の配線については、上述した実施例から明らかであるので説明を省く。
【0043】
なお、製造工程は基本的にHFET装置40と同様であるため、その説明は省略する。また、上記の実施例ではHFET10Aの左右に整流素子40B,40Cを形成したが、設計および製造工程によっては自由に配置換えしてもよい。
上記の実施例では、三個の機能素子を互いに分離して形成したが、HFET10Aのソース電極16と整流素子40Cのカソード電極41を兼用することも可能である。
【0044】
図6に上記の1実施例のHFET装置60の断面図を示す。
図において、HFET10Aのソース電極16は整流素子40Cのカソード電極41と兼用されており、アノード電極42はその左側に形成されている。また、整流素子40BはHFET10Aの右側に形成されており、素子分離領域61で完全に分離されている。なお、電極間の配線は、図5に示した実施例と基本的に同様であるので、詳細説明を省く。
【0045】
この実施例の場合は、HFET10Aと整流素子40Cを完全分離させた場合に比べて基板に形成するHFETの集積度を上げることができる。
上記の実施例は、同一基板への3つの機能素子の同時形成が可能である。そのため、HFET作成プロセスにおいて、これらの構造を多数連結することで大電流動作が容易に実現できる。また、3つの機能素子はすべて高温動作にすぐれたGaN系半導体であるため、高温環境に強く、また熱暴走に強い、信頼性の高いHFET装置が実現できる。
【0046】
さらに、上記の整流素子40B,40Cの代わりに、さらにオン抵抗、オン電圧の低い複合アノード型ショットキー整流素子70Dを用いることも好適に可能である。
図7に、上記の1実施例のHFET装置70を示す。
図7(a)は、複合アノード型GaN系ショットキー整流素子70Dの断面図、図7(b)はHFET装置70の断面図である。
【0047】
整流素子70Dは、図7(a)に示すように、半絶縁性のサファイア基板11上に、厚さ50nmのGaNバッファ層12を介して、厚さ2000nm、5×1019cm−3の高不純物濃度のn型GaN層71が積層されている。
このn型GaN層71上には、表面の一部が凸部形状に突出しているn型GaN層72が形成されている。このn型GaN層72の不純物濃度は、2×1017cm−3程度の低濃度であり、その平坦部の厚さは500nm、凸部の幅及び高さはそれぞれ2000nm及び2000nmである。なお、n型GaN層72の不純物濃度は2×1017cm−3程度に限定する必要はなく、好ましくは2×1017cm−3以下であればよい。
【0048】
また、n型GaN層72の平坦部の表面及び凸部の側面は、n型GaN層72よりもバンドギャップエネルギーの大きい厚さ30nmのアンドープのAl0.2Ga0.8N層73によって被覆されている。ここで、n型GaN層72とAl0.2Ga0.8N層73との界面はヘテロ接合をなすため、そのヘテロ接合面近傍には2次元電子ガス層74が発生する(図中に点線で示す)。
【0049】
また、n型GaN層72の凸部の上面にショットキー接合して、第1のアノード電極としてのTi電極75が形成されている。Ti電極75とn型GaN層72との接合面には、0.3eVのショットキーバリアが生じる。なお、第1のアノード電極をなす材質は、Tiに限定されない。例えばWやAg等、n型GaN層72に対して0.8eVより低いショットキーバリアを生じる金属であればよい。
【0050】
また、Ti電極75上及びAl0.2Ga0.8N層73上には、第2のアノード電極としてのPt電極76が形成されている。このPt電極76は、Ti電極75に電気的に接続していると共に、n型GaN層72の凸部の側面にAl0.2Ga0.8N層73を介してショットキー接合している。従って、ここでは、Pt電極76はn型GaN層72に直接にはショットキー接合していない。しかし、Pt電極76がn型GaN層72に直接にショットキー接合した場合には、その接合面に1.0eVのショットキーバリアが生じる。なお、第2のアノード電極をなす材質は、Ptに限定されない。例えばNiやPdやAu等、n型GaN層72に対して0.8eVより高いショットキーバリアを生じる金属であればよい。
【0051】
そして、n型GaN層72の凸部の上面にショットキー接合しているTi電極75と、n型GaN層72の凸部の側面にAl0.2Ga0.8N層73を介してショットキー接合しているPt電極76とから複合アノード電極80が構成されている。
また、Pt電極76、Al0.2Ga0.8N層73、及びn型GaN層72の各側面、並びにn型GaN層71の表面は、SiO2 膜81によって被覆されている。また、SiO2 膜81に形成された開口部を介して、n型GaN層71上にオーミック接合するTa−Si層からなるカソード電極82が形成されている。
【0052】
このような複合アノード型GaN系ショットキー整流素子70Dは、上述した整流素子30Bよりさらにオン電圧が低く、0.1〜0.3Vのオン電圧が得られ、また、耐圧は500V程度可能である。よって、整流素子40Bを用いた場合よりさらにHFET装置の損失を低減できるため、HFET装置の整流素子として好適に用いることができる。
【0053】
図7(b)は、上記の1実施例であるHFET装置70の断面図である。
図において、GaNバッファ層12より上の製造工程は別々に行われるが、AlGaN層、電極形成、およびSiO2層等は同時形成または加工することができる。なお、電極間の配線は基本的に図5に示した実施例と同様であり、詳細説明を省く。
【0054】
このように、上述したHFET装置40、50,60等が同一製造工程でできたのに比べ、HFET装置70の場合は上述したように製造工程が複雑になる。高出力マイクロ波スイッチング装置の要求性能に合わせて好適に選ぶことができる。
ゲート・ドレイン間に何らかの異常で高電圧が掛かり大電流が流れるとゲート電極が破壊されることがある。しかし、従来のパワーMOSFETに比べてGaN系HFETのゲート・ドレイン間の耐圧は600V程度と極めて高く、また、ソース電極側は接地されており、ゲート電極側は限られた小さな領域の最大100V程度の駆動電源で構成されているため、外部負荷が接続されているドレイン電極側よりサージ電圧等の高電圧が掛かる確率は極めて低い。
【0055】
しかしながら、ゲート電極の保護素子としてSi系材料のpn接合ツェナーダイオードを同一基板に内蔵させてさらにHFET装置の信頼性を増すことも好適に可能である。
図8は、上記の1実施例のHFET装置80を示す。
HFET装置80は、図8(a)の回路に示すように、HFET10A、整流素子30B,30C、および二つのツェナーダイオードを互いに極性を向き合わせたゲート保護素子80Bとの構成からなる。このような構成にすれば、ツェナーダイオードの降伏電圧Zbで、HFET10Aのゲート・ソース間のどちら側にもZb以上の電圧が掛かることを防止することができる。HFETのゲート・ソース間耐圧Vbよりツェナーダイオードの降伏電圧Zbを低く設定しておくことはいうまでもない。
【0056】
ツェナーダイオード側の降伏電圧を上げるためには、必要に応じてツェナーダイオードを直列に重ねて形成すればよい。ただ、基板に形成するHFETの集積度が落ちるデメリットがある。
図8(b)は、HFET装置80の構造断面図である。
図に示すように、二個のpn接合ツェナーダイオード80A、HFET10A、および整流素子30B、30Cとが同一基板に形成されている。
【0057】
二個のツェナーダイオード80AはSiO2層91で素子分離されており、n型の島92の中に、p型ベース領域93とn型コレクタ領域94が形成されている。また、p型ベース領域93の中にn型エミッタ領域95が形成されている。p型ベース領域93内にベース電極96が、また、n型エミッタ領域95内にエミッタ電極97が形成されている(なお、上記のツェナーダイオードの製造方法については省く)。
【0058】
上記の電気的に完全分離された四つの機能素子は、図8(a)の回路に従って基板に形成された配線パターンで電極間配線が行われる。すなわち、ツェナーダイオード80Bのベース電極96同士が接続され、一方のエミッタ電極97がゲート電極18側に、他方のエミッタ電極97がHFET10Aのソース電極16に接続される。その他の配線については、上述した実施例から明らかであるので説明を省く。
【0059】
こうして作製されたツェナーダイオードの耐圧は約9Vであるので、ゲート印可電圧及びゲート耐圧を考慮してツェナーダイオードを数段重ねる必要がある。以上に述べてきた実施形態では、HFET10A、整流素子30B、30C、及びpn接合ツェナーダイオード80Bとを同一基板上に形成した場合について説明した。その他にも、HFET10Aと上述した各種の整流素子およびポリマスイッチを好適に組み合わせて所望のHFET装置を構成することが可能である。
【0060】
また、上述した実施例ではすべてHFETに前記の整流素子やポリマスイッチを付加したHFET装置で説明したが、これらの整流素子やポリマスイッチは従来のSi系MOSFETやHEMT(High electron mobility transistor) 等にも適用できることはあきらかである。
【0061】
【発明の効果】
本発明の電流遮断器付きGaN系半導体装置を高出力マイクロ波スイッチング装置用のデバイスとして用いれば、サージ電圧や熱暴走等の異常が生じた場合、直ちに回路を遮断できるか、または異常がなくなれば直ちに原状回復できるため、信頼性の高いデバイスを形成することができる。また、高温環境下においても信頼性の高い動作を保証できる。
【図面の簡単な説明】
【図1】本発明の実施例を示す回路およびその断面図である。
【図2】図1の実施例の製造工程を示す図である。
【図3】図1の1変形例を説明する断面図である。
【図4】本発明の他の実施例を示す断面図である。
【図5】本発明のさらに別の実施例を示す回路図およびその断面図である。
【図6】本発明の別の実施例を示す断面図である。
【図7】本発明において、複合アノードショットキー整流素子を付加した応用例を示す断面図である。
【図8】本発明において、ゲート保護素子を付加した応用例を示す断面図である。
【図9】従来のHFET装置構造を示す説明図である。
【符号の説明】
10、40〜80 HFET装置
10A HFET
10B ポリマスイッチ
40B GaN系ショットキー整流素子
40C GaN系ショットキー整流素子
70D 複合アノードショットキー整流素子
80A、80B ツェナーダイオード
11 サファイア基板
12 GaNバッファ層
13 アンドープGaN層
14 アンドープAlGaN層
15 n型GaN層
16 ソース電極
17 ドレイン電極
18 ゲート電極
19 2次元電子ガス層
41 カソード電極
42 アノード電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a GaN-based semiconductor device, and more particularly, to a field-effect transistor device made of a GaN-based semiconductor material.
[0002]
[Prior art]
A heterojunction field effect transistor (hereinafter, referred to as an HFET) using a GaN-based semiconductor material has advantages of high-speed operation, low on-voltage, high withstand voltage, and high frequency. High-temperature operation and high-current operation at high voltage. Further, since a GaN-based material is used, it can withstand a high-temperature environment, and various devices for a high-power microwave switching device have been developed and studied.
[0003]
One example of an HFET using a GaN-based semiconductor material is shown in FIG. 9 (for example, see Non-Patent Document 1).
In the HFET, an AlN buffer layer, a non-doped GaN layer, and a non-doped AlGaN layer are stacked on a substrate in this order, and a two-dimensional electron gas layer is formed at a heterojunction interface between the GaN layer and the AlGaN layer.
[0004]
A low-resistance GaN layer is formed in contact with both ends of the heterojunction interface, and a source electrode and a drain electrode made of Ti / Al are formed thereon by ohmic junction. A gate electrode made of Pt / Au is formed on the non-doped AlGaN layer for Schottky junction.
[0005]
[Non-patent document 1]
SM Sze, ed., "Modern Semiconductor Device Physics", (USA), John Wiley & Sons, 1998, p. 125
[0006]
[Problems to be solved by the invention]
Although the HFET having the above structure has some excellent advantages, up to now, the HFET having the above structure is directly incorporated into a circuit as a GaN-based semiconductor device (hereinafter, referred to as an HFET device) to form a high-output micro device. When the wave switching device is configured, the following may occur.
[0007]
That is, in the case of the above-described HFET, for example, when a surge voltage is applied to the drain side, heat generated by the HFET due to a large current accompanying the surge voltage may cause the HFET to be destroyed.
In addition, since the HFET is normally operated in a normally-on state, if the gate electrode fails due to an abnormality (thermal runaway due to application of a surge voltage, insufficient cooling, or the like) for some reason, the HFET is always in a conductive state (on state), and the circuit is turned on. In some cases, short-circuits and other devices were destroyed.
[0008]
In order to solve such a problem, a large current caused by some abnormality flows into the HFET side as in a conventional power MOSFET (Metal Oxide Semiconductor FET) device or an IGBT (Insulated Gate Bipolar Transistor) device. It is conceivable that the structure of adding a current breaker for prevention is effective.
As a current breaker that can be used for that purpose, for example, there is a current breaker of a fuse type or a breaker type. However, in order to recover the current state of the apparatus, replacement is required in the case of the fuse system, and the breaker needs to be turned on again in the case of the breaker. Further, in the case of employing a system in which an abnormality is detected when a large current starts to flow and the current is interrupted instantaneously (latch-off), an external signal needs to be input (latch-on) as in the case of the above-described breaker to recover the device. was there.
[0009]
Therefore, when the above-described switching device is adopted, in terms of the automatic recovery of the function of the HFET, even if the operation is temporarily stopped due to some abnormal situation, the device can be immediately restored after the abnormal situation has left. Is preferred.
Further, for example, a method in which a Si-based rectifying element is connected in front of the HFET and the rectifying element is destroyed when a current exceeding a rated value flows is also conceivable. However, in this case as well, replacement of the rectifying element is required, and it is difficult for the Si-based rectifying element to be built in or compactly added to the HFET for a large current.
[0010]
Moreover, in order to add the above rectifying element to the HFET, it is necessary that the rectifying element can cut off the current at a high speed when a large current flows. This is because the current leaked from the rectifier flows into the HFET side as described above, and destroys the HFET. However, since the Si-based rectifying element is a rectifying element using a pn junction, there is naturally a limit to high-speed operation, and there is a problem that the above-mentioned conditions are not satisfied.
[0011]
Next, in addition to adding a current breaker in front of the HFET, in order to further enhance the reliability of the HFET, a rectifier for reverse load current voltage between the source and drain and inrush during high-speed switching operation between the source and gate An HFET to which a rectifying element for preventing the gate electrode from being destroyed by a current or a surge voltage is considered.
However, in the case of a rectifying element (for example, a Zener diode) for a reverse load current voltage having a pn junction structure, the ON resistance is 10 mΩcm. 2 And the ON voltage is about 1.2 to 1.5V. Therefore, when it is added to the HFET, the loss due to the rectifying element cannot be ignored, and the difference becomes more remarkable as the frequency and the output current increase.
[0012]
In addition, the above-mentioned Zener diode has a low withstand voltage of about several tens of volts due to a Si-based material, and in order to withstand a surge voltage of about 300 V, it is necessary to stack several or more Zener diodes, and this is built into the HFET. Then, the number of HFETs that can be formed on the substrate decreases.
Further, for example, when used in a high temperature environment of 300 ° C. or higher, there is no thermal runaway, and a rectifying element made of a Si-based material cannot be used for reliable operation.
[0013]
The present invention has been made in order to solve the above-mentioned problems, and utilizes a characteristic of a GaN-based semiconductor material, and furthermore, has a high reliability and a high efficiency for ensuring a stable operation. It is an object to provide a semiconductor device.
[0014]
[Means for Solving the Problems]
To achieve the above object, according to the present invention, there is provided a GaN-based field-effect transistor device including a GaN-based field-effect transistor composed of a group III-V nitride semiconductor layer and a current breaker, An effect transistor and the current breaker are connected in series, and the current breaker has a recovery function. A GaN-based field effect transistor with a current breaker is provided.
[0015]
A GaN-based field-effect transistor device including a GaN-based field-effect transistor including a group III-V nitride semiconductor layer and a rectifying element, wherein the field-effect transistor and the rectifying element are connected in series, and The rectifying element is a GaN-based Schottky rectifying element having the same Schottky characteristics as the GaN-based field-effect transistor.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
(In case of HFET device with recoverable current breaker)
FIG. 1 shows an embodiment of an HFET device with a current breaker according to the present invention.
As shown in FIG. 1A, the
[0017]
As described later, the
FIG. 1B shows a structural cross-sectional view of the
The
[0018]
In the
[0019]
The
Next, an example of a method of manufacturing the
[0020]
Here, in order to form a high-quality active layer for HFET, an ultra-high vacuum gas source MBE (gas source molecular beam epitaxy) apparatus having a crystal growth chamber and a patterning chamber was used. Alternatively, it can be formed by applying a metal organic chemical vapor deposition method (MOCVD method). Alternatively, a halide vapor phase epitaxy (HVPE) method may be employed.
[0021]
First, in a crystal growth chamber, dimethylhydrazine (5 × 10 -5 Torr) and metal Ga (5 × 10 -7 The
[0022]
Next, metal Ga (5 × 10 -7 Torr) and the nitrogen source was ammonia (5 × 10 -5 Torr), the growth temperature is increased to 780 ° C., and an
[0023]
Then, while maintaining the growth temperature at 780 ° C., Al (1 × 10 -7 Torr), Ga (5 × 10 -7 Torr), ammonia (5 × 10 -5 High-resistance undoped Al with a thickness of 30 nm using Torr) 0.2 Ga 0.8
[0024]
Next, the above-mentioned Al was formed using a plasma CVD (plasma-chemical vapor deposition) apparatus. 0.2 Ga 0.8 SiO on the surface of the N layer 14 2 A film is deposited, and a photoresist and SiO 2 are formed by a wet etching method or a dry etching method. 2 The film is selectively etched away to obtain a predetermined shape of SiO. 2 The
Next, the SiO 2 was etched using a reactive ion etching (RIE) device. 2 Dry etching from the opening of 0.2 Ga 0.8 The
[0025]
After etching, 2 × 10 Si 19 cm -3 The doped n-
By doing so, the ohmic contact properties of the source and drain electrodes formed on the n-type GaN layer can be improved. The
[0026]
In addition, as the n-type dopant, Te, Sn, or the like can be suitably used. Further, the contact layer is not limited to the n-type GaN material. For example, InGaN, InGaAlN, InGaNAs, InGaNP, or the like doped with Si or the like can be used. Also, GaAs, InGaAs, and the like, which have a smaller band gap than GaN, can be used as the contact material for the source and drain electrodes.
[0027]
Next, a mask pattern is formed at predetermined locations for the source electrode and the drain electrode, and the
[0028]
As a material for the source electrode and the drain electrode, besides the above-described Ta-Si, a silicide alloy having excellent heat resistance and contact properties, such as Ti-Si, Al-Si, and Ta-Si, is preferably used. Can be.
Further, as a material of the gate electrode, W, Pd, Ag, Au, Ni, or the like can be suitably used in addition to the above-mentioned Pt.
[0029]
Next, the
First, using a plasma CVD apparatus, an insulating SiO 2 is formed on the
[0030]
Through such a series of steps, the
Thereafter, the
[0031]
In the above description, the case where the manufacturing steps of the
The
[0032]
Note that, instead of the step of FIG. 2B, as shown in FIG. 3, when the above-described
[0033]
Another selenium rectifier is another current interrupting rectifier having a recovery function. The selenium rectifier has a current density of 50-100 mA / cm unlike polymer switches. 2 And cannot be built into a large current HFET. However, selenium, which is a p-type semiconductor, has only a majority carrier contributing to the current, and therefore has no theoretical recovery time and is suitable for high-speed operation. Therefore, the selenium is preferably used as the
[0034]
(In the case of a GaN-based HFET device with a current breaker having the same Schottky characteristics as an HFET)
FIG. 4 is a sectional view of a GaN-based
The
[0035]
The rectifying
[0036]
Therefore, the manufacturing method of the
The rectifying
[0037]
As described above, in the present embodiment, the
[0038]
Therefore, as compared with the case where the
Further, since the same material is used, the on-resistance and the withstand voltage of the
[0039]
As described above, by adding a polymer switch, a selenium rectifier, or a GaN-based Schottky rectifier to an HFET, an HFET device with a current breaker for a high-power microwave switching device can be realized.
Further, as described above, it is effective for the HFET device to add a reverse load current voltage rectifying element for preventing the HFET from being destroyed due to the application of an inrush current or a surge voltage at the moment of operation. In this case, a rectifying element having the same structure as the rectifying
[0040]
FIG. 5 shows the
5A, the GaN-based Schottky rectifier for reverse load
[0041]
In the case of the above circuit, the rectifying
FIG. 5B shows a sectional view of the structure.
The
[0042]
The wiring between the electrodes is performed via a wiring pattern formed on the substrate based on the circuit of FIG. That is, the
[0043]
Since the manufacturing process is basically the same as that of the
In the above embodiment, three functional elements are formed separately from each other, but it is also possible to use the
[0044]
FIG. 6 is a cross-sectional view of the
In the figure, the
[0045]
In the case of this embodiment, the degree of integration of the HFET formed on the substrate can be increased as compared with the case where the
In the above embodiment, three functional elements can be simultaneously formed on the same substrate. Therefore, a large current operation can be easily realized by connecting a large number of these structures in the HFET manufacturing process. Further, since all three functional elements are GaN-based semiconductors excellent in high-temperature operation, a highly reliable HFET device that is resistant to a high-temperature environment and resistant to thermal runaway can be realized.
[0046]
Further, instead of the rectifying
FIG. 7 shows the
FIG. 7A is a cross-sectional view of the composite anode type GaN-based
[0047]
As shown in FIG. 7A, a
On the n-
[0048]
The surface of the flat portion and the side surface of the convex portion of the n-
[0049]
Also, a
[0050]
In addition, on the
[0051]
Then, a
Further, the
[0052]
Such a composite anode type GaN-based
[0053]
FIG. 7B is a cross-sectional view of the
In the figure, the manufacturing steps above the
[0054]
As described above, the manufacturing process of the
When a high voltage is applied between the gate and the drain due to some abnormality and a large current flows, the gate electrode may be destroyed. However, the breakdown voltage between the gate and the drain of the GaN-based HFET is extremely high at about 600 V as compared with the conventional power MOSFET, and the source electrode side is grounded, and the gate electrode side has a limited small area of about 100 V at the maximum. Therefore, the probability that a high voltage such as a surge voltage is applied from the drain electrode side to which an external load is connected is extremely low.
[0055]
However, it is also possible to preferably increase the reliability of the HFET device by incorporating a pn junction Zener diode of a Si-based material as the protection element for the gate electrode on the same substrate.
FIG. 8 shows the
As shown in the circuit of FIG. 8A, the
[0056]
In order to increase the breakdown voltage on the Zener diode side, Zener diodes may be formed in series as necessary. However, there is a disadvantage that the integration degree of the HFET formed on the substrate is reduced.
FIG. 8B is a structural sectional view of the
As shown in the figure, two pn
[0057]
The two
[0058]
In the above-mentioned four functional elements which are electrically completely separated, inter-electrode wiring is performed by a wiring pattern formed on a substrate according to the circuit of FIG. That is, the
[0059]
Since the Zener diode thus manufactured has a withstand voltage of about 9 V, it is necessary to stack several Zener diodes in consideration of the gate application voltage and the gate withstand voltage. In the embodiment described above, the case where the
[0060]
In the above-described embodiments, the HFET device in which the rectifier and the polymer switch are added to the HFET has been described. It is clear that can also be applied.
[0061]
【The invention's effect】
If the GaN-based semiconductor device with a current breaker of the present invention is used as a device for a high-power microwave switching device, if an abnormality such as a surge voltage or a thermal runaway occurs, the circuit can be cut off immediately or if the abnormality disappears. Since the original state can be immediately restored, a highly reliable device can be formed. Also, highly reliable operation can be ensured even in a high temperature environment.
[Brief description of the drawings]
FIG. 1 is a circuit showing an embodiment of the present invention and a sectional view thereof.
FIG. 2 is a view showing a manufacturing process of the embodiment of FIG. 1;
FIG. 3 is a cross-sectional view illustrating a modified example of FIG.
FIG. 4 is a sectional view showing another embodiment of the present invention.
FIG. 5 is a circuit diagram and a sectional view showing still another embodiment of the present invention.
FIG. 6 is a sectional view showing another embodiment of the present invention.
FIG. 7 is a sectional view showing an application example in which a composite anode Schottky rectifier is added in the present invention.
FIG. 8 is a sectional view showing an application example in which a gate protection element is added in the present invention.
FIG. 9 is an explanatory view showing a conventional HFET device structure.
[Explanation of symbols]
10, 40-80 HFET devices
10A HFET
10B polymer switch
40B GaN-based Schottky rectifier
40C GaN-based Schottky rectifier
70D composite anode Schottky rectifier
80A, 80B Zener diode
11 Sapphire substrate
12 GaN buffer layer
13 Undoped GaN layer
14 Undoped AlGaN layer
15 n-type GaN layer
16 Source electrode
17 Drain electrode
18 Gate electrode
19 Two-dimensional electron gas layer
41 Cathode electrode
42 Anode electrode
Claims (18)
電流遮断器と、を有するGaN系半導体装置であって、
前記電界効果トランジスタと前記電流遮断器とが直列接続され、かつ、前記電流遮断器は回復機能を有することを特徴とする電流遮断器付きGaN系半導体装置。A GaN-based field-effect transistor comprising a III-V nitride semiconductor layer;
A current breaker, and a GaN-based semiconductor device comprising:
The GaN-based semiconductor device with a current breaker, wherein the field effect transistor and the current breaker are connected in series, and the current breaker has a recovery function.
整流素子と、を有するGaN系半導体装置であって、
前記GaN系電界効果トランジスタと前記整流素子とが直列接続されており、かつ、前記整流素子は前記GaN系電界効果トランジスタと略同一のショットキー特性を有するGaN系ショットキー整流素子であることを特徴とする電流遮断器付きGaN系半導体装置。A GaN-based field-effect transistor comprising a III-V nitride semiconductor layer;
A GaN-based semiconductor device comprising:
The GaN-based field-effect transistor and the rectifier are connected in series, and the rectifier is a GaN-based Schottky rectifier having substantially the same Schottky characteristics as the GaN-based field-effect transistor. GaN-based semiconductor device with a current breaker.
前記第2半導体層上にゲート電極が形成され、前記第3半導体層上にソース電極とドレイン電極がそれぞれ形成されていることを特徴とする、請求項1乃至11のいずれかに記載の電流遮断器付きGaN系半導体装置。The GaN-based field-effect transistor includes: a substrate; a stacked structure in which a buffer layer and a GaN-based first semiconductor layer are formed on the substrate in this order; and a heterojunction disposed on the first semiconductor layer. A GaN-based second semiconductor layer having a larger band gap than the first semiconductor layer, and a GaN-based third semiconductor layer disposed at another location on the first semiconductor layer. ,
12. The current interrupt according to claim 1, wherein a gate electrode is formed on the second semiconductor layer, and a source electrode and a drain electrode are formed on the third semiconductor layer, respectively. GaN-based semiconductor device.
前記第2半導体層上にショットキー接合して形成されたアノード電極と、前記第3半導体層上にオーミック接合して形成されたカソード電極と、を有する、請求項4乃至11のいずれかに記載の電流遮断器付きGaN系半導体装置。The GaN-based Schottky rectifying element is disposed on the substrate, in a stacked structure in which a buffer layer and the first semiconductor layer are formed in this order, and in a heterojunction on the first semiconductor layer. A second semiconductor layer having a band gap larger than that of the first semiconductor layer, and a GaN-based third semiconductor layer disposed at another position on the first semiconductor layer;
12. The semiconductor device according to claim 4, further comprising: an anode electrode formed by a Schottky junction on the second semiconductor layer; and a cathode electrode formed by an ohmic junction on the third semiconductor layer. GaN-based semiconductor device with current breaker.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002353794A JP4748498B2 (en) | 2002-12-05 | 2002-12-05 | GaN-based semiconductor device with current breaker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002353794A JP4748498B2 (en) | 2002-12-05 | 2002-12-05 | GaN-based semiconductor device with current breaker |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186558A true JP2004186558A (en) | 2004-07-02 |
JP4748498B2 JP4748498B2 (en) | 2011-08-17 |
Family
ID=32754996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002353794A Expired - Lifetime JP4748498B2 (en) | 2002-12-05 | 2002-12-05 | GaN-based semiconductor device with current breaker |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4748498B2 (en) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351762A (en) * | 2005-06-15 | 2006-12-28 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2007234644A (en) * | 2006-02-27 | 2007-09-13 | Toyota Central Res & Dev Lab Inc | Diode |
EP1949445A2 (en) * | 2005-11-15 | 2008-07-30 | Velox Semiconductor Corporation | SECOND SCHOTTKY CONTACT METAL LAYER TO IMPROVE GaN SCHOTTKY DIODE PERFORMANCE |
JP2008536332A (en) * | 2005-04-11 | 2008-09-04 | クリー インコーポレイテッド | Thick semi-insulating or insulating epitaxial gallium nitride layer and devices incorporating it |
JP2008539586A (en) * | 2005-04-29 | 2008-11-13 | クリー インコーポレイテッド | Aluminum-free group III-nitride based high electron mobility transistor and method of manufacturing the same |
JP2009152479A (en) * | 2007-12-21 | 2009-07-09 | Sanken Electric Co Ltd | Bidirectional switch |
JP2009246045A (en) * | 2008-03-28 | 2009-10-22 | Furukawa Electric Co Ltd:The | Field-effect transistor and its manufacturing method |
JP2010028038A (en) * | 2008-07-24 | 2010-02-04 | Sharp Corp | Hetero junction field effect transistor |
JP2010165896A (en) * | 2009-01-16 | 2010-07-29 | Nec Corp | Semiconductor device and method for manufacturing therefor |
US8169003B2 (en) | 2007-03-20 | 2012-05-01 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
WO2013065243A1 (en) * | 2011-10-31 | 2013-05-10 | 株式会社デンソー | Semiconductor device and method for manufacturing same |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
KR101418211B1 (en) | 2012-03-19 | 2014-07-09 | 후지쯔 가부시끼가이샤 | Semiconductor device |
US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
JP2015008331A (en) * | 2006-11-20 | 2015-01-15 | パナソニック株式会社 | Semiconductor device |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
JP2015061205A (en) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | Amplifier |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047470A (en) * | 1983-08-25 | 1985-03-14 | Matsushita Electronics Corp | Semiconductor device |
JPS6439074A (en) * | 1987-08-05 | 1989-02-09 | Sumitomo Electric Industries | Compound semiconductor device |
JPS6439073A (en) * | 1987-08-05 | 1989-02-09 | Sumitomo Electric Industries | Compound semiconductor device |
JPH01212476A (en) * | 1988-02-19 | 1989-08-25 | Nec Corp | Semiconductor device |
JPH052961A (en) * | 1991-06-20 | 1993-01-08 | Nippon Telegr & Teleph Corp <Ntt> | Polymer switch and its manufacture |
JPH05218453A (en) * | 1992-01-30 | 1993-08-27 | Toyota Autom Loom Works Ltd | Electrostatic induction type semiconductor device |
JP2000216256A (en) * | 1998-11-16 | 2000-08-04 | Nec Corp | Manufacture of semiconductor integrated circuit |
JP2001185687A (en) * | 1999-12-24 | 2001-07-06 | Nec Corp | Integrated circuit device and manufacturing method thereof |
JP2002184972A (en) * | 2000-12-19 | 2002-06-28 | Furukawa Electric Co Ltd:The | GaN BASED HIGH MOBILITY TRANSISTOR |
-
2002
- 2002-12-05 JP JP2002353794A patent/JP4748498B2/en not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047470A (en) * | 1983-08-25 | 1985-03-14 | Matsushita Electronics Corp | Semiconductor device |
JPS6439074A (en) * | 1987-08-05 | 1989-02-09 | Sumitomo Electric Industries | Compound semiconductor device |
JPS6439073A (en) * | 1987-08-05 | 1989-02-09 | Sumitomo Electric Industries | Compound semiconductor device |
JPH01212476A (en) * | 1988-02-19 | 1989-08-25 | Nec Corp | Semiconductor device |
JPH052961A (en) * | 1991-06-20 | 1993-01-08 | Nippon Telegr & Teleph Corp <Ntt> | Polymer switch and its manufacture |
JPH05218453A (en) * | 1992-01-30 | 1993-08-27 | Toyota Autom Loom Works Ltd | Electrostatic induction type semiconductor device |
JP2000216256A (en) * | 1998-11-16 | 2000-08-04 | Nec Corp | Manufacture of semiconductor integrated circuit |
JP2001185687A (en) * | 1999-12-24 | 2001-07-06 | Nec Corp | Integrated circuit device and manufacturing method thereof |
JP2002184972A (en) * | 2000-12-19 | 2002-06-28 | Furukawa Electric Co Ltd:The | GaN BASED HIGH MOBILITY TRANSISTOR |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
JP2008536332A (en) * | 2005-04-11 | 2008-09-04 | クリー インコーポレイテッド | Thick semi-insulating or insulating epitaxial gallium nitride layer and devices incorporating it |
JP2008539586A (en) * | 2005-04-29 | 2008-11-13 | クリー インコーポレイテッド | Aluminum-free group III-nitride based high electron mobility transistor and method of manufacturing the same |
JP2006351762A (en) * | 2005-06-15 | 2006-12-28 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
EP1949445A2 (en) * | 2005-11-15 | 2008-07-30 | Velox Semiconductor Corporation | SECOND SCHOTTKY CONTACT METAL LAYER TO IMPROVE GaN SCHOTTKY DIODE PERFORMANCE |
EP1949445A4 (en) * | 2005-11-15 | 2009-08-19 | Velox Semiconductor Corp | SECOND SCHOTTKY CONTACT METAL LAYER TO IMPROVE GaN SCHOTTKY DIODE PERFORMANCE |
EP2421045A1 (en) * | 2005-11-15 | 2012-02-22 | Power Integrations, Inc. | SECOND SCHOTTKY CONTACT METAL LAYER TO IMPROVE GaN SCHOTTKY DIODE PERFORMANCE |
JP2007234644A (en) * | 2006-02-27 | 2007-09-13 | Toyota Central Res & Dev Lab Inc | Diode |
JP2015008331A (en) * | 2006-11-20 | 2015-01-15 | パナソニック株式会社 | Semiconductor device |
US8169003B2 (en) | 2007-03-20 | 2012-05-01 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
JP2009152479A (en) * | 2007-12-21 | 2009-07-09 | Sanken Electric Co Ltd | Bidirectional switch |
JP2009246045A (en) * | 2008-03-28 | 2009-10-22 | Furukawa Electric Co Ltd:The | Field-effect transistor and its manufacturing method |
JP2010028038A (en) * | 2008-07-24 | 2010-02-04 | Sharp Corp | Hetero junction field effect transistor |
JP2010165896A (en) * | 2009-01-16 | 2010-07-29 | Nec Corp | Semiconductor device and method for manufacturing therefor |
JP2013098317A (en) * | 2011-10-31 | 2013-05-20 | Denso Corp | Semiconductor device and manufacturing method of the same |
WO2013065243A1 (en) * | 2011-10-31 | 2013-05-10 | 株式会社デンソー | Semiconductor device and method for manufacturing same |
KR101562879B1 (en) | 2011-10-31 | 2015-10-23 | 가부시키가이샤 덴소 | Semiconductor device |
US9818856B2 (en) | 2011-10-31 | 2017-11-14 | Denso Corporation | Semiconductor device with high electron mobility transistor |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
KR101418211B1 (en) | 2012-03-19 | 2014-07-09 | 후지쯔 가부시끼가이샤 | Semiconductor device |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
JP2015061205A (en) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | Amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP4748498B2 (en) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6768146B2 (en) | III-V nitride semiconductor device, and protection element and power conversion apparatus using the same | |
JP4748498B2 (en) | GaN-based semiconductor device with current breaker | |
US8552471B2 (en) | Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same | |
JP5240966B2 (en) | Gallium nitride semiconductor device | |
JP4650224B2 (en) | Field effect transistor | |
JP5439725B2 (en) | Semiconductor switching device | |
JP5595685B2 (en) | Semiconductor device | |
US6580101B2 (en) | GaN-based compound semiconductor device | |
JP4177048B2 (en) | Power converter and GaN-based semiconductor device used therefor | |
US7884395B2 (en) | Semiconductor apparatus | |
US8405126B2 (en) | Semiconductor device | |
JP2006100645A (en) | Gan-based semiconductor integrated circuit | |
JP7513595B2 (en) | Nitride semiconductor device and method for manufacturing same | |
JP2007519231A (en) | Passivation of group III nitride devices and method thereof | |
KR20070001095A (en) | Gan semiconductor device | |
JP6244557B2 (en) | Nitride semiconductor devices | |
WO2012160757A1 (en) | Schottky diode | |
JP7509746B2 (en) | External field termination structures for improving the reliability of high voltage, high power active devices. | |
JP2008306200A (en) | POWER CONVERSION DEVICE AND GaN-BASED SEMICONDUCTOR DEVICE USED THEREFOR | |
TW201838178A (en) | Semiconductor device | |
JP2008166639A (en) | Rectifier element and power converter using the same | |
JP5548906B2 (en) | Nitride semiconductor device | |
JP5549081B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010258148A (en) | Compound semiconductor element | |
JP6693142B2 (en) | Semiconductor device, electronic component, electronic device, and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050928 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100818 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110510 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4748498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |