[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004172157A - 半導体パッケージおよびパッケージスタック半導体装置 - Google Patents

半導体パッケージおよびパッケージスタック半導体装置 Download PDF

Info

Publication number
JP2004172157A
JP2004172157A JP2002332582A JP2002332582A JP2004172157A JP 2004172157 A JP2004172157 A JP 2004172157A JP 2002332582 A JP2002332582 A JP 2002332582A JP 2002332582 A JP2002332582 A JP 2002332582A JP 2004172157 A JP2004172157 A JP 2004172157A
Authority
JP
Japan
Prior art keywords
semiconductor
package
external connection
wiring substrate
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002332582A
Other languages
English (en)
Inventor
Takao Furuumi
貴夫 古海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002332582A priority Critical patent/JP2004172157A/ja
Publication of JP2004172157A publication Critical patent/JP2004172157A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】複雑な電気的接続を必要とせずに積層可能した半導体パッケージおよびこれを複数個積層したパッケージスタック半導体装置を提供する。
【解決手段】下面に外部接続端子を備えたベース配線基板上に複数の半導体素子がダイボンドされて積層され、最上段の半導体素子上には、上面に外部接続端子を備えた中継用配線基板が更にダイボンドされ、各半導体素子および中継用配線基板がワイヤボンドによりベース配線基板上面に接続され、中継用配線基板の外部接続端子が露出するように樹脂封止されている半導体パッケージ。上記半導体パッケージが複数個積層され、下段半導体パッケージの封止樹脂から露出した上面の外部接続端子と、上段半導体パッケージのベース配線基板下面の外部接続端子とがはんだ接合されて上下の半導体パッケージが電気的に接続されているパッケージスタック半導体装置。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子を積層して搭載した半導体パッケージおよび更にこの半導体パッケージを複数個積層したパッケージスタック半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体素子を用いた電子機器、特に携帯用電子機器は、小型化・高性能化が急速に進められており、これに応えるべく単一の半導体パッケージにできるだけ多数の半導体素子を搭載し、複数の半導体素子を搭載した半導体パッケージを実装基板単位面積内できるだけ多数個実装することが要請されている。
【０００３】
しかし、単一の半導体パッケージに搭載できる半導体素子の個数には限界があり、また、単位面積に多数個実装するために複数のパッケージを積層（スタック）するとパッケージ間の電気的な接続が複雑になるという問題があった（例えば、特許文献１を参照）。
【０００４】
【特許文献１】
特開２００２−１２４６２８号公報（図１３〜１５、図１８、段落００４６〜００５６、段落００６５〜００６６）。
【０００５】
【発明が解決しようとする課題】
本発明は、複雑な電気的接続を必要とせずに複数個のパッケージを積層可能にする複数の半導体素子を搭載した半導体パッケージおよびこの半導体パッケージを複数個積層したパッケージスタック半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体パッケージは、下面に外部接続端子を備えたベース配線基板上に複数の半導体素子がダイボンドされ、該半導体素子上には、上面に外部接続端子を備えた中継用配線基板が更にダイボンドされ、前記半導体素子および中継用配線基板はそれぞれ上面に備えた接続端子がワイヤボンドによりベース配線基板上面の接続端子に接続され、上記中継用配線基板の外部接続端子が露出するように封止されていることを特徴とする。
【０００７】
前記の半導体パッケージにおいて、前記ベース配線基板上に複数の半導体素子がダイボンドにより積層されている構造とすることができる。
【０００８】
前記の半導体パッケージにおいて、前記中継用配線基板に代えて、前記半導体素子は上面に外部接続端子を含む再配線を備えた半導体素子がダイボンドされており、各半導体素子はそれぞれ上面に備えた接続端子がワイヤボンドによりベース配線基板上面の接続端子に接続され、上記最上段半導体素子の外部接続端子が露出するように封止されている構造としてもよい。
【０００９】
これらの半導体パッケージにおいて、最下段の半導体素子はダイボンドに代えてフリップチップボンドによりベース配線基板に接続されていてもよい。
【００１０】
本発明は更に、上記いずれかの半導体パッケージが複数個積層され、下段半導体パッケージの封止部材から露出した上面の外部接続端子と、上段半導体パッケージのベース配線基板下面の外部接続端子とが接合されて上段半導体パッケージと下段半導体パッケージとが電気的に接続されていることを特徴とするパッケージスタック半導体装置を提供する。
【００１１】
上記いずれかの半導体パッケージの封止部材から露出した上面の外部接続端子に他の電子部品が接続されて搭載されていてもよい。
【００１２】
【発明の実施の形態】
本発明の半導体パッケージは、ベース配線基板上に複数の半導体素子をダイボンド（最下段はフリップチップボンドでも可）により積層し、各半導体素子とベース配線基板とをワイヤボンドにより電気的に接続し、パッケージの上面および下面に外部接続端子を設けたパッケージ構造としたことにより、スタックされるパッケージ間の電気的接続は単に上下のパッケージの外部接続端子同士をはんだ接合すれば実現できるので、複雑な電気的接続を必要とせずにパッケージスタックが可能になる。
【００１３】
〔実施形態１〕
図１を参照して、本発明の一実施形態による半導体パッケージの構造を説明する。
【００１４】
半導体パッケージ１は、下面に外部接続端子１０を備えたベース配線基板１２上に２個の半導体素子１４Ａ，１４Ｂが接着剤１６によりダイボンドされて積層され、最上段の半導体素子１４Ｂ上には、上面に外部接続端子１８を備えた中継用配線基板２０が更に接着剤１６によりダイボンドされ、各半導体素子１４Ａ、１４Ｂおよび中継用配線基板２０はそれぞれ上面に備えた接続端子１４Ａｐ、１４Ｂｐ、２０ｐがボンディングワイヤ２２によりベース配線基板１２上面の接続端子１２ｐに接続され、上記中継用配線基板２０の外部接続端子１８が露出するように樹脂２４により封止されている。ベース配線基板１２には、半導体素子１４Ａ、１４Ｂ、および中継用配線基板２０の間を接続する配線が形成されている。
【００１５】
なお、ベース配線基板１２、半導体素子１４Ａ、半導体素子１４Ｂ、中継用配線基板２０は、この順で平面図面積が順次小さくなっており、ベース基板１２、半導体素子１４Ａ、半導体素子１４Ｂの各上面にそれぞれ接続端子１２ｐ、１４Ａｐ、１４Ｂｐを設けるためのスペースが確保されている。
【００１６】
〔実施形態２〕
図２を参照して、本発明の他の実施形態による半導体パッケージの構造を説明する。
【００１７】
半導体パッケージ２は、実施形態１の半導体パッケージ１において、中継用配線基板２０に代えて、最上段の半導体素子１４Ｃの上面に外部接続端子１８を含む再配線層２６を備えており、各半導体素子１４Ａ、１４Ｂ、１４Ｃはそれぞれ上面に備えた接続端子１４Ａｐ、１４Ｂｐ、１４Ｃｐがボンディングワイヤ２２によりベース配線基板１２上面の接続端子１２ｐに接続され、上記最上段半導体素子１４Ｃの外部接続端子１８が露出するように樹脂２４により封止されている。ベース配線基板１２には、半導体素子１４Ａ、１４Ｂ、１４Ｃ、および中継用配線基板２０の間を接続する配線が形成されている。
【００１８】
なお、ベース配線基板１２、半導体素子１４Ａ、半導体素子１４Ｂ、半導体素子１４Ｃは、この順で平面図面積が順次小さくなっており、ベース基板１２、半導体素子１４Ａ、半導体素子１４Ｂの各上面にそれぞれワイヤボンド用の接続端子１２ｐ、１４Ａｐ、１４Ｂｐを設けるためのスペースが確保されている。
【００１９】
〔実施形態３〕
図３を参照して、本発明のもう１つの実施形態による半導体パッケージの構造を説明する。
【００２０】
半導体パッケージ３は、実施形態１の半導体パッケージ１において、最下段の半導体素子１４Ａは接着剤１６によるダイボンドに代えてフリップチップボンド２８によりベース配線基板１２に接続されている。
【００２１】
この場合、半導体素子１４Ａの上面にワイヤボンド用接続端子を設ける必要はなく、そのためのスペースも不要なので、半導体素子１４Ａ上に積層する半導体素子１４Ｂの平面図面積を半導体素子１４Ａより小さくする必要はない。
【００２２】
したがって、例えば図示したように半導体素子１４Ｂを半導体素子１４Ａと同一サイズとすることができ、その上に積層する中継用配線基板２０も実施形態１、２のパッケージ１、２の場合よりも一回り大きくすることができる。
【００２３】
更に、図示はしていないが、半導体素子１４Ｂと中継用配線基板２０との間に更に追加して半導体パッケージを積層する場合には、そのサイズについても実施形態１、２において更に追加の半導体パッケージを積層する場合よりも一回り大きいサイズとすることができる。これにより、ベース配線基板２０の単位面積当たり実装密度を更に高められる。
【００２４】
なお、本実施形態においては、最上層に実施形態１と同様の中継用配線基板２０を配置した例を説明したが、中継用配線基板２０の代わりに、最上層に実施形態２と同様に再配線層２６を備えた半導体素子１４Ｃを配置してもよい。
【００２５】
以上の実施形態１、２、３においては、半導体素子１４Ｂを省略した構造とすることもできる。すなわち、ベース配線基板１２上に半導体素子１４Ａを搭載し、この半導体素子１４Ａ上に直接、中継用配線基板２０を、または再配線層２６を備えた半導体素子１４Ｃを搭載してもよい。
【００２６】
〔実施形態４〕
図４を参照して、本発明の更にもう１つ実施形態によるパッケージスタック半導体装置の構造を説明する。
【００２７】
パッケージスタック半導体装置４０は、実施形態１の半導体パッケージ１およびその一部を変更した半導体パッケージ１Ｘ、１Ｙが積層されている。
【００２８】
すなわち、最下段の半導体パッケージ１は実施形態１の半導体パッケージ１と全く同じ構造である。
【００２９】
中段の半導体パッケージ１Ｘは、ベース配線基板１２の下面の外部接続端子１８を、その下段に位置する最下段の半導体パッケージ１の上面に設けた外部接続端子に対応する箇所にのみ設けた点で変更してある。
【００３０】
最上段の半導体パッケージ１Ｙは、ベース配線基板１２の下面の外部接続端子１８を、その下段に位置する中段の半導体パッケージ１Ｘの上面に設けた外部接続端子に対応する箇所にのみ設けた点と、パッケージ内の最上段を中継用配線基板２０ではなく半導体素子１４Ｂとしその上面全体を樹脂２４で封止した点で変更してある。
【００３１】
そして、下段半導体パッケージの封止樹脂２４から露出した上面の外部接続端子１８と、上段半導体パッケージのベース配線基板１２下面の外部接続端子１０とがはんだ接合されている。
【００３２】
すなわち、最下段の半導体パッケージ１の封止樹脂２４から露出した上面の外部接続端子１８と、その上段に位置する中段の半導体パッケージ１Ｘのベース配線基板１２下面の外部接続端子１０とがはんだ接合されてパッケージ１と１Ｘとが電気的に接続されており、中段の半導体パッケージ１Ｘの封止樹脂２４から露出した上面の外部接続端子１８と、その上段に位置する最上段の半導体パッケージ１Ｙのベース配線基板１２下面の外部接続端子１０とがはんだ接合されてパッケージ１Ｘと１Ｙとが電気的に接続されている。
【００３３】
図５（１）〜（５）および図６（１）〜（３）に、本実施形態のパッケージスタック半導体装置４０を製造する手順の一例を示す。
【００３４】
工程１（図５（１））
下面に外部接続端子用パッド１０’を備えたベース配線基板１２上に、半導体素子１４Ａを接着剤１６によりダイボンドする。半導体素子１４Ａのダイボンド領域を囲むようにベース配線基板１２の上面にはワイヤボンド用の接続端子１２ｐが配列されている。半導体素子１４Ａの上面周縁部にはワイヤボンド用の接続端子１４Ａｐが配列されている。
【００３５】
なお、実際には大判のベース配線基板１２に多数個のパッケージを一括して形成した後に、個々のパッケージ毎に切断分離するが、図示の便宜上、半導体パッケージ１個分に対応するベース配線基板１２の一部分のみを図示した。
【００３６】
工程２（図５（２））
半導体素子１４Ａ上に更に半導体素子１４Ｂを接着剤１６によりダイボンドする。上段の半導体素子１４Ｂは下段の半導体素子１４Ａよりも平面図面積が一回り小さく設定されており、下段半導体素子１４Ａのワイヤボンド用接続端子１４Ａｐが配列されている上面周縁部は上段半導体素子１４Ｂに覆われずに露出する。半導体素子１４Ｂの上面周縁部にはワイヤボンド用の接続端子１４Ｂｐが配列されている。
【００３７】
工程３（図５（３））
上段の半導体素子１４Ｂ上に更に中継用配線基板２０を接着剤１６によりダイボンドする。中継用配線基板２０は半導体素子１４Ｂよりも平面図面積が一回り小さく設定されており、半導体素子１４Ｂのワイヤボンド用接続端子１４Ｂｐが配列されている上面周縁部は中継用配線基板２０に覆われずに露出する。中継用配線基板２０は上面に外部接続端子１８を備えており、上面周縁部にはワイヤボンド用の接続端子２０ｐが配列されている。
【００３８】
工程４（図５（４））
半導体素子１４Ａ、１４Ｂおよび中継用配線基板２０のワイヤボンド用接続端子１４Ａｐ、１４Ｂｐおよび２０ｐと、ベース配線基板１２のワイヤボンド用接続端子１２ｐとをボンディングワイヤ２２で接続する。
【００３９】
工程５（図５（５））
中継用配線基板２０上面の外部接続端子１８を設けた領域のみが露出するように、ベース配線基板１２上の全領域を樹脂２４で封止する。この樹脂封止はトランスファーモールドにより行い、その際、樹脂封止せずに露出させる上記領域に対応する金型部位に凸部を設けた封止金型を用いる。
【００４０】
工程６（図６（１））
ベース配線基板１２下面の外部接続端子用パッド１０’にはんだボールを搭載して外部接続端子１０とする。
【００４１】
工程７（図６（２））
大判のベース配線基板１２上に工程６までを一括して行なった後に、個々の半導体パッケージ毎に切断する。これにより図１の半導体パッケージ１が多数個得られる。
【００４２】
半導体パッケージ１の上に積層する他の半導体パッケージ１Ｘ、１Ｙは、上記の工程１〜７を一部変更した下記の手順で作製する。
【００４３】
まず、パッケージ１上に積層するパッケージ１Ｘは、図６（３）に示すように、ベース配線基板１２の下面にはパッケージ１の上面外部接続端子１８の位置に対応して中央部付近にのみ外部接続端子（はんだボール）１０Ｘを設けた構造である。図１のパッケージ１と共通する部位には図１と同じ参照符号を付した。
【００４４】
パッケージ１Ｘを作製するには、工程１（図５（１））においてベース配線基板１２として、パッケージ１上面の外部接続端子１８に対応する位置にのみ下面の外部接続端子用パッド１０’が設けられているものを用いる。それ以外は、上記工程１〜７と全く同じ工程を行なえばよい。これにより、図６（３）に示したパッケージ１Ｘが多数個得られる。
【００４５】
次に、このパッケージ１Ｘ上に積層するパッケージ１Ｙは、図６（４）に示すように、ベース配線基板１２の下面にはパッケージ１Ｘの上面外部接続端子１８の位置に対応して中央部付近にのみ外部接続端子（はんだボール）１０Ｙを設けた構造である。更に、ベース配線基板１２上には半導体素子１４Ａ、１４Ｂのみが積層されており、パッケージ１や１Ｘのような最上段の中継用配線基板２０は設けず、パッケージ上面には露出領域を設けずに全面が樹脂封止されている。
【００４６】
パッケージ１Ｙを作製するには、工程１（図５（１））においてベース配線基板１２として、パッケージ１Ｘ上面の外部接続端子１８の位置に対応する位置にのみ下面の外部接続端子用パッド１０’が設けられているものを用いる。工程１〜２と同様の操作により半導体素子１４Ａ、１４Ｂを順次ダイボンドした後、工程３は省略し、工程４と同様の操作により半導体素子１４Ａ、１４Ｂとベース配線基板１２とのワイヤボンドを行う。これにより、図５（４）において中継用配線基板２０、対応する接着剤層１６、対応するボンディングワイヤ２２を省略した状態になる。次いで、工程５と同様の操作により樹脂封止を行なう。ただし、パッケージ１、１Ｘのような露出領域は残さずに、ベース配線基板１２上の全面を樹脂封止する。その後、工程６、７（図６（１）、（２））と同様の操作によりはんだボール搭載、切断分離を行う。これにより、図６（４）に示したパッケージ１Ｙが多数個得られる。
【００４７】
工程８（図４）
最後に、上記で作製したパッケージ１、１Ｘ、１Ｙを順次積層し、パッケージ１Ｘの下面外部接続端子（はんだボール）１０Ｘによりパッケージ１上にパッケージ１Ｘをはんだ接合して両者を電気的に接続し、パッケージ１Ｙの下面外部接続端子（はんだボール）１０Ｙによりパッケージ１Ｘ上にパッケージ１Ｙをはんだ接合して両者を電気的に接続する。
【００４８】
これにより、図４に示したパッケージスタック半導体装置４０が得られる。
【００４９】
なお、実施形態４においては、実施形態１の半導体パッケージ１を積層したパッケージスタック半導体装置４０の例を示した。しかし、本発明のパッケージスタック半導体装置はこれに限定する必要はなく、実施形態２または実施形態３の半導体パッケージ２または半導体パッケージ３を実施形態１の半導体パッケージ１と同様に積層してパッケージスタック半導体装置を得ることができる。
【００５０】
〔実施形態５〕
図４のパッケージスタック半導体装置４０は、同サイズの半導体パッケージ同士を積層した例であるが、下段半導体パッケージにこれよりも小さいサイズの半導体パッケージを積層することもできる。
【００５１】
一例として、図７に示したパッケージスタック半導体装置５０は、実施形態１の半導体パッケージ１上に、これよりも小さいサイズの半導体パッケージ４を積層してある。半導体パッケージ４は、ベース配線基板１２上に半導体素子１４Ｄが接着剤１６によりダイボンドされて搭載されており、半導体素子１４Ｄの接続端子１４Ｄｐがボンディングワイヤ２２によりベース基板１２の接続端子１２ｐに電気的に接続されている。
【００５２】
上段の半導体パッケージ４のベース配線基板１２下面に設けた外部接続端子１０と、下段の半導体パッケージ１の上面に設けた外部接続端子１８とがはんだ接合されて半導体パッケージ４と半導体パッケージ１とが電気的に接続されている。
【００５３】
〔実施形態６〕
本発明の半導体パッケージは、他の電子部品を搭載した形態の半導体パッケージとすることもできる。
【００５４】
一例として、図８に示した半導体パッケージ５は、実施形態１の半導体パッケージ１の封止樹脂２４から露出した上面の外部接続端子１８にキャパシタ、抵抗等の電子部品３０をはんだ１０により接続して搭載した構造である。
【００５５】
なお、実施形態５および実施形態６において、実施形態１の半導体パッケージ１を用いた例を示したが、これに限定する必要はなく、実施形態２または実施形態３の半導体パッケージ２または半導体パッケージ３も同様に用いることができる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、複雑な電気的接続を必要とせずに複数個のパッケージを積層可能にする複数の半導体素子を搭載した半導体パッケージおよびこの半導体パッケージを複数個積層したパッケージスタック半導体装置が提供される。
【図面の簡単な説明】
【図１】図１は、本発明の一実施形態による半導体パッケージの断面図である。
【図２】図２は、本発明の他の実施形態による半導体パッケージの断面図である。
【図３】図３は、本発明の更にもう１つの実施形態による半導体パッケージの断面図である。
【図４】図４は、本発明の半導体パッケージを複数積層したパッケージスタック半導体装置の一実施形態を示す断面図である。
【図５】図５（１）〜（５）は、本発明の半導体パッケージおよびパッケージスタック半導体装置を作製する工程を示す断面図である。
【図６】図６（１）〜（４）は、図５（５）の工程に次いで行なう工程（図６（１）、（２））および積層する他のパッケージ（図６（３）、（４））をそれぞれ示す断面図である。
【図７】図７は、本発明のパッケージスタック半導体装置の他の態様を示す断面図である。
【図８】図８は、本発明の半導体パッケージの別の態様を示す断面図である。
【符号の説明】
１、１Ｘ、１Ｙ、５…本発明の半導体パッケージ
１０…パッケージ下面の外部接続端子（はんだボール）
１０’…外部接続端子用パッド
１２…ベース配線基板
１２ｐ…ベース配線基板１２のワイヤボンド用接続端子
１４Ａ、１４Ｂ、１４Ｃ、１４Ｄ…半導体素子
１４Ａｐ、１４Ｂｐ、１４Ｃｐ、１４Ｄｐ…半導体素子１４Ａ、１４Ｂ、１４Ｃ、１４Ｄのワイヤボンド用接続端子
１６…ダイボンド用接着剤
１８…パッケージ上面の外部接続端子
２０…中継用配線基板
２０ｐ…中継用配線基板２０のワイヤボンド用接続端子
２２…ボンディングワイヤ
２４…封止樹脂
２６…再配線層
４０、５０…パッケージスタック半導体装置

Claims (6)

  1. 下面に外部接続端子を備えたベース配線基板上に半導体素子がダイボンドされ、該半導体素子上には、上面に外部接続端子を備えた中継用配線基板が更にダイボンドされ、前記半導体素子および中継用配線基板はそれぞれ上面に備えた接続端子がワイヤボンドによりベース配線基板上面の接続端子に接続され、上記中継用配線基板の外部接続端子が露出するように封止されていることを特徴とする半導体パッケージ。
  2. 請求項１記載の半導体パッケージにおいて、前記ベース配線基板上に複数の半導体素子がダイボンドにより積層されていることを特徴とする半導体パッケージ。
  3. 請求項１または２記載の半導体パッケージにおいて、前記中継用配線基板に代えて、前記半導体素子は上面に外部接続端子を含む再配線を備えた半導体素子がダイボンドされており、各半導体素子はそれぞれ上面に備えた接続端子がワイヤボンドによりベース配線基板上面の接続端子に接続され、上記最上段半導体素子の外部接続端子が露出するように封止されていることを特徴とする半導体パッケージ。
  4. 請求項１から３までのいずれか１項記載の半導体パッケージにおいて、最下段の半導体素子はダイボンドに代えてフリップチップボンドによりベース配線基板に接続されていることを特徴とする半導体パッケージ。
  5. 請求項１から４までのいずれか１項記載の半導体パッケージが複数個積層され、下段半導体パッケージの封止部材から露出した上面の外部接続端子と、上段半導体パッケージのベース配線基板下面の外部接続端子とが接合されて上段半導体パッケージと下段半導体パッケージとが電気的に接続されていることを特徴とするパッケージスタック半導体装置。
  6. 請求項１から４までのいずれか１項記載の半導体パッケージの封止部材から露出した上面の外部接続端子に他の電子部品が接続されて搭載されていることを特徴とする半導体パッケージ。
JP2002332582A 2002-11-15 2002-11-15 半導体パッケージおよびパッケージスタック半導体装置 Pending JP2004172157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002332582A JP2004172157A (ja) 2002-11-15 2002-11-15 半導体パッケージおよびパッケージスタック半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002332582A JP2004172157A (ja) 2002-11-15 2002-11-15 半導体パッケージおよびパッケージスタック半導体装置

Publications (1)

Publication Number Publication Date
JP2004172157A true JP2004172157A (ja) 2004-06-17

Family

ID=32697564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002332582A Pending JP2004172157A (ja) 2002-11-15 2002-11-15 半導体パッケージおよびパッケージスタック半導体装置

Country Status (1)

Country Link
JP (1) JP2004172157A (ja)

Cited By (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026680A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2005072587A (ja) * 2003-08-20 2005-03-17 Samsung Electronics Co Ltd Ｂｇａパッケージ、パッケージ積層構造及びその製造方法
JP2006040983A (ja) * 2004-07-23 2006-02-09 Akita Denshi Systems:Kk 半導体装置の製造方法
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
EP1929521A2 (en) * 2005-08-19 2008-06-11 Micron Technology, Inc. Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
KR100842915B1 (ko) 2007-01-17 2008-07-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
JP2008153536A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
KR100855887B1 (ko) * 2008-02-25 2008-09-03 주식회사 메모리앤테스팅 스택형 반도체 패키지 및 그 스택 방법
US7723839B2 (en) 2005-06-10 2010-05-25 Sharp Kabushiki Kaisha Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US7808093B2 (en) 2006-04-17 2010-10-05 Elpida Memory, Inc. Stacked semiconductor device
US7816183B2 (en) 2006-12-27 2010-10-19 Nec Electronics Corporation Method of making a multi-layered semiconductor device
JP2010263192A (ja) * 2009-05-08 2010-11-18 Samsung Electronics Co Ltd 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US7935576B2 (en) 2007-10-12 2011-05-03 Elpida Memory, Inc. Semiconductor device and manufacturing method of the same
US8030748B2 (en) 2005-08-26 2011-10-04 Micron Technology, Inc. Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US8169066B2 (en) 2009-03-19 2012-05-01 Samsung Electronics Co., Ltd. Semiconductor package
WO2012108469A1 (ja) * 2011-02-08 2012-08-16 ローム株式会社 半導体装置および半導体装置の製造方法
JP2013535825A (ja) * 2010-07-19 2013-09-12 テッセラ，インコーポレイテッド エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
CN105027280A (zh) * 2013-01-11 2015-11-04 美光科技公司 具有穿过封装互连的半导体装置组合件及相关联系统、装置与方法
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
JP2020053458A (ja) * 2018-09-25 2020-04-02 新光電気工業株式会社 電子部品内蔵基板
JP2020191323A (ja) * 2019-05-20 2020-11-26 凸版印刷株式会社 半導体パッケージ用配線基板及び半導体パッケージ、並びにそれらの製造方法
US10980138B2 (en) 2018-07-13 2021-04-13 Samsung Electronics Co., Ltd. Memory card and memory card socket
WO2024007412A1 (zh) * 2022-07-08 2024-01-11 长鑫存储技术有限公司 半导体封装组件及制备方法
US11901337B2 (en) 2021-01-22 2024-02-13 Kioxia Corporation Semiconductor device and method of manufacturing the same
EP4325556A4 (en) * 2022-07-08 2024-06-26 Changxin Memory Technologies, Inc. SEMICONDUCTOR PACKAGING ASSEMBLY AND PREPARATION METHOD
KR102727823B1 (ko) * 2022-07-08 2024-11-11 창신 메모리 테크놀로지즈 아이엔씨 반도체 패키지 어셈블리 및 제조 방법

Cited By (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026680A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 積層型ボールグリッドアレイパッケージ及びその製造方法
JP4703980B2 (ja) * 2003-06-30 2011-06-15 三星電子株式会社 積層型ボールグリッドアレイパッケージ及びその製造方法
US7939924B2 (en) 2003-06-30 2011-05-10 Samsung Electronics Co., Ltd. Stack type ball grid array package and method for manufacturing the same
JP2005072587A (ja) * 2003-08-20 2005-03-17 Samsung Electronics Co Ltd Ｂｇａパッケージ、パッケージ積層構造及びその製造方法
JP2006040983A (ja) * 2004-07-23 2006-02-09 Akita Denshi Systems:Kk 半導体装置の製造方法
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US7723839B2 (en) 2005-06-10 2010-05-25 Sharp Kabushiki Kaisha Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP2009508324A (ja) * 2005-08-19 2009-02-26 マイクロン テクノロジー， インク． マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
US10431513B2 (en) 2005-08-19 2019-10-01 Micron Technology, Inc. Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US8507318B2 (en) 2005-08-19 2013-08-13 Micron Technology, Inc. Method for manufacturing microelectronic devices
US8823159B2 (en) 2005-08-19 2014-09-02 Micron Technology, Inc. Stacked microelectronic devices
US9640458B2 (en) 2005-08-19 2017-05-02 Micron Technology, Inc. Stacked microelectronic devices
US11239128B2 (en) 2005-08-19 2022-02-01 Micron Technology, Inc. Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
EP1929521A2 (en) * 2005-08-19 2008-06-11 Micron Technology, Inc. Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US9299684B2 (en) 2005-08-26 2016-03-29 Micron Technology, Inc. Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US10861824B2 (en) 2005-08-26 2020-12-08 Micron Technology, Inc. Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US8030748B2 (en) 2005-08-26 2011-10-04 Micron Technology, Inc. Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US10153254B2 (en) 2005-08-26 2018-12-11 Micron Technology, Inc. Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US9583476B2 (en) 2005-08-26 2017-02-28 Micron Technology, Inc. Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US8519523B2 (en) 2005-08-26 2013-08-27 Micron Technology, Inc. Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US7808093B2 (en) 2006-04-17 2010-10-05 Elpida Memory, Inc. Stacked semiconductor device
US8247896B2 (en) 2006-04-17 2012-08-21 Elpida Memory, Inc. Stacked semiconductor device and fabrication method for same
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
US7902652B2 (en) 2006-09-26 2011-03-08 Samsung Electronics Co., Ltd. Semiconductor package and semiconductor system in package using the same
JP2008153536A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
US7816183B2 (en) 2006-12-27 2010-10-19 Nec Electronics Corporation Method of making a multi-layered semiconductor device
KR100842915B1 (ko) 2007-01-17 2008-07-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US7935576B2 (en) 2007-10-12 2011-05-03 Elpida Memory, Inc. Semiconductor device and manufacturing method of the same
KR100855887B1 (ko) * 2008-02-25 2008-09-03 주식회사 메모리앤테스팅 스택형 반도체 패키지 및 그 스택 방법
US8169066B2 (en) 2009-03-19 2012-05-01 Samsung Electronics Co., Ltd. Semiconductor package
JP2010263192A (ja) * 2009-05-08 2010-11-18 Samsung Electronics Co Ltd 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
JP2013535825A (ja) * 2010-07-19 2013-09-12 テッセラ，インコーポレイテッド エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US9331041B2 (en) 2011-02-08 2016-05-03 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2012108469A1 (ja) * 2011-02-08 2012-08-16 ローム株式会社 半導体装置および半導体装置の製造方法
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
CN105027280A (zh) * 2013-01-11 2015-11-04 美光科技公司 具有穿过封装互连的半导体装置组合件及相关联系统、装置与方法
US9508686B2 (en) 2013-01-11 2016-11-29 Micron Technology, Inc. Semiconductor device assembly with package interconnect extending into overlying spacer material, and associated systems, devices, and methods
US9978730B2 (en) 2013-01-11 2018-05-22 Micron Technology, Inc. Method of assembly semiconductor device with through-package interconnect
JP2016503241A (ja) * 2013-01-11 2016-02-01 マイクロン テクノロジー， インク． パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法
US11456286B2 (en) 2013-01-11 2022-09-27 Micron Technology, Inc. Semiconductor device assembly with through-package interconnect and associated systems, devices, and methods
US10615154B2 (en) 2013-01-11 2020-04-07 Micron Technology, Inc. Semiconductor device assembly with through-package interconnect and associated systems, devices, and methods
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10980138B2 (en) 2018-07-13 2021-04-13 Samsung Electronics Co., Ltd. Memory card and memory card socket
US11464120B2 (en) 2018-07-13 2022-10-04 Samsung Electronics Co., Ltd. Memory card and memory card socket
JP2020053458A (ja) * 2018-09-25 2020-04-02 新光電気工業株式会社 電子部品内蔵基板
JP7089999B2 (ja) 2018-09-25 2022-06-23 新光電気工業株式会社 電子部品内蔵基板
JP7451880B2 (ja) 2019-05-20 2024-03-19 Ｔｏｐｐａｎホールディングス株式会社 半導体パッケージおよび製造方法
JP2020191323A (ja) * 2019-05-20 2020-11-26 凸版印刷株式会社 半導体パッケージ用配線基板及び半導体パッケージ、並びにそれらの製造方法
US11901337B2 (en) 2021-01-22 2024-02-13 Kioxia Corporation Semiconductor device and method of manufacturing the same
WO2024007412A1 (zh) * 2022-07-08 2024-01-11 长鑫存储技术有限公司 半导体封装组件及制备方法
EP4325556A4 (en) * 2022-07-08 2024-06-26 Changxin Memory Technologies, Inc. SEMICONDUCTOR PACKAGING ASSEMBLY AND PREPARATION METHOD
KR102727823B1 (ko) * 2022-07-08 2024-11-11 창신 메모리 테크놀로지즈 아이엔씨 반도체 패키지 어셈블리 및 제조 방법

Similar Documents

Publication Publication Date Title
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US20090127688A1 (en) Package-on-package with improved joint reliability
US20150115477A1 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US7892888B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
JP2002222889A (ja) 半導体装置及びその製造方法
US20080251939A1 (en) Chip stack package and method of fabricating the same
JP2002016182A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US20070069350A1 (en) Method and apparatus for stacking electrical components using via to provide interconnection
JP2005209882A (ja) 半導体パッケージ及び半導体装置
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP3850712B2 (ja) 積層型半導体装置
JP2001118954A (ja) 半導体装置
JP2008010550A (ja) 半導体装置
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP2005353908A (ja) スタック実装構造
KR20030058843A (ko) 형상이 서로 다른 반도체 칩의 적층 패키지
KR20050012591A (ko) 반도체 패키지 및 이를 적층시킨 패키지 모듈
KR20020079015A (ko) 반도체 패키지