JP2004158536A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004158536A JP2004158536A JP2002320960A JP2002320960A JP2004158536A JP 2004158536 A JP2004158536 A JP 2004158536A JP 2002320960 A JP2002320960 A JP 2002320960A JP 2002320960 A JP2002320960 A JP 2002320960A JP 2004158536 A JP2004158536 A JP 2004158536A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- layer
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】チップサイズに依らずに複数のチップを積層可能とし、パッケージ内における配線効率を向上することのできる半導体装置を提供すること。
【解決手段】上チップ１３は下チップ１４における各パッド１５の形成領域を確保するように平面位置をずらして積層され、下チップ１４の縁辺から突出される上チップ１３の下には、該上チップ１３における各パッド１８の形成領域に対応してスペーサ１９が配置される。
【選択図】 図１
【解決手段】上チップ１３は下チップ１４における各パッド１５の形成領域を確保するように平面位置をずらして積層され、下チップ１４の縁辺から突出される上チップ１３の下には、該上チップ１３における各パッド１８の形成領域に対応してスペーサ１９が配置される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に関するものである。
近年、半導体装置は高集積化及び多機能化が要求され、一つのパッケージ内に複数のチップを積層して搭載するスタック型マルチチップパッケージ（スタックＭＣＰ）技術が開発されている。
【０００２】
【従来の技術】
従来、スタックＭＣＰとして、サイズの異なる複数のチップをそれらの外形寸法の大きさにしたがって下層から上層にかけて順次ピラミッド状に積層し、各チップの端子電極（パッド）をワイヤボンディングによって基板上の端子と接続する構成がある（例えば特許文献１，特許文献２参照）。
【０００３】
また、他のスタックＭＣＰとして、サイズの如何にかかわらず複数のチップを積層することのできるパッケージ構造が提案されている（例えば特許文献３参照）。同文献に開示されたスタックＭＣＰでは、上層のチップを下層のチップに対して平面位置をずらして積層することによって、チップサイズに影響されずに同一パッケージ内に複数のチップを積層することが可能となっている。
【０００４】
【特許文献１】
実開昭６２−１５８８４０号公報
【特許文献２】
特開平６−３７２５０号公報
【特許文献３】
特開２００１−１９６５２６号公報
【０００５】
【発明が解決しようとする課題】
ところで、上記した従来技術のスタックＭＣＰでは、以下の問題があった。
特許文献１，２に開示されたパッケージ構造では、上層にあるチップが下層にあるチップよりもサイズが小さくなければならず、同一サイズのチップは積層することができない。すなわち、下層のチップにおいてパッドが形成されている領域は、その上層のチップに対して必ず露出されている必要があり、積層する順位によってチップ形状が制約されるため、設計自由度が極めて小さいという問題があった。
【０００６】
特許文献３に開示されたパッケージ構造では、チップをずらして積層することにより、同一サイズのチップであっても実装することは可能である。しかしながら、この従来構造では、上層のチップに設けられるパッドは、上下のチップが互いに重なる領域となる縁辺に配置される（同文献３、図１参照）。このため、各チップの同一辺に配線が集中し、パッケージ内における配線を効率的に行うことができないという問題があった。また、このような構造を用いた３段以上のチップの積層は技術的にも困難であった。
【０００７】
本発明は上記問題点を解決するためになされたものであって、その目的はチップサイズに依らずに複数のチップを積層可能とし、パッケージ内における配線効率を向上することのできる半導体装置及び半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、複数のチップを積層して実装した半導体装置において、上層のチップは下層のチップに対して平面位置をずらして積層され、各チップには、それぞれのチップ同士の互いに重なり合わない領域となる辺に沿ってパッドが形成されている。そして、パッドの形成領域に対応する前記上層のチップの下には、前記下層のチップと略同厚のスペーサが配置される。
【０００９】
この構成では、各チップのパッドが同一辺に集中してパッケージ配線の効率が低下することが抑止される。また、前記スペーサが配置されることにより、前記上層のチップのワイヤボンディング時に、該上層のチップはスペーサによって支持される。このため、ワイヤボンディング時の押圧力により、上層のチップが損傷を受けるのを防止することができる。従って、パッケージ内の配線効率を向上させながら、３層以上の複数段のチップを積層可能である。
【００１０】
請求項２，５に記載の発明によれば、前記スペーサは、該スペーサの上面及び下面のうち少なくとも何れか一方の面に、その面に対向するチップのパッドと接触して電気的に接続される配線パターンが形成されてなる配線フィルムとした。
【００１１】
これによれば、配線パターンを形成した配線フィルムを前記スペーサとして用いることにより、各チップを積層すると同時に、それらのパッケージ配線を並行して行うことができる。これにより、アセンブリ工程の工程数を削減してコストダウンを図ることができる。
【００１２】
請求項３に記載の発明によれば、３層以上の複数段のチップを積層する際において、前記上層のチップに形成されたパッドは、そのチップを挟む上層又は下層のチップと同層の位置に配置される前記配線フィルムに形成した配線パターンと接続される。
【００１３】
この構成では、各層のチップのパッドはその上層又は下層に配置された配線フィルムの配線パターンと接続される。その際、配線パターンを両面に形成した配線フィルムを用いることによって、該配線フィルムを設ける数を減らすことができるため、コストダウンを図ることができる。
【００１４】
請求項４に記載の発明によれば、３層以上の複数段のチップを積層する際において、それぞれ上層のチップは、下層のチップに対して対称的に平面位置を交互にずらして積層される。その際、各チップのパッドは、前記それぞれのチップ同士の互いに重なり合わない領域となる辺に形成されることから、各層のチップにおいてパッド数が制限されることはない。
【００１５】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１に従って説明する。
【００１６】
図１は、本実施形態のスタックＭＣＰの構造を示す概略斜視図である。
このスタックＭＣＰ１１は、基板１２上に２つのチップ１３，１４が上下に積層して実装された半導体装置である。下層のチップ（以下、下チップ）１４は基板１２と接着剤により接合され、上層のチップ（以下、上チップ）１３は下チップ１４と接着剤により接合されている。
【００１７】
上チップ１３と下チップ１４は、本実施形態では同一サイズであり、上チップ１３は下チップ１４に対して平面位置を対角線方向（図において右上４５°）にずらして積層されている。尚、上チップ１３と下チップ１４は異なるサイズであっても構わない。
【００１８】
詳述すると、下チップ１４には、互いに隣り合ういずれかの２辺（図において左側及び下側の辺）に沿って複数のパッド１５が形成されており、各パッド１５は、基板１２上に設けられた端子１６とワイヤ１７を介して配線されている。従って、上チップ１３は、前記下チップ１４における各パッド１５の形成領域が確保（露出）されるように平面位置をずらして積層される。
【００１９】
尚、上記のように、各パッド１５が下チップ１４の互いに隣り合ういずれかの２辺に形成される場合においては、上チップ１３は対角線方向にずらして積層されるが、勿論、各パッド１５は下チップ１４のいずれか１辺のみに形成されていてもよい。この場合、上チップ１３は下チップ１４に対して横方向もしくは縦方向にずらして積層される。
【００２０】
反対に、上チップ１３には、前記下チップ１４にて各パッド１５が形成される辺と対向する辺（図において右側及び上側の辺）に沿って複数のパッド１８が形成されており、各パッド１８は、前記と同様、基板１２上に設けられた端子１６とワイヤ１７を介して配線されている。すなわち、上チップ１３の各パッド１８は、上下のチップ１３，１４同士が互いに重なり合わない領域となる辺に配置されている。
【００２１】
そして、前記各パッド１８が形成される領域に対応する該上チップ１３の直下には、スペーサ１９が配置されている。
詳述すると、このスペーサ１９は、例えばポリイミド等の材質よりなるプラスチックフィルムで構成され、前記下チップ１４のチップ厚と略同じ厚さで形成されている。また、スペーサ１９は、本実施形態では、チップ１３をずらすことにより該上チップ１３が下チップ１４の縁辺から突出される領域に対応する幅で形成されている。
【００２２】
このようなスペーサ１９は、前記上チップ１３が下チップ１４の縁辺から突出される領域をあらかじめ見越して、各パッド１８の形成位置に対応するように下チップ１４と同層の位置に配置される。尚、スペーサ１９としては、時間経過とともに硬化する充填材でもよい。
【００２３】
上記のように構成されたスタックＭＣＰ１１では、基板１２に実装した下チップ１４に対して、それと同一サイズの上チップ１３を実装することができる。
また、このスタックＭＣＰ１１では、上チップ１３の各パッド１８と基板１２の端子１６とをワイヤ１７を介して配線する際、上チップ１３はスペーサ１９によって支持される。これにより、ワイヤボンディング時に上チップ１３が受ける押圧力による衝撃を緩和して、上チップ１３を保護することができる。
【００２４】
尚、本実施形態では、２つのチップ１３，１４を上下に積層する２層構造のスタックＭＣＰ１１を例として説明したが、勿論、３層以上であっても積層することは可能である。
【００２５】
例えば、３層構造の場合は、最上位の３層目のチップを、２層目のチップ（図１における上チップ１３）に対して、１層目のチップ（図１における下チップ１４）と同じ位置になるように対称的にずらして配置する。また、４層構造の場合は、最上位の４層目のチップを、上記３層目のチップに対して２層目のチップと同じ位置になるように対称的にずらして配置する。
【００２６】
以下同様にして、上層のチップを下層のチップに対して上記のように対称的に交互にずらしながら積層することにより複数段での実装が可能である。尚、このように３層以上でチップを積層する場合、２層目以上に配置するスペーサとしては、上記したような充填材を用いる。
【００２７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）上チップ１３は、下チップ１４における各パッド１５の形成領域が確保されるように平面位置をずらして積層され、それによって下チップ１４の縁辺から突出される上チップ１３の直下には、該上チップ１３における各パッド１８の形成領域に対応してスペーサ１９が配置される。このスタックＭＣＰ１１では、上チップ１３がワイヤボンディング時に受ける衝撃をスペーサ１９により緩和することができる。換言すれば、上チップ１３の各パッド１８を、下チップ１４にて各パッド１５が形成される辺と対向する辺に形成することができる。これにより、各チップ１３，１４の同一辺に配線が集中することが抑止され、パッケージ内における配線効率を向上させることができる。
【００２８】
（２）本実施形態では、上層のチップ１３の各パッド１８は、それぞれのチップ１３，１４同士が互いに重なり合わない領域となる辺に沿って配置され、上層のチップ１３は、下層のチップ１４とスペーサ１９とによりほぼチップ全体にわたって支持される。その結果、チップサイズの如何にかかわらず、３層以上の複数段のチップを積層可能とするスタックＭＣＰを実現できるとともに、また、その際に各チップにおけるパッケージ配線を各辺に分散させることができるため、配線効率を向上させることができる。
【００２９】
（３）本実施形態では、３層以上の複数段のチップを積層する場合であっても各チップにそれぞれ同数のパッドを形成することが可能である。このため、上層のチップにおいてパッド数が制限されることもない。
【００３０】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図２に従って説明する。
図２は、第二実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【００３１】
このスタックＭＣＰ２１は、基板２２上に２つのチップ２３，２４が上下に積層して実装された半導体装置である。上層のチップ（以下、上チップ）２３及び下層のチップ（以下、下チップ）２４は、本実施形態ではそれぞれ素子形成面を下にして基板２２に対して裏向き（フリップ）に実装されている。
【００３２】
上チップ２３と下チップ２４は、本実施形態では同一サイズであり、上チップ２３は下チップ２４に対して平面位置を対角線方向（図において右上４５°）にずらして積層されている。尚、上チップ２３と下チップ２４は異なるサイズであっても構わない。
【００３３】
詳述すると、下チップ２４の素子形成面（図において裏面）には、互いに隣り合ういずれかの２辺（図において左側及び下側の辺）に沿って複数のパッド２５が形成されており、各パッド２５は、基板２２上に例えば銅箔にて形成される外部接続用の配線パターン２６と接触して電気的に接続されている。
【００３４】
反対に、上チップ２３の素子形成面（図において裏面）には、前記下チップ２４にて各パッド２５が形成される辺と対向する辺（図において右側及び上側の辺）に沿って複数のパッド２７が形成されている。
【００３５】
すなわち、上チップ２３の各パッド２７は、上チップ２３をずらすことにより該上チップ２３が下チップ２４の縁辺から突出する領域、換言すれば、上下のチップ２３，２４同士が互いに重なり合わない領域となる辺に沿って配置されている。従って、上チップ２３は、各パッド２７の形成領域が確保（露出）されるように平面位置をずらして積層される。
【００３６】
尚、第一実施形態と同様、下チップ２４の各パッド２５は、該下チップ２４のいずれか１辺のみに形成されていてもよい。この場合、上チップ２３は下チップ２４に対して横方向もしくは縦方向にずらして積層される。
【００３７】
前記各パッド２７が形成される領域に対応する上チップ２３の下には、配線フィルム２８が配置されている。
詳述すると、この配線フィルム２８は、第一実施形態と同様、例えばポリイミド等の材質よりなるプラスチックフィルムで構成され、前記下チップ２４のチップ厚と同じ厚さあるいはそれよりも若干薄い厚さで形成されている。また、この配線フィルム２８の上面には、例えば銅箔にてなる外部接続用の配線パターン２９が形成されており、この配線パターン２９に前記上チップ２３の各パッド２７が接触して電気的に接続されている。
【００３８】
このような配線フィルム２８は、上チップ２３をずらすことにより該上チップ２３が下チップ２４の縁辺から突出される領域を見越して、各パッド２７の形成位置に対応するように下チップ２４と同層の位置に配置される。
【００３９】
上記のように構成されたスタックＭＣＰ２１では、第一実施形態と同様、基板２２に実装した下チップ２４に対して、それと同一サイズの上チップ２３を実装することができる。
【００４０】
また、このスタックＭＣＰ２１では、上チップ２３の各パッド２７と接続される配線パターン２９を有した配線フィルム２８が、あらかじめ下チップ２４と同層の位置に配置される。これにより、上チップ２３を下チップ２４に対して積層する際には、それと並行して上チップ２３のパッケージ配線をも同時に行うことができる。
【００４１】
尚、本実施形態では、２つのチップ２３，２４を上下に積層する２層構造のスタックＭＣＰ２１を例として説明したが、勿論、３層以上であっても実装することは可能である。すなわち、３層以上の場合には、２層目以上のチップと同層の位置に、前記と同様の配線フィルム２８をそれぞれ配置し、上層のチップを下層のチップに対して、第一実施形態と同様に対称的に交互にずらしながら積層することによって実装する。
【００４２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）上チップ２３は、各パッド２７の形成領域が確保されるように下チップ２４に対して平面位置をずらして裏向き（フリップ）に積層され、下チップ２４の縁辺から突出される上チップ２３の下には、前記各パッド２７と接続される配線パターン２９を有した配線フィルム２８が配置される。これにより、上チップ２３を積層する際に、それと並行して上チップ２３のパッケージ配線を同時に行うことができるため、工程数を減らすことができる。その結果、アセンブリ工程におけるコストダウンを図ることができる。
【００４３】
（２）本実施形態では、上層のチップ２３の各パッド２７は、それぞれのチップ２３，２４同士が互いに重なり合わない領域となる辺に沿って配置されるため、パッケージ配線が同一辺に集中することもない。また、第一実施形態と同様、３層以上の複数段のチップを積層する場合であっても、各チップにそれぞれ同数のパッドを形成することが可能である。
【００４４】
（３）本実施形態では、下層のチップ２４に対して積層される上層のチップ２３は、下層のチップ２４とそれと同層に配置される配線フィルム２８とによりほぼチップ全体にわたって支持される。これによって、チップサイズの如何にかかわらず３層以上の複数段のチップであっても積層可能なスタックＭＣＰを実現することができる。また、その際には、３層目以上のチップに対するパッケージ配線を、前記と同様にして各々のチップを積層するのと同時に行うことができるため、パッケージ配線の効率化を図ることができる。
【００４５】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図３及び図４に従って説明する。
図３は、第三実施形態のスタックＭＣＰの構造を示す概略斜視図である。尚、本実施形態は、第二実施形態の配線フィルム２８の構成を一部変更したものを使用し、３層以上の複数段のチップを実装する場合について説明するものである。
【００４６】
このスタックＭＣＰ３１は、基板３２上に３つのチップ３３〜３５が積層して実装された半導体装置である。以下では、便宜上、基板３２に対してチップ３３〜３５を積層する順にしたがって第１層〜第３層チップ３３〜３５と記す。
【００４７】
第１層チップ３３は、素子形成面を上にして基板３２に実装され、第２層チップ３４及び第３層チップ３５は、それぞれ素子形成面を下にして裏向き（フリップ）に実装される。
【００４８】
各チップ３３〜３５は、本実施形態ではそれぞれ同一サイズであり、第２層チップ３４は、第１層チップ３３に対して平面位置を対角線方向（図において右上４５°）にずらして積層されている。そして、第３層チップ３５は、その第２層チップ３４に対して平面位置を逆の対角線方向（図において第２層チップ３４の積層位置から左下４５°）に対称的にずらして積層されている。つまり、第３層チップ３５は、第１層チップ３３と同じ位置になるように第２層チップ３４に積層されている。尚、各チップ３３〜３５はそれぞれ異なるサイズであっても構わない。
【００４９】
前記各チップ３３〜３５の素子形成面には、上記各実施形態と同様にして、各チップ３３〜３５同士が互いに重なり合わない領域となる辺に沿ってそれぞれ複数のパッド３６〜３８（図４参照）が形成されている。尚、図３では、第３層チップ３５に形成される各パッド３８のみを示している。
【００５０】
第１層チップ３３と同層の位置には、該第１層チップ３３と略同厚であり、第一実施形態と同様な形状の配線フィルム４１が配置される。図４に示すように、この配線フィルム４１の上面には、第２層チップ３４に形成された各パッド３７と接触して電気的に接続される配線パターン４２が形成されている。
【００５１】
すなわち、第２層チップ３４の各パッド３７は、該第２層チップ３４が第１層チップ３３の縁辺から突出される領域に形成されており、前記第１層チップ３３に積層するのと同時に配線フィルム４１上の配線パターン４２と接続される。
【００５２】
第２層チップ３４と同層の位置には、上記各実施形態と同様、例えばポリイミド等のプラスチックフィルムよりなる第２層チップ３４と略同厚の配線フィルム４３が配置される。図４に示すように、この配線フィルム４３には、その両面に例えば銅箔にてなる配線パターン４４，４５が形成されている。
【００５３】
詳述すると、配線フィルム４３の下面に形成された配線パターン４４は、第１層チップ３３に形成された各パッド３６と接触して電気的に接続される。すなわち、第１層チップ３３の各パッド３６は、第２層チップ３４をずらすことによってチップ表面が確保（露出）される領域に形成されており、その形成領域に対応するように配線フィルム４３を配置することにより該配線フィルム４３の下面の配線パターン４４と接続される。
【００５４】
反対に、配線フィルム４３の上面に形成された配線パターン４５は、第３層チップ３５に形成された各パッド３８と接触して電気的に接続される。すなわち、第３層チップ３５の各パッド３８は、該第３層チップ３５が第２層チップ３４の縁辺から突出される領域に形成されており、前記第２層チップ３４に積層するのと同時に配線フィルム４３の上面の配線パターン４５と接続される。
【００５５】
尚、上記各実施形態と同様、第１層〜第３層チップ３３〜３５の各パッド３６〜３８は、それぞれのチップ３３〜３５の互いに重なり合わない領域において、いずれか１辺のみに形成されていてもよい。この場合、上層のチップはそれぞれ下層のチップに対して横方向もしくは縦方向にずらして積層される。
【００５６】
上記のように構成されたスタックＭＣＰ３１では、上記各実施形態と同様、基板３２に実装した第１層チップ３３に対して、それと同一サイズの第２層チップ３４と第３層チップ３５を実装することができる。
【００５７】
また、このスタックＭＣＰ３１では、両面に配線パターン４４，４５を有した配線フィルム４３が第２層チップ３４と同層の位置に配置される。これにより、第２層チップ３４に対して第３層チップ３５を積層する際には、それと並行して該第３層チップ３５のパッケージ配線をも同時に行うことができる。
【００５８】
また、このように両面に配線パターン４４，４５を形成することにより、第１層チップ３３と第３層チップ３５におけるパッケージ配線を、１枚の配線フィルム４３によって行うことが可能である。
【００５９】
尚、本実施形態では、３つのチップ３３〜３５を積層する３層構造のスタックＭＣＰ３１を例として説明したが、勿論、４層以上であっても同様にして実装することは可能である。この場合、上記のような両面に配線パターンを有する配線フィルムを用いることによって、配線フィルムの数を減らすことができる。
【００６０】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）両面に配線パターン４４，４５が形成された配線フィルム４３を用いることによって、第１層チップ３３と第３層チップ３５におけるパッケージ配線を行うことができる。すなわち、１枚の配線フィルム４３によって２チップ分のパッケージ配線を行うことが可能となる。このため、３層以上の複数段のチップを積層する場合において、第二実施形態に比べて配線フィルムの数を減らすことができるとともに、工程数をさらに減らすことができる。その結果、アセンブリ工程におけるコストダウンをさらに図ることができる。
【００６１】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態では、各チップ間を接続するようにしてもよい。
・第二及び第三実施形態において、裏向き（フリップ）に実装されているチップを、それぞれ配線パターンの形成面を考慮して配線フィルムの配置を適宜変更することによって上向きに実装してもよい。
【００６２】
・第三実施形態において、両面に配線パターンを形成した配線フィルムを用いることにより該配線フィルムが不要となる層には、第一実施形態で用いたスペーサを併用しながら複数のチップの積層を行うようにしてもよい。
【００６３】
・上記各実施形態では、パッケージ基板を用いてパッケージを構成する代わりに装置のプリント基板に直付けする、いわゆるマルチベアチップ実装体に適用してもよい。
【００６４】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 複数のチップを積層して実装した半導体装置であって、
上層のチップを下層のチップに対して平面位置をずらして積層し、各チップには、それぞれのチップ同士の互いに重なり合わない領域となる辺に沿ってパッドが形成され、該パッドの形成領域に対応する前記上層のチップの下には、前記下層のチップと略同厚のスペーサが配置されることを特徴とする半導体装置。
（付記２） 前記スペーサは、該スペーサの上面及び下面のうち少なくとも何れか一方の面に、その面に対向するチップのパッドと接触して電気的に接続される配線パターンが形成されてなる配線フィルムであることを特徴とする付記１記載の半導体装置。
（付記３） 前記複数のチップは３層以上のチップであって、
前記上層のチップに形成されたパッドは、そのチップを挟む上層又は下層のチップと同層の位置に配置される前記配線フィルムに形成した配線パターンと接続されることを特徴とする付記２記載の半導体装置。
（付記４） 前記複数のチップは３層以上のチップであって、
それぞれ上層のチップは、下層のチップに対して対称的に平面位置を交互にずらして積層されることを特徴とする付記１乃至３の何れか一記載の半導体装置。
（付記５） 前記上層のチップに形成されるパッドは、前記下層のチップにてパッドが形成される辺と対向する辺に配置されてなることを特徴とする付記１乃至４の何れか一記載の半導体装置。
（付記６） 前記スペーサは、ポリイミドよりなるプラスティックフィルムにて構成されることを特徴とする付記１乃至５の何れか一記載の半導体装置。
（付記７） 複数のチップを積層して実装する半導体装置の製造方法であって、上層のチップを下層のチップに対してそれぞれのチップの縁辺に形成されたパッドの形成領域を確保するように平面位置をずらして積層し、前記パッドが形成された面と対向する位置には該パッドに接触して電気的に接続される配線パターンを有した配線フィルムを配置するようにしたことを特徴とする半導体装置の製造方法。
【００６５】
【発明の効果】
以上詳述したように、本発明によれば、チップサイズに依らずに複数のチップを積層可能とし、パッケージ内における配線効率を向上することのできる半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】第一実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【図２】第二実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【図３】第三実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【図４】配線フィルムの構造を示す一部断面図である。
【符号の説明】
１３，１４ 複数のチップとしての上チップ及び下チップ
２３，２４ 複数のチップとしての上チップ及び下チップ
３３〜３５ 複数のチップとしての第１層〜第３層チップ
１９ スペーサ
２８，４１，４３ 配線フィルム
２９，４２，４４，４５ 配線パターン
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に関するものである。
近年、半導体装置は高集積化及び多機能化が要求され、一つのパッケージ内に複数のチップを積層して搭載するスタック型マルチチップパッケージ（スタックＭＣＰ）技術が開発されている。
【０００２】
【従来の技術】
従来、スタックＭＣＰとして、サイズの異なる複数のチップをそれらの外形寸法の大きさにしたがって下層から上層にかけて順次ピラミッド状に積層し、各チップの端子電極（パッド）をワイヤボンディングによって基板上の端子と接続する構成がある（例えば特許文献１，特許文献２参照）。
【０００３】
また、他のスタックＭＣＰとして、サイズの如何にかかわらず複数のチップを積層することのできるパッケージ構造が提案されている（例えば特許文献３参照）。同文献に開示されたスタックＭＣＰでは、上層のチップを下層のチップに対して平面位置をずらして積層することによって、チップサイズに影響されずに同一パッケージ内に複数のチップを積層することが可能となっている。
【０００４】
【特許文献１】
実開昭６２−１５８８４０号公報
【特許文献２】
特開平６−３７２５０号公報
【特許文献３】
特開２００１−１９６５２６号公報
【０００５】
【発明が解決しようとする課題】
ところで、上記した従来技術のスタックＭＣＰでは、以下の問題があった。
特許文献１，２に開示されたパッケージ構造では、上層にあるチップが下層にあるチップよりもサイズが小さくなければならず、同一サイズのチップは積層することができない。すなわち、下層のチップにおいてパッドが形成されている領域は、その上層のチップに対して必ず露出されている必要があり、積層する順位によってチップ形状が制約されるため、設計自由度が極めて小さいという問題があった。
【０００６】
特許文献３に開示されたパッケージ構造では、チップをずらして積層することにより、同一サイズのチップであっても実装することは可能である。しかしながら、この従来構造では、上層のチップに設けられるパッドは、上下のチップが互いに重なる領域となる縁辺に配置される（同文献３、図１参照）。このため、各チップの同一辺に配線が集中し、パッケージ内における配線を効率的に行うことができないという問題があった。また、このような構造を用いた３段以上のチップの積層は技術的にも困難であった。
【０００７】
本発明は上記問題点を解決するためになされたものであって、その目的はチップサイズに依らずに複数のチップを積層可能とし、パッケージ内における配線効率を向上することのできる半導体装置及び半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、複数のチップを積層して実装した半導体装置において、上層のチップは下層のチップに対して平面位置をずらして積層され、各チップには、それぞれのチップ同士の互いに重なり合わない領域となる辺に沿ってパッドが形成されている。そして、パッドの形成領域に対応する前記上層のチップの下には、前記下層のチップと略同厚のスペーサが配置される。
【０００９】
この構成では、各チップのパッドが同一辺に集中してパッケージ配線の効率が低下することが抑止される。また、前記スペーサが配置されることにより、前記上層のチップのワイヤボンディング時に、該上層のチップはスペーサによって支持される。このため、ワイヤボンディング時の押圧力により、上層のチップが損傷を受けるのを防止することができる。従って、パッケージ内の配線効率を向上させながら、３層以上の複数段のチップを積層可能である。
【００１０】
請求項２，５に記載の発明によれば、前記スペーサは、該スペーサの上面及び下面のうち少なくとも何れか一方の面に、その面に対向するチップのパッドと接触して電気的に接続される配線パターンが形成されてなる配線フィルムとした。
【００１１】
これによれば、配線パターンを形成した配線フィルムを前記スペーサとして用いることにより、各チップを積層すると同時に、それらのパッケージ配線を並行して行うことができる。これにより、アセンブリ工程の工程数を削減してコストダウンを図ることができる。
【００１２】
請求項３に記載の発明によれば、３層以上の複数段のチップを積層する際において、前記上層のチップに形成されたパッドは、そのチップを挟む上層又は下層のチップと同層の位置に配置される前記配線フィルムに形成した配線パターンと接続される。
【００１３】
この構成では、各層のチップのパッドはその上層又は下層に配置された配線フィルムの配線パターンと接続される。その際、配線パターンを両面に形成した配線フィルムを用いることによって、該配線フィルムを設ける数を減らすことができるため、コストダウンを図ることができる。
【００１４】
請求項４に記載の発明によれば、３層以上の複数段のチップを積層する際において、それぞれ上層のチップは、下層のチップに対して対称的に平面位置を交互にずらして積層される。その際、各チップのパッドは、前記それぞれのチップ同士の互いに重なり合わない領域となる辺に形成されることから、各層のチップにおいてパッド数が制限されることはない。
【００１５】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１に従って説明する。
【００１６】
図１は、本実施形態のスタックＭＣＰの構造を示す概略斜視図である。
このスタックＭＣＰ１１は、基板１２上に２つのチップ１３，１４が上下に積層して実装された半導体装置である。下層のチップ（以下、下チップ）１４は基板１２と接着剤により接合され、上層のチップ（以下、上チップ）１３は下チップ１４と接着剤により接合されている。
【００１７】
上チップ１３と下チップ１４は、本実施形態では同一サイズであり、上チップ１３は下チップ１４に対して平面位置を対角線方向（図において右上４５°）にずらして積層されている。尚、上チップ１３と下チップ１４は異なるサイズであっても構わない。
【００１８】
詳述すると、下チップ１４には、互いに隣り合ういずれかの２辺（図において左側及び下側の辺）に沿って複数のパッド１５が形成されており、各パッド１５は、基板１２上に設けられた端子１６とワイヤ１７を介して配線されている。従って、上チップ１３は、前記下チップ１４における各パッド１５の形成領域が確保（露出）されるように平面位置をずらして積層される。
【００１９】
尚、上記のように、各パッド１５が下チップ１４の互いに隣り合ういずれかの２辺に形成される場合においては、上チップ１３は対角線方向にずらして積層されるが、勿論、各パッド１５は下チップ１４のいずれか１辺のみに形成されていてもよい。この場合、上チップ１３は下チップ１４に対して横方向もしくは縦方向にずらして積層される。
【００２０】
反対に、上チップ１３には、前記下チップ１４にて各パッド１５が形成される辺と対向する辺（図において右側及び上側の辺）に沿って複数のパッド１８が形成されており、各パッド１８は、前記と同様、基板１２上に設けられた端子１６とワイヤ１７を介して配線されている。すなわち、上チップ１３の各パッド１８は、上下のチップ１３，１４同士が互いに重なり合わない領域となる辺に配置されている。
【００２１】
そして、前記各パッド１８が形成される領域に対応する該上チップ１３の直下には、スペーサ１９が配置されている。
詳述すると、このスペーサ１９は、例えばポリイミド等の材質よりなるプラスチックフィルムで構成され、前記下チップ１４のチップ厚と略同じ厚さで形成されている。また、スペーサ１９は、本実施形態では、チップ１３をずらすことにより該上チップ１３が下チップ１４の縁辺から突出される領域に対応する幅で形成されている。
【００２２】
このようなスペーサ１９は、前記上チップ１３が下チップ１４の縁辺から突出される領域をあらかじめ見越して、各パッド１８の形成位置に対応するように下チップ１４と同層の位置に配置される。尚、スペーサ１９としては、時間経過とともに硬化する充填材でもよい。
【００２３】
上記のように構成されたスタックＭＣＰ１１では、基板１２に実装した下チップ１４に対して、それと同一サイズの上チップ１３を実装することができる。
また、このスタックＭＣＰ１１では、上チップ１３の各パッド１８と基板１２の端子１６とをワイヤ１７を介して配線する際、上チップ１３はスペーサ１９によって支持される。これにより、ワイヤボンディング時に上チップ１３が受ける押圧力による衝撃を緩和して、上チップ１３を保護することができる。
【００２４】
尚、本実施形態では、２つのチップ１３，１４を上下に積層する２層構造のスタックＭＣＰ１１を例として説明したが、勿論、３層以上であっても積層することは可能である。
【００２５】
例えば、３層構造の場合は、最上位の３層目のチップを、２層目のチップ（図１における上チップ１３）に対して、１層目のチップ（図１における下チップ１４）と同じ位置になるように対称的にずらして配置する。また、４層構造の場合は、最上位の４層目のチップを、上記３層目のチップに対して２層目のチップと同じ位置になるように対称的にずらして配置する。
【００２６】
以下同様にして、上層のチップを下層のチップに対して上記のように対称的に交互にずらしながら積層することにより複数段での実装が可能である。尚、このように３層以上でチップを積層する場合、２層目以上に配置するスペーサとしては、上記したような充填材を用いる。
【００２７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）上チップ１３は、下チップ１４における各パッド１５の形成領域が確保されるように平面位置をずらして積層され、それによって下チップ１４の縁辺から突出される上チップ１３の直下には、該上チップ１３における各パッド１８の形成領域に対応してスペーサ１９が配置される。このスタックＭＣＰ１１では、上チップ１３がワイヤボンディング時に受ける衝撃をスペーサ１９により緩和することができる。換言すれば、上チップ１３の各パッド１８を、下チップ１４にて各パッド１５が形成される辺と対向する辺に形成することができる。これにより、各チップ１３，１４の同一辺に配線が集中することが抑止され、パッケージ内における配線効率を向上させることができる。
【００２８】
（２）本実施形態では、上層のチップ１３の各パッド１８は、それぞれのチップ１３，１４同士が互いに重なり合わない領域となる辺に沿って配置され、上層のチップ１３は、下層のチップ１４とスペーサ１９とによりほぼチップ全体にわたって支持される。その結果、チップサイズの如何にかかわらず、３層以上の複数段のチップを積層可能とするスタックＭＣＰを実現できるとともに、また、その際に各チップにおけるパッケージ配線を各辺に分散させることができるため、配線効率を向上させることができる。
【００２９】
（３）本実施形態では、３層以上の複数段のチップを積層する場合であっても各チップにそれぞれ同数のパッドを形成することが可能である。このため、上層のチップにおいてパッド数が制限されることもない。
【００３０】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図２に従って説明する。
図２は、第二実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【００３１】
このスタックＭＣＰ２１は、基板２２上に２つのチップ２３，２４が上下に積層して実装された半導体装置である。上層のチップ（以下、上チップ）２３及び下層のチップ（以下、下チップ）２４は、本実施形態ではそれぞれ素子形成面を下にして基板２２に対して裏向き（フリップ）に実装されている。
【００３２】
上チップ２３と下チップ２４は、本実施形態では同一サイズであり、上チップ２３は下チップ２４に対して平面位置を対角線方向（図において右上４５°）にずらして積層されている。尚、上チップ２３と下チップ２４は異なるサイズであっても構わない。
【００３３】
詳述すると、下チップ２４の素子形成面（図において裏面）には、互いに隣り合ういずれかの２辺（図において左側及び下側の辺）に沿って複数のパッド２５が形成されており、各パッド２５は、基板２２上に例えば銅箔にて形成される外部接続用の配線パターン２６と接触して電気的に接続されている。
【００３４】
反対に、上チップ２３の素子形成面（図において裏面）には、前記下チップ２４にて各パッド２５が形成される辺と対向する辺（図において右側及び上側の辺）に沿って複数のパッド２７が形成されている。
【００３５】
すなわち、上チップ２３の各パッド２７は、上チップ２３をずらすことにより該上チップ２３が下チップ２４の縁辺から突出する領域、換言すれば、上下のチップ２３，２４同士が互いに重なり合わない領域となる辺に沿って配置されている。従って、上チップ２３は、各パッド２７の形成領域が確保（露出）されるように平面位置をずらして積層される。
【００３６】
尚、第一実施形態と同様、下チップ２４の各パッド２５は、該下チップ２４のいずれか１辺のみに形成されていてもよい。この場合、上チップ２３は下チップ２４に対して横方向もしくは縦方向にずらして積層される。
【００３７】
前記各パッド２７が形成される領域に対応する上チップ２３の下には、配線フィルム２８が配置されている。
詳述すると、この配線フィルム２８は、第一実施形態と同様、例えばポリイミド等の材質よりなるプラスチックフィルムで構成され、前記下チップ２４のチップ厚と同じ厚さあるいはそれよりも若干薄い厚さで形成されている。また、この配線フィルム２８の上面には、例えば銅箔にてなる外部接続用の配線パターン２９が形成されており、この配線パターン２９に前記上チップ２３の各パッド２７が接触して電気的に接続されている。
【００３８】
このような配線フィルム２８は、上チップ２３をずらすことにより該上チップ２３が下チップ２４の縁辺から突出される領域を見越して、各パッド２７の形成位置に対応するように下チップ２４と同層の位置に配置される。
【００３９】
上記のように構成されたスタックＭＣＰ２１では、第一実施形態と同様、基板２２に実装した下チップ２４に対して、それと同一サイズの上チップ２３を実装することができる。
【００４０】
また、このスタックＭＣＰ２１では、上チップ２３の各パッド２７と接続される配線パターン２９を有した配線フィルム２８が、あらかじめ下チップ２４と同層の位置に配置される。これにより、上チップ２３を下チップ２４に対して積層する際には、それと並行して上チップ２３のパッケージ配線をも同時に行うことができる。
【００４１】
尚、本実施形態では、２つのチップ２３，２４を上下に積層する２層構造のスタックＭＣＰ２１を例として説明したが、勿論、３層以上であっても実装することは可能である。すなわち、３層以上の場合には、２層目以上のチップと同層の位置に、前記と同様の配線フィルム２８をそれぞれ配置し、上層のチップを下層のチップに対して、第一実施形態と同様に対称的に交互にずらしながら積層することによって実装する。
【００４２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）上チップ２３は、各パッド２７の形成領域が確保されるように下チップ２４に対して平面位置をずらして裏向き（フリップ）に積層され、下チップ２４の縁辺から突出される上チップ２３の下には、前記各パッド２７と接続される配線パターン２９を有した配線フィルム２８が配置される。これにより、上チップ２３を積層する際に、それと並行して上チップ２３のパッケージ配線を同時に行うことができるため、工程数を減らすことができる。その結果、アセンブリ工程におけるコストダウンを図ることができる。
【００４３】
（２）本実施形態では、上層のチップ２３の各パッド２７は、それぞれのチップ２３，２４同士が互いに重なり合わない領域となる辺に沿って配置されるため、パッケージ配線が同一辺に集中することもない。また、第一実施形態と同様、３層以上の複数段のチップを積層する場合であっても、各チップにそれぞれ同数のパッドを形成することが可能である。
【００４４】
（３）本実施形態では、下層のチップ２４に対して積層される上層のチップ２３は、下層のチップ２４とそれと同層に配置される配線フィルム２８とによりほぼチップ全体にわたって支持される。これによって、チップサイズの如何にかかわらず３層以上の複数段のチップであっても積層可能なスタックＭＣＰを実現することができる。また、その際には、３層目以上のチップに対するパッケージ配線を、前記と同様にして各々のチップを積層するのと同時に行うことができるため、パッケージ配線の効率化を図ることができる。
【００４５】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図３及び図４に従って説明する。
図３は、第三実施形態のスタックＭＣＰの構造を示す概略斜視図である。尚、本実施形態は、第二実施形態の配線フィルム２８の構成を一部変更したものを使用し、３層以上の複数段のチップを実装する場合について説明するものである。
【００４６】
このスタックＭＣＰ３１は、基板３２上に３つのチップ３３〜３５が積層して実装された半導体装置である。以下では、便宜上、基板３２に対してチップ３３〜３５を積層する順にしたがって第１層〜第３層チップ３３〜３５と記す。
【００４７】
第１層チップ３３は、素子形成面を上にして基板３２に実装され、第２層チップ３４及び第３層チップ３５は、それぞれ素子形成面を下にして裏向き（フリップ）に実装される。
【００４８】
各チップ３３〜３５は、本実施形態ではそれぞれ同一サイズであり、第２層チップ３４は、第１層チップ３３に対して平面位置を対角線方向（図において右上４５°）にずらして積層されている。そして、第３層チップ３５は、その第２層チップ３４に対して平面位置を逆の対角線方向（図において第２層チップ３４の積層位置から左下４５°）に対称的にずらして積層されている。つまり、第３層チップ３５は、第１層チップ３３と同じ位置になるように第２層チップ３４に積層されている。尚、各チップ３３〜３５はそれぞれ異なるサイズであっても構わない。
【００４９】
前記各チップ３３〜３５の素子形成面には、上記各実施形態と同様にして、各チップ３３〜３５同士が互いに重なり合わない領域となる辺に沿ってそれぞれ複数のパッド３６〜３８（図４参照）が形成されている。尚、図３では、第３層チップ３５に形成される各パッド３８のみを示している。
【００５０】
第１層チップ３３と同層の位置には、該第１層チップ３３と略同厚であり、第一実施形態と同様な形状の配線フィルム４１が配置される。図４に示すように、この配線フィルム４１の上面には、第２層チップ３４に形成された各パッド３７と接触して電気的に接続される配線パターン４２が形成されている。
【００５１】
すなわち、第２層チップ３４の各パッド３７は、該第２層チップ３４が第１層チップ３３の縁辺から突出される領域に形成されており、前記第１層チップ３３に積層するのと同時に配線フィルム４１上の配線パターン４２と接続される。
【００５２】
第２層チップ３４と同層の位置には、上記各実施形態と同様、例えばポリイミド等のプラスチックフィルムよりなる第２層チップ３４と略同厚の配線フィルム４３が配置される。図４に示すように、この配線フィルム４３には、その両面に例えば銅箔にてなる配線パターン４４，４５が形成されている。
【００５３】
詳述すると、配線フィルム４３の下面に形成された配線パターン４４は、第１層チップ３３に形成された各パッド３６と接触して電気的に接続される。すなわち、第１層チップ３３の各パッド３６は、第２層チップ３４をずらすことによってチップ表面が確保（露出）される領域に形成されており、その形成領域に対応するように配線フィルム４３を配置することにより該配線フィルム４３の下面の配線パターン４４と接続される。
【００５４】
反対に、配線フィルム４３の上面に形成された配線パターン４５は、第３層チップ３５に形成された各パッド３８と接触して電気的に接続される。すなわち、第３層チップ３５の各パッド３８は、該第３層チップ３５が第２層チップ３４の縁辺から突出される領域に形成されており、前記第２層チップ３４に積層するのと同時に配線フィルム４３の上面の配線パターン４５と接続される。
【００５５】
尚、上記各実施形態と同様、第１層〜第３層チップ３３〜３５の各パッド３６〜３８は、それぞれのチップ３３〜３５の互いに重なり合わない領域において、いずれか１辺のみに形成されていてもよい。この場合、上層のチップはそれぞれ下層のチップに対して横方向もしくは縦方向にずらして積層される。
【００５６】
上記のように構成されたスタックＭＣＰ３１では、上記各実施形態と同様、基板３２に実装した第１層チップ３３に対して、それと同一サイズの第２層チップ３４と第３層チップ３５を実装することができる。
【００５７】
また、このスタックＭＣＰ３１では、両面に配線パターン４４，４５を有した配線フィルム４３が第２層チップ３４と同層の位置に配置される。これにより、第２層チップ３４に対して第３層チップ３５を積層する際には、それと並行して該第３層チップ３５のパッケージ配線をも同時に行うことができる。
【００５８】
また、このように両面に配線パターン４４，４５を形成することにより、第１層チップ３３と第３層チップ３５におけるパッケージ配線を、１枚の配線フィルム４３によって行うことが可能である。
【００５９】
尚、本実施形態では、３つのチップ３３〜３５を積層する３層構造のスタックＭＣＰ３１を例として説明したが、勿論、４層以上であっても同様にして実装することは可能である。この場合、上記のような両面に配線パターンを有する配線フィルムを用いることによって、配線フィルムの数を減らすことができる。
【００６０】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）両面に配線パターン４４，４５が形成された配線フィルム４３を用いることによって、第１層チップ３３と第３層チップ３５におけるパッケージ配線を行うことができる。すなわち、１枚の配線フィルム４３によって２チップ分のパッケージ配線を行うことが可能となる。このため、３層以上の複数段のチップを積層する場合において、第二実施形態に比べて配線フィルムの数を減らすことができるとともに、工程数をさらに減らすことができる。その結果、アセンブリ工程におけるコストダウンをさらに図ることができる。
【００６１】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態では、各チップ間を接続するようにしてもよい。
・第二及び第三実施形態において、裏向き（フリップ）に実装されているチップを、それぞれ配線パターンの形成面を考慮して配線フィルムの配置を適宜変更することによって上向きに実装してもよい。
【００６２】
・第三実施形態において、両面に配線パターンを形成した配線フィルムを用いることにより該配線フィルムが不要となる層には、第一実施形態で用いたスペーサを併用しながら複数のチップの積層を行うようにしてもよい。
【００６３】
・上記各実施形態では、パッケージ基板を用いてパッケージを構成する代わりに装置のプリント基板に直付けする、いわゆるマルチベアチップ実装体に適用してもよい。
【００６４】
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 複数のチップを積層して実装した半導体装置であって、
上層のチップを下層のチップに対して平面位置をずらして積層し、各チップには、それぞれのチップ同士の互いに重なり合わない領域となる辺に沿ってパッドが形成され、該パッドの形成領域に対応する前記上層のチップの下には、前記下層のチップと略同厚のスペーサが配置されることを特徴とする半導体装置。
（付記２） 前記スペーサは、該スペーサの上面及び下面のうち少なくとも何れか一方の面に、その面に対向するチップのパッドと接触して電気的に接続される配線パターンが形成されてなる配線フィルムであることを特徴とする付記１記載の半導体装置。
（付記３） 前記複数のチップは３層以上のチップであって、
前記上層のチップに形成されたパッドは、そのチップを挟む上層又は下層のチップと同層の位置に配置される前記配線フィルムに形成した配線パターンと接続されることを特徴とする付記２記載の半導体装置。
（付記４） 前記複数のチップは３層以上のチップであって、
それぞれ上層のチップは、下層のチップに対して対称的に平面位置を交互にずらして積層されることを特徴とする付記１乃至３の何れか一記載の半導体装置。
（付記５） 前記上層のチップに形成されるパッドは、前記下層のチップにてパッドが形成される辺と対向する辺に配置されてなることを特徴とする付記１乃至４の何れか一記載の半導体装置。
（付記６） 前記スペーサは、ポリイミドよりなるプラスティックフィルムにて構成されることを特徴とする付記１乃至５の何れか一記載の半導体装置。
（付記７） 複数のチップを積層して実装する半導体装置の製造方法であって、上層のチップを下層のチップに対してそれぞれのチップの縁辺に形成されたパッドの形成領域を確保するように平面位置をずらして積層し、前記パッドが形成された面と対向する位置には該パッドに接触して電気的に接続される配線パターンを有した配線フィルムを配置するようにしたことを特徴とする半導体装置の製造方法。
【００６５】
【発明の効果】
以上詳述したように、本発明によれば、チップサイズに依らずに複数のチップを積層可能とし、パッケージ内における配線効率を向上することのできる半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】第一実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【図２】第二実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【図３】第三実施形態のスタックＭＣＰの構造を示す概略斜視図である。
【図４】配線フィルムの構造を示す一部断面図である。
【符号の説明】
１３，１４ 複数のチップとしての上チップ及び下チップ
２３，２４ 複数のチップとしての上チップ及び下チップ
３３〜３５ 複数のチップとしての第１層〜第３層チップ
１９ スペーサ
２８，４１，４３ 配線フィルム
２９，４２，４４，４５ 配線パターン
Claims (5)
- 複数のチップを積層して実装した半導体装置であって、
上層のチップを下層のチップに対して平面位置をずらして積層し、各チップには、それぞれのチップ同士の互いに重なり合わない領域となる辺に沿ってパッドが形成され、該パッドの形成領域に対応する前記上層のチップの下には、前記下層のチップと略同厚のスペーサが配置されることを特徴とする半導体装置。 - 前記スペーサは、該スペーサの上面及び下面のうち少なくとも何れか一方の面に、その面に対向するチップのパッドと接触して電気的に接続される配線パターンが形成されてなる配線フィルムであることを特徴とする請求項１記載の半導体装置。
- 前記複数のチップは３層以上のチップであって、
前記上層のチップに形成されたパッドは、そのチップを挟む上層又は下層のチップと同層の位置に配置される前記配線フィルムに形成した配線パターンと接続されることを特徴とする請求項２記載の半導体装置。 - 前記複数のチップは３層以上のチップであって、
それぞれ上層のチップは、下層のチップに対して対称的に平面位置を交互にずらして積層されることを特徴とする請求項１乃至３の何れか一項記載の半導体装置。 - 複数のチップを積層して実装する半導体装置の製造方法であって、
上層のチップを下層のチップに対してそれぞれのチップの縁辺に形成されたパッドの形成領域を確保するように平面位置をずらして積層し、前記パッドが形成された面と対向する位置に該パッドに接触して電気的に接続される配線パターンを有した配線フィルムを配置するようにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320960A JP2004158536A (ja) | 2002-11-05 | 2002-11-05 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320960A JP2004158536A (ja) | 2002-11-05 | 2002-11-05 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158536A true JP2004158536A (ja) | 2004-06-03 |
Family
ID=32801648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320960A Withdrawn JP2004158536A (ja) | 2002-11-05 | 2002-11-05 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158536A (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095703A1 (ja) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | ベアチップの実装構造と実装方法 |
| JP2008011733A (ja) * | 2006-07-04 | 2008-01-24 | Knorr Foods Co Ltd | 乾燥ポテトパウダー及び当該乾燥ポテトパウダーを用いた粉末状食品 |
| JP2009123911A (ja) * | 2007-11-14 | 2009-06-04 | Sanyo Electric Co Ltd | 半導体モジュールおよび撮像装置 |
| JP2009141330A (ja) * | 2007-11-14 | 2009-06-25 | Sanyo Electric Co Ltd | 半導体モジュールおよび撮像装置 |
| JP2010534951A (ja) * | 2007-07-27 | 2010-11-11 | テッセラ，インコーポレイテッド | 適用後パッド延在部を伴う再構成ウエハ積層パッケージング |
| JP2010536171A (ja) * | 2007-08-03 | 2010-11-25 | テセラ・テクノロジーズ・ハンガリー・ケイエフティー | 再生ウェーハを使用する積層型パッケージ |
| JP2013522887A (ja) * | 2010-03-18 | 2013-06-13 | モサイド・テクノロジーズ・インコーポレーテッド | オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法 |
| US8476774B2 (en) | 2006-10-10 | 2013-07-02 | Tessera, Inc. | Off-chip VIAS in stacked chips |
| US8513794B2 (en) | 2007-08-09 | 2013-08-20 | Tessera, Inc. | Stacked assembly including plurality of stacked microelectronic elements |
| US8629543B2 (en) | 2007-06-11 | 2014-01-14 | Invensas Corporation | Electrically interconnected stacked die assemblies |
| US8680662B2 (en) | 2008-06-16 | 2014-03-25 | Tessera, Inc. | Wafer level edge stacking |
| US8680687B2 (en) | 2009-06-26 | 2014-03-25 | Invensas Corporation | Electrical interconnect for die stacked in zig-zag configuration |
| US8704379B2 (en) | 2007-09-10 | 2014-04-22 | Invensas Corporation | Semiconductor die mount by conformal die coating |
| US8729690B2 (en) | 2004-04-13 | 2014-05-20 | Invensas Corporation | Assembly having stacked die mounted on substrate |
| US8884403B2 (en) | 2008-06-19 | 2014-11-11 | Iinvensas Corporation | Semiconductor die array structure |
| US8912661B2 (en) | 2009-11-04 | 2014-12-16 | Invensas Corporation | Stacked die assembly having reduced stress electrical interconnects |
| US8999810B2 (en) | 2006-10-10 | 2015-04-07 | Tessera, Inc. | Method of making a stacked microelectronic package |
| US9147583B2 (en) | 2009-10-27 | 2015-09-29 | Invensas Corporation | Selective die electrical insulation by additive process |
| US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| US9305862B2 (en) | 2008-03-12 | 2016-04-05 | Invensas Corporation | Support mounted electrically interconnected die assembly |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US10204892B2 (en) | 2016-06-14 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
-
2002
- 2002-11-05 JP JP2002320960A patent/JP2004158536A/ja not_active Withdrawn
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8729690B2 (en) | 2004-04-13 | 2014-05-20 | Invensas Corporation | Assembly having stacked die mounted on substrate |
| US7907420B2 (en) | 2005-03-09 | 2011-03-15 | Panasonic Corporation | Bare chip mounted structure and mounting method |
| JPWO2006095703A1 (ja) * | 2005-03-09 | 2008-08-14 | 松下電器産業株式会社 | ベアチップの実装構造と実装方法 |
| WO2006095703A1 (ja) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | ベアチップの実装構造と実装方法 |
| JP4717062B2 (ja) * | 2005-03-09 | 2011-07-06 | パナソニック株式会社 | ベアチップの実装構造と実装方法 |
| JP2008011733A (ja) * | 2006-07-04 | 2008-01-24 | Knorr Foods Co Ltd | 乾燥ポテトパウダー及び当該乾燥ポテトパウダーを用いた粉末状食品 |
| JP4558687B2 (ja) * | 2006-07-04 | 2010-10-06 | クノール食品株式会社 | 乾燥ポテトパウダー及び当該乾燥ポテトパウダーを用いた粉末状食品 |
| US8999810B2 (en) | 2006-10-10 | 2015-04-07 | Tessera, Inc. | Method of making a stacked microelectronic package |
| US9899353B2 (en) | 2006-10-10 | 2018-02-20 | Tessera, Inc. | Off-chip vias in stacked chips |
| US8476774B2 (en) | 2006-10-10 | 2013-07-02 | Tessera, Inc. | Off-chip VIAS in stacked chips |
| US9378967B2 (en) | 2006-10-10 | 2016-06-28 | Tessera, Inc. | Method of making a stacked microelectronic package |
| US9048234B2 (en) | 2006-10-10 | 2015-06-02 | Tessera, Inc. | Off-chip vias in stacked chips |
| US8723332B2 (en) | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
| US8629543B2 (en) | 2007-06-11 | 2014-01-14 | Invensas Corporation | Electrically interconnected stacked die assemblies |
| JP2010534951A (ja) * | 2007-07-27 | 2010-11-11 | テッセラ，インコーポレイテッド | 適用後パッド延在部を伴う再構成ウエハ積層パッケージング |
| US8461672B2 (en) | 2007-07-27 | 2013-06-11 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| US8883562B2 (en) | 2007-07-27 | 2014-11-11 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| KR101458538B1 (ko) | 2007-07-27 | 2014-11-07 | 테세라, 인코포레이티드 | 적층형 마이크로 전자 유닛, 및 이의 제조방법 |
| JP2010536171A (ja) * | 2007-08-03 | 2010-11-25 | テセラ・テクノロジーズ・ハンガリー・ケイエフティー | 再生ウェーハを使用する積層型パッケージ |
| US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
| US8513794B2 (en) | 2007-08-09 | 2013-08-20 | Tessera, Inc. | Stacked assembly including plurality of stacked microelectronic elements |
| US8704379B2 (en) | 2007-09-10 | 2014-04-22 | Invensas Corporation | Semiconductor die mount by conformal die coating |
| US9824999B2 (en) | 2007-09-10 | 2017-11-21 | Invensas Corporation | Semiconductor die mount by conformal die coating |
| US9252116B2 (en) | 2007-09-10 | 2016-02-02 | Invensas Corporation | Semiconductor die mount by conformal die coating |
| JP2009141330A (ja) * | 2007-11-14 | 2009-06-25 | Sanyo Electric Co Ltd | 半導体モジュールおよび撮像装置 |
| JP2009123911A (ja) * | 2007-11-14 | 2009-06-04 | Sanyo Electric Co Ltd | 半導体モジュールおよび撮像装置 |
| US9305862B2 (en) | 2008-03-12 | 2016-04-05 | Invensas Corporation | Support mounted electrically interconnected die assembly |
| US9508689B2 (en) | 2008-05-20 | 2016-11-29 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| US8680662B2 (en) | 2008-06-16 | 2014-03-25 | Tessera, Inc. | Wafer level edge stacking |
| US8884403B2 (en) | 2008-06-19 | 2014-11-11 | Iinvensas Corporation | Semiconductor die array structure |
| US8680687B2 (en) | 2009-06-26 | 2014-03-25 | Invensas Corporation | Electrical interconnect for die stacked in zig-zag configuration |
| US9147583B2 (en) | 2009-10-27 | 2015-09-29 | Invensas Corporation | Selective die electrical insulation by additive process |
| US9490230B2 (en) | 2009-10-27 | 2016-11-08 | Invensas Corporation | Selective die electrical insulation by additive process |
| US8912661B2 (en) | 2009-11-04 | 2014-12-16 | Invensas Corporation | Stacked die assembly having reduced stress electrical interconnects |
| JP2013522887A (ja) * | 2010-03-18 | 2013-06-13 | モサイド・テクノロジーズ・インコーポレーテッド | オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法 |
| US9177863B2 (en) | 2010-03-18 | 2015-11-03 | Conversant Intellectual Property Management Inc. | Multi-chip package with offset die stacking and method of making same |
| US9666513B2 (en) | 2015-07-17 | 2017-05-30 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US9859257B2 (en) | 2015-12-16 | 2018-01-02 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US10204892B2 (en) | 2016-06-14 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004158536A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6857470B2 (en) | Stacked chip package with heat transfer wires | |
| KR20080013305A (ko) | 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법 | |
| TW201101441A (en) | Package substrate and base therefor and fabrication method thereof | |
| TWI385780B (zh) | 晶片封裝結構及堆疊式晶片封裝結構 | |
| JP2004071947A (ja) | 半導体装置 | |
| JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| EP2333831B1 (en) | Method for packaging an electronic device | |
| KR101219484B1 (ko) | 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈 | |
| JP3721893B2 (ja) | 半導体装置、ならびに電子機器 | |
| US20070045864A1 (en) | Semiconductor device including a plurality of semiconductor chips stacked three-dimensionally, and method of manufacturing the same | |
| JP3832170B2 (ja) | マルチベアチップ実装体 | |
| US20090057916A1 (en) | Semiconductor package and apparatus using the same | |
| TW544839B (en) | Semiconductor device | |
| US20040238924A1 (en) | Semiconductor package | |
| JP2009117501A (ja) | Ｉｃチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置 | |
| JP2008187076A (ja) | 回路装置およびその製造方法 | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP4183070B2 (ja) | マルチチップモジュール | |
| JP2004063579A (ja) | 積層型半導体装置 | |
| US8569878B2 (en) | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same | |
| KR20090105570A (ko) | 적층 반도체 패키지 | |
| JP4472481B2 (ja) | 半導体装置およびその製造方法並びに積層型半導体装置 | |
| JP2002033443A (ja) | 半導体モジュール | |
| KR100826976B1 (ko) | 플래나 스택 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |