[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004153230A - 半導体装置及び配線板、ならびに配線板の製造方法 - Google Patents

半導体装置及び配線板、ならびに配線板の製造方法 Download PDF

Info

Publication number
JP2004153230A
JP2004153230A JP2003105374A JP2003105374A JP2004153230A JP 2004153230 A JP2004153230 A JP 2004153230A JP 2003105374 A JP2003105374 A JP 2003105374A JP 2003105374 A JP2003105374 A JP 2003105374A JP 2004153230 A JP2004153230 A JP 2004153230A
Authority
JP
Japan
Prior art keywords
insulating substrate
wiring
opening
external connection
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003105374A
Other languages
English (en)
Other versions
JP4100227B2 (ja
Inventor
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003105374A priority Critical patent/JP4100227B2/ja
Priority to US10/655,587 priority patent/US6969910B2/en
Priority to KR1020030062318A priority patent/KR100556650B1/ko
Publication of JP2004153230A publication Critical patent/JP2004153230A/ja
Application granted granted Critical
Publication of JP4100227B2 publication Critical patent/JP4100227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】錫または錫を含む合金を用いた外部接続端子が設けられた半導体装置において、前記外部接続端子の抜け落ちを低減する。
【解決手段】絶縁基板の表面に配線が設けられた配線板と、前記配線板上に設けられた半導体チップと、前記配線板の配線と電気的に接続された外部接続端子とを備え、前記配線板は、前記絶縁基板のあらかじめ定められた位置に開口部が設けられ、前記配線の一部が前記絶縁基板の開口部の一端をふさぐように設けられ、前記配線の表面及び前記絶縁基板の開口部の底面に薄膜導体が設けられ、前記外部接続端子は、前記絶縁基板の開口部内で前記配線と電気的に接続された半導体装置であって、前記薄膜導体は、金のめっき層を有し、前記外部接続端子は、錫または錫を含む合金でなり、前記絶縁基板の開口部の底面に設けられた薄膜導体と前記外部接続端子との間に、前記錫または錫を含む合金に対する溶解速度が、前記金の溶解速度よりも小さい導体からなる埋め込み導体層が設けられている半導体装置である。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び配線板、ならびに配線板の製造方法に関し、特に、外部接続端子として錫鉛合金を用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）などの半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、絶縁基板の表面に配線が設けられた配線板上に半導体チップを実装した半導体装置には、ＢＧＡやＣＳＰと呼ばれる半導体装置がある。
【０００３】
前記ＢＧＡ型の半導体装置は、例えば、図１０（ａ）及び図１０（ｂ）に示すように、絶縁基板１の表面に配線２が設けられた配線板上に、接着剤８により半導体チップ３が接着されており、前記配線板の配線２と前記半導体チップ３の外部電極３０１は、ボンディングワイヤ９で電気的に接続されている。
【０００４】
また、前記配線板の前記絶縁基板１には、図１０（ｂ）及び図１１に示すように、外部接続端子４を設けるための開口部１０１が設けられ、前記配線２の一部は、前記開口部１０１をふさぐように設けられている。このとき、前記外部接続端子４は、前記絶縁基板１の開口部１０１内で、前記配線２と電気的に接続されている。
【０００５】
またこのとき、前記配線２の表面及び前記絶縁基板１の開口部１０１の底面には、図１１に示したように、薄膜導体５が設けられている。図１０（ａ）及び図１０（ｂ）に示したようなＢＧＡ型の半導体装置の場合、前記配線２の表面には、前記ボンディングワイヤ（金ワイヤ）９との接続性をよくするために、前記薄膜導体５として、金めっき、あるいはニッケルめっきを下地とした金めっきを設けることが多い。
【０００６】
また、前記薄膜導体（金めっき）５は、製造工程上、図１１に示したように、前記絶縁基板１の開口部１０１の底面にも設けられることが多く、前記配線２と外部接続端子４とは、前記薄膜導体（金めっき）５を介在させて電気的に接続されている。またこのとき、前記外部接続端子４は、例えば、錫鉛合金（錫鉛はんだ）のように、錫を含む合金でなり、前記外部接続端子４と前記薄膜導体５の界面には、金と錫鉛合金との金属間化合物層７’ができている。
【０００７】
前記半導体装置に用いる配線板を形成するときには、まず、図１２（ａ）に示すように、例えば、金型を用いた打ち抜き加工により前記開口部１０１を形成した絶縁基板１の表面に、銅箔などの導体膜２’を張り合わせる。このとき、前記手順に限らず、例えば、前記絶縁基板１に導体膜２’を張り合わせた後、炭酸ガスレーザなどのレーザ光を照射して前記絶縁基板１に開口部１０１を形成することもできる。
【０００８】
次に、前記導体膜２’をエッチングして、図１２（ｂ）に示すように配線２を形成する。このとき、前記配線２は、アディティブ法やサブトラクティブ法により形成する。
【０００９】
次に、図１２（ｃ）に示すように、前記配線２の表面及び前記絶縁基板１の開口部１０１の底面のあたる面に、薄膜導体５として、例えば、ニッケルめっきを下地とした金めっきを形成する。
【００１０】
前記手順により形成された配線板を用いて前記半導体装置を製造するときには、例えば、図１０（ｂ）に示したように、接着剤８を用いて前記配線板上に半導体チップ３を接着し、前記半導体チップ３の外部電極３０１と前記配線板の配線２とをボンディングワイヤ９で電気的に接続した後、前記半導体チップ３の周囲を絶縁体１０で封止し、前記配線板の前記絶縁基板１に設けられた開口部１０１に前記外部接続端子４を形成する。
【００１１】
前記外部接続端子４を形成するときには、一般に、図１３に示すように、前記絶縁基板１の開口部１０１上に、例えば、錫鉛合金でなるはんだボール４’を載せた後、加熱して前記はんだボール４’を溶融させる。このとき、前記溶融したはんだは、前記絶縁基板１の開口部１０１に流れ込み、前記絶縁基板１の開口部１０１の底面に設けられた薄膜導体（金めっき）５と接触し、図１１に示したように、金と錫鉛合金との金属間化合物層７’が形成され、前記外部接続端子４が接続（接合）される。
【００１２】
しかしながら、近年では、前記半導体装置に設ける外部接続端子４の小型化、高密度化により、前記絶縁基板１に形成する開口部１０１のアスペクト比、すなわち、前記開口部１０１の深さと開口部１０１の直径（開口径）の比が大きくなる傾向にある。そのため、前記外部接続端子４を形成するときに、図１３に示したように、前記絶縁基板１の開口部１０１上に載せた前記はんだボール４’から、前記絶縁基板１の開口部１０１の底面の薄膜導体５までの距離が大きくなり、前記外部接続端子４と前記薄膜導体５（配線２）との接続不良が起こりやすいという問題があった。
【００１３】
また、前記絶縁基板１の開口部１０１のアスペクト比が大きい場合、例えば、前記絶縁基板１の開口部１０１上に前記はんだボール４’を載せて溶融（リフロー）させたときに、前記絶縁基板１の開口部１０１内に流れ込むはんだの量が多くなる。そのため、前記外部接続端子４が形状不良になるという問題があった。
【００１４】
前記外部接続端子４と前記薄膜導体５（配線２）との接続不良、あるいは前記外部接続端子４の形状不良といった問題を防ぐ手段として、例えば、図１４に示すように、電気銅めっきなどで、前記絶縁基板１の開口部１０１内に埋め込み導体層６’を形成した後、前記薄膜導体５を形成した配線板が用いられるようになってきている（例えば、特許文献１を参照。）。
【００１５】
前記絶縁基板１の開口部１０１内に埋め込み導体層６’を設けた配線板では、前記埋め込み導体層６’の厚さの分だけ前記開口部１０１が浅くなり、前記絶縁基板１の開口部１０１のアスペクト比が小さくなる。そのため、前記外部接続端子４を形成するときに、例えば、図１５（ａ）に示すように、前記はんだボール４’と前記絶縁基板１の開口部１０１の底面の薄膜導体５との距離が近くなる。また、前記埋め込み導体層６’の高さを制御すれば、図１５（ｂ）に示すように、前記はんだボール４’と前記薄膜導体５とを接触させることができる。そのため、前記はんだボール４’を溶融（リフロー）させたときに、前記外部接続端子４と前記薄膜導体５（配線２）との接続不良や、前記外部接続端子４の形状不良を低減することができる。
【００１６】
【特許文献１】
特開平１０−４１３５６号公報
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、前記外部接続端子４は、前記絶縁基板１の開口部１０１の底面に設けられた薄膜導体（金めっき）５との間で金属間化合物７’を形成して前記配線２と接続されている。従来の、図１０（ａ）及び図１０（ｂ）に示したような半導体装置の場合、前記外部接続端子４を形成した直後は、図１６（ａ）及び図１６（ｂ）に示すように、前記金と錫鉛合金との金属間化合物層７’は非常に薄い層であるが、前記半導体装置を実装基板に実装し、電子装置（モジュール）の部品として使用している間に、図１７（ａ）及び図１７（ｂ）に示すように、前記金属間化合物層７’が厚く成長してくる。これは、前記半導体装置を使用している間の温度上昇などで、前記薄膜導体５の金と前記外部接続端子４の錫鉛合金との相互拡散が進行するためである。
【００１７】
前記金と錫鉛合金との金属間化合物層７’は、機械的にもろいので、前記金属間化合物層７’が厚くなると、前記半導体装置を使用している間に加わる熱応力や機械的な応力により、図１８（ａ）に示すように、前記金属間化合物層７’の内部に亀裂（クラック）ＣＫが生じるという問題があった。
【００１８】
また、図１８（ａ）に示したように、前記金属間化合物層７’の内部にクラックＣＫが生じた状態で前記半導体装置の使用を続けると、最終的には、図１８（ｂ）に示すように、前記金属間化合物層７’で破断が起き、前記外部接続端子４が前記半導体装置、言い換えると前記絶縁基板１の開口部１０１から抜け落ちるという問題があった。
【００１９】
また、前記金属間化合物層７’の成長にともなう前記外部接続端子４の抜け落ちを防ぐために、前記配線２の表面に前記薄膜導体（金めっき）５を形成するときに、マスキングテープを用いて前記絶縁基板１の開口部１０１をふさぎ、前記絶縁基板１の開口部１０１の底面に前記薄膜導体（金めっき）５を形成しない方法が提案されている（特願２００１−３４９３９１号参照）。
【００２０】
しかしながら、前記マスキングテープを用いる方法では、前記マスキングテープを張る工程とはがす工程が加わる。すなわち、前記配線板の製造工程が増えるため、前記配線板の製造コストが上昇するという問題があった。
【００２１】
本発明の目的は、錫または錫を含む合金を用いた外部接続端子が設けられた半導体装置において、前記外部接続端子の抜け落ちを低減することが可能な技術を提供することにある。
【００２２】
本発明の他の目的は、錫または錫を含む合金を用いた外部接続端子が設けられた半導体装置において、前記外部接続端子の抜け落ちを低減するとともに、前記外部接続端子の接続不良や形状不良を低減することが可能な技術を提供することにある。
【００２３】
本発明の他の目的は、錫または錫を含む合金からなる外部接続端子を形成する半導体装置に用いる配線板において、前記外部接続端子の抜け落ちを低減するとともに、前記配線板の製造コストの上昇を抑えることが可能な技術を提供することにある。
【００２４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２５】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００２６】
（１）絶縁基板の表面に配線が設けられた配線板と、前記配線板上に設けられた半導体チップと、前記配線板の配線と電気的に接続された外部接続端子とを備え、前記配線板は、前記絶縁基板のあらかじめ定められた位置に開口部が設けられ、前記配線の一部が前記絶縁基板の開口部の一端をふさぐように設けられ、前記配線の表面及び前記絶縁基板の開口部の底面に薄膜導体が設けられており、前記外部接続端子は、前記絶縁基板の開口部内で前記配線と電気的に接続された半導体装置であって、前記薄膜導体は金のめっき層を有し、前記外部接続端子は、錫または錫を含む合金でなり、前記絶縁基板の開口部の底面に設けられた薄膜導体と前記外部接続端子との間に、前記錫または錫を含む合金に対する溶解速度が、前記金の溶解速度よりも小さい導体からなる埋め込み導体層が設けられている半導体装置である。
【００２７】
前記（１）の手段によれば、前記絶縁基板の開口部の底面に設けられた薄膜導体（金めっき）と前記外部接続端子の間に前記埋め込み導体層を設けることにより、前記外部接続端子の錫または錫を含む合金への金の溶解、言い換えると、錫または錫を含む合金と金との相互拡散を防ぐことができる。このとき、前記埋め込み導体層の導体の錫または錫を含む合金への溶解速度が、前記金の溶解速度よりも小さいので、前記埋め込み導体層と前記外部接続端子との界面にできる金属間化合物層の成長速度は、前記金と錫または錫を含む合金との金属間化合物層の成長速度に比べて遅い。そのため、前記埋め込み導体層と前記外部接続端子の接合界面の金属間化合物層は、金と錫または錫を含む合金との金属間化合物層に比べて厚くなりにくく、破断が起こりにくくなり、前記外部接続端子の抜け落ちを低減することができる。
【００２８】
このとき、前記埋め込み導体層の導体には、例えば、銅やニッケル、パラジウム、銀、プラチナなどを用いることができる。またこのとき、前記埋め込み導体層の導体として、従来から配線板の導体材料として用いられている銅やニッケルを用いることにより、前記埋め込み導体層の形成が容易であるとともに、前記薄膜導体や前記外部接続端子との接続性がよく、電気的特性の劣化や外部接続端子の抜け落ちを低減することが容易になる。
【００２９】
また、前記埋め込み導体層を設けることにより、前記絶縁基板の開口部のアスペクト比を小さくすることができるので、前記外部接続端子と前記配線との接続不良や前記外部接続端子の形状不良を低減することができる。
【００３０】
また、前記埋め込み導体層の厚さは２０μｍ以上であることが好ましい。これにより、前記埋め込み導体層と前記外部接続端子との界面に、薄膜導体の金と外部接続端子のスズとが相互拡散することによる脆い金属間化合物を形成する現象を防止でき、はんだボールの接続信頼性を長期間維持することができる。
【００３１】
（２）絶縁基板の表面に配線（導体パターン）が設けられてなり、前記絶縁基板のあらかじめ定められた位置に開口部が設けられ、前記配線の一部が前記絶縁基板の開口部をふさぐように設けられ、前記配線の表面及び前記開口部の底面に薄膜導体が設けられた配線板であって、前記薄膜導体は金のめっき層を有し、前記絶縁基板の開口部の底面に設けられた前記薄膜導体上に、錫または錫を含む合金に対する溶解速度が、金の溶解速度よりも小さい導体からなる埋め込み導体層が設けられている配線板である。
【００３２】
前記（２）の手段によれば、前記絶縁基板の開口部の底面に設けられた金のめっき層（薄膜導体）上に前記薄膜導体層を設けることにより、例えば、前記配線板を用いてＢＧＡ型の半導体装置を製造したときに、外部接続端子は前記埋め込み導体層と接続（接合）される。このとき、前記埋め込み導体層の導体の錫または錫を含む合金への溶解速度が、前記金の溶解速度よりも小さいので、前記埋め込み導体層と前記外部接続端子との界面にできる金属間化合物層の成長速度は、前記金と錫または錫を含む合金の金属間化合物層の成長速度に比べて遅い。すなわち、前記埋め込み導体層と前記外部接続端子の接合界面の金属間化合物層は、金と錫または錫を含む合金との金属間化合物層に比べて厚くなりにくく、破断が起こりにくくなる。そのため、前記（２）の手段の配線板を用いて半導体装置を製造することにより、前記外部接続端子の抜け落ちを低減することができる。
【００３３】
このとき、前記埋め込み導体層の導体には、例えば、銅やニッケル、パラジウム、銀、プラチナなどを用いることができる。またこのとき、前記埋め込み導体層の導体として、従来から配線板の導体材料として用いられている銅やニッケルを用いることにより、前記埋め込み導体層の形成が容易であるとともに、前記薄膜導体や前記外部接続端子との接続性がよく、電気的特性の劣化や外部接続端子の抜け落ちを低減することが容易になる。
【００３４】
また、前記埋め込み導体層を設けることにより、前記配線板の開口部のアスペクト比が小さくなるので、例えば、前記配線板を用いてＢＧＡ型の半導体装置を製造するときに、外部接続端子の接続不良や形状不良を低減することができる。
【００３５】
また、前記埋め込み導体層の厚さは２０μｍ以上であることが好ましい。これにより、埋め込み導体層と外部接続端子との界面に、薄膜導体の金と外部接続端子のスズとが相互拡散することによる脆い金属間化合物を形成する現象を防止でき、はんだボールの接続信頼性を長期間維持することができる。
【００３６】
（３）絶縁基板のあらかじめ定められた位置に開口部を形成する開口部形成工程と、前記絶縁基板の表面に配線（導体パターン）を形成する配線形成工程と、前記配線の表面に薄膜導体を形成する薄膜導体形成工程とを備え、前記配線形成工程は、前記絶縁基板に形成された開口部の一端をふさぐように配線を形成し、前記薄膜導体形成工程は、前記配線の表面及び前記絶縁基板の開口部の底面に金のめっき層を形成する金めっき工程を有する配線板の製造方法であって、前記薄膜導体形成工程は、前記金めっき工程の後、前記絶縁基板の開口部内に、錫または錫を含む合金に対する溶解速度が、金の溶解速度よりも小さい導体を埋め込む導体埋め込み工程を有する配線板の製造方法である。
【００３７】
前記（３）の手段によれば、前記金めっき工程の後に前記導体埋め込み工程を行うことにより、前記絶縁基板の開口部の底面に金めっき層が露出するのを防ぐことができる。またこのとき、前記埋め込み導体層を電気めっきで形成すれば、従来の配線板の製造方法のように、前記金めっき工程の前後に、レジストを用いて前記開口部をふさぐ工程とレジストをはがす工程を設けなくても、前記開口部の底面に金めっき層が露出するのを防ぐことができる。そのため、従来の配線板の製造方法に比べて、前記配線板の配線と外部接続端子の接合面でのはがれを低減し、かつ、製造コストの上昇を抑えることができる。
【００３８】
このとき、前記埋め込み導体層の導体には、例えば、銅やニッケル、パラジウム、銀、プラチナなどを用いることができる。またこのとき、前記埋め込み導体層の導体として、従来から配線板の導体材料として用いられている銅やニッケルを形成することにより、比較的短時間で前記埋め込み導体層の形成することができる。また、前記埋め込み導体層の導体として、銅やニッケルを用いる場合には、従来から配線板を製造するときに用いている装置（めっき装置）を用いることができる。そのため、前記配線板の製造コストの上昇を抑えることができる。
【００３９】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００４０】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００４１】
【発明の実施の形態】
（実施例）
図１及び図２は、本発明による一実施例の半導体装置の概略構成を示す模式図であり、図１（ａ）は半導体装置の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図、図２は図１（ｂ）の外部接続端子の周辺の拡大断面図である。
【００４２】
図１及び図２において、１は絶縁基板、２は配線、３は半導体チップ、３０１は半導体チップの外部電極、４は外部接続端子（錫鉛合金）、５は薄膜導体（金めっき）、６は埋め込み導体層（銅めっき）、７は銅と錫鉛合金との金属間化合物層、８は接着剤、９はボンディングワイヤ、１０は絶縁体（封止材）である。
【００４３】
本実施例の半導体装置は、図１（ａ）及び図１（ｂ）に示すように、絶縁基板１の表面に配線（導体パターン）２が設けられた配線板と、前記配線板上に設けられた半導体チップ３と、前記配線板の配線２と電気的に接続された外部接続端子４とを備えている。このとき、前記外部接続端子４は、錫または錫を含む合金でなり、本実施例の半導体装置では、錫鉛合金からなるとする。
また、前記配線板は、前記絶縁基板１のあらかじめ定められた位置に開口部１０１が設けられ、前記配線２の一部が前記絶縁基板１の開口部１０１の一端をふさぐように設けられており、前記配線板の配線２と前記外部接続端子４は、前記絶縁基板１の開口部１０１内で電気的に接続されている。
【００４４】
また、前記配線２の表面及び前記絶縁基板１の開口部１０１の底面には、図２に示すように、薄膜導体５が設けられている。このとき、前記薄膜導体５は、金めっき、またはニッケルめっきを下地とした金めっきからなる。
【００４５】
また、本実施例の配線板では、図２に示したように、前記外部接続端子４と前記薄膜導体５との間に、埋め込み導体層６が設けられている。このとき、前記外部接続端子４と前記埋め込み導体層６とは、前記埋め込み導体層６の導体と錫鉛合金とにより形成された金属間化合物層７により接合されている。
【００４６】
このとき、前記埋め込み導体層６は、前記錫または錫を含む合金に対する溶解速度が、前記金の溶解速度よりも小さい導体からなり、本実施例の半導体装置では、前記埋め込み導体層６は、銅でなるとする。すなわち、前記金属間化合物層７は、銅と錫鉛合金とにより形成されているとする。
【００４７】
また、本実施例の半導体装置では、前記半導体チップ３は、図１（ａ）及び図１（ｂ）に示したように、接着剤８により前記配線板上に接着されており、前記配線板の配線２と前記半導体チップ３の外部電極３０１は、ボンディングワイヤ９により電気的に接続されている。また、前記半導体チップ３の周囲は、絶縁体１０で封止されている。
【００４８】
本実施例の半導体装置では、前記配線２の表面に設けられた薄膜導体（金めっき層）５と前記外部接続端子４の間には、図２に示したように、銅でなる埋め込み導体層６が設けられており、前記外部接続端子（錫鉛合金）４は、前記埋め込み導体層（銅）６との間で金属間化合物７を形成して接合されている。このとき、前記埋め込み導体層（銅）６は、前記外部接続端子（錫鉛合金）４に対する溶解速度が、金の溶解速度に比べて１桁から２桁小さい（竹本正，佐藤了平，高信頼度マイクロソルダリング，工業調査会（１９９１），ｐ１１５を参照）。
【００４９】
すなわち、本実施例の半導体装置は、実装基板に実装して、電子装置の部品として使用している間の前記金属間化合物層７の成長速度が、従来の、金と錫鉛合金との金属間化合物層７’の成長速度よりも小さい。つまり、本実施例の半導体装置では、機械的にもろい金属間化合物層７が厚くなりにくく、亀裂（クラック）が生じにくい。そのため、従来の半導体装置に比べて、前記金属間化合物層７は破断が起こりにくく、前記外部接続端子４の抜け落ちを防ぐことができる。
【００５０】
図３乃至図６は、本実施例の半導体装置に用いる配線板の製造方法を説明するための模式図であり、図３は絶縁基板に開口部を形成する工程の平面図、図４は図３のＢ−Ｂ’線での断面図、図５は配線を形成する工程の平面図、図６（ａ）は図５のＣ−Ｃ’線での断面図、図６（ｂ）は薄膜導体（金めっき）を形成する工程の断面図、図６（ｃ）は埋め込み導体層を形成する工程の断面図である。なお、図６（ｂ）及び図６（ｃ）は、図６（ａ）と同じ断面、すなわち、図５のＣ−Ｃ’線での断面図であるとする。
【００５１】
本実施例の半導体装置に用いる配線板を製造するときには、例えば、まず、図３及び図４に示すように、絶縁基板１に開口部１０１を形成し、銅箔などの導体膜２’を張り合わせる。このとき、前記絶縁基板１の開口部１０１は、例えば、金型（抜き型）を用いた打ち抜き加工で形成する。またこのとき、前記絶縁基板１の表面には接着剤層（図示しない）を形成しておき、前記開口部１０１を形成した後、前記導体膜２’を張り合わせる。
【００５２】
また、前記絶縁基板１には、例えば、ポリイミドテープなどの、図３に示したような一方向に長尺なテープ状の基板を用い、前記絶縁基板１上に設けられた配線板として用いる領域ＡＲ１内に、前記開口部１０１を連続的に形成する。
【００５３】
また、前記絶縁基板１に開口部１０１を形成するときには、前記手順に限らず、例えば、前記絶縁基板１に前記導体膜２’を張り合わせた後、炭酸ガスレーザなどのレーザ光を照射して前記開口部１０１を形成してもよい。
【００５４】
次に、図５及び図６（ａ）に示すように、前記導体膜２’の不要な部分を除去して配線（導体パターン）２を形成する。このとき、前記配線２は、例えば、アディティブ法やサブトラクティブ法を用いて形成する。またこのとき、前記絶縁基板１の配線板として用いる領域ＡＲ１の外側には、例えば、図５に示したように、電気めっき用の給電配線ＰＬを形成しておき、前記配線２は、前記配線板として用いる領域ＡＲ１の外側で前記給電配線ＰＬと接続させ、短絡させておく。
【００５５】
次に、図６（ｂ）に示すように、前記配線２の露出面に薄膜導体５を形成する。前記薄膜導体５は、例えば、ニッケルめっきを下地として金めっきを形成する。またこのとき、前記薄膜導体５は、前記配線２の、前記絶縁基板１の開口部１０１の底面に露出した面に形成されていても構わない。
【００５６】
次に、図６（ｃ）に示すように、前記絶縁基板１の開口部１０１の底面に形成された薄膜導体（金めっき）５上に、埋め込み導体層６を形成する。前記埋め込み導体層６は、例えば、電気銅めっきにより形成する。このとき、前記埋め込み導体層６の厚さは、前記絶縁基板１の開口部１０１の開口径と深さにより決められ、例えば、前記絶縁基板１の開口部１０１の開口径が２２５μｍ、深さが６２μｍの場合には、前記埋め込み導体層６の厚さを３０μｍ程度にするのが好ましい。
【００５７】
以上の手順により、本実施例の半導体装置に用いる配線板を得ることができる。このとき、前記配線板の製造方法は、従来の図１４に示したような配線板の製造方法と比較すると、前記絶縁基板１の開口部１０１内に導体を埋め込む工程、すなわち、前記埋め込み導体層６を形成する工程を前記薄膜導体（金めっき）５を形成する工程の後にしただけである。そのため、本実施例の半導体装置に用いる配線板は、従来の配線板を製造するときと同じ装置を用いて製造することができる。
【００５８】
また、前記薄膜導体５を形成する工程において、前記配線２の、絶縁基板１の開口部１０１の底面にあたる面に前記薄膜導体（金めっき）５が形成されても、その後で前記埋め込み導体層６を形成することで、前記絶縁基板１の開口部１０１の底面に金めっき５が露出するのを防ぐことができる。そのため、従来のように、めっきレジスト、あるいはマスキングテープを用いて前記絶縁基板１の開口部１０１をふさがなくてもよく、前記配線板の製造コストを低減することができる。
【００５９】
図７は、本実施例の半導体装置の製造方法を説明するための模式図であり、図７（ａ）及び図７（ｂ）は外部接続端子を形成する工程の断面図である。
本実施例の半導体装置を製造するときには、まず、前記手順で製造した配線板上に、例えば、図１（ｂ）に示したように、接着剤８を用いて半導体チップ３を接着し、前記配線板の配線２と前記半導体チップ３の外部電極３０１をボンディングワイヤ９で電気的に接続した後、前記半導体チップ３の周囲を絶縁体１０で封止する。
【００６０】
その後、例えば、前記半導体チップ３を実装して絶縁体１０で封止した配線板を裏返し、図７（ａ）に示すように、前記絶縁基板１の開口部１０１上に、外部接続端子４を形成するためのはんだボール４’を載せる。またこのとき、前記埋め込み導体層６の厚さを制御すれば、図７（ａ）に示したように、前記はんだボール４’と前記埋め込み導体層６とを接触させることができるが、実際には、前記埋め込み導体層６の厚さにばらつきがあるので、図７（ｂ）に示すように、前記はんだボール４’と前記埋め込み導体層６が接触していなくてもよい。
【００６１】
次に、前記はんだボール４’を載せた状態で加熱（リフロー）し、前記はんだボール４’を溶融させると、溶融したはんだが前記絶縁基板１の開口部１０１に流れ込み、図２に示したように、溶融したはんだと前記埋め込み導体層６の界面に、銅と錫鉛合金との金属間化合物層７が形成され、前記外部接続端子４と前記埋め込み導体層６が接続（接合）される。
【００６２】
図８は、本実施例の半導体装置の作用効果を説明するための模式図であり、図８（ａ）は本実施例の半導体装置における一定時間経過した後の外部接続端子の周囲の断面図、図８（ｂ）は従来の半導体装置における一定時間経過した後の外部接続端子の周囲の断面図である。
【００６３】
本実施例の半導体装置では、前記外部接続端子４を形成した直後は、前記外部接続端子４と前記埋め込み導体層６の界面に形成される金属間化合物層７は、図２に示すように、非常に薄い層であるが、形成後、前記半導体装置を実装基板に実装して、電子装置（モジュール）の部品として使用している間に、図８（ａ）に示すように、前記外部接続端子（錫鉛合金）４と埋め込み導体層（銅）６との相互拡散により、前記金属間化合物層７が成長して厚くなる。
【００６４】
しかしながら、前記錫鉛合金に対する銅の溶解速度は、金の溶解速度に比べて非常に小さいので、例えば、図８（ｂ）に示すように、従来の半導体装置を本実施例の半導体装置と同じ条件下で使用した場合の金と錫（錫鉛合金）との金属間化合物層７’の厚さに比べて薄い。
【００６５】
そのため、本実施例の半導体装置は、前記錫鉛合金と銅との金属間化合物層７に、熱応力や外的応力による亀裂が生じにくく、破断しにくいので、前記外部接続端子４の抜け落ちを低減することができる。
【００６６】
以上説明したように、本実施例の半導体装置によれば、前記外部接続端子（錫鉛合金）４と前記薄膜導体（金めっき）５の間に、前記埋め込み導体層６を設けることにより、前記外部接続端子４への金の溶解（拡散）を防ぐことができる。また、前記埋め込み導体層６を電気銅めっきで形成した場合、前記外部接続端子（錫鉛合金）４に対する銅の溶解速度が、金の溶解速度に比べて十分に小さいので、前記外部接続端子４と前記埋め込み導体層６の界面に生じる金属間化合物層７の成長速度が遅い。そのため、前記金属間化合物層７の破断による前記外部接続端子４の抜け落ちを低減することができる。
【００６７】
また、前記絶縁基板１の開口部１０１に、前記埋め込み導体層６を形成することにより、前記開口部１０１のアスペクト比を小さくすることができる。そのため、前記配線板を用いて半導体装置を製造するときに、前記外部接続端子４の接続不良や形状不良を防ぐことができる。
【００６８】
また、本実施例の半導体装置に用いる配線板を、前記手順により製造することにより、前記絶縁基板１の開口部１０１の底面に薄膜導体（金めっき）５が露出していない配線板を容易に製造することができる。またこのとき、めっきレジストやマスキングテープを用いて前記絶縁基板１の開口部１０１をふさぐ必要がないので、前記配線板の製造コストの上昇を抑えることができる。
【００６９】
また、本実施例の半導体装置では、前記外部接続端子４として錫鉛合金を用いた例を挙げたが、これに限らず、錫、または、錫鉛合金以外の錫を含む合金を用いてもよい。
【００７０】
また、前記埋め込み導体層６は、前記錫または錫を含む合金に対する溶解速度が、金の溶解速度よりも小さい導体であればよく、前記銅（電気銅めっき）に限らず、例えば、ニッケル（Ｎｉ）やパラジウム（Ｐｄ）を用いることもできる。特に、前記銅や前記ニッケルは、従来から配線板の導体材料として用いられている導体であり、従来の配線板を製造する装置（めっき装置）を利用することができるので、比較的短時間で容易に形成することができ、配線板の製造コストの上昇を抑えることができる。また、前記埋め込み導体層６として、前記銅やニッケルを用いた場合、前記薄膜導体（金めっき）５や前記外部接続端子４との接続性（接合性）もよいので、前記外部接続端子４の抜け落ちを低減することができる。
【００７１】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００７２】
例えば、前記実施例では、図１（ａ）及び図１（ｂ）に示したように、前記半導体チップ３をフェースアップ実装して、前記配線板の配線２と前記半導体チップ３の外部電極３０１をボンディングワイヤ９で接続した半導体装置を例にあげて説明したが、これに限らず、前記半導体チップ３をフリップチップ実装した半導体装置であってもよい。
【００７３】
図９は、前記絶縁基板１の開口部１０１（ブラインドビアホール）の開口径を直径２２５μｍ、深さを６２μｍとした場合において、埋め込み導体層６を銅めっきとした場合の、埋め込み導体層６の厚さと外部接続端子（はんだボール）の加熱エージングにおける接合強度との関係を表すグラフである。このグラフは、試料を１５０℃で１０００時間加熱エージングし、引張り速度０．３ｍｍ／ｓｅｃ、試験温度を室温として引張り試験を行った場合の、はんだボールの引っ張り強度（はんだボールプル強度（Ｎ））を示している。尚、測定装置として、ＤａＧｅ社のプルテスターＳｅｒｉｅｓ４０００Ｐを用いた。
【００７４】
この図９のグラフから、この実験条件においては、銅めっき厚さが２０μｍ以上になると、長期加熱エージング後も、はんだボールプル強度が高いことがわかる。したがって０．５ｍｍピッチのビアホールを銅めっきで埋めこむ場合のめっき厚さは２０μｍ以上であることがより好ましい。これは、埋め込み導体層６が、薄膜導体（金）の外部接続端子４への拡散を防止する、いわゆるバリア層としての役割を有することに起因すると思われる。
【００７５】
これにより、埋め込み導体層６と外部接続端子４との界面に、薄膜導体５の金と外部接続端子４のスズとが相互拡散することによる脆い金属間化合物を形成する現象を防止でき、はんだボールの接続信頼性を長期間維持することができる。
【００７６】
また、ニッケルは銅よりも金の拡散を防止する効果が高いことから、ニッケルに関しては銅よりも薄いめっき厚さであっても、金の拡散を防止する効果が十分にあると考えられる。
【００７７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００７８】
（１）錫または錫を含む合金を用いた外部接続端子が設けられた半導体装置において、前記外部接続端子の抜け落ちを低減することができる。
【００７９】
（２）錫または錫を含む合金を用いた外部接続端子が設けられた半導体装置において、前記外部接続端子抜け落ちを低減するとともに、前記外部接続端子の接続不良や形状不良を低減することができる。
【００８０】
（３）錫または錫を含む合金からなる外部接続端子を形成する半導体装置に用いる配線板において、前記外部接続端子の抜け落ちを低減するとともに、前記配線板の製造コストの上昇を抑えることができる。
【図面の簡単な説明】
【図１】本発明による一実施例の半導体装置の概略構成を示す模式図であり、図１（ａ）は半導体装置の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線での断面図である。
【図２】本実施例の半導体装置の概略構成を示す模式図であり、図１（ｂ）の外部接続端子の周辺の拡大断面図である。
【図３】本実施例の半導体装置に用いる配線板の製造方法を説明するための模式図であり、絶縁基板に開口部を形成する工程の平面図である。
【図４】本実施例の半導体装置に用いる配線板の製造方法を説明するための模式図であり、図３のＢ−Ｂ’線での断面図である。
【図５】本実施例の半導体装置に用いる配線板の製造方法を説明するための模式図であり、配線を形成する工程の平面図である。
【図６】本実施例の半導体装置に用いる配線板の製造方法を説明するための模式図であり、図６（ａ）は図５のＣ−Ｃ’線での断面図、図６（ｂ）は薄膜導体（金めっき）を形成する工程の断面図、図６（ｃ）は埋め込み導体層を形成する工程の断面図である。
【図７】本実施例の半導体装置の製造方法を説明するための模式図であり、図７（ａ）及び図７（ｂ）は外部接続端子を形成する工程の断面図である。
【図８】本実施例の半導体装置の作用効果を説明するための模式図であり、図８（ａ）は本実施例の半導体装置における一定時間経過した後の外部接続端子の周囲の断面図、図８（ｂ）は従来の半導体装置における一定時間経過した後の外部接続端子の周囲の断面図である。
【図９】本発明の半導体装置におけるはんだボールプル強度と銅めっき厚さとの関係を表すグラフである。
【図１０】従来の半導体装置の概略構成を示す模式図であり、図１０（ａ）は半導体装置の平面図、図１０（ｂ）は図１０（ａ）のＡ−Ａ’線での断面図である。
【図１１】従来の半導体装置の概略構成を示す模式図であり、図１０（ｂ）の外部接続端子の周辺の拡大断面図である。
【図１２】従来の半導体装置に用いる配線板の製造方法を説明するための模式図であり、図１２（ａ）は絶縁基板に開口部を形成する工程の断面図、図１２（ｂ）は配線を形成する工程の断面図、図１２（ｃ）は薄膜導体（金めっき）を形成する工程の断面図である。
【図１３】従来の半導体装置の製造方法を説明するための模式図であり、外部接続端子を形成する工程の断面図である。
【図１４】従来の半導体装置に用いる配線板の他の構成例を示す模式断面図である。
【図１５】従来の半導体装置の製造方法を説明するための模式図であり、図１５（ａ）及び図１５（ｂ）は外部接続端子を形成する工程の断面図である。
【図１６】従来の半導体装置の課題を説明するための模式図であり、図１６（ａ）及び図１６（ｂ）は外部接続端子を形成した直後の、外部接続端子の周囲の断面図である。
【図１７】従来の半導体装置の課題を説明するための模式図であり、図１７（ａ）及び図１７（ｂ）は半導体装置を一定時間使用した後の、外部接続端子の周囲の断面図である。
【図１８】従来の半導体装置の課題を説明するための模式図であり、図１８（ａ）及び図１８（ｂ）は外部接続端子が抜け落ちる様子を説明するための断面図である。
【符号の説明】
１ 絶縁基板
１０１ 絶縁基板の開口部
２ 配線
３ 半導体チップ
３０１ 半導体チップの外部電極
４ 外部接続端子
５ 薄膜導体（金めっき）
６，６’ 埋め込み導体層（銅）
７ 銅と錫鉛合金との金属間化合物層
７’ 金と錫鉛合金との金属間化合物層
８ 接着剤
９ ボンディングワイヤ
１０ 絶縁体（封止材）

Claims (8)

  1. 絶縁基板の表面に配線が設けられた配線板と、前記配線板上に設けられた半導体チップと、前記配線板の配線と電気的に接続された外部接続端子とを備え、前記配線板は、前記絶縁基板のあらかじめ定められた位置に開口部が設けられ、前記配線の一部が前記絶縁基板の開口部の一端をふさぐように設けられ、前記配線の表面及び前記絶縁基板の開口部の底面に薄膜導体が設けられ、前記外部接続端子は、前記絶縁基板の開口部内で前記配線と電気的に接続された半導体装置であって、
    前記薄膜導体は、金のめっき層を有し、
    前記外部接続端子は、錫または錫を含む合金でなり、
    前記絶縁基板の開口部の底面に設けられた薄膜導体と前記外部接続端子との間に、前記錫または錫を含む合金に対する溶解速度が、前記金の溶解速度よりも小さい導体からなる埋め込み導体層が設けられていることを特徴とする半導体装置。
  2. 前記埋め込み導体層は、銅またはニッケルでなることを特徴とする請求項１に記載の半導体装置。
  3. 絶縁基板の表面に配線が設けられた配線板と、前記配線板上に設けられた半導体チップと、前記配線板の配線と電気的に接続された外部接続端子とを備え、前記配線板は、前記絶縁基板のあらかじめ定められた位置に開口部が設けられ、前記配線の一部が前記絶縁基板の開口部の一端をふさぐように設けられ、前記配線の表面及び前記絶縁基板の開口部の底面に薄膜導体が設けられ、前記外部接続端子は、前記絶縁基板の開口部内で前記配線と電気的に接続された半導体装置であって、
    前記薄膜導体は、金のめっき層を有し、
    前記外部接続端子は、錫または錫を含む合金でなり、
    前記絶縁基板の開口部の底面に設けられた薄膜導体と前記外部接続端子との間に、銅からなる埋め込み導体層を有し、
    前記埋め込み導体層の厚さは、２０μｍ以上であることを特徴とする半導体装置。
  4. 絶縁基板の表面に配線（導体パターン）が設けられてなり、前記絶縁基板のあらかじめ定められた位置に開口部が設けられ、前記配線の一部が前記絶縁基板の開口部をふさぐように設けられ、前記配線の表面及び前記開口部の底面に薄膜導体が設けられた配線板であって、
    前記薄膜導体は、金のめっき層を有し、
    前記絶縁基板の開口部の底面に設けられた前記薄膜導体上に、錫または錫を含む合金に対する溶解速度が、金の溶解速度よりも小さい導体からなる埋め込み導体層が設けられていることを特徴とする配線板。
  5. 前記埋め込み導体層は、銅またはニッケルでなることを特徴とする請求項４に記載の配線板。
  6. 絶縁基板の表面に配線（導体パターン）が設けられてなり、前記絶縁基板のあらかじめ定められた位置に開口部が設けられ、前記配線の一部が前記絶縁基板の開口部をふさぐように設けられ、前記配線の表面及び前記開口部の底面に薄膜導体が設けられた配線板であって、
    前記薄膜導体は、金のめっき層を有し、
    前記絶縁基板の開口部の底面に設けられた前記薄膜導体上に、銅からなる埋め込み導体層を有し、
    前記埋め込み導体層の厚さは、２０μｍ以上であることを特徴とする配線板。
  7. 絶縁基板のあらかじめ定められた位置に開口部を形成する開口部形成工程と、前記絶縁基板の表面に配線（導体パターン）を形成する配線形成工程と、前記配線の表面に薄膜導体を形成する薄膜導体形成工程とを備え、前記配線形成工程は、前記絶縁基板に形成された開口部の一端をふさぐように配線を形成し、前記薄膜導体形成工程は、前記配線の表面及び前記絶縁基板の開口部の底面に金のめっき層を形成する金めっき工程を有する配線板の製造方法であって、
    前記薄膜導体形成工程は、
    前記金めっき工程の後、前記絶縁基板の開口部内に、錫または錫を含む合金に対する溶解速度が、金の溶解速度よりも小さい導体を埋め込む導体埋め込み工程を有することを特徴とする配線板の製造方法。
  8. 前記導体埋め込み工程は、銅めっきまたはニッケルめっきを形成することを特徴とする請求項７に記載の配線板の製造方法。
JP2003105374A 2002-09-06 2003-04-09 半導体装置及び配線板 Expired - Fee Related JP4100227B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003105374A JP4100227B2 (ja) 2002-09-06 2003-04-09 半導体装置及び配線板
US10/655,587 US6969910B2 (en) 2002-09-06 2003-09-05 Semiconductor device, wiring board and method of making same
KR1020030062318A KR100556650B1 (ko) 2002-09-06 2003-09-06 반도체 장치 및 배선판과 배선판의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002261334 2002-09-06
JP2003105374A JP4100227B2 (ja) 2002-09-06 2003-04-09 半導体装置及び配線板

Publications (2)

Publication Number Publication Date
JP2004153230A true JP2004153230A (ja) 2004-05-27
JP4100227B2 JP4100227B2 (ja) 2008-06-11

Family

ID=32396231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003105374A Expired - Fee Related JP4100227B2 (ja) 2002-09-06 2003-04-09 半導体装置及び配線板

Country Status (3)

Country Link
US (1) US6969910B2 (ja)
JP (1) JP4100227B2 (ja)
KR (1) KR100556650B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365429B2 (en) 2004-09-03 2008-04-29 Seiko Epson Corporation Semiconductor device and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US20070093813A1 (en) * 2005-10-11 2007-04-26 Callahan Ronald Ii Dynamic spinal stabilizer
KR101674534B1 (ko) * 2010-01-28 2016-11-09 해성디에스 주식회사 기판과 그 제조 방법 및 이를 이용한 와이어-본딩 패키지와 그 제조 방법
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238074B2 (ja) 1996-07-25 2001-12-10 日立電線株式会社 半導体装置用テープキャリア
JP2001203241A (ja) 2000-01-20 2001-07-27 Hitachi Cable Ltd 半導体装置用テープキャリア
US6441486B1 (en) * 2001-03-19 2002-08-27 Texas Instruments Incorporated BGA substrate via structure
JP2003152032A (ja) 2001-11-14 2003-05-23 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法ならびに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365429B2 (en) 2004-09-03 2008-04-29 Seiko Epson Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20040104487A1 (en) 2004-06-03
JP4100227B2 (ja) 2008-06-11
US6969910B2 (en) 2005-11-29
KR100556650B1 (ko) 2006-03-06
KR20040030289A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350633B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
TWI479626B (zh) 導線架基板及其製造方法以及半導體裝置
JP3527229B2 (ja) 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
JP2009152317A (ja) 半導体装置およびその製造方法
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
JP3937993B2 (ja) 配線板の製造方法
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP4185892B2 (ja) 半導体装置の製造方法
JP4100227B2 (ja) 半導体装置及び配線板
JP3475569B2 (ja) パッケージ及びその製造方法
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JP2974840B2 (ja) 半導体素子の実装方法
JP2003017644A (ja) 樹脂封止型半導体装置の製造方法
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置
JP2004158737A (ja) 配線板の製造方法
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP2003017624A (ja) 半導体装置
JP3783648B2 (ja) 配線板及びそれを用いた半導体装置の製造方法
JP3076337B1 (ja) Ｂｇａ型ｉｃパッケージ
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
CN115148697A (zh) 半导体封装结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071102

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees