JP2004031946A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004031946A JP2004031946A JP2003161182A JP2003161182A JP2004031946A JP 2004031946 A JP2004031946 A JP 2004031946A JP 2003161182 A JP2003161182 A JP 2003161182A JP 2003161182 A JP2003161182 A JP 2003161182A JP 2004031946 A JP2004031946 A JP 2004031946A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- electrode
- mounting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 244
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 84
- 229920005989 resin Polymers 0.000 claims abstract description 84
- 238000012360 testing method Methods 0.000 claims abstract description 74
- 238000007789 sealing Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 17
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims 2
- 238000007689 inspection Methods 0.000 abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 9
- 235000010384 tocopherol Nutrition 0.000 description 9
- 235000019731 tricalcium phosphate Nutrition 0.000 description 9
- 239000000523 sample Substances 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 238000012216 screening Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000004321 preservation Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000010998 test method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
【目的】ＫＧＤの取得を容易に行うことができると共に、周囲の環境に影響されることなく品質を保持することができる半導体チップ半導体装置及びその製造方法を提供する。
【構成】第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂７によって樹脂封止してなり、外側に実装用領域１０１が形成され、内側に試験用領域１０２が形成されて実装領域電極が試験用領域電極よりも外周に設けられた電極４が、第一の樹脂封止パッケージ１１の周縁部表面に沿って設置され、第一の樹脂封止パッケージ１１と電極４との位置関係と同様に半導体チップ３の周縁部に設置されている半導体チップ３の電極と電極４とが第一のボンディングワイヤによって電気的に接続されてなる半導体装置は、実装基板に実装される以前にパッケージ化されているので、従来のようなチップ割れ等の問題が生じることなく、安価な検査ソケットを使用して検査することができる。
【選択図】図１
【構成】第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂７によって樹脂封止してなり、外側に実装用領域１０１が形成され、内側に試験用領域１０２が形成されて実装領域電極が試験用領域電極よりも外周に設けられた電極４が、第一の樹脂封止パッケージ１１の周縁部表面に沿って設置され、第一の樹脂封止パッケージ１１と電極４との位置関係と同様に半導体チップ３の周縁部に設置されている半導体チップ３の電極と電極４とが第一のボンディングワイヤによって電気的に接続されてなる半導体装置は、実装基板に実装される以前にパッケージ化されているので、従来のようなチップ割れ等の問題が生じることなく、安価な検査ソケットを使用して検査することができる。
【選択図】図１
Description
【０００１】
【発明の属する分野】
本発明は、半導体装置、特にベアチップ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、良品の半導体チップ、特に良品のベアチップはＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）と呼ばれ、このＫＧＤの取得をいかに効率よく行うかが近年求められている。
このＫＧＤを取得する方法について図７を用いて以下に説明する。
図７は従来におけるＫＧＤの選別方法を示す図である。
図７（ａ）に示すように、まず、半導体ウェハの状態で個々の半導体チップに所定のプローブ検査を行う。
その後、半導体ウェハをダイシング（切断）して図７（ｂ）に示す様な半導体チップ３の個片に分離する。
これらの半導体チップ３の表面には電極が設けられており、係る電極は半導体チップ３のほぼ中心線に一列に並んだ構成や、半導体チップ３の周縁部に配置された構成が多く採用されていた。
その後、前記プローブ検査の結果に基づいて半導体チップ３を選別し、これにより、良品の半導体チップのみをバーンイン検査（以下、ＢＴとする）等のスクリーニング検査を行う。
この際、良品の半導体チップのみをＢＴ用のチップトレイまたはキャリアソケットに収容し、ＫＧＤ専用治具および専用装置を用いてチップ状態でのＢＴ（以降、チップＢＴとする）を行い、さらに、選別した後、ＢＴ用のチップトレイ若しくは、キャリアソケット）から半導体チップを取り出し、良品の半導体チップを出荷用のトレイに移し換えて梱包及び出荷を行っている。
【０００３】
出荷された半導体チップを実装基板に実装した場合の断面図を図７（ｃ）に示す。
図７（ｃ）に示すように、従来のベアチップは、半導体チップ３を実装基板２上に直接載置すると共に、半導体チップ３上の電極と実装基板上の電極とを接続した後、封止樹脂によって樹脂封止することで実装されていた。
【０００４】
しかしながら、パッケージ化されていない半導体チップ、すなわちベアチップを従来のようにスクリーニングする場合においては、前記半導体チップ個片若しくは半導体ウェハが非常に薄く形成されているため、割れやすく、選別試験に使用されるソケットやプローブ、テスターの操作には非常に繊細な操作が要求されていた。
従って、そのような繊細な操作を行うことができる検査装置を使用するにあたり、検査装置の仕様が複雑化し、検査装置のコストが高価なものになることはやむを得ないことであった。
また、選別試験ではプローブが半導体チップの電極に接することによって行われるが、選別試験及びＢＴが終了した後、前記電極にはベアチップを基板に実装するためのボンディングパッドとしても機能するため、プローブの先端によって電極の表面に傷が付けられることは避けなければならなかった。
仮に、電極の表面に傷が付けられた場合には、ボンディングで剥離を生じさせることがあり、半導体チップ自体がＫＧＤであったとしても、半導体パッケージとしては不良品とみなされ、歩留まりを低下させることになっていた。
さらに、前記半導体チップ個片や半導体ウェハは、そのままの状態では、水分や汚れ等が存在する環境に悪影響を受けやすく、その結果として、ＫＧＤがなかなか市場に行き渡らなかった。
【０００５】
また、一の半導体チップを内蔵する一の半導体パッケージにおいては、ＫＧＤではないスクリーニング未了の半導体チップを組み立ててパッケージ状態で選別、ＢＴを行ってもその不良品率は大きな問題ではなかった。
しかし、近年市場に数多く出回っている複数の半導体チップ搭載した半導体パッケージであるＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）においては、必ずしもＭＣＰを構成する半導体チップが全てＫＧＤであるとは限らなかった。
すなわち、ＫＧＤかどうか不明な複数の半導体チップを一の半導体パッケージに搭載し、係る半導体パッケージに対して選別、ＢＴを行うと、その不良品率は複数の半導体チップの不良品率が掛け合わされるために大きくなり、結果としてＭＣＰの歩留まりを低下させることになっていた。
【０００６】
ここで、例えば以下に示す文献に示された半導体装置およびそのテスト方法が提案されている。この特許文献１に開示された半導体装置およびそのテスト方法では図８に示すように、半導体チップが搭載されるＴＣＰ１０１０上に、半導体チップの電極が接続されるＴＣＰ１０１０上の接続パッドを延設してテストパッド１０１４が形成されている。
【０００７】
【特許文献１】
特開平１１−４０６１７号
【０００８】
【発明が解決しようとする課題】
しかしながら、この特許文献１に開示された半導体装置およびそのテスト方法では、脆性の半導体チップを扱う点において、高精度のハンドラー等を用いることに変わりはなく、半導体チップが接続される接続パッドと延設されたテストパッドとの断線等が生じていた場合、半導体チップの選別試験が精度よく行われないおそれがある。
また、延設されたテストパッド１０１４を個々に製造する工程を新たに設ける必要が生じる。
【０００９】
また、図９に示すように、従来、半田ボールを用いたＣＳＰでは、基板の膨張等により発生する応力が半田ボールに負担することを防ぐため、半田ボールを取り囲むように樹脂で固定するアンダーフィルによる技術が採用されていた。
しかしながらこのアンダーフィルに使用される樹脂は、半導体パッケージと基板との非常に狭い間隔を半田ボールを包むように充填する必要があるため、フィラーが小さく、高い流動性が要求され、結果として高価な樹脂が使用されていた。
【００１０】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、ＫＧＤの取得を容易に行うことができると共に、周囲の環境に影響されることなく品質を保持することができる半導体チップ半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記課題を解決する本願発明の半導体装置は、半導体チップと、前記半導体チップを覆う封止樹脂と、前記封止樹脂表面に形成された電極とから構成された半導体装置であって、前記半導体チップの電極と前記樹脂表面に形成された電極とを電気的に接続すると共に、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有することを特徴とする。
【００１２】
係る構成とすることにより、半導体チップのチップ割れ等を懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を効率よく安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージとするため、保管や保存の取扱が容易となる。
ここで、前記実装対象とは、半導体チップを内蔵した一の樹脂封止パッケージを実装する場合には、実装基板やＴＣＰを指すものである。
また、半導体チップを内蔵した二以上の樹脂封止パッケージ、すなわちＭＣＰの場合には、他の樹脂封止パッケージに載置している樹脂封止パッケージにおける実装対象は、前記他の樹脂封止パッケージの表面に形成された電極であり、他の樹脂封止パッケージを載置している樹脂封止パッケージにおける実装対象は、実装基板やＴＣＰを指す。
さらに、前期試験用機器とは試験用ソケット、コンタクトピン、プローバ等である。
【００１３】
また、前記課題を解決するために提供する本願発明の半導体装置は、第１の半導体チップと、前記半導体チップを覆う第１の封止樹脂と、前記封止樹脂表面に形成された電極とを有する樹脂封止半導体チップと実装基板から構成された半導体装置であって、前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とは電気的に接続され、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、前記樹脂封止半導体チップの実装領域電極と前記実装基板上の電極とが電気的に接続され、前記樹脂封止半導体チップが第２の樹脂で封止されていることを特徴とする。
【００１４】
係る構成とすることにより、実装領域電極と試験用領域電極とを備え、樹脂封止パッケージ（第一の樹脂封止パッケージ）を従来の半導体チップの替わりに内蔵したＫＧＤを提供することができ、安価かつ効率よく半導体チップを選別し、精度よくＫＧＤを取得することができる。
【００１５】
前記課題を解決する本願発明の半導体装置は、第１の半導体チップと、前記第１の半導体チップを覆う第１の封止樹脂と、前記第１の封止樹脂表面に形成された電極とを有する第１の樹脂封止半導体チップと、前記第１の樹脂封止半導体チップを積層した第２の半導体チップを実装基板に搭載した半導体装置であって、前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とが電気的に接続され、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、前記実装基板の電極と前記第２の半導体チップの電極とが電気的に接続され、前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域とを電気的に接続し、前記第１の樹脂封止半導体チップ及び第２の半導体チップを第２の樹脂で封止したことを特徴とする。
【００１６】
係る構成とすることにより、第一の樹脂封止パッケージの表面に形成される電極が確実に、かつ効率よく設けられる。
【００１７】
前記課題を解決するために提供する本願発明に係る半導体装置の製造方法は、前記樹脂封止半導体チップの実装領域電極と試験用領域電極が形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記樹脂封止半導体チップの実装領域電極と前記実装基板の電極とを電気的に接続後、第２の樹脂で樹脂封止することを特徴とする。
【００１８】
係る方法を採用することにより、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を行うことができる。
【００１９】
前記課題を解決する本願発明の半導体装置の製造方法は、前記第１の樹脂封止半導体チップの樹脂表面に形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記実装基板に前記第２の半導体チップを搭載し、次いで、前記第２半導体チップ上に前記第１の封止樹脂半導体チップを搭載し、前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域電極とを接続後、第１の樹脂封止半導体チップと第２の半導体チップを第２の樹脂で樹脂封止することを特徴とする。
【００２０】
係る方法を採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
【００２１】
【作用】
本発明の半導体装置及び半導体装置の製造方法によれば、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けて、実装領域電極と試験用領域電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記樹脂封止半導体チップの実装領域電極と前記実装基板の電極とを電気的に接続後、第２の樹脂で樹脂封止することにより、実装時に選別試験で傷がついた試験用領域電極を使用することがなくなる。
また、半導体チップを樹脂封止パッケージとし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にＢＴを行うことができる。
その結果、ボンディングワイヤを接続する表面電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を効率よく安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージとするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、保管や保存の取扱が容易となる。
従って、本発明に係る半導体装置をＭＣＰに用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれがＢＴを完了したＫＧＤと見なすことができるため、従来よりもＭＣＰの信頼性が向上し、結果として歩留まりを向上させることができる。
【００２２】
また、本発明の半導体装置によれば、第一の樹脂封止パッケージを形成する際に、配線電極が形成されたテープ基板上に半導体チップをマウント材（接着剤）を介して設置し、半導体チップの電極と前記配線電極とを結線し、封止樹脂によって樹脂封止することによって、第一の樹脂封止パッケージの表面に形成される電極が確実に、かつ効率よく設けられる。
【００２３】
本願発明の半導体装置は、ワイヤボンディングを採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
すなわち、接合部上面に半導体チップ等の膨張係数が実装基板との膨張が大きく離れた部材が存在しないので、ボンディングワイヤの接合部分にかかる応力も小さくなり、実装信頼性が向上する。
【００２４】
また、封止樹脂にはアンダーフィルを設ける場合のように高価な樹脂を用いる必要がないため、製造コストを低減させることができる。
さらに、接続される樹脂封止パッケージ同士や実装基板との電極の位置を規格化する工程を削減することができる。
前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とがワイヤボンディング接続された構成とすることにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
【００２５】
【発明の実施の形態】
以下に、本発明に係る半導体装置及びその製造方法の一実施の形態における構成について図面を参照して説明する。
ここで、本発明に係る半導体装置及びその製造方法の実施の形態の説明においては、実装基板に実装される半導体装置を第一の樹脂封止パッケージとし、実装基板に実装されてなる半導体装置を第二の樹脂封止パッケージとして説明する。図１（ａ）は、本発明に係る半導体装置の一実施の形態における構成を示す平面図であり、図１（ａ）におけるＡ−Ａ断面図が図１（ｂ）である。
図１（ａ）に示すように、本発明に係る半導体装置、特に第一の樹脂封止パッケージ１１は、半導体チップを内蔵するように樹脂封止した封止樹脂７からなり、表面には実装用領域１０１と試験用領域１０２とからなる電極４が複数形成されている。
係る電極４は、第一の樹脂封止パッケージ１１の周縁部に沿って設置されている。
また、第一の樹脂封止パッケージ１１が実装基板に実装される際の接続距離を短くするために、各電極４の外側に実装用領域１０１が形成され、各電極４の内側に試験用領域１０２が形成されている。
【００２６】
次に、図１（ｂ）に示すように、第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ１１の表面に形成された電極４と半導体チップ３の電極（図示せず）とが第一のボンディングワイヤによって電気的に接続されている。
すなわち、半導体チップ３の電極も、前記第一の樹脂封止パッケージ１１と電極４との位置関係同様、半導体チップ３の周縁部に設置されている。
【００２７】
このようにして、本発明に係る半導体装置は実装基板に実装される以前にパッケージ化されているので、従来のようなチップ割れ等の問題が生じることなく、安価な検査ソケットを使用して検査することができる。
また、本発明に係る半導体装置が予めパッケージ化されていることにより、周囲の環境の影響、例えば水分や汚れ等による汚染を受けにくいため、保管や保存等も含めた取扱が容易となる。
さらに、本発明に係る半導体装置は、電極４が実装用領域１０１と試験用領域１０２とからなるため、試験用プローブの先端は試験用領域１０２に接触し、実装基板（図示せず）との接続は実装用領域１０１でそれぞれ独立して行うことができる。
これは、従来のように、製品化された半導体装置の電極が検査工程でプローブの先端によって傷つけられ、ボンディング工程における剥離等の発生を未然に防ぐことができるものである。
従って、パッケージ化された本発明に係る半導体装置により、ＢＴ等のスクリーニングを従来よりも高信頼性の下で行うことができると共に、ボンディング部位の剥離等を未然に防ぐことができるため、効率よくＫＧＤを得ることができる。
【００２８】
次に、本発明に係る半導体装置の一実施の形態における製造方法について図面を参照して以下に説明する。
図２（ａ）は、本発明に係る半導体装置の一実施の形態における製造方法を示す平面図であり、図２（ａ）におけるＢ−Ｂ断面図が図２（ｂ）である。る。
図２（ａ）に示すように、本発明に係る半導体装置を実装する実装基板２上には、実装基板上の端子２１が複数設置されている。
電極４の試験用領域１０２に試験用プローブ又は試験ソケット等を接続し、ＢＴを終えてＫＧＤであると認められた第一の樹脂封止パッケージ１１の電極４の実装用領域１０１と、実装基板上の端子２１とをそれぞれ第二のボンディングワイヤ６により電気的に接続する。
その後、実装基板２上に第一の樹脂封止パッケージ１１及び実装基板上の端子２１を覆うように第二の封止樹脂８を形成することによって、実装基板２上にＫＧＤが実装されたこととなる。
これは、本発明に係る半導体装置が、実装基板２上にベアチップとして実装されるＢＴ可能な半導体装置であると共に、電極の剥離等の防止を実現することによってＫＧＤとして取り扱うことができるからである。
【００２９】
また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図２（ｂ）を参照して以下に説明する。
図２（ｂ）に示すように、実装基板２上には電極２１が設けられており、係る実装基板上の電極２１と、マウント材を介して実装基板２上に設置された第一の樹脂封止パッケージ１１の電極４とが第二のボンディングワイヤ６によって電気的に接続されている。
ここで、前記第一の樹脂封止パッケージ１１は半導体チップ３を第一の封止樹脂７で樹脂封止してなるものであり、前記半導体チップ３の電極（図示せず）と前記電極４とが第一のボンディングワイヤ５によって電気的に接続されている。このように、実装基板２上に設置された第一の樹脂封止パッケージ１１は、第二のボンディングワイヤ６と共に第二の封止樹脂８によって封止され、第二の樹脂封止パッケージ１２に内蔵されるように実装基板２上に実装される。
【００３０】
（他の実施の形態）
また、本発明に係る半導体装置の他の実施の形態として、図３を参照して以下に説明する。
図３（ａ）は本発明に係る半導体装置の他の実施の形態における構造を示す平面図であり、この図３（ａ）におけるＣ−Ｃ断面図が図３（ｂ）である。
図３（ａ）に示すように、本発明の他の実施の形態における半導体装置、特に第一の樹脂封止パッケージ１１は、前述した本発明の一実施の形態と同様に、半導体チップ（図示せず）を内蔵するように樹脂封止した封止樹脂７からなり、表面には実装用領域１０１と試験用領域１０２とからなる電極４が複数形成されている。
係る電極４は、二の電極４が相互に対向する櫛形状をなして、第一の樹脂封止パッケージ１１の表面に形成されている。
また、第一の樹脂封止パッケージ１１が実装基板（図示せず）に実装される際の接続距離を短くするために、各電極４の外側に実装用領域１０１が形成され、各電極４の内側に試験用領域１０２が形成されている。
【００３１】
次に、図３（ｂ）に示すように、第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ１１の表面に形成された電極４と半導体チップ３の電極（図示せず）とがフリップチップ接続されている。
すなわち、図３（ｂ）に示した本発明に係る半導体装置は、半導体チップ３の電極が半導体チップ３の表面のほぼ中央近傍に並列されたセンターパッドレイアウトの場合である。
この半導体チップ３の電極と第一の樹脂封止パッケージ１１の電極４とのフリップチップ接続は、前述した本発明に係る半導体装置の一実施の形態に採用した半導体チップのパッドレイアウトに採用してもよい。
【００３２】
次に、本発明に係る半導体装置の他の実施の形態における製造方法について図面を参照して以下に説明する。
図４（ａ）は、本発明に係る半導体装置の他の実施の形態における製造方法を示す平面図であり、図４（ａ）におけるＤ−Ｄ断面図が図４（ｂ）である。
図４（ａ）に示すように、本発明に係る半導体装置を実装する実装基板２上には、実装基板上の端子２１が複数設置されている。
電極４の試験用領域１０２に試験用プローブ又は試験ソケット等を接続し、ＢＴを終えてＫＧＤであると認められた第一の樹脂封止パッケージ１１の電極４の実装用領域１０１と、実装基板上の端子２１とをそれぞれ第二のボンディングワイヤ６により電気的に接続する。
その後、実装基板２上に第一の樹脂封止パッケージ１１及び実装基板上の端子２１を覆うように第二の封止樹脂８を形成することによって、実装基板２上にＫＧＤが実装されたこととなる。
【００３３】
また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図４（ｂ）を参照して以下に説明する。
図４（ｂ）に示すように、実装基板２上には電極２１が設けられており、係る実装基板上の電極２１と、マウント材を介して実装基板２上に設置された第一の樹脂封止パッケージ１１の電極４とが第二のボンディングワイヤ６によって電気的に接続されている。
ここで、前記第一の樹脂封止パッケージ１１は半導体チップ３を第一の封止樹脂７で樹脂封止してなるものであり、前記半導体チップ３の電極（図示せず）と前記電極４とが第一のボンディングワイヤ５によって電気的に接続されている。このように、実装基板２上に設置された第一の樹脂封止パッケージ１１は、第二のボンディングワイヤ６と共に第二の封止樹脂８によって封止され、第二の樹脂封止パッケージ１２に内蔵されるように実装基板２上に実装される。
【００３４】
また、本願発明に係る半導体装置をＭＣＰに適用した場合の実施の形態を図５を参照して以下に説明する。
図５は、本発明に係る半導体装置をＭＣＰに適用した場合の実施の形態を示す断面図である。
図５に示すように、第二の半導体パッケージ１２は、実装基板２に実装される際に、実装基板２上の電極と接続されるリードフレームに第一の半導体パッケージ１１及び第一の半導体パッケージ１１’が搭載されると共に、第二の封止樹脂８によって樹脂封止される。
このとき、第一の樹脂封止パッケージ１１及び第一の樹脂封止パッケージは、それぞれ半導体チップ３及び半導体チップ３’を内蔵しており、その構成については、前述したとおりである。
但し、本発明に係る半導体装置をＭＣＰに適用するにあたっては、第一の樹脂封止パッケージ１１の電極４は、第一の樹脂封止パッケージ１１を載置している第一の樹脂封止パッケージ１１’の電極４’に第二のボンディングワイヤ６によって接続されている。
また、第一の樹脂封止パッケージ１１’の電極４’とリードフレームとが第二のボンディングワイヤ６’によって接続されている。
このように、本発明に係る半導体装置をＭＣＰに採用することによって、実装基板に実装される樹脂封止パッケージ（第二の樹脂封止パッケージ）に内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）にＢＴ等のスクリーニングを行うことが可能である。
従って、前記内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）をそれぞれＫＧＤのように扱うことができ、従来のＣＯＢよりも信頼性を向上させることができる。
【００３５】
加えて、本発明に係る半導体装置においては、第一の樹脂封止パッケージの表面に形成された電極をＴＣＰに形成された配線電極としてもよい。
具体的には、図６に示すように、試験用領域と実装用領域からなる電極（配線電極）が形成されたＴＣＰにマウント材（接着剤）を介して半導体チップを設置し、前記電極と半導体チップの電極とを結線し、前記電極が表面に露出するように封止樹脂で樹脂封止する。
このように第一の樹脂封止パッケージを形成することによって、従来のように、選別試験に脆性の半導体チップを用いるよりも容易かつ確実に選別試験を行うことができ、ＴＣＰを用いているので、第一の樹脂封止パッケージの成型にかかる労力を軽減する。
従って、第一の樹脂封止パッケージの表面に形成された電極をＴＣＰに形成された配線電極とすることにより、第一の樹脂封止パッケージを製造する際の歩留まりを向上させることができる。
本発明は、半導体チップを内蔵し、試験用領域と実装用領域からなる電極を備えた第一の樹脂封止パッケージ及び第二の樹脂封止パッケージにより、実装される対象に関わらず、ＫＧＤと見なすことができる半導体装置及びその製造方法を提供するものである。
【００３６】
【発明の効果】
以上説明したように、本発明に係る半導体装置及びその製造方法によれば、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を行うことができる。
具体的には、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けることにより、実装時に選別試験で傷がついた電極を使用することがなくなる。
また、半導体チップを樹脂封止パッケージし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にＢＴを行うことができる。
すなわち、ボンディングワイヤを接続する電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を容易かつ安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、保管や保存の取扱が容易となる。
従って、本発明に係る半導体装置をＭＣＰに用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれがＢＴを完了したＫＧＤと見なすことができるため、従来よりもＭＣＰの信頼性が向上し、結果として歩留まりを向上させることができる。
【００３７】
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施の形態における構成を示す平面図及び断面図である。
【図２】本発明に係る半導体装置の製造方法の一実施の形態における構成を示す平面図及び断面図である。
【図３】本発明に係る半導体装置の他の実施の形態における構成を示す平面図及び断面図である。
【図４】本発明に係る半導体装置の製造方法の他の実施の形態における構成を示す平面図及び断面図である。
【図５】本発明に係る半導体装置の製造方法の他の実施の形態としてＭＣＰに適用した場合における構成を示す断面図である。
【図６】本発明に係る半導体装置の製造方法の他の実施の形態として第一の樹脂封止パッケージにＴＣＰを適用した場合における構成を示す断面図である。
【図７】従来における半導体装置及びその製造方法の構成を示す図である。
【図８】従来における半導体装置の製造方法の構成を示す平面図である。
【図９】従来における半導体装置の製造方法、特に半田ボールを用いたＣＳＰの構成を示す断面図である。
【符号の説明】
１．半導体装置
２．実装基板
３．半導体チップ
４．電極
５．第一のボンディングワイヤ
６．第二のボンディングワイヤ
７．第一の封止樹脂
８．第二の封止樹脂
１１．第一の樹脂封止パッケージ
１２．第二の樹脂封止パッケージ
２１．実装基板上の電極
１０１．実装用領域
１０２．試験用領域
【発明の属する分野】
本発明は、半導体装置、特にベアチップ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、良品の半導体チップ、特に良品のベアチップはＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）と呼ばれ、このＫＧＤの取得をいかに効率よく行うかが近年求められている。
このＫＧＤを取得する方法について図７を用いて以下に説明する。
図７は従来におけるＫＧＤの選別方法を示す図である。
図７（ａ）に示すように、まず、半導体ウェハの状態で個々の半導体チップに所定のプローブ検査を行う。
その後、半導体ウェハをダイシング（切断）して図７（ｂ）に示す様な半導体チップ３の個片に分離する。
これらの半導体チップ３の表面には電極が設けられており、係る電極は半導体チップ３のほぼ中心線に一列に並んだ構成や、半導体チップ３の周縁部に配置された構成が多く採用されていた。
その後、前記プローブ検査の結果に基づいて半導体チップ３を選別し、これにより、良品の半導体チップのみをバーンイン検査（以下、ＢＴとする）等のスクリーニング検査を行う。
この際、良品の半導体チップのみをＢＴ用のチップトレイまたはキャリアソケットに収容し、ＫＧＤ専用治具および専用装置を用いてチップ状態でのＢＴ（以降、チップＢＴとする）を行い、さらに、選別した後、ＢＴ用のチップトレイ若しくは、キャリアソケット）から半導体チップを取り出し、良品の半導体チップを出荷用のトレイに移し換えて梱包及び出荷を行っている。
【０００３】
出荷された半導体チップを実装基板に実装した場合の断面図を図７（ｃ）に示す。
図７（ｃ）に示すように、従来のベアチップは、半導体チップ３を実装基板２上に直接載置すると共に、半導体チップ３上の電極と実装基板上の電極とを接続した後、封止樹脂によって樹脂封止することで実装されていた。
【０００４】
しかしながら、パッケージ化されていない半導体チップ、すなわちベアチップを従来のようにスクリーニングする場合においては、前記半導体チップ個片若しくは半導体ウェハが非常に薄く形成されているため、割れやすく、選別試験に使用されるソケットやプローブ、テスターの操作には非常に繊細な操作が要求されていた。
従って、そのような繊細な操作を行うことができる検査装置を使用するにあたり、検査装置の仕様が複雑化し、検査装置のコストが高価なものになることはやむを得ないことであった。
また、選別試験ではプローブが半導体チップの電極に接することによって行われるが、選別試験及びＢＴが終了した後、前記電極にはベアチップを基板に実装するためのボンディングパッドとしても機能するため、プローブの先端によって電極の表面に傷が付けられることは避けなければならなかった。
仮に、電極の表面に傷が付けられた場合には、ボンディングで剥離を生じさせることがあり、半導体チップ自体がＫＧＤであったとしても、半導体パッケージとしては不良品とみなされ、歩留まりを低下させることになっていた。
さらに、前記半導体チップ個片や半導体ウェハは、そのままの状態では、水分や汚れ等が存在する環境に悪影響を受けやすく、その結果として、ＫＧＤがなかなか市場に行き渡らなかった。
【０００５】
また、一の半導体チップを内蔵する一の半導体パッケージにおいては、ＫＧＤではないスクリーニング未了の半導体チップを組み立ててパッケージ状態で選別、ＢＴを行ってもその不良品率は大きな問題ではなかった。
しかし、近年市場に数多く出回っている複数の半導体チップ搭載した半導体パッケージであるＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）においては、必ずしもＭＣＰを構成する半導体チップが全てＫＧＤであるとは限らなかった。
すなわち、ＫＧＤかどうか不明な複数の半導体チップを一の半導体パッケージに搭載し、係る半導体パッケージに対して選別、ＢＴを行うと、その不良品率は複数の半導体チップの不良品率が掛け合わされるために大きくなり、結果としてＭＣＰの歩留まりを低下させることになっていた。
【０００６】
ここで、例えば以下に示す文献に示された半導体装置およびそのテスト方法が提案されている。この特許文献１に開示された半導体装置およびそのテスト方法では図８に示すように、半導体チップが搭載されるＴＣＰ１０１０上に、半導体チップの電極が接続されるＴＣＰ１０１０上の接続パッドを延設してテストパッド１０１４が形成されている。
【０００７】
【特許文献１】
特開平１１−４０６１７号
【０００８】
【発明が解決しようとする課題】
しかしながら、この特許文献１に開示された半導体装置およびそのテスト方法では、脆性の半導体チップを扱う点において、高精度のハンドラー等を用いることに変わりはなく、半導体チップが接続される接続パッドと延設されたテストパッドとの断線等が生じていた場合、半導体チップの選別試験が精度よく行われないおそれがある。
また、延設されたテストパッド１０１４を個々に製造する工程を新たに設ける必要が生じる。
【０００９】
また、図９に示すように、従来、半田ボールを用いたＣＳＰでは、基板の膨張等により発生する応力が半田ボールに負担することを防ぐため、半田ボールを取り囲むように樹脂で固定するアンダーフィルによる技術が採用されていた。
しかしながらこのアンダーフィルに使用される樹脂は、半導体パッケージと基板との非常に狭い間隔を半田ボールを包むように充填する必要があるため、フィラーが小さく、高い流動性が要求され、結果として高価な樹脂が使用されていた。
【００１０】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、ＫＧＤの取得を容易に行うことができると共に、周囲の環境に影響されることなく品質を保持することができる半導体チップ半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記課題を解決する本願発明の半導体装置は、半導体チップと、前記半導体チップを覆う封止樹脂と、前記封止樹脂表面に形成された電極とから構成された半導体装置であって、前記半導体チップの電極と前記樹脂表面に形成された電極とを電気的に接続すると共に、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有することを特徴とする。
【００１２】
係る構成とすることにより、半導体チップのチップ割れ等を懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を効率よく安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージとするため、保管や保存の取扱が容易となる。
ここで、前記実装対象とは、半導体チップを内蔵した一の樹脂封止パッケージを実装する場合には、実装基板やＴＣＰを指すものである。
また、半導体チップを内蔵した二以上の樹脂封止パッケージ、すなわちＭＣＰの場合には、他の樹脂封止パッケージに載置している樹脂封止パッケージにおける実装対象は、前記他の樹脂封止パッケージの表面に形成された電極であり、他の樹脂封止パッケージを載置している樹脂封止パッケージにおける実装対象は、実装基板やＴＣＰを指す。
さらに、前期試験用機器とは試験用ソケット、コンタクトピン、プローバ等である。
【００１３】
また、前記課題を解決するために提供する本願発明の半導体装置は、第１の半導体チップと、前記半導体チップを覆う第１の封止樹脂と、前記封止樹脂表面に形成された電極とを有する樹脂封止半導体チップと実装基板から構成された半導体装置であって、前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とは電気的に接続され、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、前記樹脂封止半導体チップの実装領域電極と前記実装基板上の電極とが電気的に接続され、前記樹脂封止半導体チップが第２の樹脂で封止されていることを特徴とする。
【００１４】
係る構成とすることにより、実装領域電極と試験用領域電極とを備え、樹脂封止パッケージ（第一の樹脂封止パッケージ）を従来の半導体チップの替わりに内蔵したＫＧＤを提供することができ、安価かつ効率よく半導体チップを選別し、精度よくＫＧＤを取得することができる。
【００１５】
前記課題を解決する本願発明の半導体装置は、第１の半導体チップと、前記第１の半導体チップを覆う第１の封止樹脂と、前記第１の封止樹脂表面に形成された電極とを有する第１の樹脂封止半導体チップと、前記第１の樹脂封止半導体チップを積層した第２の半導体チップを実装基板に搭載した半導体装置であって、前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とが電気的に接続され、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、前記実装基板の電極と前記第２の半導体チップの電極とが電気的に接続され、前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域とを電気的に接続し、前記第１の樹脂封止半導体チップ及び第２の半導体チップを第２の樹脂で封止したことを特徴とする。
【００１６】
係る構成とすることにより、第一の樹脂封止パッケージの表面に形成される電極が確実に、かつ効率よく設けられる。
【００１７】
前記課題を解決するために提供する本願発明に係る半導体装置の製造方法は、前記樹脂封止半導体チップの実装領域電極と試験用領域電極が形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記樹脂封止半導体チップの実装領域電極と前記実装基板の電極とを電気的に接続後、第２の樹脂で樹脂封止することを特徴とする。
【００１８】
係る方法を採用することにより、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を行うことができる。
【００１９】
前記課題を解決する本願発明の半導体装置の製造方法は、前記第１の樹脂封止半導体チップの樹脂表面に形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記実装基板に前記第２の半導体チップを搭載し、次いで、前記第２半導体チップ上に前記第１の封止樹脂半導体チップを搭載し、前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域電極とを接続後、第１の樹脂封止半導体チップと第２の半導体チップを第２の樹脂で樹脂封止することを特徴とする。
【００２０】
係る方法を採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
【００２１】
【作用】
本発明の半導体装置及び半導体装置の製造方法によれば、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けて、実装領域電極と試験用領域電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記樹脂封止半導体チップの実装領域電極と前記実装基板の電極とを電気的に接続後、第２の樹脂で樹脂封止することにより、実装時に選別試験で傷がついた試験用領域電極を使用することがなくなる。
また、半導体チップを樹脂封止パッケージとし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にＢＴを行うことができる。
その結果、ボンディングワイヤを接続する表面電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を効率よく安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージとするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、保管や保存の取扱が容易となる。
従って、本発明に係る半導体装置をＭＣＰに用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれがＢＴを完了したＫＧＤと見なすことができるため、従来よりもＭＣＰの信頼性が向上し、結果として歩留まりを向上させることができる。
【００２２】
また、本発明の半導体装置によれば、第一の樹脂封止パッケージを形成する際に、配線電極が形成されたテープ基板上に半導体チップをマウント材（接着剤）を介して設置し、半導体チップの電極と前記配線電極とを結線し、封止樹脂によって樹脂封止することによって、第一の樹脂封止パッケージの表面に形成される電極が確実に、かつ効率よく設けられる。
【００２３】
本願発明の半導体装置は、ワイヤボンディングを採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
すなわち、接合部上面に半導体チップ等の膨張係数が実装基板との膨張が大きく離れた部材が存在しないので、ボンディングワイヤの接合部分にかかる応力も小さくなり、実装信頼性が向上する。
【００２４】
また、封止樹脂にはアンダーフィルを設ける場合のように高価な樹脂を用いる必要がないため、製造コストを低減させることができる。
さらに、接続される樹脂封止パッケージ同士や実装基板との電極の位置を規格化する工程を削減することができる。
前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とがワイヤボンディング接続された構成とすることにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
【００２５】
【発明の実施の形態】
以下に、本発明に係る半導体装置及びその製造方法の一実施の形態における構成について図面を参照して説明する。
ここで、本発明に係る半導体装置及びその製造方法の実施の形態の説明においては、実装基板に実装される半導体装置を第一の樹脂封止パッケージとし、実装基板に実装されてなる半導体装置を第二の樹脂封止パッケージとして説明する。図１（ａ）は、本発明に係る半導体装置の一実施の形態における構成を示す平面図であり、図１（ａ）におけるＡ−Ａ断面図が図１（ｂ）である。
図１（ａ）に示すように、本発明に係る半導体装置、特に第一の樹脂封止パッケージ１１は、半導体チップを内蔵するように樹脂封止した封止樹脂７からなり、表面には実装用領域１０１と試験用領域１０２とからなる電極４が複数形成されている。
係る電極４は、第一の樹脂封止パッケージ１１の周縁部に沿って設置されている。
また、第一の樹脂封止パッケージ１１が実装基板に実装される際の接続距離を短くするために、各電極４の外側に実装用領域１０１が形成され、各電極４の内側に試験用領域１０２が形成されている。
【００２６】
次に、図１（ｂ）に示すように、第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ１１の表面に形成された電極４と半導体チップ３の電極（図示せず）とが第一のボンディングワイヤによって電気的に接続されている。
すなわち、半導体チップ３の電極も、前記第一の樹脂封止パッケージ１１と電極４との位置関係同様、半導体チップ３の周縁部に設置されている。
【００２７】
このようにして、本発明に係る半導体装置は実装基板に実装される以前にパッケージ化されているので、従来のようなチップ割れ等の問題が生じることなく、安価な検査ソケットを使用して検査することができる。
また、本発明に係る半導体装置が予めパッケージ化されていることにより、周囲の環境の影響、例えば水分や汚れ等による汚染を受けにくいため、保管や保存等も含めた取扱が容易となる。
さらに、本発明に係る半導体装置は、電極４が実装用領域１０１と試験用領域１０２とからなるため、試験用プローブの先端は試験用領域１０２に接触し、実装基板（図示せず）との接続は実装用領域１０１でそれぞれ独立して行うことができる。
これは、従来のように、製品化された半導体装置の電極が検査工程でプローブの先端によって傷つけられ、ボンディング工程における剥離等の発生を未然に防ぐことができるものである。
従って、パッケージ化された本発明に係る半導体装置により、ＢＴ等のスクリーニングを従来よりも高信頼性の下で行うことができると共に、ボンディング部位の剥離等を未然に防ぐことができるため、効率よくＫＧＤを得ることができる。
【００２８】
次に、本発明に係る半導体装置の一実施の形態における製造方法について図面を参照して以下に説明する。
図２（ａ）は、本発明に係る半導体装置の一実施の形態における製造方法を示す平面図であり、図２（ａ）におけるＢ−Ｂ断面図が図２（ｂ）である。る。
図２（ａ）に示すように、本発明に係る半導体装置を実装する実装基板２上には、実装基板上の端子２１が複数設置されている。
電極４の試験用領域１０２に試験用プローブ又は試験ソケット等を接続し、ＢＴを終えてＫＧＤであると認められた第一の樹脂封止パッケージ１１の電極４の実装用領域１０１と、実装基板上の端子２１とをそれぞれ第二のボンディングワイヤ６により電気的に接続する。
その後、実装基板２上に第一の樹脂封止パッケージ１１及び実装基板上の端子２１を覆うように第二の封止樹脂８を形成することによって、実装基板２上にＫＧＤが実装されたこととなる。
これは、本発明に係る半導体装置が、実装基板２上にベアチップとして実装されるＢＴ可能な半導体装置であると共に、電極の剥離等の防止を実現することによってＫＧＤとして取り扱うことができるからである。
【００２９】
また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図２（ｂ）を参照して以下に説明する。
図２（ｂ）に示すように、実装基板２上には電極２１が設けられており、係る実装基板上の電極２１と、マウント材を介して実装基板２上に設置された第一の樹脂封止パッケージ１１の電極４とが第二のボンディングワイヤ６によって電気的に接続されている。
ここで、前記第一の樹脂封止パッケージ１１は半導体チップ３を第一の封止樹脂７で樹脂封止してなるものであり、前記半導体チップ３の電極（図示せず）と前記電極４とが第一のボンディングワイヤ５によって電気的に接続されている。このように、実装基板２上に設置された第一の樹脂封止パッケージ１１は、第二のボンディングワイヤ６と共に第二の封止樹脂８によって封止され、第二の樹脂封止パッケージ１２に内蔵されるように実装基板２上に実装される。
【００３０】
（他の実施の形態）
また、本発明に係る半導体装置の他の実施の形態として、図３を参照して以下に説明する。
図３（ａ）は本発明に係る半導体装置の他の実施の形態における構造を示す平面図であり、この図３（ａ）におけるＣ−Ｃ断面図が図３（ｂ）である。
図３（ａ）に示すように、本発明の他の実施の形態における半導体装置、特に第一の樹脂封止パッケージ１１は、前述した本発明の一実施の形態と同様に、半導体チップ（図示せず）を内蔵するように樹脂封止した封止樹脂７からなり、表面には実装用領域１０１と試験用領域１０２とからなる電極４が複数形成されている。
係る電極４は、二の電極４が相互に対向する櫛形状をなして、第一の樹脂封止パッケージ１１の表面に形成されている。
また、第一の樹脂封止パッケージ１１が実装基板（図示せず）に実装される際の接続距離を短くするために、各電極４の外側に実装用領域１０１が形成され、各電極４の内側に試験用領域１０２が形成されている。
【００３１】
次に、図３（ｂ）に示すように、第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ１１の表面に形成された電極４と半導体チップ３の電極（図示せず）とがフリップチップ接続されている。
すなわち、図３（ｂ）に示した本発明に係る半導体装置は、半導体チップ３の電極が半導体チップ３の表面のほぼ中央近傍に並列されたセンターパッドレイアウトの場合である。
この半導体チップ３の電極と第一の樹脂封止パッケージ１１の電極４とのフリップチップ接続は、前述した本発明に係る半導体装置の一実施の形態に採用した半導体チップのパッドレイアウトに採用してもよい。
【００３２】
次に、本発明に係る半導体装置の他の実施の形態における製造方法について図面を参照して以下に説明する。
図４（ａ）は、本発明に係る半導体装置の他の実施の形態における製造方法を示す平面図であり、図４（ａ）におけるＤ−Ｄ断面図が図４（ｂ）である。
図４（ａ）に示すように、本発明に係る半導体装置を実装する実装基板２上には、実装基板上の端子２１が複数設置されている。
電極４の試験用領域１０２に試験用プローブ又は試験ソケット等を接続し、ＢＴを終えてＫＧＤであると認められた第一の樹脂封止パッケージ１１の電極４の実装用領域１０１と、実装基板上の端子２１とをそれぞれ第二のボンディングワイヤ６により電気的に接続する。
その後、実装基板２上に第一の樹脂封止パッケージ１１及び実装基板上の端子２１を覆うように第二の封止樹脂８を形成することによって、実装基板２上にＫＧＤが実装されたこととなる。
【００３３】
また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図４（ｂ）を参照して以下に説明する。
図４（ｂ）に示すように、実装基板２上には電極２１が設けられており、係る実装基板上の電極２１と、マウント材を介して実装基板２上に設置された第一の樹脂封止パッケージ１１の電極４とが第二のボンディングワイヤ６によって電気的に接続されている。
ここで、前記第一の樹脂封止パッケージ１１は半導体チップ３を第一の封止樹脂７で樹脂封止してなるものであり、前記半導体チップ３の電極（図示せず）と前記電極４とが第一のボンディングワイヤ５によって電気的に接続されている。このように、実装基板２上に設置された第一の樹脂封止パッケージ１１は、第二のボンディングワイヤ６と共に第二の封止樹脂８によって封止され、第二の樹脂封止パッケージ１２に内蔵されるように実装基板２上に実装される。
【００３４】
また、本願発明に係る半導体装置をＭＣＰに適用した場合の実施の形態を図５を参照して以下に説明する。
図５は、本発明に係る半導体装置をＭＣＰに適用した場合の実施の形態を示す断面図である。
図５に示すように、第二の半導体パッケージ１２は、実装基板２に実装される際に、実装基板２上の電極と接続されるリードフレームに第一の半導体パッケージ１１及び第一の半導体パッケージ１１’が搭載されると共に、第二の封止樹脂８によって樹脂封止される。
このとき、第一の樹脂封止パッケージ１１及び第一の樹脂封止パッケージは、それぞれ半導体チップ３及び半導体チップ３’を内蔵しており、その構成については、前述したとおりである。
但し、本発明に係る半導体装置をＭＣＰに適用するにあたっては、第一の樹脂封止パッケージ１１の電極４は、第一の樹脂封止パッケージ１１を載置している第一の樹脂封止パッケージ１１’の電極４’に第二のボンディングワイヤ６によって接続されている。
また、第一の樹脂封止パッケージ１１’の電極４’とリードフレームとが第二のボンディングワイヤ６’によって接続されている。
このように、本発明に係る半導体装置をＭＣＰに採用することによって、実装基板に実装される樹脂封止パッケージ（第二の樹脂封止パッケージ）に内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）にＢＴ等のスクリーニングを行うことが可能である。
従って、前記内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）をそれぞれＫＧＤのように扱うことができ、従来のＣＯＢよりも信頼性を向上させることができる。
【００３５】
加えて、本発明に係る半導体装置においては、第一の樹脂封止パッケージの表面に形成された電極をＴＣＰに形成された配線電極としてもよい。
具体的には、図６に示すように、試験用領域と実装用領域からなる電極（配線電極）が形成されたＴＣＰにマウント材（接着剤）を介して半導体チップを設置し、前記電極と半導体チップの電極とを結線し、前記電極が表面に露出するように封止樹脂で樹脂封止する。
このように第一の樹脂封止パッケージを形成することによって、従来のように、選別試験に脆性の半導体チップを用いるよりも容易かつ確実に選別試験を行うことができ、ＴＣＰを用いているので、第一の樹脂封止パッケージの成型にかかる労力を軽減する。
従って、第一の樹脂封止パッケージの表面に形成された電極をＴＣＰに形成された配線電極とすることにより、第一の樹脂封止パッケージを製造する際の歩留まりを向上させることができる。
本発明は、半導体チップを内蔵し、試験用領域と実装用領域からなる電極を備えた第一の樹脂封止パッケージ及び第二の樹脂封止パッケージにより、実装される対象に関わらず、ＫＧＤと見なすことができる半導体装置及びその製造方法を提供するものである。
【００３６】
【発明の効果】
以上説明したように、本発明に係る半導体装置及びその製造方法によれば、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を行うことができる。
具体的には、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けることにより、実装時に選別試験で傷がついた電極を使用することがなくなる。
また、半導体チップを樹脂封止パッケージし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にＢＴを行うことができる。
すなわち、ボンディングワイヤを接続する電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を容易かつ安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、保管や保存の取扱が容易となる。
従って、本発明に係る半導体装置をＭＣＰに用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれがＢＴを完了したＫＧＤと見なすことができるため、従来よりもＭＣＰの信頼性が向上し、結果として歩留まりを向上させることができる。
【００３７】
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施の形態における構成を示す平面図及び断面図である。
【図２】本発明に係る半導体装置の製造方法の一実施の形態における構成を示す平面図及び断面図である。
【図３】本発明に係る半導体装置の他の実施の形態における構成を示す平面図及び断面図である。
【図４】本発明に係る半導体装置の製造方法の他の実施の形態における構成を示す平面図及び断面図である。
【図５】本発明に係る半導体装置の製造方法の他の実施の形態としてＭＣＰに適用した場合における構成を示す断面図である。
【図６】本発明に係る半導体装置の製造方法の他の実施の形態として第一の樹脂封止パッケージにＴＣＰを適用した場合における構成を示す断面図である。
【図７】従来における半導体装置及びその製造方法の構成を示す図である。
【図８】従来における半導体装置の製造方法の構成を示す平面図である。
【図９】従来における半導体装置の製造方法、特に半田ボールを用いたＣＳＰの構成を示す断面図である。
【符号の説明】
１．半導体装置
２．実装基板
３．半導体チップ
４．電極
５．第一のボンディングワイヤ
６．第二のボンディングワイヤ
７．第一の封止樹脂
８．第二の封止樹脂
１１．第一の樹脂封止パッケージ
１２．第二の樹脂封止パッケージ
２１．実装基板上の電極
１０１．実装用領域
１０２．試験用領域
Claims (11)
- 半導体チップと、前記半導体チップを覆う封止樹脂と、前記封止樹脂表面に形成された電極とから構成された半導体装置であって、
前記半導体チップの電極と前記樹脂表面に形成された電極とを電気的に接続すると共に、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有することを特徴とする半導体装置。 - 前記実装領域電極が試験用領域電極よりも外周に設けられていることを特徴とする請求項２に記載の半導体装置。
- 前記実装領域電極と前記試験領域電極が、同一平面に設けられていることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記半導体チップの電極と前記樹脂表面に形成された電極との接続がワイヤーボンディング接続であることを特徴とする請求項１乃至請求項３の何れか一に記載の半導体装置。
- 前記半導体チップの電極と前記樹脂表面に形成された電極との接続がフリップチップ接続であることを特徴とする請求項１乃至請求項３の何れか一に記載の半導体装置。
- 前記封止樹脂表面に形成された電極は、テープ基板上に形成された配線電極てあることを特徴とする請求項１に記載の半導体装置。
- 第１の半導体チップと、前記半導体チップを覆う第１の封止樹脂と、前記封止樹脂表面に形成された電極とを有する樹脂封止半導体チップと実装基板から構成された半導体装置であって、
前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とは電気的に接続され、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、
前記樹脂封止半導体チップの実装領域電極と前記実装基板上の電極とが電気的に接続され、前記樹脂封止半導体チップが第２の樹脂で封止されていることを特徴とする半導体装置。 - 第１の半導体チップと、前記第１の半導体チップを覆う第１の封止樹脂と、前記第１の封止樹脂表面に形成された電極とを有する第１の樹脂封止半導体チップと、前記第１の樹脂封止半導体チップを積層した第２の半導体チップを実装基板に搭載した半導体装置であって、
前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とが電気的に接続され、
前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、
前記実装基板の電極と前記第２の半導体チップの電極とが電気的に接続され、前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域とを電気的に接続し、前記第１の樹脂封止半導体チップ及び第２の半導体チップを第２の樹脂で封止したことを特徴とする半導体装置。 - 前記第２の半導体チップは、前記第２の半導体チップを覆う第３の封止樹脂と、前記封止樹脂表面に形成された電極とを有し、前記第２の半導体チップの電極と前記樹脂表面に形成された電極とを電気的に接続すると共に前記第３の樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有することを特徴とする請求項８に記載の半導体装置。
- 請求項７に記載の半導体装置の製造方法であって、
前記樹脂封止半導体チップの実装領域電極と試験用領域電極が形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記樹脂封止半導体チップの実装領域電極と前記実装基板の電極とを電気的に接続後、第２の樹脂で樹脂封止することを特徴とする半導体装置の製造方法。 - 請求項８乃至請求項９の何れか一に記載の半導体装置の製造方法であって、
前記第１の樹脂封止半導体チップの樹脂表面に形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記実装基板に前記第２の半導体チップを搭載し、次いで、前記第２半導体チップ上に前記第１の封止樹脂半導体チップを搭載し、
前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域電極とを接続後、第１の樹脂封止半導体チップと第２の半導体チップを第２の樹脂で樹脂封止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161182A JP2004031946A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161182A JP2004031946A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225982A Division JP2002040095A (ja) | 2000-07-26 | 2000-07-26 | 半導体装置及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031946A true JP2004031946A (ja) | 2004-01-29 |
Family
ID=31185397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003161182A Withdrawn JP2004031946A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294488A (ja) * | 2006-04-20 | 2007-11-08 | Shinko Electric Ind Co Ltd | 半導体装置、電子部品、及び半導体装置の製造方法 |
| US8987076B2 (en) | 2013-03-27 | 2015-03-24 | Mitsubishi Electric Corporation | Method of manufacturing transistor |
-
2003
- 2003-06-05 JP JP2003161182A patent/JP2004031946A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294488A (ja) * | 2006-04-20 | 2007-11-08 | Shinko Electric Ind Co Ltd | 半導体装置、電子部品、及び半導体装置の製造方法 |
| US8525355B2 (en) | 2006-04-20 | 2013-09-03 | Shinko Electric Industries Co., Ltd. | Semiconductor device, electronic apparatus and semiconductor device fabricating method |
| US8987076B2 (en) | 2013-03-27 | 2015-03-24 | Mitsubishi Electric Corporation | Method of manufacturing transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002040095A (ja) | 半導体装置及びその実装方法 | |
| US7247934B2 (en) | Multi-chip semiconductor package | |
| JP5441313B2 (ja) | ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム | |
| US20090011541A1 (en) | Stacked microelectronic devices and methods for manufacturing microelectronic devices | |
| US6287878B1 (en) | Method of fabricating chip scale package | |
| US20130256865A1 (en) | Semiconductor module | |
| JPH0777556A (ja) | テストソケット及びそれを用いたｋｇｄの製造方法 | |
| US6177722B1 (en) | Leadless array package | |
| KR20060041815A (ko) | 트레이 및 검사용 소켓과 반도체 장치의 제조방법 | |
| US20130120019A1 (en) | Thermal pad shorts test for wire bonded strip testing | |
| KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
| JP2004031946A (ja) | 半導体装置及びその製造方法 | |
| JP5885332B2 (ja) | 半導体装置の製造方法 | |
| JPH11111650A (ja) | 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具 | |
| JP4388926B2 (ja) | 半導体装置のパッケージ構造 | |
| JP2005347470A (ja) | 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置 | |
| US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
| JP2001007275A (ja) | 半導体装置及びそのテスト方法 | |
| JP4303772B2 (ja) | 半導体パッケージ | |
| JP3938876B2 (ja) | 半導体装置の製造方法 | |
| JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002196035A (ja) | 半導体装置の製造方法およびキャリア | |
| JP2002203945A (ja) | 半導体装置及びその製造方法 | |
| KR20030031661A (ko) | 반도체 칩 분석용 시편과 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050609 |