[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004096313A - 受信機およびその調整システム、方法 - Google Patents

受信機およびその調整システム、方法 Download PDF

Info

Publication number
JP2004096313A
JP2004096313A JP2002253166A JP2002253166A JP2004096313A JP 2004096313 A JP2004096313 A JP 2004096313A JP 2002253166 A JP2002253166 A JP 2002253166A JP 2002253166 A JP2002253166 A JP 2002253166A JP 2004096313 A JP2004096313 A JP 2004096313A
Authority
JP
Japan
Prior art keywords
receiver
reception state
data
circuit
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002253166A
Other languages
English (en)
Inventor
Hiroshi Miyagi
宮城 弘
Hiroshi Katsunaga
勝永 浩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2002253166A priority Critical patent/JP2004096313A/ja
Priority to PCT/JP2003/009642 priority patent/WO2004023642A1/ja
Priority to CN03820485.1A priority patent/CN1679231A/zh
Priority to US10/525,603 priority patent/US20060209987A1/en
Priority to TW092123864A priority patent/TWI227967B/zh
Publication of JP2004096313A publication Critical patent/JP2004096313A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Circuits Of Receivers In General (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

【課題】良好な特性を得るためにかかる手間とコストを低減することができる受信機およびその調整システム、方法を提供すること。
【解決手段】受信機には、静電容量値を調整することにより特性値が変化するクォドラチュア検波器が備わっており、このクォドラチュア検波器は、半導体基板上に形成された可変容量回路182と、半導体基板の外部に形成されたインダクタ120とコンデンサ122とからなるLC共振共振回路20とを含んで構成されている。可変容量回路182の静電容量値を変更することにより、クォドラチュア検波器の特性値が調整される。
【選択図】    図2

Description

【0001】
【発明の属する技術分野】
本発明は、クォドラチュア検波器等の微調整を行う受信機およびその調整システム、方法に関する。
【0002】
【従来の技術】
従来から、FM受信機には、フォスタ・シーレ検波器やレシオ検波器、クォドラチュア検波器等の各種の検波方式が用いられている。この中で、クォドラチュア検波器は、所定周波数の中間周波信号とこの信号の位相をπ/2シフトした信号とを乗算した結果から所定の高周波成分を除去することによりFM検波を行うものであり、入力される中間周波信号に対してその位相をπ/2だけシフトするπ/2移相器が必要になる。このπ/2移相器は、例えばインダクタやコイルを並列あるいは直列に組み合わせて構成されている。
【0003】
【発明が解決しようとする課題】
ところで、上述した従来のπ/2移相器に含まれるインダクタやコンデンサには製造時のばらつきがあるため、それらの素子定数もある範囲でばらついている。例えば、インダクタのインダクタンスやコンデンサの静電容量は、±10パーセントの範囲内でばらついている。当然ながら、これらのインダクタやコンデンサを組み合わせてπ/2移相器を構成した場合には、位相シフト量がπ/2となる周波数が所定周波数からずれてしまい、クォドラチュア検波器として、すなわちこのクォドラチュア検波器を用いたFM受信機として良好な特性が得られないことになる。このため、従来は、ばらつきの大きな部品の中から所望の特性値を有するものを選別して用いたり、セラミックスフィルタ等の高価な部品を用いて周波数の安定化を図ったりしており、良好な特性を得るために手間とコストがかかっていた。
【0004】
本発明は、このような点に鑑みて創作されたものであり、その目的は、良好な特性を得るためにかかる手間とコストを低減することができる受信機およびその調整システム、方法を提供することにある。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、本発明の受信機は、静電容量値を調整することにより特性値が変化する検波器を備えており、この検波器は、半導体基板上に形成された可変容量回路と、半導体基板の外部に形成されたインダクタと第1のコンデンサとからなる共振回路とを含んで構成され、可変容量回路の静電容量値を変更することにより、検波器の特性値が調整可能になっている。これにより、検波器を構成する共振回路のインダクタやコンデンサ等の素子定数が製造時にばらついた場合であっても、半導体基板上に形成された可変容量回路の静電容量値を変更して検波器の特性値を調整することができるため、検波器や受信機として良好な特性を得るために、ばらつきの少ない部品を選別したり高価な部品を使用したりする必要がなく、手間やコストを低減することが可能になる。
【0006】
また、上述した可変容量回路は、複数の第2のコンデンサと、これら第2のコンデンサのそれぞれを組み合わせて並列接続するスイッチとを備えることが望ましい。これにより、第2のコンデンサの組み合わせを変更しながら並列接続することにより、少ない数の第2のコンデンサを用いて多くの静電容量値を得ることが可能になる。
【0007】
また、複数の第2のコンデンサのそれぞれは、互いに異なる静電容量を有することが望ましい。これにより、第2のコンデンサの組み合わせを変えることにより、さらに多くの静電容量値を得ることが可能になる。
また、上述した複数の第2のコンデンサのそれぞれは、互いに静電容量が2倍に設定されていることが望ましい。これにより、第2のコンデンサを組み合わせることにより、一定間隔で増減する静電容量値を得ることが可能になる。
【0008】
また、上述した可変容量回路は、少なくともスイッチの数に対応したビット数のデータを格納する格納手段をさらに備えており、スイッチの接続状態を、格納手段に格納されたデータの各ビットの値に応じて設定することが望ましい。これにより、格納手段に所定のデータを格納するだけで各スイッチの接続状態を設定することが可能になり、検波器の特性を調整する際の手間を低減することができる。
【0009】
また、受信状態が最適となる検波器の特性値が予め測定されて、この特性値に対応するデータが保持された不揮発性のメモリと、受信動作を開始する前にメモリに保持されたデータを読み出して格納手段に格納する制御手段とをさらに備えることが望ましい。これにより、受信状態が最適となるデータを予め求めてメモリに記憶させるだけで受信機毎の調整作業を行うことが可能であり、受信機を最適な受信状態に調整する際の手間を低減することができる。
【0010】
また、上述した制御手段は、検波器の温度を検出しており、受信動作開始前に格納手段に格納されたデータの内容を、温度変化に応じて変更することが望ましい。これにより、温度が変動して検波器の特性が変化した場合であっても、受信機の最適な受信状態を維持することができる。
【0011】
また、上述した制御手段は、電源電圧を検出しており、受信動作開始前に格納手段に格納されたデータの内容を、電源電圧の変化に応じて変更することが望ましい。これにより、電源電圧が変動して検波器の特性が変化した場合であっても、受信機の最適な受信状態を維持することができる。
【0012】
また、上述した検波器は、共振回路と可変容量回路とを含んで構成されるπ/2移相器を有するクォドラチュア検波器であり、可変容量回路の静電容量値を可変することにより、入力信号に対するπ/2移相器における位相シフト量を正確にπ/2に調整可能にすることが望ましい。共振回路やその他の素子の素子定数が製造時のばらつきによって一定しない場合であっても、可変容量回路の静電容量値を可変することにより、π/2移相器における位相シフト量を入力信号に対して正確にπ/2に設定することが可能になるため、製造時に素子定数がばらつく各種部品をそのまま使用することが可能になり、高価な部品を使用する必要がなくなるため、部品コストを大幅に低減することが可能になる。
【0013】
また、本発明の受信機の調整システムは、上述した受信機を最適な受信状態に調整するものであり、受信機に試験用信号を入力する信号発生器と、受信機における受信状態を測定する測定器と、測定器による測定結果に基づいて受信機の受信状態を判定し、受信状態が最適となるように、可変容量回路に含まれる複数の第2のコンデンサの接続状態を切り替える調整装置とを備えている。また、本発明の受信機の調整方法は、上述した受信機を最適な受信状態に調整する方法であり、受信機に試験用信号を入力するステップと、受信機における受信状態を測定するステップと、受信機の受信状態の測定結果に基づいて受信機の受信状態を判定し、受信状態が最適となるように、可変容量回路に含まれる複数の第2のコンデンサの接続状態を切り替えるステップとを有している。この調整システムを用いることにより、あるいは、この調整方法を実施することにより、製造時の素子定数のばらつきが大きな部品を用いた場合であっても、可変容量回路内の第2のコンデンサの接続状態を切り替えながら受信機の最適な受信状態を設定することができ、部品選定に要する手間が低減できるとともに部品コストの低減が可能になる。
【0014】
また、本発明の受信機の調整システムは、上述したメモリを備える受信機を最適な受信状態に調整するものであり、受信機に試験用信号を入力する信号発生器と、受信機における受信状態を測定する測定器と、測定器による測定結果に基づいて受信機の受信状態を判定し、受信状態が最適となるように、格納手段に格納されるデータを決定し、このデータをメモリに書き込む制御装置とを備えている。また、本発明の受信機の調整方法は、上述したメモリを備える受信機を最適な受信状態に調整する方法であり、受信機に試験用信号を入力するステップと、受信機における受信状態を測定するステップと、受信機の受信状態の測定結果に基づいて受信機の受信状態を判定し、受信状態が最適となるように、格納手段に格納されるデータを決定し、このデータをメモリに書き込むステップとを有している。この調整システムを用いることにより、あるいは、この調整方法を実施することにより、製造時の素子定数のばらつきが大きな部品を用いた場合であっても、可変容量回路内の第2のコンデンサの接続状態を切り替えながら受信機の最適な受信状態を設定し、このときのデータをメモリに格納するだけで、通常動作時の受信機の最適な受信状態を維持することができ、部品選定に要する手間が低減できるとともに部品コストの低減が可能になる。
【0015】
【発明の実施の形態】
以下、本発明を適用した一実施形態のFM受信機について、図面を参照しながら詳細に説明する。
図1は、本実施形態のFM受信機の構成を示す図である。図1に示すFM受信機は、1チップ部品10として形成された高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅回路15、リミット回路17、FM検波回路18と、1チップ部品10とは別に設けられたステレオ復調回路19、LC並列共振回路20、マイコン(マイクロコンピュータ)21、EEPROM22とを含んで構成されている。
【0016】
アンテナ9によって受信したFM変調波を高周波増幅回路11によって増幅した後、局部発振器13から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。中間周波フィルタ14、16は、中間周波増幅回路15の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路15は、中間周波フィルタ14、16を通過する一部の中間周波信号を増幅する。リミット回路17は、入力される中間周波信号を高利得で増幅して、振幅一定の信号を出力する。FM検波回路18は、1チップ部品10の外部に接続されたLC並列共振回路20とともにクォドラチュア検波器を形成しており、リミット回路17から出力される振幅一定の信号に対してFM検波処理を行う。上述した1チップ部品10は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体形成されている。この半導体基板には、図1に示した1チップ部品10を構成する各回路のみが形成されている場合の他に、各種のアナログ回路やデジタル回路が形成されている場合が考えられる。また、ステレオ復調回路19は、FM検波回路18から出力されるFM検波後のコンポジット信号に対してステレオ復調処理を行って、L信号およびR信号を生成する。
【0017】
FM検波回路18およびLC並列共振回路20によって構成される本実施形態のクォドラチュア検波器では、リミット回路17から入力される所定周波数(例えば10.7MHz)の中間周波信号に対して正確に位相がπ/2ずれた信号を生成する必要があり、このためにLC並列共振回路20が用いられる。ところが、LC並列共振回路20を構成するインダクタ120やコンデンサ122の素子定数やFM検波回路18に含まれるコンデンサの素子定数等には、製造時のばらつきがある程度許容されているため、これらの各部品を組み合わせたときに無調整で入力信号の位相を正確に90°ずらすことはほとんど困難である。このため、本実施形態では、FM検波回路18内に静電容量値が変更可能な可変容量回路(後述する)が含まれており、この回路の静電容量値を調整することによって、入力信号の位相を正確にπ/2ずらすことができるようになっている。
【0018】
マイコン21は、FM受信機が起動されたときに、FM検波回路18に含まれる可変容量回路の静電容量値を所定の調整値に設定する制御手段である。この調整値は、FM受信機の製造時等に予め測定された値が用いられる。EEPROM22は、この調整値を記憶する不揮発性のメモリである。
【0019】
次に、本実施形態のクォドラチュア検波器の詳細について説明する。図2は、FM検波回路18とLC並列共振回路20によって構成されるクォドラチュア検波器の詳細構成を示す図である。
図2に示すように、FM検波回路18は、コンデンサ180、可変容量回路182、乗算器184、LPF(ローパスフィルタ)186を含んで構成されている。コンデンサ180および可変容量回路182と外部に接続されるLC並列共振回路20とによってπ/2移相器190が構成されている。可変容量回路182は、LC並列共振回路20と並列接続されており、コンデンサ180がこれらの並列回路にさらに直列接続されている。可変容量回路182は、所定範囲内で静電容量値が任意に設定可能であり、π/2移相器190による位相シフト量を所定周波数の中間周波信号に対して正確にπ/2にするために静電容量値が調整される。
【0020】
乗算器184は、リミット回路17から出力される中間周波信号と、この中間周波信号の位相をπ/2移相器190でπ/2シフトした信号とを掛け合わせる。LPF186は、乗算器184の出力信号に含まれる不要な高域成分を除去する。
【0021】
図3は、可変容量回路182の詳細構成を示す図である。図3に示すように、可変容量回路182は、レジスタ188、スイッチSw0〜Sw7、コンデンサC0〜C7を含んで構成されている。レジスタ188は、8ビットデータを格納する格納手段であり、その最下位ビットd0から最上位ビットd7までの各ビットを並列に出力する。
【0022】
コンデンサC0は、一方端がLC並列共振回路20の一方端に接続されており、他方端がスイッチSw0を介して接地されている。LC並列共振回路20の他方端は接地されているため、スイッチSw0がオンされるとLC並列共振回路20にさらにコンデンサC0が並列に接続される。同様に、コンデンサC1〜C7のそれぞれは、一方端がLC並列共振回路20の一方端に接続されており、他方端がスイッチSw1〜Sw7のいずれかを介して接地されている。スイッチSw1〜Sw7のそれぞれがオンされると、対応するコンデンサC1〜C7がLC並列共振回路20に並列に接続される。
【0023】
スイッチSw0〜Sw7のそれぞれは、レジスタ188に格納された8ビットデータの各ビットd0〜d7の値に対応してオンオフ状態が設定される。具体的には、スイッチSw0は、最下位ビットd0に対応しており、d0の値が“1”のときにオンされ、“0”のときにオフされる。同様に、Sw1〜Sw7のそれぞれは、第1ビットd1〜最上位ビットd7のそれぞれに対応しており、各ビットの値が“1”のときにオンされ、“0”のときにオフされる。
【0024】
また、コンデンサC0の静電容量をCt(=2×Ct)としたときに、コンデンサC1の静電容量は2Ct(=2×Ct)に、コンデンサC2の静電容量は4Ct(=2×Ct)に、…、コンデンサC7の静電容量は128Ct(=2×Ct)にそれぞれ設定されている。
【0025】
上述した可変容量回路182は、コンデンサC0に直列接続されたスイッチSw0のみがオンされたときに最も小さな静電容量Cmin(=Ct)となり、全てのコンデンサC0〜C7のそれぞれに接続されたスイッチSw0〜Sw7がオンされたときに最も大きな静電容量Cmax(=(2+2+2+2+2+2+2+2)Ct)となる。レジスタ188に格納するデータの内容を変更してスイッチSw0〜Sw7のオンオフ状態を適宜切り替えることにより、可変容量回路182全体の静電容量値を、Cmin〜Cmaxの範囲でCtを単位として階段状に切り替えることが可能となる。
【0026】
したがって、LC並列共振回路20を構成するインダクタ120やコンデンサ122の素子定数やFM検波回路18に含まれるコンデンサ180等の素子定数にばらつきがあって、LC並列共振回路20やコンデンサ180等を組み合わせて構成されるπ/2移相器190による位相シフト量が、例えば10.7MHzの中間周波信号に対して正確にπ/2にならない場合であっても、可変容量回路182の静電容量値を適当な値に設定することにより、確実にπ/2に設定することができる。
【0027】
ところで、LC並列共振回路20を構成するインダクタ120とコンデンサ122のそれぞれの素子定数は、±5%の範囲でばらつくことが経験上知られている。すなわち、LC並列共振回路20全体でみると、共振周波数が±10%の範囲でばらつくことになる。したがって、10.7MHzの中間周波信号の近傍においてその±10%の範囲(2140kHz)で共振周波数を可変できればよいことになる。また、この周波数範囲内において、10kHz単位で共振周波数を可変することができれば十分であることが知られており、このとき必要になるステップ数Mは214(=2140/10)となる。上述したレジスタ188に格納するデータを8ビットとして、256(=2)のステップ数を確保することにより、実用的な調整が可能となる。
【0028】
次に、本実施形態のFM受信機の具体的な調整方法について説明する。図4は、FM受信機を含む調整システムの全体構成を示す図である。この調整システムは、本実施形態のFM受信機1の他に、信号発生器(SG)200、レベルメータ202、パソコン(パーソナルコンピュータ:PC)210を備える。
【0029】
信号発生器200は、所定周波数の試験信号を発生する。例えば、FM放送の受信帯域に含まれる周波数の試験信号が信号発生器200から出力されて、高周波増幅回路11に入力される。レベルメータ202は、FM受信機に含まれるFM検波回路18から出力される信号のレベルを測定する測定器である。なお、本実施形態では、FM検波回路18の出力信号をレベルメータ202に入力しているが、ステレオ復調回路19の出力信号をレベルメータ202に入力するようにしてもよい。
【0030】
パソコン210は、メモリやハードディスク装置に記憶された所定の調整用プログラムを実行することにより、レベルメータ202の出力を観察しながらFM検波回路18内の可変容量回路182の静電容量値を調整し、その結果をEEPROM22に書き込む処理を行う制御装置として動作する。
【0031】
図5は、レベルメータ202の出力Voと可変容量回路182内のレジスタ188に格納するデータNとの関係を示す図である。レジスタ188に格納するデータNは、可変容量回路182が含まれるπ/2移相器190における位相シフト量がπ/2のときにレベルメータ202の出力Voが最大となる最適値N1が存在する。この最適値N1は、LC並列共振回路20を構成するインダクタ120やコンデンサ122等の製造時のばらつきに応じて各FM受信機毎に異なっており、パソコン210は、各FM受信機について最適値N1を測定する。
【0032】
図6は、パソコン210によって最適値N1を測定する動作手順を示す流れ図である。まず、パソコン210は、レジスタ188に格納するデータNとして初期値N0をセットする(ステップ100)。例えば、それまでの測定で得られた複数のFM受信機1に対応する複数の最適値N1の平均値が初期値N0として用いられる。初期値N0がレジスタ188に格納された後、パソコン210は、レベルメータ202の出力Voを取り込む(ステップ101)。
【0033】
また、パソコン210は、レジスタ188に格納するデータN(=N0)に対して1を加算して更新した後(ステップ102)、レベルメータ202の出力Vo’を取り込む(ステップ103)。
次に、パソコン210は、2回目に取り込んだレベルメータ202の出力Vo’と1回目に取り込んだレベルメータ202の出力Voとがほぼ一致しているか否かを判定する(ステップ104)。図5に示したように、レベルメータ202の出力Voは、レジスタ188に格納するデータNが最適値N1の近傍の範囲Aに含まれるようになるとほとんど変化しなくなる。ステップ104では、データNがこの範囲Aに含まれるか否かが判定される。2回取り込んだレベルメータ202の出力Vo、Vo’がほぼ等しい場合(完全に一致する場合と、完全に一致はしないが差が所定値以内の場合の両方が含まれる)にはステップ104の判定において肯定判断が行われ、次に、パソコン210は、データNをEEPROM22に書き込んで(ステップ105)、一連の調整動作を終了する。
【0034】
また、2回取り込んだレベルメータ202の出力Vo、Vo’が一致しない場合にはステップ104の判定において否定判断が行われ、次に、パソコン210は、後に取り込んだレベルメータ202の出力Vo’の方が前に取り込んだ出力Voよりも大きいか否かを判定する(ステップ106)。後に取り込んだ出力Vo’の方が前に取り込んだ出力Voよりも大きい場合とは、その時点のデータNが図5に示した範囲Bに含まれる場合である。この場合にはステップ106において肯定判断が行われ、次に、パソコン210は、1を加算してデータNの値を更新した後(ステップ107)、ステップ103に戻ってレベルメータ202の出力Vo’の取り込み動作の処理を繰り返す。反対に、後に取り込んだ出力Vo’の方が前に取り込んだVoよりも小さくて、その時点のデータNが図5に示した範囲Cに含まれる場合には、ステップ106の判定において否定判断が行われ、次に、パソコン210は、1を減算してデータNの値を更新した後(ステップ108)、ステップ103に戻ってレベルメータ202の出力Vo’の取り込み動作を繰り返す。
【0035】
このように、本実施形態のFM受信機1では、レジスタ188に格納するデータNを可変することにより可変容量回路182の静電容量値を変更し、この可変容量回路182とコンデンサ182とLC並列共振回路20とで構成されるπ/2移相器190において位相シフト量がπ/2となる周波数を正確に調整することができる。特に、可変容量回路182に含まれる複数のコンデンサC0〜C7の各静電容量値を順に2倍になるように設定し、これらを適宜組み合わせて並列接続して用いることにより、少ない数のコンデンサを組み合わせて一定間隔に静電容量値を変化させることが可能になる。
【0036】
図7は、図6に示す調整が終了した後のFM受信機1の起動時の動作手順を示す流れ図である。
FM受信機1の電源スイッチ(図示せず)が投入されると、マイコン21は、EEPROM22に格納されたデータNを読み込み(ステップ200)、可変容量回路182内のレジスタ188にセットする(ステップ201)。このデータNは、FM検波回路18が最適な状態で動作するように予め測定された最適値N1が設定されているため、このデータNをレジスタ188にセットすることにより、FM受信機1の電源スイッチを投入する毎に最適な受信状態を設定することが可能になる。このようして、データNのセットが終了した後、FM受信機1は、通常の受信動作を開始する(ステップ202)。
【0037】
このように、本実施形態の受信機では、クォドラチュア検波器を構成するLC並列共振回路20に含まれるインダクタ120やコンデンサ122等の素子定数が製造時にばらついた場合であっても、半導体基板上に形成された可変容量回路182の静電容量値を変更してこの検波器の特性値を調整することができるため、検波器や受信機として良好な特性を得るために、ばらつきの少ない部品を選別したり高価な部品を使用したりする必要がなく、手間やコストを低減することが可能になる。
【0038】
また、可変容量回路182では、コンデンサC0〜C7の組み合わせを変更しながら並列接続することにより、少ない数のコンデンサを用いて多くの静電容量値を得ることが可能になる。また、これらのコンデンサの静電容量値を互いに異ならせることにより、並列接続するコンデンサの組み合わせを変えることにより、さらに多くの静電容量値を得ることが可能になる。特に、互いに静電容量が2倍になるように各コンデンサの静電容量値を設定するとともに、これらのコンデンサの組み合わせを変えることにより、一定間隔で増減する静電容量値を得ることが可能になる。
【0039】
また、可変容量回路182では、スイッチSw0〜Sw7の数に対応したビット数のデータを格納するレジスタ188を備えており、このレジスタ188にデータを格納するだけで各スイッチの接続状態を設定することが可能になるため、検波器の特性を調整する際の手間を低減することができる。
【0040】
また、受信機には、受信状態が最適となる検波器の特性値が予め測定されたときに、この特性値に対応するデータが保持されたEEPROM22と、受信動作を開始する前にEEPROM22に保持されたデータを読み出してレジスタ188に格納するマイコン21とが備わっているため、受信状態が最適となるデータを予め求めてEEPROM22に記憶させるだけで受信機毎の調整作業を行うことが可能であり、受信機を最適な受信状態に調整する際の手間を低減することができる。
【0041】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。上述した実施形態では、FM受信機の受信状態が最適となるデータNを予め測定してEEPROM22に格納しておいて、電源スイッチ投入時にこのデータNを読み込むようにしたが、温度変化が激しい場合や、温度変化に応じて特性値が大きく変化する素子を用いた場合等には、電源スイッチを投入した起動時だけでなく、温度が大きく変化した際にデータNの再設定を行うことが望ましい。
【0042】
図8は、温度変化を考慮したFM受信機の動作手順を示す流れ図である。まず、温度変化を考慮しないFM受信機と同様に、電源スイッチ(図示せず)が投入されると、マイコン21は、EEPROM22に格納されたデータNを読み込み(ステップ200)、可変容量回路182内のレジスタ188にセットする(ステップ201)。その後、FM受信機による通常の受信動作が開始される(ステップ202)。
【0043】
次に、マイコン21は、LC並列共振回路20やFM検波回路18の周辺温度を測定する(ステップ203)。この測定は、電流値や両端電圧等が温度に依存する素子を用いて行われる。例えば、ダイオードに電流を流しておいて、その値を調べることにより、容易に上述した周囲温度を測定することができる。
【0044】
次に、マイコン21は、所定の温度変化があったか否かを判定する(ステップ204)。レジスタ188にデータNをセットした時点の温度を基準にして、所定範囲を超えた温度変化(例えば±10°C以上)があったか否かが判定される。温度変化がほとんどない場合や、温度変化があってもその変化が少ない場合にはステップ204の判定において否定判断が行われ、この判定動作が繰り返される。
【0045】
また、所定範囲を超えた温度変化があった場合にはステップ204の判定において肯定判断が行われ、次に、マイコン21は、レジスタ188に格納されたデータNの内容を、変化後の温度に対応した値に変更する(ステップ205)。温度変化がどの程度変化したときに、レジスタ188に格納するデータNをどの程度変化させればよいかは、予め測定しておいたり、インダクタ120のインダクタンスやコンデンサ122の静電容量等の温度係数に基づいて計算することにより求めることができる。レジスタ188に格納されたデータNの値が変更されると、ステップ203に戻って温度測定以降の処理が繰り返される。
【0046】
このように、温度が変化することによってクォドラチュア検波器の特性が変化する場合であっても、変化する温度にあわせて可変容量回路182の静電容量値を調整することができるため、常に最適の受信状態を実現することが可能になる。
【0047】
また、FM受信機が受信動作を開始した後に電源電圧の変動を監視して、レジスタ188に格納するデータNの値を適宜変更するようにしてもよい。
図9は、電源電圧の変動を考慮したFM受信機の動作手順を示す図である。まず、温度変化を考慮しないFM受信機と同様に、電源スイッチ(図示せず)が投入されると、マイコン21は、EEPROM22に格納されたデータNを読み込み(ステップ200)、可変容量回路182内のレジスタ188にセットする(ステップ201)。その後、FM受信機による通常の受信動作が開始される(ステップ202)。
【0048】
次に、マイコン21は、電源電圧を測定する(ステップ210)。例えば、この測定は、A/D(アナログ−デジタル)変換器を用いて電源端子の電圧を直接検出したり、所定の基準電圧と電源端子の電圧とを電圧比較器で比較することにより行うことができる。
【0049】
次に、マイコン21は、所定の電源電圧の変動があったか否かを判定する(ステップ211)。レジスタ188にデータNをセットした時点の電源電圧を基準にして(動作開始直後であって1回もデータNの更新がなされていない場合には、出荷前にデータNをセットした時点の電源電圧を基準にする)、所定範囲を超えた電源電圧変化(例えば±0.3V以上)があったか否かが判定される。電源電圧変化がほとんどない場合や、電源電圧変化があってもその変化が少ない場合にはステップ211の判定において否定判断が行われ、この判定動作が繰り返される。
【0050】
また、所定範囲を超えた電源電圧変化があった場合にはステップ211の判定において肯定判断が行われ、次に、マイコン21は、レジスタ188に格納されたデータNの内容を、変化後の電源電圧に対応した値に変更する(ステップ212)。電源電圧がどの程度変化したときに、レジスタ188に格納するデータNをどの程度変化させればよいかは、予め測定しておいたり、シミュレーション等によって計算することにより求めることができる。レジスタ188に格納されたデータNの値が変更されると、ステップ210に戻って電源電圧測定以降の処理が繰り返される。
【0051】
また、上述した実施形態では、クォドラチュア検波器の特性を調整したが、可変容量回路182の静電容量値を調整することにより特性値が変更可能であれば、他の方式の検波器に本発明を適用してもよい。
また、上述した実施形態では、レベルメータ202を用いて受信機の受信状態を測定するようにしたが、代わりに歪率計を用いるようにしてもよい。歪率計を用いた場合には、その出力レベルが最小のときに受信機の受信状態が最良になるため、図6に示したステップ106の判定において大小比較の対象を反対にして、後に取り込んだ歪率計の出力(Vo’)の方が前に取り込んだ出力(Vo)よりも小さいか否かを判定すればよい。
【0052】
【発明の効果】
上述したように、本発明によれば、検波器を構成する共振回路のインダクタやコンデンサ等の素子定数が製造時にばらついた場合であっても、半導体基板上に形成された可変容量回路の静電容量値を変更して検波器の特性値を調整することができるため、検波器や受信機として良好な特性を得るために、ばらつきの少ない部品を選別したり高価な部品を使用したりする必要がなく、手間やコストを低減することが可能になる。
【図面の簡単な説明】
【図1】一実施形態のFM受信機の構成を示す図である。
【図2】FM検波回路とLC並列共振回路によって構成されるクォドラチュア検波器の詳細構成を示す図である。
【図3】可変容量回路の詳細構成を示す図である。
【図4】FM受信機を含む調整システムの全体構成を示す図である。
【図5】レベルメータの出力Voと可変容量回路内のレジスタに格納するデータNとの関係を示す図である。
【図6】パソコンによって最適値を測定する動作手順を示す流れ図である。
【図7】図6に示す調整が終了した後のFM受信機の起動時の動作手順を示す流れ図である。
【図8】温度変化を考慮したFM受信機の動作手順を示す流れ図である。
【図9】電源電圧の変動を考慮したFM受信機の動作手順を示す図である。
【符号の説明】
10 1チップ部品
11 高周波増幅回路
12 混合回路
13 局部発振器
14、16 中間周波フィルタ
15 中間周波増幅回路
17 リミット回路
18 FM検波回路
19 ステレオ復調回路
20 LC並列共振回路
21 マイコン
22 EEPROM
120 インダクタ
122、180 コンデンサ
182 可変容量回路
184 乗算器
186 LPF

Claims (13)

  1. 静電容量値を調整することにより特性値が変化する検波器を備える受信機において、
    前記検波器は、半導体基板上に形成された可変容量回路と、前記半導体基板の外部に形成されたインダクタと第1のコンデンサとからなる共振回路とを含んで構成され、
    前記可変容量回路の静電容量値を変更することにより、前記検波器の特性値が調整可能であることを特徴とする受信機。
  2. 請求項1において、
    前記可変容量回路は、複数の第2のコンデンサと、これら第2のコンデンサのそれぞれを組み合わせて並列接続するスイッチとを備えることを特徴とする受信機。
  3. 請求項2において、
    複数の前記第2のコンデンサのそれぞれは、互いに異なる静電容量を有することを特徴とする受信機。
  4. 請求項2において、
    複数の前記第2のコンデンサのそれぞれは、互いに静電容量が2倍に設定されていることを特徴とする受信機。
  5. 請求項2〜4のいずれかにおいて、
    前記可変容量回路は、少なくとも前記スイッチの数に対応したビット数のデータを格納する格納手段をさらに備えており、
    前記スイッチの接続状態を、前記格納手段に格納されたデータの各ビットの値に応じて設定することを特徴とする受信機。
  6. 請求項5において、
    受信状態が最適となる前記検波器の特性値が予め測定されて、この特性値に対応する前記データが保持された不揮発性のメモリと、
    受信動作を開始する前に前記メモリに保持された前記データを読み出して前記格納手段に格納する制御手段と、
    をさらに備えることを特徴とする受信機。
  7. 請求項6において、
    前記制御手段は、前記検波器の温度を検出しており、受信動作開始前に前記格納手段に格納された前記データの内容を、温度変化に応じて変更することを特徴とする受信機。
  8. 請求項6において、
    前記制御手段は、電源電圧を検出しており、受信動作開始前に前記格納手段に格納された前記データの内容を、前記電源電圧の変化に応じて変更することを特徴とする受信機。
  9. 請求項1〜8のいずれかにおいて、
    前記検波器は、前記共振回路と前記可変容量回路とを含んで構成されるπ/2移相器を有するクォドラチュア検波器であり、
    前記可変容量回路の静電容量値を可変することにより、入力信号に対する前記π/2移相器における位相シフト量を正確にπ/2に調整可能にすることを特徴とする受信機。
  10. 請求項1〜9のいずれかに記載の受信機を最適な受信状態に調整する受信機の調整システムであって、
    前記受信機に試験用信号を入力する信号発生器と、
    前記受信機における受信状態を測定する測定器と、
    前記測定器による測定結果に基づいて前記受信機の受信状態を判定し、受信状態が最適となるように、前記可変容量回路に含まれる複数の前記第2のコンデンサの接続状態を切り替える調整装置と、
    を備えることを特徴とする調整システム。
  11. 請求項6〜8のいずれかに記載の受信機を最適な受信状態に調整する受信機の調整システムであって、
    前記受信機に試験用信号を入力する信号発生器と、
    前記受信機における受信状態を測定する測定器と、
    前記測定器による測定結果に基づいて前記受信機の受信状態を判定し、受信状態が最適となるように、前記格納手段に格納される前記データを決定し、このデータを前記メモリに書き込む制御装置と、
    を備えることを特徴とする調整システム。
  12. 請求項1〜9のいずれかに記載の受信機を最適な受信状態に調整する受信機の調整方法であって、
    前記受信機に試験用信号を入力するステップと、
    前記受信機における受信状態を測定するステップと、
    前記受信機の受信状態の測定結果に基づいて前記受信機の受信状態を判定し、受信状態が最適となるように、前記可変容量回路に含まれる複数の前記第2のコンデンサの接続状態を切り替えるステップと、
    を有することを特徴とする受信機の調整方法。
  13. 請求項6〜8のいずれかに記載の受信機を最適な受信状態に調整する受信機の調整方法であって、
    前記受信機に試験用信号を入力するステップと、
    前記受信機における受信状態を測定するステップと、
    前記受信機の受信状態の測定結果に基づいて前記受信機の受信状態を判定し、受信状態が最適となるように、前記格納手段に格納される前記データを決定し、このデータを前記メモリに書き込むステップと、
    を有することを特徴とする受信機の調整方法。
JP2002253166A 2002-08-30 2002-08-30 受信機およびその調整システム、方法 Pending JP2004096313A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002253166A JP2004096313A (ja) 2002-08-30 2002-08-30 受信機およびその調整システム、方法
PCT/JP2003/009642 WO2004023642A1 (ja) 2002-08-30 2003-07-30 受信機およびその調整システム、方法
CN03820485.1A CN1679231A (zh) 2002-08-30 2003-07-30 接收机及其调整系统、方法
US10/525,603 US20060209987A1 (en) 2002-08-30 2003-07-30 Receiver and its adjustment system and method
TW092123864A TWI227967B (en) 2002-08-30 2003-08-29 Receiver and adjustment system, method of receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002253166A JP2004096313A (ja) 2002-08-30 2002-08-30 受信機およびその調整システム、方法

Publications (1)

Publication Number Publication Date
JP2004096313A true JP2004096313A (ja) 2004-03-25

Family

ID=31972783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002253166A Pending JP2004096313A (ja) 2002-08-30 2002-08-30 受信機およびその調整システム、方法

Country Status (5)

Country Link
US (1) US20060209987A1 (ja)
JP (1) JP2004096313A (ja)
CN (1) CN1679231A (ja)
TW (1) TWI227967B (ja)
WO (1) WO2004023642A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081597A (ja) * 2007-09-26 2009-04-16 Sanyo Electric Co Ltd Fm受信機、及びfmチューナ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8150362B2 (en) * 2003-04-03 2012-04-03 Maxim Integrated Products, Inc. Electronically tuned agile integrated bandpass filter
US20090085684A1 (en) * 2007-10-01 2009-04-02 Silicon Laboratories Inc. Low power rtc oscillator
US7994947B1 (en) 2008-06-06 2011-08-09 Maxim Integrated Products, Inc. Method and apparatus for generating a target frequency having an over-sampled data rate using a system clock having a different frequency
US10951202B2 (en) 2018-07-20 2021-03-16 Futurewei Technologies, Inc. Method and apparatus for RC/CR phase error calibration of measurement receiver

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726905A (en) * 1980-07-25 1982-02-13 Murata Mfg Co Ltd Fm demodulation circuit
JPH055784A (ja) * 1990-11-30 1993-01-14 Anritsu Corp 金属検出装置
US5453714A (en) * 1993-03-10 1995-09-26 National Semiconductor Corporation Binary FM demodulator with self-adjusting resonant operating frequency according to demodulated binary output signal duty cycle
JP3034719B2 (ja) * 1993-03-31 2000-04-17 三菱電機株式会社 Fm無線機のクォドラチャ型復調回路およびその調整装置
JPH09181571A (ja) * 1995-12-25 1997-07-11 Sony Corp A/d変換回路および可変容量回路
JPH1155038A (ja) * 1997-08-06 1999-02-26 Toshiba Microelectron Corp Fm復調回路
GB2335807B (en) * 1998-03-24 2001-12-12 Ericsson Telefon Ab L M Demodulator circuits
JP2000163999A (ja) * 1998-11-20 2000-06-16 Fujitsu Ltd セルフタイミングコントロール回路
SE519372C2 (sv) * 2001-03-09 2003-02-18 Nat Semiconductor Corp Metod och krets för filtertrimning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081597A (ja) * 2007-09-26 2009-04-16 Sanyo Electric Co Ltd Fm受信機、及びfmチューナ

Also Published As

Publication number Publication date
WO2004023642A1 (ja) 2004-03-18
US20060209987A1 (en) 2006-09-21
CN1679231A (zh) 2005-10-05
TWI227967B (en) 2005-02-11
TW200405675A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
US6750734B2 (en) Methods and apparatus for tuning an LC filter
CN101902234B (zh) 电波接收装置
US8350969B2 (en) Electronic apparatus, electronic-apparatus adjustment method and integrated circuit
JPWO2005020427A1 (ja) 温度補償型圧電発振器、およびこれを備えた電子装置
JP2004096313A (ja) 受信機およびその調整システム、方法
JP5029467B2 (ja) 電子機器、電子機器のic内部構成部のばらつき調整方法およびic
EP2107678B1 (en) Electronic apparatus, dispersion adjustment method of IC internal component section of electronic apparatus and IC
US8358985B2 (en) Radio wave receiving apparatus
JPH10336055A (ja) アンテナ同調制御装置及びそれを用いた無線受信装置
US8233864B2 (en) Signal receiving apparatus, signal receiving method, signal receiving program and signal receiving system
JP5017436B2 (ja) フィルタ調整装置、電源制御システム、およびフィルタ調整方法、
WO2011033908A1 (ja) スーパーヘテロダイン方式の受信装置及び受信方法、並びに受信装置用半導体集積回路
US6977542B2 (en) Adjusting the trans-conductance of a filter
US7120407B2 (en) Receiver and its tracking adjusting method
WO2003067774A1 (fr) Circuit semi-conducteur integre pour appareil de radio et appareil de communication radio
US8594600B2 (en) Apparatus for the self healing of the gain of broadband receivers
JP3036460B2 (ja) Afc回路
JP4968145B2 (ja) 放送信号受信機およびその受信制御方法、並びにic
US8762094B2 (en) Method for calibrating frequency of gm-C filter and devices using the method
JP2004158979A (ja) 受信装置
TWI415457B (zh) 追蹤濾波器及其校正裝置
JP2001036384A (ja) 可変同調フィルタ及びその調整方法及びそれを用いた受信装置及び送信装置
JP2820069B2 (ja) Fm復調器
EP1450495A1 (en) Receiver and its tracking adjusting method
JP2009081597A (ja) Fm受信機、及びfmチューナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217