JP2004087810A - 多層プリント配線基板 - Google Patents
多層プリント配線基板 Download PDFInfo
- Publication number
- JP2004087810A JP2004087810A JP2002247038A JP2002247038A JP2004087810A JP 2004087810 A JP2004087810 A JP 2004087810A JP 2002247038 A JP2002247038 A JP 2002247038A JP 2002247038 A JP2002247038 A JP 2002247038A JP 2004087810 A JP2004087810 A JP 2004087810A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- conductor
- substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】この多層プリント配線基板11は、第1導体層31,32、第2導体層17,18、それらの間に介在する樹脂絶縁層21,22を備える。第1導体層31,32は、基板面方向に沿って略放射状に延びる複数の信号線33、及び、信号線33同士の間隔が広くなるファンアウト部36に介在されるダミープレーン部34を有する。第2導体層17,18は、第1導体層31,32とは異なる層に位置し、電源電位または接地電位と略等しい電位となる。樹脂絶縁層21,22は第1導体層31,32と第2導体層17,18との間を導通するビアホール導体35を有する。ビアホール導体35は、ファンアウト部36に臨むダミープレーン部34の内端部39の位置に対応して形成されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は多層プリント配線基板に係り、特には信号線同士のクロストークを低減する構造に特徴を有する多層プリント配線基板に関するものである。
【0002】
【従来の技術】
高速で作動するMPU(Micro Processing Unit)等の半導体素子(ICチップ等の電子部品)を搭載するのに好適な配線基板として、従来、樹脂絶縁層と導体層とを交互に積層したビルドアップ層を有する多層プリント配線基板が多数提案されている(特開2000−340951号公報参照)。
【0003】
従来におけるこの種の配線基板101は、通常、多数の信号線102を有する導体層103を1層以上備えている(図3,図4参照)。かかる信号線102は、基板中央部に位置するチップ搭載エリア104を起点とし、基板外周部に向けて略放射状に延びるように形成される。また、信号線102は、チップ搭載エリア104の近くでは間隔が狭くかつ互いに平行であるが、基板外周部に近づくとファンアウトする(即ち信号線102同士の間隔が急激に広がる)ように構成されている。
【0004】
ところで、この種の配線基板101では、高周波信号を伝送する信号線102同士が近接して配置されていることから、信号線102間における電磁気的な結合力が強まる結果、信号線102間でクロストークが発生し、クロストークノイズが増大するという欠点があった。このため、高周波信号の伝送ロスの増大や誤動作の発生につながり、高速化・高信頼化を阻害するという問題が起こりやすかった。
【0005】
そこで従来では、図4に示されるように、信号線102のファンアウト部105を臨むようにして、配線に関与しないダミープレーン部106を設け、これをビアホール導体107を介して別の導体層(例えば電源層またはグランド層)に導通させる、というクロストークノイズ低減対策が採られてきた。そしてこの対策を講じることにより、ダミープレーン部106の電位を電源電位または接地電位とほぼ等しい値に維持し、結果として信号線102間における電磁気的な結合力を弱めるようにしていた。この場合、前記ビアホール導体107は、ファンアウト部105を臨むダミープレーン部106の内端部108から基板外周部に向けてある程度離間した位置、言い換えるとスペース的に余裕がある位置に形成されることが殆どであった。
【0006】
【発明が解決しようとする課題】
しかしながら、最近のMPUにおいてはGHz帯の動作周波数が主流となりつつある。そして、このような高性能MPUが搭載される配線基板101にあっては、信号線102に極めて高い周波数の信号が伝送されることから、上記の対策を採ったとしても十分にクロストークノイズを低減できないケースが生じる場合がある。従って、高速化・高信頼化を確実に達成するためにも、さらなる高度なクロストークノイズ低減対策が必要になってきている。
【0007】
そこで本願発明者が鋭意研究を行ったところ、上記配線基板101の場合、ダミープレーン部106内の電位は一様に電源電位または接地電位と等しくなるわけではなくて、内端部108に行くほど電位差が生じやすく、これがクロストークノイズの低減を阻害する原因であることを知見した。また、ダミープレーン部106と別の導体層とを導通するにあたり、内端部108から離間した位置にあるビアホール導体107を用いていることが、内端部108における電位差の発生原因であることも知見した。そこで、本願発明者はこれらの知見を発展させて、最終的に下記の発明を完成させたのである。
【0008】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、第1主面及び第2主面を有する基板と、前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第1主面側及び前記第2主面側のうちの少なくともいずれかに位置する第1導体層と、前記第1導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第2導体層と、前記第1導体層と前記第2導体層との間に介在する樹脂絶縁層と、前記第1導体層と前記第2導体層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体とを備えたことを特徴とする多層プリント配線基板がある。
【0009】
従って、上記発明によると、ファンアウト部に臨むダミープレーン部の内端部の位置に対応してビアホール導体を形成することにより、ダミープレーン部の内端部と第2導体層との導通距離を短くすることができる。従って、ダミープレーン部の内端部の電位を電源電位または接地電位と等しい値に維持することができ、前記内端部における電位差の発生が解消される。よって、信号線を流れる信号が今後さらに高周波化したとしても、信号線間の電磁気的な結合力を弱めることができ、ファンアウト部におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板を実現することができる。
【0010】
また、別の解決手段としては、第1主面及び第2主面を有する基板と、前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第1主面側及び前記第2主面側のうちの少なくともいずれかに位置する第1導体層と、前記第1導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第2導体層と、前記第1導体層と前記第2導体層との間に介在する樹脂絶縁層と、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたダミープレーン部電位差解消構造部とを備えたことを特徴とする多層プリント配線基板がある。
【0011】
従って、上記発明によると、ダミープレーン部電位差解消構造部によって、ダミープレーン部の内端部における電位差の発生が解消される。よって、信号線を流れる信号が今後さらに高周波化したとしても、信号線間の電磁気的な結合力を弱めることができ、ファンアウト部におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板を実現することができる。
【0012】
ここで、ダミープレーン部電位差解消構造部としては、例えば、第1導体層と第2導体層との間を導通すべく樹脂絶縁層に形成された上記ビアホール導体などがある。なお、第1導体層と第2導体層との間を導通しうるものであれば、ビアホール導体以外の層間接続用構造をもって、前記ダミープレーン部電位差解消構造部としてもよい。
【0013】
ここで本発明の多層プリント配線基板に用いられる基板としては、例えば、樹脂基板、セラミック基板、金属基板などを挙げることができる。これらの基板は、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。
【0014】
樹脂基板としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる板材が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる板材を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる板材等を使用してもよい。
【0015】
セラミック基板としては、例えば、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材等がある。
【0016】
前記金属基板としては、例えば、銅板や銅合金板、銅以外の金属単体や合金からなる板材などが挙げられる。銅合金としては、アルミニウム青銅(Cu−Al系)、りん青銅(Cu−P系)、黄銅(Cu−Zn系)、キュプロニッケル(Cu−Ni系)などがある。銅以外の金属単体としては、アルミニウム、鉄、クロム、ニッケル、モリブテンなどがある。銅以外の合金としては、ステンレス(Fe−Cr系、Fe−Cr−Ni系などの鉄合金)、アンバー(Fe−Ni系合金、36%Ni)、いわゆる42アロイ(Fe−Ni系合金、42%Ni)、いわゆる50アロイ(Fe−Ni系合金、50%Ni)、ニッケル合金(Ni−P系、Ni−B系、Ni−Cu−P系)、コバルト合金(Co−P系、Co−B系、Co−Ni−P系)、スズ合金(Sn−Pb系、Sn−Pb−Pd系)などがある。
【0017】
前記第1導体層は、基板の面方向に沿って略放射状に延びる複数の信号線に加えて、いわゆるダミープレーン部等を有している。ここでダミープレーン部とは、信号線とは異なり配線に関与しない比較的広い面積の導体部分(いわゆるダミーのベタパターン)のことを意味する。前記ダミープレーン部は、信号線同士の間隔が広くなるファンアウト部に介在されるようにして形成されている。このようなダミープレーン部を含む第1導体層は、基板における第1主面及び第2主面の両側に位置していてもよく、第1主面側のみまたは第2主面側のみに位置していてもよい。言い換えると、ダミープレーン部を含む第1導体層は1層のみ存在していてもよいほか、2層以上存在していてもよい。
【0018】
第1導体層の信号線やダミーパターン部の形成金属材料やその形成手法は、導電性や樹脂絶縁層との密着性などを考慮して、適宜選択されることができる。かかる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
【0019】
また、前記信号線やダミーパターン部は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成されることができる。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっき、無電解ニッケルめっきあるいは電解ニッケルめっきなどの手法を用いることができる。なお、スパッタやCVD等の手法により金属層を形成した後にエッチングを行うことで前記信号線等をパターン形成したり、導電性ペースト等の印刷により前記信号線等をパターン形成したりすることも可能である。
【0020】
第1導体層とは異なる層に位置する前記第2導体層は、基板における第1主面及び第2主面の両側に位置していてもよく、第1主面側のみまたは第2主面側のみに位置していてもよい。言い換えると、第2導体層は1層のみ存在していてもよいほか、2層以上存在していてもよい。かかる第2導体層の具体例としては、電源電位と略等しい電位となる電源層を挙げることができるほか、接地電位と略等しい電位となるグランド層を挙げることができる。電源層やグランド層には通常ほぼ一定の電圧が印加されていることから、これとダミープレーン部とを導通することでダミープレーン部の電位の変動を抑制することが可能となるからである。
【0021】
ここで第2導体層は、多層プリント配線板における外層・内層を問わず形成可能であるが、好ましくは内層に形成されることがよく、特には樹脂絶縁層を介して前記第1導体層のすぐ内層側に形成されることがよい。また、その場合における第2導体層は、基板の第1主面及び第2主面のうちのいずれかの表面上に形成されたグランド層であることが望ましい。
【0022】
基板厚さ方向に沿って遠く離れた導体層同士を導通させる構造に比べて、基板厚さ方向に沿って近接した導体層同士を導通させる構造のほうが、ダミープレーン部と第2導体層(グランド層)との導通距離の短縮化に好適となる。しかも、前者の構造の場合、わざわざビアホール導体を迂回させるようにして、第1導体層と第2導体層(グランド層)との間に他の導体層を形成する必要性が生じ、回路の設定自由度が低下する。これに対して後者の構造によれば、かかる必要性が生じることもなく、回路の設計自由度の低下を回避することができる。
【0023】
また、基板の第1主面及び第2主面のうちのいずれかの表面上に位置する第2導体層(グランド層)であれば、例えば、樹脂基板に銅箔を貼着した構造の銅張積層板を出発材料として形成すること等が可能である。従って、仮に第2導体層(グランド層)よりも外層側となる導体層を薄く形成した場合であっても、第2導体層(グランド層)については所定の厚さを確保することができ、よってダミープレーン部の電位差を確実に解消することができる。
【0024】
前記樹脂絶縁層は、第1導体層と第2導体層との間に介在することで、第1導体層と第2導体層との間の絶縁を保っている。第1導体層が複数層あるような場合、樹脂絶縁層は、異なる第1導体層同士の間に介在されていてもよい。また、導電性を有する金属基板を基板として用いたような場合、樹脂絶縁層は、基板と第1導体層との間、または基板と第2導体層との間に介在されていてもよい。
【0025】
かかる樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層を形成する樹脂材料の好適例としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【0026】
ここで、第1導体層がある面内の複数箇所にファンアウト部が存在しており、前記ファンアウト部の各々にダミープレーン部が設けられているような場合、各ダミープレーン部は互いに独立していてもよいほか、特定の部分(例えば基板外周部)において互いに連結していてもよい。
【0027】
前記ビアホール導体は、ダミープレーン部の最内端位置から1mm以内の位置、さらには0.7mm以内の位置、特には0.5mm以内の位置に形成されていることが望ましい。その理由は、ビアホール導体の形成位置がダミープレーン部の最内端位置からあまりにも離れすぎていると、ダミープレーン部の内端部の電位差を十分に解消できないおそれがあるからである。
【0028】
また、複数のダミープレーン部が存在する場合において、前記ビアホール導体は、各ダミープレーン部の最内端位置から1mm以内の位置に1つのみ形成され、前記最内端位置から1mmを超える位置には何も形成されていないことが望ましい。その理由は、1つのダミープレーン部についてビアホール導体を複数形成したとしても、電位差解消効果を飛躍的に改善させることはできず、かえって孔あけコストの増大や生産性の低下につながり、デメリットのほうが大きくなるからである。
【0029】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のビルドアップ多層プリント配線基板を図1,図2に基づき詳細に説明する。
【0030】
図2に示されるように、本実施形態の多層プリント配線基板11は、エポキシ樹脂からなる樹脂基板12をコア材として備えている。図2において樹脂基板12の上面(即ち第1主面)13及び下面(即ち第2主面)14には、それぞれビルドアップ層が形成されている。樹脂基板12の所定箇所には、上面13及び下面14を連通させる0.30mmφの基板貫通孔15が多数透設されている。
【0031】
上面13の側のビルドアップ層は、樹脂絶縁層21,41,61と導体層17,31,51とを交互に積層した構造を有している。下面14の側のビルドアップ層は、樹脂絶縁層22,42,62と導体層18,32,52とを交互に積層した構造を有している。本実施形態では多層プリント配線基板11の両側における導体層17,18,31,32,51,52の層数が等しくなっている。
【0032】
樹脂基板12における第1主面13の表面上にはグランド層17(第2導体層)が形成され、第2主面14の表面上にはグランド層18(第2導体層)が形成されている。前記グランド層17,18(第2導体層)は厚さ約35μmであって、コア材である樹脂基板12に貼着された銅箔に由来するものである。
【0033】
第1層めの樹脂絶縁層21,22は、その厚さが30μmに設定されていて、無機フィラー入りのエポキシ樹脂からなる。樹脂基板12の上面13側に位置する第1層めの樹脂絶縁層21は、グランド層17(第2導体層)の表面上に形成されている。一方、樹脂基板12の下面14側に位置する第1層めの樹脂絶縁層22は、グランド層18(第2導体層)の表面上に形成されている。なお、基板貫通孔15内には、前記無機フィラー入りのエポキシ樹脂が一括充填されることにより、樹脂充填体23が形成されている。
【0034】
第1層めの樹脂絶縁層21,22上には、厚さ約15μmの銅からなる第1導体層31,32がそれぞれ形成されている。また、第1層めの樹脂絶縁層21,22上には、感光性エポキシ樹脂からなる厚さ30μmの第2層めの樹脂絶縁層41,42が形成されている。第2層めの樹脂絶縁層41,42上には、厚さ約15μmの銅からなる導体層51,52がそれぞれ形成されている。かかる導体層51,52は、比較的広い面積で形成された電源層53,54や、信号線55,56を有している。また、第2層めの樹脂絶縁層41,42上には、感光性エポキシ樹脂からなる厚さ30μmの第3層めの樹脂絶縁層61,62が形成されている。
【0035】
第3層めの樹脂絶縁層61,62にはビアホール形成用孔63,64が透設されている。ビアホール形成用孔63,64内には、銅めっき層、ニッケルめっき層及び金フラッシュめっき層(いずれも図示しない)という3層の導体からなるすり鉢状のパッド71,72が形成されている。パッド71の底部は第2導体層51の信号線55に対して接続導通されていて、パッド72の底部は第2導体層52の信号線56に対して接続導通されている。なお、これらのパッド71,72は、図示しないICチップやマザーボード等の接続端子に対し、はんだ付け等により接続されるようになっている。なお、第3層めの樹脂絶縁層61,62は、ソルダレジスト層としての役割も有している。
【0036】
第1層めの樹脂絶縁層21,22及び樹脂充填体23には、銅めっきからなるビアホール導体26が形成されている。かかるビアホール導体26は、絶縁基板12上面側の導体層と下面側の導体層との間を接続導通している。ビアホール導体26内にできる空洞部には、導電性を有するビア閉塞体29が充填されている。また、第2層めの樹脂絶縁層41,42には、銅めっきからなるビアホール導体57,58がそれぞれ形成されている。第2層めの樹脂絶縁層41に形成されたビアホール導体57は、第1導体層31と、第2導体層51における信号線55等との間を接続導通している。第2層めの樹脂絶縁層42に形成されたビアホール導体58は、第1導体層32と、第2導体層52における信号線56等との間を接続導通している。
【0037】
図1に示されるように、上記第1導体層31,32は、樹脂基板12の面方向に沿って略放射状に延びる複数の信号線33を備えている。これらの信号線33は、基板中央部にあるチップ搭載エリアの近くでは、間隔が狭くかつ互いに平行になるように形成されている。前記信号線33は、基板外周部に近づくとファンアウトして間隔が急激に広がるように構成されている。図1では、5本ある信号線33のうち3本のものが同じ方向に約45°屈曲した状態で描かれている。信号線33同士の間隔が広くなるファンアウト部36は、第1導体層51のある面内及び第1導体層52のある面内において、それぞれ複数箇所に存在している。各々のファンアウト部36には、信号線33間のスペースを埋めるようにしてダミープレーン部34が形成されている。ファンアウト部36に臨むダミープレーン部34の内端部39は鋭角的な形状となっており、そこにはビアホール導体35が形成されている。ビアホール導体35は、上記鋭角の頂点であるダミープレーン部34の最内端位置37から1mm以内の位置(即ち図1に示す破線円の内側領域)に1つのみ形成され、最内端位置37から1mmを超える位置(即ち図1に示す破線円の外側領域)には何も形成されていない。かかるビアホール導体35は、ダミープレーン部34の外側にはみ出さないような状態で形成されている。なお、本実施形態ではいわゆるフィルドビア構造が採用されていて、ビアホール導体35における窪みがビア閉塞体29によって埋められている。
【0038】
樹脂絶縁層21に形成されたビアホール導体35は、第1導体層31が有するダミープレーン部34と、第2導体層であるグランド層17との間を接続導通している。樹脂絶縁層22に形成されたビアホール導体35は、第1導体層32が有するダミープレーン部34と、第2導体層であるグランド層18との間を接続導通している。
【0039】
そして、このような多層プリント配線基板11に図示しない高性能MPU用のICチップ等を搭載すれば、いわゆるオーガニックパッケージを得ることができる。
【0040】
次に、上記構成の多層プリント配線基板11の製造手順について説明する。
【0041】
まず、両面に銅箔を貼着した両面銅張積層板を用意する。そして、YAGレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、両面銅張積層板を貫通する基板貫通孔15を所定位置にあらかじめ形成しておく。なお、この銅箔部分はのちにグランド層17,18として機能する。
【0042】
次に、積層圧着・一括充填工程を実施する。ここでは、まず樹脂基板12の上面13及び下面14に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を重ね合わせるようにして配置する。そして、このような積層物を真空圧着熱プレス機(図示しない)で真空下にて加圧加熱することにより、半硬化状態であったフィルム状絶縁樹脂材料を完全に硬化させ、これにより樹脂絶縁層21,22を各々形成する。基板貫通孔15内には、フィルム状絶縁樹脂材料から滲出したエポキシ樹脂が落ち込んで充填される結果、樹脂充填体23が形成される。即ち、基板貫通孔15が一括充填されることで完全に孔埋めされる。
【0043】
次に、レーザ孔あけ加工を行って第1層めの樹脂絶縁層21,22及び樹脂充填体23を孔開けする。この孔開けにより、ビアホール導体26を形成するための貫通孔と、ビアホール導体35を形成するための盲孔とを形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記貫通孔及び前記盲孔の内部に銅めっきを析出させて、ビアホール導体26及びビアホール導体35をそれぞれ形成する。なお、このとき樹脂絶縁層21,22の外表面全体にも無電解銅めっきが析出する。
【0044】
次に、導電性樹脂ペーストを孔埋め材として用いて基板貫通孔15に対する孔埋め材充填工程を行った後、所定時間加熱して硬化させることにより、ビア閉塞体29とする。
【0045】
次に、従来公知の手法により、第1層めの樹脂絶縁層21及び樹脂絶縁層22の表面上にめっきによって第1導体層31,32(信号線33及びダミープレーン部34等)をパターン形成するとともに、ビア閉塞体29の端面にいわゆる蓋めっきを施す。具体的には、無電解銅めっきの後、露光・現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。
【0046】
その後、第1層めの樹脂絶縁層21,22の上に感光性エポキシ樹脂を被着し、露光・現像を行うことにより、ビアホール導体57,58が形成されるべき位置に盲孔を有する第2層めの樹脂絶縁層41,42を形成する。次に、第2層めの樹脂絶縁層41,42の上に、従来公知の手法を用いて無電解銅めっきを行うことにより、導体層51(電源層53,54及び信号線55,56)を形成する。
【0047】
その後、第2層めの樹脂絶縁層41,42の上に感光性エポキシ樹脂を被着し、露光・現像を行うことにより、ビアホール形成用孔63,64を有する第3層めの樹脂絶縁層61,62を形成する。そして、第3層めの樹脂絶縁層61,62の上に、従来公知の手法を用いて無電解銅めっきを行う。次に、前記無電解銅めっきの不要部分をエッチングし、さらに無電解ニッケルめっき、無電解金めっきを順次施すことにより、パッド71,72を形成する。以上の結果、ビルドアップ層を備えた所望の多層プリント配線基板11が完成する。
【0048】
従って、本実施形態によれば以下のような効果を得ることができる。
【0049】
(1)この多層プリント配線基板11では、ファンアウト部36に臨むダミープレーン部34の内端部の位置に対応して、ビアホール導体35が形成されている。そしてこのビアホール導体35により、第1導体層31が有するダミープレーン部34とグランド層17(第2導体層)との間が接続導通され、第1導体層32が有するダミープレーン部34とグランド層18(第2導体層)との間が接続導通されている。よって、本実施形態の構成によれば、従来のもの(図4参照)に比べて、ダミープレーン部34の内端部39とグランド層17,18との導通距離を短くすることができる。従って、ダミープレーン部34の内端部39の電位を確実に接地電位と等しい値に維持することができ、前記内端部39における電位差の発生を確実に解消することができる。よって、信号線33を流れる信号が今後さらに高周波化したとしても、信号線33間の電磁気的な結合力を弱めることができ、ファンアウト部36におけるクロストークノイズを確実に低減することができる。従って、高周波信号の伝送ロスの低減、誤動作の発生防止を図ることができ、もって信頼性に優れかつ半導体素子を高速で動作させることが可能な多層プリント配線基板11を実現することができる。
【0050】
(2)本実施形態では、第2導体層であるグランド層17,18が、第1層めの樹脂絶縁層21,22を介して第1導体層31,32のすぐ内層側に位置している。また、かかるグランド層17,18は、樹脂基板12の上面13及び下面14の表面上にじかに形成されている。従って、第1導体層31とグランド層17との導通距離、第1導体層32とグランド層18との導通距離を比較的短くできるとともに、回路の設計自由度の低下を回避することができる。また、上記のようなグランド層17,18は、両面銅張積層板を出発材料として形成することが可能である。従って、ビルドアップ層における導体層31,32,51,52を薄く形成した場合であっても、グランド層17,18については、必要とされる所定の厚さを確保することができる。勿論、このことはダミープレーン部34の電位差を確実に解消することにもつながる。
【0051】
(3)本実施形態では、ダミープレーン部34の内端部39の電位差を十分に解消すべく、ビアホール導体35がダミープレーン部34の最内端位置37から1mm以内の位置に形成されている。また、ビアホール導体35は、各ダミープレーン部34の最内端位置37から1mm以内の位置に1つのみ形成され、最内端位置37から1mmを超える位置には何も形成されていない。このため、各ダミープレーン部34についてビアホール導体35を複数形成するような構成とは異なり、孔あけコストの増大や生産性の低下を伴うことがない。よって、多層プリント配線基板11のコストアップを回避することができる。
【0052】
なお、本発明の実施形態は以下のように変更してもよい。
【0053】
・上記実施形態では、コア材である樹脂基板12の上下にて導体層の数を等しく設定したが、これに限定されることはなく、上下にて異なる数にしても勿論よい。
【0054】
・上記実施形態では、樹脂基板12をコア材として用いてその上下両面にビルドアップ層を形成していたが、勿論このような態様のみに限定されることはなく、かかる樹脂基板12をベース材として用いてその片面のみにビルドアップ層を形成してもよい。
【0055】
・上記実施形態では、第1導体層31が樹脂基板12の上面13(第1主面)側において1層のみ形成され、第1導体層32が樹脂基板12の下面14(第2主面)側において1層のみ形成されていた。しかし、第1導体層31は上面13側にて2層以上形成されていてもよく、また、第1導体層32は下面14側にて2層以上形成されていてもよい。
【0056】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【0057】
(1)第1主面及び第2主面を有するコア材としての樹脂基板と、前記樹脂基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなる複数のファンアウト部に介在される複数のダミープレーン部を有し、前記基板の前記第1主面側及び前記第2主面側の両方に位置する第1導体層と、前記第1導体層のすぐ内層に位置するとともに、前記樹脂基板に貼着された銅箔に由来し、接地電位と略等しい電位となるグランド層と、前記第1導体層のすぐ外層に位置し、電源電位と略等しい電位となる電源層と、前記第1導体層と前記グランド層との間、前記第1導体層と前記電源層との間に介在する樹脂絶縁層と、前記第1導体層と前記グランド層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体と、前記ビアホール導体は、前記各ダミープレーン部の最内端位置から1mm以内の位置に1つのみ形成され、前記最内端位置から1mmを超える位置には何も形成されていないことと、を備えたことを特徴とするビルドアップ多層プリント配線基板。
【図面の簡単な説明】
【図1】本発明を具体化した一実施形態の多層プリント配線基板において、複数の信号線を有する第1導体層の要部拡大平面図。
【図2】図1の多層プリント配線基板のA−A線における概略断面図。
【図3】多層プリント配線基板において、複数の信号線を有する導体層の概略平面図。
【図4】従来の多層プリント配線基板において、複数の信号線を有する導体層の要部拡大平面図。
【符号の説明】
11…多層プリント配線基板
12…基板である樹脂基板
13…第1主面である上面
14…第2主面である下面
17,18…第2導体層としてのグランド層
21,22,41,42…樹脂絶縁層
31,32…第1導体層
33…信号線
34…ダミープレーン部
35…ダミープレーン部電位差解消構造部の一種であるビアホール導体
36…ファンアウト部
37…ダミープレーン部の最内端位置
39…ダミープレーン部の内端部
Claims (5)
- 第1主面及び第2主面を有する基板と、
前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第1主面側及び前記第2主面側のうちの少なくともいずれかに位置する第1導体層と、
前記第1導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第2導体層と、
前記第1導体層と前記第2導体層との間に介在する樹脂絶縁層と、
前記第1導体層と前記第2導体層との間を導通するとともに、前記樹脂絶縁層において、前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたビアホール導体と
を備えたことを特徴とする多層プリント配線基板。 - 前記第2導体層は、前記第1導体層のすぐ内層側に位置し、前記基板の前記第1主面及び前記第2主面のうちのいずれかの表面上に形成されたグランド層であることを特徴とする請求項1に記載の多層プリント配線基板。
- 前記ビアホール導体は、前記ダミープレーン部の最内端位置から1mm以内の位置に形成されていることを特徴とする請求項1または2に記載の多層プリント配線基板。
- 前記ビアホール導体は、前記各ダミープレーン部の最内端位置から1mm以内の位置に1つのみ形成され、前記最内端位置から1mmを超える位置には何も形成されていないことを特徴とする請求項1または2に記載の多層プリント配線基板。
- 第1主面及び第2主面を有する基板と、
前記基板の面方向に沿って略放射状に延びる複数の信号線、及び、前記信号線同士の間隔が広くなるファンアウト部に介在されるダミープレーン部を有し、前記基板の前記第1主面側及び前記第2主面側のうちの少なくともいずれかに位置する第1導体層と、
前記第1導体層とは異なる層に位置し、電源電位または接地電位と略等しい電位となる第2導体層と、
前記第1導体層と前記第2導体層との間に介在する樹脂絶縁層と、
前記ファンアウト部に臨む前記ダミープレーン部の内端部の位置に対応して形成されたダミープレーン部電位差解消構造部と
を備えたことを特徴とする多層プリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247038A JP3961909B2 (ja) | 2002-08-27 | 2002-08-27 | 多層プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247038A JP3961909B2 (ja) | 2002-08-27 | 2002-08-27 | 多層プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087810A true JP2004087810A (ja) | 2004-03-18 |
JP3961909B2 JP3961909B2 (ja) | 2007-08-22 |
Family
ID=32054781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247038A Expired - Lifetime JP3961909B2 (ja) | 2002-08-27 | 2002-08-27 | 多層プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3961909B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158966A (ja) * | 2003-11-25 | 2005-06-16 | Kyocera Corp | 配線基板 |
JP2007317943A (ja) * | 2006-05-26 | 2007-12-06 | Sumitomo Bakelite Co Ltd | 基板および半導体装置 |
KR100800488B1 (ko) * | 2006-12-21 | 2008-02-04 | 삼성전자주식회사 | 전원잡음을 개선한 반도체 소자 |
JP2008227041A (ja) * | 2007-03-12 | 2008-09-25 | Toppan Printing Co Ltd | 多層配線板、半導体装置パッケージ及び電子機器 |
-
2002
- 2002-08-27 JP JP2002247038A patent/JP3961909B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005158966A (ja) * | 2003-11-25 | 2005-06-16 | Kyocera Corp | 配線基板 |
JP2007317943A (ja) * | 2006-05-26 | 2007-12-06 | Sumitomo Bakelite Co Ltd | 基板および半導体装置 |
KR100800488B1 (ko) * | 2006-12-21 | 2008-02-04 | 삼성전자주식회사 | 전원잡음을 개선한 반도체 소자 |
JP2008227041A (ja) * | 2007-03-12 | 2008-09-25 | Toppan Printing Co Ltd | 多層配線板、半導体装置パッケージ及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3961909B2 (ja) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP2004031730A (ja) | 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
KR20000006037A (ko) | 저열팽창회로보드및다층회로보드 | |
JP4008782B2 (ja) | 多層配線基板の製造方法 | |
JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
US7381587B2 (en) | Method of making circuitized substrate | |
JP2004311598A (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
JP4061137B2 (ja) | 積層樹脂配線基板及びその製造方法 | |
JP4521223B2 (ja) | プリント配線板 | |
JP2004031732A (ja) | 積層樹脂配線基板及びその製造方法 | |
JP3961909B2 (ja) | 多層プリント配線基板 | |
JP2008021980A (ja) | コンデンサ、配線基板 | |
JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
JP2003273611A (ja) | 配線基板 | |
JP2004327940A (ja) | 配線基板及びその製造方法 | |
JP3914102B2 (ja) | 積層樹脂配線基板の製造方法 | |
JP2004327482A (ja) | 多層配線板、多層基板用基材およびその製造方法 | |
KR20100021810A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
JP4592177B2 (ja) | パッケージ基板 | |
JP2004087623A (ja) | 位置合わせ構造を有する配線基板及びその製造方法 | |
JP3994952B2 (ja) | 半導体装置 | |
JP2004214273A (ja) | 片面積層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3961909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |