[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004080082A - コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール - Google Patents

コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール Download PDF

Info

Publication number
JP2004080082A
JP2004080082A JP2002233663A JP2002233663A JP2004080082A JP 2004080082 A JP2004080082 A JP 2004080082A JP 2002233663 A JP2002233663 A JP 2002233663A JP 2002233663 A JP2002233663 A JP 2002233663A JP 2004080082 A JP2004080082 A JP 2004080082A
Authority
JP
Japan
Prior art keywords
line
signal line
signal
coplanar
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002233663A
Other languages
English (en)
Other versions
JP4003579B2 (ja
Inventor
Yoshihisa Shinya
新屋　善久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002233663A priority Critical patent/JP4003579B2/ja
Priority to US10/637,008 priority patent/US6927477B2/en
Publication of JP2004080082A publication Critical patent/JP2004080082A/ja
Application granted granted Critical
Publication of JP4003579B2 publication Critical patent/JP4003579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Waveguides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】伝送特性を向上させることができるコプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュールを提供する。
【解決手段】コプレーナ線路基板１は、信号ライン９と、この信号ライン９の両側に配置されたＧＮＤプレーン１０とを有している。また、コプレーナ線路基板１は、半導体素子２側に配置された線路狭ピッチ部１１と、外部基板３側に配置された線路広ピッチ部１２と、線路狭ピッチ部１１と線路広ピッチ部１２との間に配置された線路寸法変化部１３とからなっている。線路寸法変化部１３は、線路狭ピッチ部１１から線路広ピッチ部１２に向けて、信号ライン９とＧＮＤプレーン１０との間隔Ｄ３が信号ライン９の幅（信号ライン幅）Ｓ３の広がりに対して指数関数的に広がるように形成されている。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、光伝送装置等で用いられるコプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュールに関するものである。
【０００２】
【従来の技術】
例えば半導体パッケージには、当該パッケージに実装されるアンプ等の半導体素子と外部基板等とを電気的に接続するためのコプレーナ線路構造を有するものがある。コプレーナ線路は、信号ラインと、信号ラインの両側に配置されたＧＮＤ（接地）プレーンとを有する線路である。ところで、半導体素子の端子ピッチは数百μｍ以下と狭いため、パッケージの内側部分では、それに合わせて信号ラインとＧＮＤプレーンとの間隔及び信号ラインの幅が狭くなっている。一方、パッケージの外側部分では、外部基板等との接続を考慮して、信号ラインとＧＮＤプレーンとの間隔が数ｍｍ程度、信号ラインの幅が数ｍｍ程度と広くなっている。このため、コプレーナ線路構造には、信号ラインとＧＮＤプレーンとの間隔及び信号ラインの幅を徐々に変化させた部分が形成されている。
【０００３】
【発明が解決しようとする課題】
一般的なコプレーナ線路では、狭ピッチであるパッケージ内側の信号ラインと広ピッチであるパッケージ外側の信号ラインとを単に直線的につないだ構造となっているが、この場合には信号ラインの伝送特性が劣化するという不具合があった。
【０００４】
本発明の目的は、伝送特性を向上させることができるコプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュールを提供することである。
【０００５】
【課題を解決するための手段】
本発明者らは、鋭意検討を重ねた結果、コプレーナ線路の特性インピーダンスは、信号ラインと接地プレーンとの間隔（信号／ＧＮＤ間隔）及び信号ライン幅で決定されるが、特性インピーダンスが一定となるような信号ライン幅と信号／ＧＮＤ間隔との関係は、１次関数的な変化でなく指数関数的な変化を示すことを見い出した。そして、更に検討を重ねたところ、信号／ＧＮＤ間隔が狭ピッチな部分の信号ライン及びＧＮＤプレーンと信号／ＧＮＤ間隔が広ピッチな部分の信号ライン及びＧＮＤプレーンとを直線的につないだ構造では、その部分がインピーダンス不整合を起こし、その結果として伝送特性の劣化を引き起こしていると考え、本発明を完成させるに至った。
【０００６】
即ち、本発明は、信号ラインと、信号ラインの両側に配置された接地プレーンとを有するコプレーナ線路構造において、信号ラインと接地プレーンとの間隔及び信号ラインの幅が、一端側から他端側に向けて広がるように形成された線路寸法変化部を有し、線路寸法変化部における信号ラインと接地プレーンとの間隔が信号ラインの幅の変化に対して指数関数的に変化していることを特徴とするものである。
【０００７】
このように線路寸法変化部における信号ラインと接地プレーンとの間隔を、一端側から他端側に向けて信号ラインの幅の広がりに対して指数関数的に広げることにより、コプレーナ線路の特性インピーダンスが線路寸法変化部においてほぼ一定になる。従って、インピーダンス不整合に起因した信号ラインの伝送特性の劣化を低減することができる。
【０００８】
好ましくは、線路寸法変化部は、信号ラインの両エッジ及び接地プレーンの信号ライン側のエッジが一端側から他端側に向けて曲線的に延在するように形成されている。この場合には、線路寸法変化部の両端部、つまり信号ラインと接地プレーンとの間隔及び信号ラインの幅が変化し始める部位において、信号ラインの両エッジ及び接地プレーンの信号ライン側のエッジがいずれも滑らかに変化するようになる。このため、線路寸法変化部の両端部においてコプレーナ線路の特性インピーダンスが一時的に急激に変化することが確実に防止されるので、信号ラインの伝送特性が更に向上する。
【０００９】
本発明の伝送モジュール用パッケージは、上記のコプレーナ線路構造を有することを特徴とするものである。この場合には、上述したように、コプレーナ線路の特性インピーダンスがほぼ一定になるため、信号ラインの伝送特性が向上する。
【００１０】
本発明の伝送モジュールは、上記のパッケージと、信号ライン及び接地プレーンと電気的に接続された電気部品とを備えたことを特徴とするものである。この場合には、上述したように、コプレーナ線路の特性インピーダンスがほぼ一定になるため、信号ラインの伝送特性が向上する。
【００１１】
【発明の実施の形態】
以下、本発明に係るコプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュールの好適な実施形態について図面を参照して説明する。
【００１２】
図１は、本発明に係るコプレーナ線路構造の一実施形態を示す構成図である。同図において、本実施形態のコプレーナ線路基板１は、半導体素子２と外部基板３とを電気的に接続するための線路基板である。
【００１３】
半導体素子２は、信号端子４と、この信号端子４の両側に配置されたＧＮＤ（接地）端子５とを有している。外部基板３は、信号ライン６と、この信号ライン６の両側に配置されたＧＮＤ（接地）プレーン７とを有している。外部基板３における信号ライン６とＧＮＤプレーン７との間隔Ｄｗは、半導体素子２における信号端子４とＧＮＤ端子５との間隔Ｄｎよりも大きくなっている。また、外部基板３における信号ライン６の幅Ｓｗは、半導体素子２における信号端子４の幅Ｓｎよりも大きくなっている。
【００１４】
コプレーナ線路基板１は、例えばＡｌ２Ｏ３等で形成された基板本体８を有している。この基板本体８の表面には、信号ライン９と、この信号ライン９の両側に位置するＧＮＤプレーン１０とが設けられている。信号ライン９及びＧＮＤプレーン１０は、Ａｕ等の金属のパターンで形成されている。
【００１５】
また、コプレーナ線路基板１は、半導体素子２側に配置された線路狭ピッチ部１１と、外部基板３側に配置された線路広ピッチ部１２と、線路狭ピッチ部１１と線路広ピッチ部１２との間に配置された線路寸法変化部１３とからなっている。
【００１６】
線路狭ピッチ部１１においては、信号ライン９とＧＮＤプレーン１０との間隔Ｄ１が０．０５ｍｍと一定であり、信号ライン９の幅Ｓ１が０．１ｍｍと一定である。線路広ピッチ部１２においては、信号ライン９とＧＮＤプレーン１０との間隔Ｄ２が０．３５ｍｍと一定であり、信号ライン９の幅Ｓ２が０．５ｍｍと一定である。なお、これらの寸法は、コプレーナ線路基板１の特性インピーダンスＺ０が５０Ωになるように構成したものである。線路寸法変化部１３においては、信号ライン９とＧＮＤプレーン１０との間隔（信号／ＧＮＤ間隔）Ｄ３及び信号ライン９の幅（信号ライン幅）Ｓ３が、線路狭ピッチ部１１から線路広ピッチ部１２に向けて徐々に広くなっている。
【００１７】
線路狭ピッチ部１１における信号ライン９及びＧＮＤプレーン１０は、半導体素子２における信号端子４及びＧＮＤ端子５と金ワイヤ１４でそれぞれ電気的に接続されている。線路広ピッチ部１２における信号ライン９及びＧＮＤプレーン１０は、外部基板３における信号ライン６及びＧＮＤプレーン７と金ワイヤ１５でそれぞれ電気的に接続されている。
【００１８】
このようなコプレーナ線路基板１において、線路寸法変化部１３における特性インピーダンスＺ０が５０Ωになるようにコプレーナ線路の条件を計算（シミュレーション）した結果を図２に示す。同図から分かるように、特性インピーダンスＺ０が５０Ωとなるような信号ライン幅ｘと信号／ＧＮＤ間隔ｙとの関係は、下記式のような指数関数で表される。
【００１９】
ｙ＝０．０３０３８３＊ｅ＾（４．９１５８ｘ）　…（Ａ）
コプレーナ線路基板１の線路寸法変化部１３では、信号／ＧＮＤ間隔Ｄ３が信号ライン幅Ｓ３の変化に対して上記（Ａ）式の関係をもって指数関数的に変化するように形成されている。これにより、線路寸法変化部１３での特性インピーダンスＺ０がほぼ５０Ωで一定となる。
【００２０】
このとき、線路寸法変化部１３における信号ライン９の両エッジ９ａ及び接地プレーン１０の信号ライン９側のエッジ１０ａのいずれもが、線路狭ピッチ部１１から線路広ピッチ部１２まで曲線的に延在しているのが好ましい。これにより、線路寸法変化部１３と線路狭ピッチ部１１及び線路広ピッチ部１２との境界部において、信号／ＧＮＤ間隔Ｄ３及び信号ライン幅Ｓ３が滑らかに変化した状態で、信号ライン幅Ｓ３の変化に対して信号／ＧＮＤ間隔Ｄ３が指数関数的に変化するようになる。従って、線路寸法変化部１３と線路狭ピッチ部１１及び線路広ピッチ部１２との境界部での特性インピーダンスＺ０もほぼ５０Ωになる。
【００２１】
以上により、コプレーナ線路基板１の特性インピーダンスＺ０は全体的に一定になるので、インピーダンス不整合による信号ラインの伝送特性の劣化が低減される。その結果、コプレーナ線路基板の伝送特性を向上させることができる。
【００２２】
次に、図３（ａ）に示すような本実施形態のコプレーナ線路構造と、図３（ｂ）に示すような従来一般のコプレーナ線路構造とで、伝送特性の比較を行った実施例について説明する。
【００２３】
図３（ｂ）に示すコプレーナ線路構造においては、線路寸法変化部における信号ライン１６の両エッジ１６ａ及び接地プレーン１７のエッジ１７ａが直線的に延びている。この場合、線路寸法変化部では、信号ライン幅Ｓ３の変化に対して信号／ＧＮＤ間隔Ｄ３が、図２の点線で示すように一次関数的に変化するようになるため、特性インピーダンスＺ０の不整合が生じる。
【００２４】
図４は、コプレーナ線路の伝送特性として反射特性のシミュレーション結果を示したものである。この反射特性は、例えば信号ラインの線路狭ピッチ部側ポートから導入した信号（入射波）のパワーと線路狭ピッチ部側ポートに反射して戻る信号（反射波）のパワーとの比を表わしたものである。
【００２５】
このとき、コプレーナ線路基板の厚さは０．６ｍｍであり、比誘電率は８．５であり、材質はＡｌ２Ｏ３である。また、図４において、特性Ｐ１が図３（ａ）に示すコプレーナ線路構造の反射特性を示し、特性Ｐ２が図３（ｂ）に示すコプレーナ線路構造の反射特性を示している。
【００２６】
同図より、図３（ａ）に示す本実施形態のコプレーナ線路構造では、図３（ｂ）に示すコプレーナ線路構造に比べて反射特性が改善されていることが分かる。特に周波数１８ＧＨｚ付近を中心とした帯域では、反射特性が大きく改善されている。このような特性は、コプレーナ線路基板の線路寸法変化部の長さやコプレーナ線路基板の材質、比誘電率の違いによって異なると考えられる。そこで、線路寸法変化部の長さやコプレーナ線路基板の材質、比誘電率を適宜変えることによって、任意の周波数帯域における反射特性を大幅に向上させることが可能となる。
【００２７】
図５は、コプレーナ線路の伝送特性として挿入損失特性のシミュレーション結果を示したものである。この挿入損失特性は、例えば信号ラインの線路狭ピッチ部側ポートから導入した信号（入射波）のパワーと線路広ピッチ部側ポートから出力される信号（透過波）のパワーとの比を表わしたものである。
【００２８】
この時のコプレーナ線路基板の厚さ、比誘電率、材質は上記と同様である。また、図５において、特性Ｑ１が図３（ａ）に示すコプレーナ線路構造の挿入損失特性を示し、特性Ｑ２が図３（ｂ）に示すコプレーナ線路構造の挿入損失特性を示している。
【００２９】
同図より、図３（ａ）に示す本実施形態のコプレーナ線路構造では、図３（ｂ）に示すコプレーナ線路構造に比べて挿入損失特性が改善されていることが分かる。このとき、周波数が高くなるほど、挿入損失特性が良くなっている。従って、本実施形態のコプレーナ線路構造を高周波信号ラインに適用した場合に、特に効果的である。
【００３０】
図６は、本発明に係る伝送モジュールの一実施形態として、上述したコプレーナ線路構造を有する受光モジュールを示す構成図である。同図において、受光モジュール２０は、矩形状の半導体パッケージ２１を有し、この半導体パッケージ２１には部品実装基板２２が設けられている。この部品実装基板２２には、ファイバ固定部材２３、受光素子（フォトダイオード）２４、アンプ２５が並列に実装されている。なお、当該部品実装基板２２は半導体パッケージ２１の底部板でもあるが、部品実装基板として別途専用の基板を設けてもよい。
【００３１】
ファイバ固定部材２３は、光ファイバ心線２６の裸ファイバ２６ａを位置決めして固定する。受光素子２４は、光ファイバ心線２６からの光信号を受光して電気信号に変換する。アンプ２５は、受光素子２４からの電気信号を増幅して出力する。
【００３２】
また、半導体パッケージ２１における部品実装基板２２の一側には、コプレーナ線路基板２７が設けられている。コプレーナ線路基板２７は、ＧＮＤプレーン２８と、このＧＮＤプレーン２８の両側に配置された信号ライン２９と、各信号ライン２９の外側に配置されたＧＮＤプレーン３０とを有している。コプレーナ線路基板２７は、信号ライン２９とＧＮＤプレーン２８，３０との間隔が信号ライン２９の幅の変化に対して指数関数的に変化するように形成された部分を有している。これにより、コプレーナ線路基板２７は、ＧＮＤプレーン２８を共通として上述したコプレーナ線路構造を２組有することとなる。
【００３３】
また、半導体パッケージ２１には、ＧＮＤプレーン３１、電源ライン３２、モニタライン３３が設けられている。ＧＮＤプレーン３０，３１、電源ライン３２、モニタライン３３にはリードピン３４が接合されている。
【００３４】
アンプ２５は、図示はしないが、ＧＮＤプレーン２８，３０、信号ライン２９、電源ライン３２、モニタライン３３と金ワイヤでそれぞれ接続されている。これにより、リードピン３４及び電源ライン３２によってアンプ２５に所定の電力が供給される。そして、アンプ２５の出力信号が、信号ライン２９を介して外部基板（図示せず）に送られる。また、モニタ信号が、モニタライン３３及びリードピン３４を介して外部基板（図示せず）に送られる。
【００３５】
図７は、本発明に係る伝送モジュールの他の実施形態として、上述したコプレーナ線路構造を有する増幅モジュールを示す構成図である。同図において、増幅モジュール４０は、矩形状の半導体パッケージ４１を有し、この半導体パッケージ４１には部品実装基板４２が設けられ、この部品実装基板４２にはアンプ４３が実装されている。なお、ここでは部品実装基板４２を設けたが、アンプ４３を半導体パッケージ４１に直接実装してもよい。
【００３６】
半導体パッケージ４１における部品実装基板４２の両側には、コプレーナ線路基板４４がそれぞれ設けられている。コプレーナ線路基板４４は、信号ライン４５と、この信号ライン４５の両側に配置されたＧＮＤプレーン４６とを有している。コプレーナ線路基板４４は、信号ライン４５とＧＮＤプレーン４６との間隔が信号ライン４５の幅の変化に対して指数関数的に変化するように形成された部分を有している。また、半導体パッケージ４１には、電源ライン４７とモニタライン４８とが設けられている。
【００３７】
アンプ４３は、信号ライン４５、ＧＮＤプレーン４６、電源ライン４７及びモニタライン４８と金ワイヤ４９で接続されている。これにより、電源ライン４７によってアンプ４３に所定の電力が供給される。そして、外部基板（図示せず）から一方の信号ライン４５を介して送られてきた電気信号がアンプ４３で増幅され、その信号が他方の信号ライン４５を介して他の外部基板（図示せず）に送られる。また、モニタ信号が、モニタライン４８を介して外部基板（図示せず）に送られる。
【００３８】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態のコプレーナ線路構造では、線路寸法変化部１３における信号ライン９のエッジ９ａ及び接地プレーン１０のエッジ１０ａが共に曲線的に延びるようにしたが、特にこれには限られない。つまり、信号ライン幅Ｓ３の変化に対して信号／ＧＮＤ間隔Ｄ３が指数関数的に変化するのであれば、信号ライン９のエッジ９ａ及び接地プレーン１０のエッジ１０ａのいずれか一方が直線的に延びるようにしても良い。
【００３９】
また、上記実施形態のコプレーナ線路構造では、コプレーナ線路基板１の特性インピーダンスＺ０が５０Ωで一定となるように構成したが、特にこれに限らず、例えば特性インピーダンスＺ０が７５Ωで一定となるように、信号ライン幅Ｓ３の変化に対して信号／ＧＮＤ間隔Ｄ３を指数関数的に変化させても良い。
【００４０】
さらに、上記実施形態では、伝送モジュールの例として受光モジュール及び増幅モジュールを挙げたが、本発明は、発光モジュールなど他の伝送モジュールにも適用可能である。
【００４１】
【発明の効果】
本発明によれば、線路寸法変化部における信号ラインと接地プレーンとの間隔を信号ラインの幅の変化に対して指数関数的に変化させる構成としたので、信号ラインの伝送特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係るコプレーナ線路構造の一実施形態を示す構成図である。
【図２】図１に示す線路寸法変化部における特性インピーダンスが５０Ωになるような信号ライン幅と信号／ＧＮＤ間隔との関係を示した図である。
【図３】図１に示すコプレーナ線路構造と従来一般のコプレーナ線路構造と示す図である。
【図４】コプレーナ線路の伝送特性として反射特性のシミュレーション結果を示した図である。
【図５】コプレーナ線路の伝送特性として挿入損失特性のシミュレーション結果を示した図である。
【図６】本発明に係る伝送モジュールの一実施形態として受光モジュールを示す構成図である。
【図７】本発明に係る伝送モジュールの他の実施形態として増幅モジュールを示す構成図である。
【符号の説明】
１…コプレーナ線路基板、９…信号ライン、９ａ…エッジ、１０…ＧＮＤプレーン（接地プレーン）、１０ａ…エッジ、１３…線路寸法変化部、２０…受光モジュール（伝送モジュール）、２１…半導体パッケージ（伝送モジュール用パッケージ）、２４…受光素子（電気部品）、２５…アンプ（電気部品）、２７…コプレーナ線路基板、２８…ＧＮＤプレーン（接地プレーン）、２９…信号ライン、３０…ＧＮＤプレーン（接地プレーン）、４０…増幅モジュール（伝送モジュール）、４１…半導体パッケージ（伝送モジュール用パッケージ）、４３…アンプ（電気部品）、４４…コプレーナ線路基板、４５…信号ライン、４６…ＧＮＤプレーン（接地プレーン）。

Claims (4)

  1. 信号ラインと、前記信号ラインの両側に配置された接地プレーンとを有するコプレーナ線路構造において、
    前記信号ラインと前記接地プレーンとの間隔及び前記信号ラインの幅が、一端側から他端側に向けて広がるように形成された線路寸法変化部を有し、
    前記線路寸法変化部における前記信号ラインと前記接地プレーンとの間隔が前記信号ラインの幅の変化に対して指数関数的に変化していることを特徴とするコプレーナ線路構造。
  2. 前記線路寸法変化部は、前記信号ラインの両エッジ及び前記接地プレーンの前記信号ライン側のエッジが一端側から他端側に向けて曲線的に延在するように形成されていることを特徴とする請求項１記載のコプレーナ線路構造。
  3. 請求項１または２記載のコプレーナ線路構造を有することを特徴とする伝送モジュール用パッケージ。
  4. 請求項３記載のパッケージと、前記信号ライン及び前記接地プレーンと電気的に接続された電気部品とを備えたことを特徴とする伝送モジュール。
JP2002233663A 2002-08-09 2002-08-09 コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール Expired - Fee Related JP4003579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002233663A JP4003579B2 (ja) 2002-08-09 2002-08-09 コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール
US10/637,008 US6927477B2 (en) 2002-08-09 2003-08-08 Coplanar line, and a module using the coplanar line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002233663A JP4003579B2 (ja) 2002-08-09 2002-08-09 コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール

Publications (2)

Publication Number Publication Date
JP2004080082A true JP2004080082A (ja) 2004-03-11
JP4003579B2 JP4003579B2 (ja) 2007-11-07

Family

ID=32018740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002233663A Expired - Fee Related JP4003579B2 (ja) 2002-08-09 2002-08-09 コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール

Country Status (2)

Country Link
US (1) US6927477B2 (ja)
JP (1) JP4003579B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152206A (ja) * 2006-12-20 2008-07-03 Anritsu Corp 光変調器
JP2010177364A (ja) * 2009-01-28 2010-08-12 Nippon Telegr & Teleph Corp <Ntt> 半導体パッケージおよびその実装方法
JP2012033543A (ja) * 2010-07-28 2012-02-16 Kyocera Corp 素子収納用パッケージおよびこれを備えた半導体装置
JP2014011271A (ja) * 2012-06-28 2014-01-20 Kyocera Corp 素子収納用パッケージおよび実装構造体

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
SE527206C2 (sv) * 2005-04-29 2006-01-17 Assa Ab Låsanordning samt sätt att montera en låsanordning
SE0500976L (sv) * 2005-04-29 2006-01-17 Assa Ab Elektromekanisk låsanordning
SE0500975L (sv) * 2005-04-29 2006-01-24 Assa Ab Elektromekanisk låsanordning
FR2953651B1 (fr) * 2009-12-07 2012-01-20 Eads Defence & Security Sys Dispositif de transition hyperfrequence entre une ligne a micro-ruban et un guide d'onde rectangulaire
JP5697669B2 (ja) * 2010-07-30 2015-04-08 京セラ株式会社 電子部品収納用部品、電子モジュールおよび電子装置
US9867294B2 (en) * 2015-05-22 2018-01-09 Ciena Corporation Multi-width waveguides

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303010A (ja) 1993-04-14 1994-10-28 Sony Corp 高周波伝送線路及び該高周波伝送線路を用いた集積回路装置並びに高周波平面回路の接続方法
US6282352B1 (en) * 1997-04-08 2001-08-28 Hitachi, Ltd. Optical module, method for manufacturing optical module and optical communication apparatus
JP3991492B2 (ja) 1999-03-05 2007-10-17 株式会社デンソー 高周波回路装置およびコプレーナ型伝送線路の接続構造
JP2002359426A (ja) * 2001-06-01 2002-12-13 Hitachi Ltd 光モジュール及び光通信システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152206A (ja) * 2006-12-20 2008-07-03 Anritsu Corp 光変調器
JP2010177364A (ja) * 2009-01-28 2010-08-12 Nippon Telegr & Teleph Corp <Ntt> 半導体パッケージおよびその実装方法
JP2012033543A (ja) * 2010-07-28 2012-02-16 Kyocera Corp 素子収納用パッケージおよびこれを備えた半導体装置
JP2014011271A (ja) * 2012-06-28 2014-01-20 Kyocera Corp 素子収納用パッケージおよび実装構造体

Also Published As

Publication number Publication date
US20040080039A1 (en) 2004-04-29
US6927477B2 (en) 2005-08-09
JP4003579B2 (ja) 2007-11-07

Similar Documents

Publication Publication Date Title
JP5580994B2 (ja) 光モジュール
US8723283B2 (en) Optical module
US6807065B2 (en) Multilayer printed circuit board
US20090029570A1 (en) Relay substrate and substrate assembly
JP2004080082A (ja) コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール
US20190348740A1 (en) Transmission line-waveguide transition device
JP2007174656A (ja) 伝送構造の変換装置
JP2004093606A (ja) 光モジュール及び光伝送装置
US10085337B2 (en) Coaxial cable assembly, electronic package and connector
JPH06303010A (ja) 高周波伝送線路及び該高周波伝送線路を用いた集積回路装置並びに高周波平面回路の接続方法
US8829659B2 (en) Integrated circuit
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP2011061750A (ja) 高周波線路の接続方法、構造及び当該構造を有するパッケージ
JP2004241924A (ja) 交流結合回路
JP2019220909A (ja) 高周波線路接続構造
JP4041226B2 (ja) 光半導体装置
CN114512473B (zh) 半导体发光器件和光学组件
US7792503B2 (en) High frequency module
US11909170B2 (en) Semiconductor light emitting device and optical subassembly
JP7310496B2 (ja) 光変調器及びそれを用いた光送信装置
JP2004047532A (ja) 光通信用モジュール装置
WO2020218434A1 (ja) 光変調器及びそれを用いた光送信装置
CA2931462C (en) Coaxial cable assembly, electronic package and connector
JP2024123797A (ja) 高周波モジュール
EP1708302A1 (en) Distributed constant circuit and impedance adjustment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070813

R150 Certificate of patent or registration of utility model

Ref document number: 4003579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees