[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004063824A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004063824A
JP2004063824A JP2002220587A JP2002220587A JP2004063824A JP 2004063824 A JP2004063824 A JP 2004063824A JP 2002220587 A JP2002220587 A JP 2002220587A JP 2002220587 A JP2002220587 A JP 2002220587A JP 2004063824 A JP2004063824 A JP 2004063824A
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductor
semiconductor device
substrate
sealing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002220587A
Other languages
English (en)
Inventor
Hiroyuki Hanba
半場　博幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002220587A priority Critical patent/JP2004063824A/ja
Publication of JP2004063824A publication Critical patent/JP2004063824A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】基板上に積層する半導体チップのチップサイズの制約をなくしたスタックドパッケージ構造の半導体装置を提供すること。
【解決手段】本発明では、積層した複数の半導体チップを基板に載設してなる半導体装置において、下層側の半導体チップの周囲に封止部を形成するとともに、同封止部に上層側の半導体チップを載設し、同上層側の半導体チップは、封止部に埋設した基板と導通する導体に接続することにした。かかる半導体装置は、下層側の半導体チップと基板に導通させた導体とを封止して封止部を形成し、同封止部の上部に上層側の半導体チップを載設し、同上層側の半導体チップと前記導体とを接続して製造することにした。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の電子機器に使用される半導体装置は、基板の上面に１個の半導体チップを載設し、同半導体チップの周囲を樹脂で封止した構造となっていたが、近年の電子機器の高機能化、小型軽量化に伴って、基板の上面に複数個の半導体チップを積層し樹脂で封止したスタックドパッケージ構造の半導体装置が使用されてきている。
【０００３】
このスタックドパッケージ構造の半導体装置１００は、図６に示すように、セラミックス製のインターポーザー基板１０１の上面に半導体チップ１０２を接着し、同半導体チップ１０２の上面に別の半導体チップ１０３を接着し、上下の半導体チップ１０２，１０３の電極とインターポーザー基板１０１の電極とを金線１０４，１０５でそれぞれワイヤボンディングし、その後、上下の半導体チップ１０２，１０３と金線１０４，１０５とを樹脂１０６で封止し、その後、インターポーザー基板１０１の下面に接続端子１０７を接続していた。
【０００４】
【発明が解決しようとする課題】
このように、上記従来の半導体装置においては、下層側の半導体チップの上部に上層側の半導体チップを直接的に載設するとともに、上下の半導体チップと基板とを金線でそれぞれ接続していた。
【０００５】
そのため、上記従来の半導体装置にあっては、上層側の半導体チップを下層側の半導体チップの電極よりも内側部分で接着しなければならず、上層側の半導体チップは下層側の半導体チップよりもサイズが小さいものを使用しなければならないといった制約があり、半導体装置の設計上の自由度が低く、サイズの異なる複数の半導体チップを任意に組合わせて半導体装置を製造することができなかった。
【０００６】
しかも、上層側の半導体チップと下層側の半導体チップとを直接的に金線で接続した構造となっておらず、基板を介して上層側の半導体チップと下層側の半導体チップとを接続した構造となっており、上層側の半導体チップと下層側の半導体チップとの接続長が長くなり、それに伴って配線抵抗や寄生容量が増大して、半導体装置の特性が低減するおそれがあった。
【０００７】
また、上記従来の半導体装置においては、上下の半導体チップと全ての金線とを一括して樹脂で封止していた。
【０００８】
そのため、封止時に金線同士が接触した状態で封止されてしまい、半導体装置が不良品となるおそれがあった。特に、上記従来の半導体装置にあっては、構造上、上層側の半導体チップと基板とを接続する金線の長さが長くなるため、封止時に上層側の半導体チップと基板とを接続する金線が撓みやすく、他の金線と接触するおそれがあった。
【０００９】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、基板に複数の半導体チップを積層してなる半導体装置において、下層側の半導体チップの周囲又は一部に封止部を形成するとともに、同封止部に上層側の半導体チップを載設し、同上層側の半導体チップは、封止部に埋設した基板と導通する導体に接続することにした。
【００１０】
また、請求項２に係る本発明では、前記導体で基板と下層側の半導体チップとを導通させることにした。
【００１１】
また、請求項３に係る本発明では、前記導体の上端部を平坦面状に形成することにした。
【００１２】
また、請求項４に係る本発明では、基板に複数の半導体チップを積層してなる半導体装置の製造方法において、下層側の半導体チップと基板に導通させた導体とを封止して封止部を形成し、同封止部の上部に上層側の半導体チップを載設し、同上層側の半導体チップと前記導体とを接続することにした。
【００１３】
また、請求項５に係る本発明では、前記封止部の上面を研磨することによって、導体の上端部を露出させ、その後、上層側の半導体チップと前記導体とを接続することにした。
【００１４】
また、請求項６に係る本発明では、前記封止部の上面を研磨することによって、導体の上端部を平坦面状に形成することにした。
【００１５】
【発明の実施の形態】
本発明に係る半導体装置は、積層した複数の半導体チップを基板に載設したスタックドパッケージ構造のものである。
【００１６】
しかも、下層側の半導体チップの周囲又は一部に封止部を形成するとともに、同封止部に上層側の半導体チップを載設して半導体チップを積層し、封止部に基板と導通する導体を上端部を露出させた状態で埋設し、同導体と上層側の半導体チップとを接続したものである。
【００１７】
そのため、下層側の半導体チップの上部に上層側の半導体チップを直接的に載設する必要がなくなり、チップサイズの小さい下層側の半導体チップの上方にチップサイズの大きい上層側の半導体チップを積層することができ、チップサイズの制約がなくなり、任意の組合せで複数の半導体チップを積層することができるので、半導体装置の設計上の自由度を増大させることができる。
【００１８】
また、全ての導体が一括して封止されるのではなく、下層側の導体から順に封止されることになるため、封止される導体の長さを可及的に短くすることができ、封止時に導体同士が接触して半導体装置が不良品となるのを未然に防止することができる。
【００１９】
特に、導体を下層側の半導体チップの電極に接続した場合には、上層側の半導体チップと下層側の半導体チップとを直接的に導体を介して接続することができ、上層側の半導体チップと下層側の半導体チップとの接続長を可及的に短くすることができ、それに伴って配線抵抗や寄生容量を小さくすることができて、半導体装置の特性を向上させることができる。
【００２０】
また、導体の上端部を平坦面状に形成した場合には、同導体の上端部に上層側の導体を円滑かつ強固に接続することができ、接続部分の信頼性を向上させることができる。
【００２１】
上記構成の半導体装置は、下層側の半導体チップと基板に導通させた導体とを同導体の上端部を露出させた状態で封止剤で封止し、同封止剤の上部に上層側の半導体チップを載設し、同上層側の半導体チップの電極と前記導体とを接続することによって製造することができる。
【００２２】
そして、下層側の半導体チップと導体とを封止剤で封止し、その後、封止材の上面を研磨することによって、下層側の半導体チップと導体とを導体の上端部を露出させた状態で封止剤で封止することにした。この場合には、下層側の半導体チップと導体とを導体の上端部を露出させた状態で封止剤で封止したものを容易に製造することができる。
【００２３】
また、封止剤の上面を研磨する際に、導体の上端部を研磨することによって、導体の上端部を平坦面状に形成することにした場合には、下層側の半導体チップと導体とを導体の上端部を露出させた状態で封止剤で封止したものを製造すると同時に導体の上端部を容易に平坦面状に形成することができ、これによっても、導体の上端部に上層側の導体を円滑かつ強固に接続することができ、接続部分の信頼性を向上させることができる。
【００２４】
以下に、本発明の実施の形態について図面を参照しながら具体的に説明する。
【００２５】
［第１の実施の形態］
第１の実施の形態に係る半導体装置１は、図１に示すように、セラミックス製の矩形板状のインターポーザー基板２の上面（実装面３）に下層側の半導体チップ４を載設し、同下層側の半導体チップ４の周囲にインターポーザー基板２と導通する導体５，６を埋設した矩形箱型状の下層側の封止部７を形成するとともに、同封止部７の上部に上層側の半導体チップ８を載設し、同上層側の半導体チップ８と前記導体６とを導体９で接続し、さらには、上層側の半導体チップ８の周囲に矩形箱型状の上層側の封止部１０を形成し、インターポーザー基板２の下面（半田面１１）に半田ボール（接続端子１２）を取付けている。
【００２６】
このように、上層側の半導体チップ８を下層側の封止部７の上部に載設しているため、下層側の半導体チップ４の上部に上層側の半導体チップ８を直接的に載設する必要がなくなり、チップサイズの小さい下層側の半導体チップ４の上方にチップサイズの大きい上層側の半導体チップ８を積層することができ、チップサイズの制約がなくなり、任意の組合せで複数の半導体チップ４，８を積層することができるので、半導体装置１の設計上の自由度を増大させることができる。
【００２７】
また、全ての導体５，６，９が一括して封止されるのではなく、下層側の導体５，６が封止された後に上層側の導体９が封止されることになるため、封止される導体５，６，９の長さを可及的に短くすることができ、封止時に導体５，６，９同士が接触して半導体装置１が不良品となるのを未然に防止することができる。また、導体５，６，９の長さが短くなることによって、配線抵抗や寄生容量が小さくなり、半導体装置１の特性を向上させることができる。
【００２８】
かかる半導体装置１は、以下のようにして製造する（図２参照）。
【００２９】
まず、図２（ａ）に示すように、インターポーザー基板２の実装面３に下層側の半導体チップ４をマウンターで所定位置に載設する。なお、インターポーザー基板２と半導体チップ４とは銀ペーストで接着している。
【００３０】
次に、図２（ｂ）に示すように、インターポーザー基板２の実装面３に形成したランドと半導体チップ４の電極とをワイヤーボンディング装置を用いて導体５（金線）で接続するとともに、インターポーザー基板２の実装面３に形成したランドに導体６（金線）をワイヤーボンディング装置で略山形ループ状に接続する。
【００３１】
次に、図２（ｃ）に示すように、インターポーザー基板２の実装面３において半導体チップ４と導体５，６とをモールド装置を用いて封止剤で封止することによって、下層側の半導体チップ４の周囲に下層側の封止部７を形成する。
【００３２】
次に、図２（ｄ）に示すように、下層側の封止部７の上面を研磨することによって、導体６の上端部を封止部７の外部に露出させる。その際に、導体６の上端部も同時に研磨して、導体６の上端部を平坦面状に形成する。
【００３３】
このように、導体６の上端部を平坦面状に形成した場合には、同導体６の上端部に上層側の導体９を円滑かつ強固に接続することができ、接続部分の信頼性を向上させることができる。
【００３４】
次に、図２（ｅ）に示すように、下層側の封止部７の上面に上層側の半導体チップ８をマウンターで所定位置に載設する。なお、封止部７と半導体チップ８とは接着剤で接着している。
【００３５】
次に、図２（ｆ）に示すように、上層側の半導体チップ８の電極と導体６の上端部とをワイヤーボンディング装置を用いて導体９（金線）で接続する。
【００３６】
次に、図２（ｇ）に示すように、下層側の封止部７の上面において上層側の半導体チップ８と導体９とをモールド装置を用いて封止剤で封止することによって、上層側の半導体チップ８の周囲に下層側の封止部１０を形成する。
【００３７】
最後に、図２（ｈ）に示すように、インターポーザー基板２の下面（半田面１１）に半田ボール（接続端子１２）を溶着する。
【００３８】
［第２の実施の形態］
第２の実施の形態に係る半導体装置１３は、図３に示すように、セラミックス製の矩形板状のインターポーザー基板１４の上面（実装面１５）に下層側の半導体チップ１６を載設し、同下層側の半導体チップ１６の周囲にインターポーザー基板１４と導通する導体１７，１８，１９を埋設した矩形箱型状の下層側の封止部２０を形成するとともに、同封止部２０の上部に上層側の半導体チップ２１を載設し、同上層側の半導体チップ２１と前記導体１８，１９とを導体２２で接続し、さらには、上層側の半導体チップ２１の周囲に矩形箱型状の上層側の封止部２３を形成し、インターポーザー基板１４の下面（半田面２４）に半田ボール（接続端子２５）を取付けている。
【００３９】
本実施の形態では、導体１８の一端をインターポーザー基板１４に導通させるとともに、導体１８の他端を下層側の半導体チップ１６の電極に直接的に接続させている。
【００４０】
このように、導体１８を下層側の半導体チップ１６の電極に接続した場合には、上層側の半導体チップ２１と下層側の半導体チップ１６とを直接的に導体１８を介して接続することができ、上層側の半導体チップ２１と下層側の半導体チップ１６との接続長を可及的に短くすることができ、それに伴って配線抵抗や寄生容量を小さくすることができて、半導体装置１３の特性を向上させることができる。
【００４１】
また、本実施の形態では、導体１９を円柱状に形成している。このように、導体１９は、金線に限られず、種々の伝導素材からなるものが利用できる。特に、電気抵抗の低い素材のものを用いた場合には、配線抵抗を低減することができる。
【００４２】
［第３の実施の形態］
第３の実施の形態に係る半導体装置２６は、図４に示すように、セラミックス製の矩形板状のインターポーザーインターポーザー基板２７の上面（実装面２８）に下層側の半導体チップ２９を載設し、同下層側の半導体チップ２９の上面に矩形板状の絶縁体３０を載設し、下層側の半導体チップ２９及び絶縁体３０の周囲に導体３１，３２を埋設した矩形箱型状の下層側の封止部３３を形成するとともに、同封止部３３の上部に上層側の半導体チップ３４を載設し、同上層側の半導体チップ３４と前記導体３１，３２とを導体３５で接続し、さらには、上層側の半導体チップ３４の周囲に矩形箱型状の上層側の封止部３６を形成し、インターポーザーインターポーザー基板２７の下面（半田面３７）に半田ボール（接続端子３８）を取付けている。
【００４３】
本実施の形態では、上下の半導体チップ２９，３４の間に絶縁体３０を介設している。これにより、上層側の半導体チップ３４と下層側の半導体チップ２９とをシールドすることができる。
【００４４】
［第４の実施の形態］
第４の実施の形態に係る半導体装置３９は、図５に示すように、セラミックス製の矩形板状のインターポーザー基板４０の上面（実装面４１）に下層側の半導体チップ４２を載設し、同下層側の半導体チップ４２の周囲にインターポーザー基板４０と導通する導体４３，４４を埋設した矩形箱型状の下層側の封止部４５を形成するとともに、同封止部４５の上部に上層側の半導体チップ４６を載設し、同上層側の半導体チップ４６と前記導体４４とを導体４７で接続し、さらには、上層側の半導体チップ４６の周囲に矩形箱型状の上層側の封止部４８を形成し、同上層側の封止部４８の上部にさらに上層側（最上層側）の半導体チップ４９を載設し、同最上層側の半導体チップ４９と前記導体４７とを導体５０で接続し、最上層側の半導体チップ４９の周囲に矩形箱型状の封止部５１を形成し、インターポーザー基板４０の下面（半田面５２）に半田ボール（接続端子５３）を取付けている。
【００４５】
本実施の形態では、３枚の半導体チップ４２，４６，４９を積層している。この場合には、半導体チップ４２と半導体チップ４６との間では、半導体チップ４２が下層側に位置する一方、半導体チップ４６が上層側に位置することになり、また、半導体チップ４６と半導体チップ４９との間では、半導体チップ４６が下層側に位置する一方、半導体チップ４９が上層側に位置することになる。
【００４６】
このように、本発明は、２枚の半導体チップを積層した場合に限られず、複数枚の半導体チップを積層したものにも適用することができる。
【００４７】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４８】
すなわち、請求項１に係る本発明では、下層側の半導体チップの周囲に封止部を形成するとともに、同封止部に上層側の半導体チップを載設して半導体チップを積層し、封止部に基板と導通する導体を上端部を露出させた状態で埋設し、同導体と上層側の半導体チップとを接続しているため、チップサイズの小さい下層側の半導体チップの上方にチップサイズの大きい上層側の半導体チップを積層することができ、チップサイズの制約がなくなり、半導体装置の設計上の自由度を増大させることができる。
【００４９】
また、請求項２に係る本発明では、導体を下層側の半導体チップの電極に接続しているため、上層側の半導体チップと下層側の半導体チップとの接続長を可及的に短くすることができる。
【００５０】
また、請求項３に係る本発明では、導体の上端部を平坦面状に形成しているため、同導体の上端部に上層側の導体を円滑かつ強固に接続することができる。
【００５１】
また、請求項４に係る本発明では、下層側の半導体チップと基板に導通させた導体とを同導体の上端部を露出させた状態で封止剤で封止し、同封止剤の上部に上層側の半導体チップを載設し、同上層側の半導体チップの電極と前記導体とを接続することにしているため、これによっても、チップサイズの小さい下層側の半導体チップの上方にチップサイズの大きい上層側の半導体チップを積層することができ、半導体装置の設計上の自由度を増大させることができる。
【００５２】
また、請求項５に係る本発明では、下層側の半導体チップと導体とを封止剤で封止し、その後、封止材の上面を研磨することによって、下層側の半導体チップと導体とを導体の上端部を露出させた状態で封止剤で封止することにしているため、下層側の半導体チップと導体とを導体の上端部を露出させた状態で封止剤で封止したものを容易に製造することができる。
【００５３】
また、請求項６に係る本発明では、封止剤の上面を研磨する際に、導体の上端部を研磨することによって、導体の上端部を平坦面状に形成することにしているため、下層側の半導体チップと導体とを導体の上端部を露出させた状態で封止剤で封止したものを製造すると同時に導体の上端部を容易に平坦面状に形成することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置を示す側面断面図。
【図２】同製造方法を示す説明図。
【図３】第２の実施の形態に係る半導体装置を示す側面断面図。
【図４】第３の実施の形態に係る半導体装置を示す側面断面図。
【図５】第４の実施の形態に係る半導体装置を示す側面断面図。
【図６】従来の半導体装置を示す側面断面図。
【符号の説明】
１　半導体装置
２　基板
３　実装面
４　半導体チップ
５，６　導体
７　封止部
８　半導体チップ
９　導体
１０　封止部
１１　半田面
１２　接続端子

Claims (6)

  1. 基板に複数の半導体チップを積層してなる半導体装置において、
    下層側の半導体チップの周囲又は一部に封止部を形成するとともに、同封止部に上層側の半導体チップを載設し、同上層側の半導体チップは、封止部に埋設した基板と導通する導体に接続してなることを特徴とする半導体装置。
  2. 前記導体は、基板と下層側の半導体チップとを導通することを特徴とする請求項１記載の半導体装置。
  3. 前記導体は、上端部を平坦面状に形成したことを特徴とする請求項１又は請求項２記載の半導体装置。
  4. 基板に複数の半導体チップを積層してなる半導体装置の製造方法において、
    下層側の半導体チップと基板に導通させた導体とを封止して封止部を形成し、同封止部の上部に上層側の半導体チップを載設し、同上層側の半導体チップと前記導体とを接続することを特徴とする半導体装置の製造方法。
  5. 前記封止部の上面を研磨することによって、導体の上端部を露出させ、その後、上層側の半導体チップと前記導体とを接続することを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記封止部の上面を研磨することによって、導体の上端部を平坦面状に形成することを特徴とする請求項５記載の半導体装置の製造方法。
JP2002220587A 2002-07-30 2002-07-30 半導体装置及びその製造方法 Pending JP2004063824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002220587A JP2004063824A (ja) 2002-07-30 2002-07-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220587A JP2004063824A (ja) 2002-07-30 2002-07-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004063824A true JP2004063824A (ja) 2004-02-26

Family

ID=31941134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002220587A Pending JP2004063824A (ja) 2002-07-30 2002-07-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004063824A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074736A (ja) * 2004-08-02 2006-03-16 Seiko Epson Corp 圧電発振器およびその製造方法
JP2007250764A (ja) * 2006-03-15 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
JP2009111392A (ja) * 2007-10-30 2009-05-21 Samsung Electronics Co Ltd スタック・パッケージ及びその製造方法
CN111739849A (zh) * 2020-08-06 2020-10-02 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备
JP7441887B2 (ja) 2022-02-14 2024-03-01 ウェスタン デジタル テクノロジーズ インコーポレーテッド 露出したボンドワイヤを備える半導体デバイスパッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074736A (ja) * 2004-08-02 2006-03-16 Seiko Epson Corp 圧電発振器およびその製造方法
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
JP2007250764A (ja) * 2006-03-15 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
JP2009111392A (ja) * 2007-10-30 2009-05-21 Samsung Electronics Co Ltd スタック・パッケージ及びその製造方法
CN111739849A (zh) * 2020-08-06 2020-10-02 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备
JP7441887B2 (ja) 2022-02-14 2024-03-01 ウェスタン デジタル テクノロジーズ インコーポレーテッド 露出したボンドワイヤを備える半導体デバイスパッケージ

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US7170183B1 (en) Wafer level stacked package
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
JP2002170918A (ja) 半導体装置及びその製造方法
JP2006060128A (ja) 半導体装置
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JP3059097B2 (ja) 電子回路盤とその製造方法
US20120217657A1 (en) Multi-chip module package
KR100265566B1 (ko) 칩 스택 패키지
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
TW579586B (en) Chip package and method of manufacturing the same
TW512503B (en) Integrated circuit package having partially exposed conductive layer
JP2001156251A (ja) 半導体装置
JPH0714974A (ja) プラスチックモールドした集積回路パッケージ
JP2004063824A (ja) 半導体装置及びその製造方法
TWI362741B (en) Stacked semiconductor package in which semiconductor package are connected using a connector
JP2007214238A (ja) 半導体装置およびその製造方法
JP6258538B1 (ja) 半導体装置およびその製造方法
JPH10335366A (ja) 半導体装置
TW201005903A (en) Semiconductor package with holes through holes
JP4168494B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313