JP2004062532A - 接続検証装置 - Google Patents
接続検証装置 Download PDFInfo
- Publication number
- JP2004062532A JP2004062532A JP2002220061A JP2002220061A JP2004062532A JP 2004062532 A JP2004062532 A JP 2004062532A JP 2002220061 A JP2002220061 A JP 2002220061A JP 2002220061 A JP2002220061 A JP 2002220061A JP 2004062532 A JP2004062532 A JP 2004062532A
- Authority
- JP
- Japan
- Prior art keywords
- blk
- connection
- input
- signal
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Computer Networks & Wireless Communication (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の論理処理を検証しなければ、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証することができず、ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の論理処理が複雑になると、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係の検証が困難になる課題があった。
【解決手段】ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎの信号レベルとＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎの信号レベルとを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する。
【選択図】 図１
【解決手段】ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎの信号レベルとＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎの信号レベルとを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、機能設計や論理設計を行う段階において、半導体集積回路を構成する複数の論理ブロック間の接続関係を検証する接続検証装置に関するものである。
【０００２】
【従来の技術】
図１５は従来の接続検証装置を示す構成図であり、図において、１は例えば半導体集積回路を構成する論理ブロック（以下、ＢＬＫ−Ｙという）、２はＢＬＫ−Ｙ１の入力端子、３はＢＬＫ−Ｙ１の出力端子、４は例えば半導体集積回路を構成する論理ブロック（以下、ＢＬＫ−Ａという）、５はＢＬＫ−Ａ４の入力端子、６はＢＬＫ−Ａ４の出力端子、７はＢＬＫ−Ｙ１の出力端子３とＢＬＫ−Ａ４の入力端子５を接続する信号線、８はＢＬＫ−Ｙ１とＢＬＫ−Ａ４の機能（論理）を検証する（ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係の検証を含む）ための検証データをＢＬＫ−Ｙ１の入力端子２に与える検証データ発生部、９はＢＬＫ−Ａ４の出力端子６から出力された論理データを入力する論理データ入力部、１０はＢＬＫ−Ａ４の出力端子６から出力される論理データの期待値を発生する期待値発生部、１１は検証データ発生部８から発生された検証データと論理データ入力部９により入力された論理データと期待値発生部１０から発生された期待値とを参照して、ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の機能（論理）の他、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証する接続検証部である。
【０００３】
次に動作について説明する。
ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証する場合、まず、検証データ発生部８が専用の検証データをＢＬＫ−Ｙ１の入力端子２に与える。即ち、信号値が“１”又は“０”の検証データを入力端子Ｉ１〜Ｉｋに与える。
ＢＬＫ−Ｙ１は、入力端子２から検証データが与えられると、その検証データにしたがって所定の論理処理を実施し、その論理結果を示す論理データを出力端子３に出力する。
【０００４】
これにより、ＢＬＫ−Ｙ１の出力端子Ｙ１〜ＹｎとＢＬＫ−Ａ４の入力端子Ａ１〜Ａｎ間の接続関係が正常であれば、ＢＬＫ−Ｙ１から出力された論理データは信号線７を介してＢＬＫ−Ａ４の入力端子５に与えられる。
ＢＬＫ−Ａ４は、入力端子５から論理データが与えられると、その論理データにしたがって所定の論理処理を実施し、その論理結果を示す論理データを出力端子６に出力する。
【０００５】
論理データ入力部９は、上記のようにしてＢＬＫ−Ａ４の出力端子６から論理データが出力されると、その論理データを入力する。即ち、信号値が“１”又は“０”の論理データを出力端子Ｏ１〜Ｏｍから入力する。
接続検証部１１は、検証データ発生部８から発生された検証データと論理データ入力部９により入力された論理データと期待値発生部１０から発生された期待値とを参照して、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係をブロックの機能（論理）を含めて検証する。
【０００６】
即ち、接続検証部１１は、検証データが与えられたときのＢＬＫ−Ｙ１の論理処理を検証するとともに、ＢＬＫ−Ｙ１の論理結果が与えられたときのＢＬＫ−Ａ４の論理処理を検証し、そのＢＬＫ−Ａ４の出力端子６から出力された論理データ（ＢＬＫ−Ａ４の論理結果）と期待値発生部１０から発生された期待値を比較することにより、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証する。
【０００７】
【発明が解決しようとする課題】
従来の接続検証装置は以上のように構成されているので、ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の論理処理を検証しなければ、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証することができず、ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の論理処理が複雑になると、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係の検証が困難になる課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、論理ブロックの論理処理を検証することなく、複数の論理ブロック間の接続関係を検証することができる接続検証装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る接続検証装置は、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するようにしたものである。
【００１０】
この発明に係る接続検証装置は、接続検証用のテスト信号を生成し、そのテスト信号を第１の論理ブロックの出力端子に与える信号生成手段を設けたものである。
【００１１】
この発明に係る接続検証装置は、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するようにしたものである。
【００１２】
この発明に係る接続検証装置は、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、第１及び第２の論理ブロックのうちの少なくとも一方の論理ブロックの論理動作を禁止する論理動作禁止手段を設けたものである。
【００１３】
この発明に係る接続検証装置は、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、接続関係に不備がある旨を表示する表示手段を設けたものである。
【００１４】
この発明に係る接続検証装置は、第１及び第２の入力手段が同期信号に同期して信号レベルを入力するようにしたものである。
【００１５】
この発明に係る接続検証装置は、信号生成手段が同期信号に同期してテスト信号を第１の論理ブロックの出力端子に与え、入力手段がその同期信号に同期して信号レベルを入力するようにしたものである。
【００１６】
この発明に係る接続検証装置は、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較するようにしたものである。
【００１７】
この発明に係る接続検証装置は、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較するようにしたものである。
【００１８】
この発明に係る接続検証装置は、接続検証手段が第１及び第２の論理ブロック間の接続関係を検証したのち、第１及び第２の論理ブロックの機能検証又は論理検証を実施するようにしたものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による接続検証装置を示す構成図であり、図において、１１は例えば半導体集積回路を構成するＢＬＫ−Ｙ（第１の論理ブロック）、１２はＢＬＫ−Ｙ１１の入力端子、１３はＢＬＫ−Ｙ１１の出力端子、１４は例えば半導体集積回路を構成するＢＬＫ−Ａ（第２の論理ブロック）、１５はＢＬＫ−Ａ１４の入力端子、１６はＢＬＫ−Ａ１４の出力端子、１７はＢＬＫ−Ｙ１１の出力端子１３とＢＬＫ−Ａ１４の入力端子１５を接続する信号線である。
【００２０】
１８はＢＬＫ−Ｙ１１の出力端子１３における信号レベルを入力する入力部（第１の入力手段）、１９はＢＬＫ−Ａ１４の入力端子１５における信号レベルを入力する入力部（第２の入力手段）、２０は入力部１８により入力された信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する接続検証部（接続検証手段）である。
【００２１】
次に動作について説明する。
ＢＬＫ−Ｙ１１の入力端子１２である入力端子Ｉ１〜Ｉｋに、外部から信号値が“１”又は“０”のデータが与えられると、ＢＬＫ−Ｙ１１はそのデータにしたがって所定の論理処理を実施し、その論理結果を示す論理データを出力端子１３に出力する。
これにより、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜ＹｎとＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎ間の接続関係が正常であれば、ＢＬＫ−Ｙ１１から出力された論理データは信号線１７を介してＢＬＫ−Ａ１４の入力端子１５に与えられる。
【００２２】
入力部１８は、ＢＬＫ−Ｙ１１の出力端子１３における信号レベルを入力し、入力部１９は、ＢＬＫ−Ａ１４の入力端子１５における信号レベルを入力する。接続検証部２０は、入力部１８により入力された信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する。
即ち、出力端子Ｙ１〜Ｙｎと入力端子Ａ１〜Ａｎの信号レベルをそれぞれ比較し、全ての端子間の信号レベルが一致している場合には、正常に接続されている旨を示す検証結果を出力し、１つでも端子間の信号レベルが一致しない箇所がある場合には、正常に接続されていない旨を示す検証結果を出力する。ここでは、個々の端子間の接続関係の検証結果ではなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の全体の接続関係の検証結果を出力しているが、個々の端子間の接続関係の検証結果を個別に出力するようにしてもよい。
【００２３】
以上で明らかなように、この実施の形態１によれば、出力端子Ｙ１〜Ｙｎの信号レベルと入力端子Ａ１〜Ａｎの信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するように構成したので、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の論理処理を検証することなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証することができる効果を奏する。
なお、ＢＬＫ−Ｙ１１の入力端子Ｉ１〜Ｉｋに与えられる信号値が変化すれば、出力端子Ｙ１〜Ｙｎ及び入力端子Ａ１〜Ａｎの信号レベルも変化するので、信号の縮退故障も検出することができる。
【００２４】
この実施の形態１では、入力部１８，１９及び接続検証部２０をＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の外部に設けているものについて示したが、これに限るものではなく、入力部１８，１９及び接続検証部２０をＢＬＫ−Ｙ１１又はＢＬＫ−Ａ１４の内部に設けるようにしてもよい。
【００２５】
実施の形態２．
図２はこの発明の実施の形態２による接続検証装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２１は接続検証用のテスト信号を生成し、そのテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与える信号生成部（信号生成手段）である。
【００２６】
上記実施の形態１では、ＢＬＫ−Ｙ１１の入力端子Ｉ１〜Ｉｋに外部からデータが与えられたとき、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、信号生成部２１が接続検証用のテスト信号を生成し、そのテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与えるようにしてもよい。
例えば、信号生成部２１が、信号値が“１”→“０”→“１”と変化する接続検証用のテスト信号をＢＬＫ−Ｙ１１の出力端子Ｙ１に与えたとき、ＢＬＫ−Ａ１４の入力端子Ａ１の信号レベルが“１”→“０”→“１”のように変化すれば、接続検証部２０は、ＢＬＫ−Ｙ１１の出力端子Ｙ１とＢＬＫ−Ａ１４の入力端子Ａ１が正常に接続されていると認定する。
【００２７】
この実施の形態２によれば、上記実施の形態１と同様に、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の論理処理を検証することなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証することができるとともに、ＢＬＫ−Ｙ１１の入力端子Ｉ１〜Ｉｋに外部からデータが与えられないときでも、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証することができる効果を奏する。
【００２８】
実施の形態３．
図３はこの発明の実施の形態３による接続検証装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２２は信号生成部２１により生成されたテスト信号の信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する接続検証部（接続検証手段）である。
【００２９】
上記実施の形態２では、信号生成部２１が接続検証用のテスト信号を生成して、そのテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与えたのち、接続検証部２０が入力部１８により入力された信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、信号生成部２１がテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与えると同時に、そのテスト信号を接続検証部２２に与えることにより、接続検証部２２が信号生成部２１により生成されたテスト信号の信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するようにしてもよい。
これにより、上記実施の形態２と同様の効果を奏することができるとともに、接続検証装置の回路構成を簡略化することができる効果を奏する。
【００３０】
ここで、図４は信号生成部２１及び接続検証部２２の処理内容を示す説明図であり、図４の例では、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４を接続する信号線１７の本数が３本あるものとして、信号生成部２１が出力端子Ｙ１〜Ｙ３に与えるテスト信号の信号レベルを８回順次変化させるようにしている（変数ＴＰを０から８まで変化させることにより、テスト信号の信号レベルＹＮを変化させる）。例えば、ＴＰ＝１のときは、Ｙ１＝“０”，Ｙ２＝“０”，Ｙ３＝“１”とし、ＴＰ＝２のときは、Ｙ１＝“０”，Ｙ２＝“１”，Ｙ３＝“０”としている。
【００３１】
一方、接続検証部２２では、変数ＴＰを０から８まで変化させることにより、そのテスト信号と一致する期待値ＡＮを取得し、その期待値ＡＮと入力部１９により入力された信号レベルＡを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する。接続検証部２２は、期待値ＡＮと信号レベルＡが一致しない場合、変数ｃｏｎｎｅｃｔ＿ｅｒｒｏｒを“１”にして、正常に接続されていない旨を示す検証結果を出力する。
なお、信号生成部２１は、出力端子Ｙ１〜Ｙ３に与えるテスト信号の信号レベルを８回順次変化させたのち（接続検証の完了後）、“ｒｅｌｅａｓｅ Ｙ”として、信号生成部２１と出力端子Ｙ１〜Ｙ３間を強制的に切り離すので、接続関係の検証以外の論理シミュレーションに影響を与えることはない。
【００３２】
実施の形態４．
図５及び図６はこの発明の実施の形態４による接続検証装置を示す構成図であり、図において、図１及び図３と同一符号は同一または相当部分を示すので説明を省略する。
２３は接続検証部２０，２２によりＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続不備が認定された場合、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４のうちの少なくとも一方の論理ブロックの論理動作を禁止する論理動作禁止部（論理動作禁止手段）である。
【００３３】
上記実施の形態１〜３では、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の不備を認定すると、論理動作禁止部２３がＢＬＫ−Ｙ１１又はＢＬＫ−Ａ１４のうちの少なくとも一方の論理動作を禁止するようにしてもよい。
例えば、論理動作禁止部２３は、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙ３を不定値に設定、あるいは、ＢＬＫ−Ｙ１１の内部クロックを停止することにより、ＢＬＫ−Ｙ１１の以後の論理動作を禁止する。
また、論理動作禁止部２３がＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを不定値に設定、あるいは、ＢＬＫ−Ａ１４の内部クロックを停止することにより、ＢＬＫ−Ａ１４の以後の論理動作を禁止する。
【００３４】
この実施の形態４によれば、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続に不備がある場合、ＢＬＫ−Ｙ１１やＢＬＫ−Ａ１４の論理動作を禁止するので、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の不具合箇所を早期に検出することができる効果を奏する。
【００３５】
実施の形態５．
図７及び図８はこの発明の実施の形態５による接続検証装置を示す構成図であり、図において、図５及び図６と同一符号は同一または相当部分を示すので説明を省略する。
２４は接続検証部２０，２２によりＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続不備が認定された場合、接続関係に不備がある旨を表示する表示部（表示手段）である。
【００３６】
上記実施の形態１〜３では、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の不備を認定すると、表示部２４が接続関係に不備がある旨を表示するようにしてもよい。
これにより、ユーザが接続関係に不備がある旨を直ちに認識することができる効果を奏する。
ここでは、個々の端子間の接続関係の不備ではなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の全体の接続関係の不備を表示するものを想定しているが、個々の端子間の接続関係の不備を個別に表示するようにしてもよい。この場合、どの端子間の接続関係に不備があるかを直ちに認識することができる。
【００３７】
実施の形態６．
上記実施の形態１では、入力部１８，１９における信号レベルの入力タイミングについては特に言及していないが、図９に示すように、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４が外部から同期信号Ｔを受けたとき、入力部１８，１９がその同期信号Ｔに同期して信号レベルを入力するようにしてもよい。
これにより、接続関係の検証タイミングを外部から指定することができる効果を奏する。
【００３８】
実施の形態７．
上記実施の形態３では、信号生成部２１におけるテスト信号の供給タイミングと入力部１９における信号レベルの入力タイミングについては特に言及していないが、図１０に示すように、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４が外部から同期信号ＫＴ（同期信号ＫＴは、実際の論理ブロックには存在せず、論理検証用の機能ブロックにのみ存在する仮想の同期信号でもよい）を受けたとき、信号生成部２１がその同期信号ＫＴに同期してテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与え、入力部１９がその同期信号ＫＴに同期して信号レベルを入力するようにしてもよい。
これにより、接続関係の検証タイミングを外部から指定することができる効果を奏する。
【００３９】
実施の形態８．
図１１はこの発明の実施の形態８による接続検証装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２５はＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを定義する接続関係定義部（定義手段）である。
【００４０】
上記実施の形態１では、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎが固定的であるものについて示したが（例えば、Ｙ１←→Ａ１，Ｙ２←→Ａ２，・・・，Ｙｎ←→Ａｎ）、ユーザが接続関係定義部２５を用いて、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを定義するようにしてもよい。
接続検証部２０は、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する際、接続関係定義部２５による定義内容を参照して、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを把握し、対応関係のある端子の信号レベル同士を比較するようにする。
この実施の形態８によれば、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を変更する設計変更が行われても、接続関係定義部２５の定義内容を変更するだけで対処することができる効果を奏する。
【００４１】
実施の形態９．
上記実施の形態３では、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎが固定的であるものについて示したが（例えば、Ｙ１←→Ａ１，Ｙ２←→Ａ２，・・・，Ｙｎ←→Ａｎ）、図１２に示すように、ユーザが接続関係定義部２５を用いて、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを定義するようにしてもよい。
接続検証部２２は、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する際、接続関係定義部２５による定義内容を参照して、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを把握し、対応関係のある端子の信号レベル同士を比較するようにする。
この実施の形態９によれば、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を変更する設計変更が行われても、接続関係定義部２５の定義内容を変更するだけで対処することができる効果を奏する。
【００４２】
実施の形態１０．
上記実施の形態１〜９では、特に言及していないが、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の検証の他、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証（半導体集積回路全体の機能検証や論理検証を含む）を実施する場合がある。
しかし、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係が検証される前に、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証を実施した場合、不具合を検出しても、その不具合が機能又は論理の不備が原因であるのか、接続関係の不備が原因であるのかを特定することが難しく、多くの検証時間を要する。
【００４３】
そこで、この実施の形態１０では、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の検証の他、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証を実施する場合、図１３及び図１４に示すように、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証してから（ステップＳＴ１）、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証を実施するようにする（ステップＳＴ２，ＳＴ３，ＳＴ４，ＳＴ５）。
この実施の形態１０によれば、機能検証や論理検証の実施時に不具合を検出したとき、直ちに機能又は論理の不備が原因であることを特定することができるため、検証時間の短縮化を実現することができる効果を奏する。
【００４４】
【発明の効果】
以上のように、この発明によれば、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するように構成したので、第１及び第２の論理ブロックの論理処理を検証することなく、第１及び第２の論理ブロック間の接続関係を検証することができる効果がある。
【００４５】
この発明によれば、接続検証用のテスト信号を生成し、そのテスト信号を第１の論理ブロックの出力端子に与える信号生成手段を設けるように構成したので、第１の論理ブロックの入力端子に外部からデータが与えられないときでも、第１及び第２の論理ブロック間の接続関係を検証することができる効果がある。
【００４６】
この発明によれば、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するように構成したので、第１及び第２の論理ブロックの論理処理を検証することなく、第１及び第２の論理ブロック間の接続関係を検証することができる効果がある。
【００４７】
この発明によれば、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、第１及び第２の論理ブロックのうちの少なくとも一方の論理ブロックの論理動作を禁止する論理動作禁止手段を設けるように構成したので、第１及び第２の論理ブロック間の接続関係の不具合箇所を早期に検出することができる効果がある。
【００４８】
この発明によれば、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、接続関係に不備がある旨を表示する表示手段を設けるように構成したので、ユーザが接続関係に不備がある旨を直ちに認識することができる効果がある。
【００４９】
この発明によれば、第１及び第２の入力手段が同期信号に同期して信号レベルを入力するように構成したので、接続関係の検証タイミングを外部から指定することができる効果がある。
【００５０】
この発明によれば、信号生成手段が同期信号に同期してテスト信号を第１の論理ブロックの出力端子に与え、入力手段がその同期信号に同期して信号レベルを入力するように構成したので、接続関係の検証タイミングを外部から指定することができる効果がある。
【００５１】
この発明によれば、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較するように構成したので、第１及び第２の論理ブロック間の接続関係を変更する設計変更が行われても、定義手段の定義内容を変更するだけで対処することができる効果がある。
【００５２】
この発明によれば、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較するように構成したので、第１及び第２の論理ブロック間の接続関係を変更する設計変更が行われても、定義手段の定義内容を変更するだけで対処することができる効果がある。
【００５３】
この発明によれば、接続検証手段が第１及び第２の論理ブロック間の接続関係を検証したのち、第１及び第２の論理ブロックの機能検証又は論理検証を実施するように構成したので、検証時間の短縮化を実現することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による接続検証装置を示す構成図である。
【図２】この発明の実施の形態２による接続検証装置を示す構成図である。
【図３】この発明の実施の形態３による接続検証装置を示す構成図である。
【図４】信号生成部及び接続検証部の処理内容を示す説明図である。
【図５】この発明の実施の形態４による接続検証装置を示す構成図である。
【図６】この発明の実施の形態４による接続検証装置を示す構成図である。
【図７】この発明の実施の形態５による接続検証装置を示す構成図である。
【図８】この発明の実施の形態５による接続検証装置を示す構成図である。
【図９】この発明の実施の形態６による接続検証装置を示す構成図である。
【図１０】この発明の実施の形態７による接続検証装置を示す構成図である。
【図１１】この発明の実施の形態８による接続検証装置を示す構成図である。
【図１２】この発明の実施の形態９による接続検証装置を示す構成図である。
【図１３】この発明の実施の形態１０による接続検証装置の処理内容を示すフローチャートである。
【図１４】この発明の実施の形態１０による接続検証装置の処理内容を示すフローチャートである。
【図１５】従来の接続検証装置を示す構成図である。
【符号の説明】
１１ ＢＬＫ−Ｙ（第１の論理ブロック）、１２ 入力端子、１３ 出力端子、１４ ＢＬＫ−Ａ（第２の論理ブロック）、１５ 入力端子、１６ 出力端子、１７ 信号線、１８ 入力部（第１の入力手段）、１９ 入力部（第２の入力手段）、２０ 接続検証部（接続検証手段）、２１ 信号生成部（信号生成手段）、２２ 接続検証部（接続検証手段）、２３ 論理動作禁止部（論理動作禁止手段）、２４ 表示部（表示手段）、２５ 接続関係定義部（定義手段）。
【発明の属する技術分野】
この発明は、例えば、機能設計や論理設計を行う段階において、半導体集積回路を構成する複数の論理ブロック間の接続関係を検証する接続検証装置に関するものである。
【０００２】
【従来の技術】
図１５は従来の接続検証装置を示す構成図であり、図において、１は例えば半導体集積回路を構成する論理ブロック（以下、ＢＬＫ−Ｙという）、２はＢＬＫ−Ｙ１の入力端子、３はＢＬＫ−Ｙ１の出力端子、４は例えば半導体集積回路を構成する論理ブロック（以下、ＢＬＫ−Ａという）、５はＢＬＫ−Ａ４の入力端子、６はＢＬＫ−Ａ４の出力端子、７はＢＬＫ−Ｙ１の出力端子３とＢＬＫ−Ａ４の入力端子５を接続する信号線、８はＢＬＫ−Ｙ１とＢＬＫ−Ａ４の機能（論理）を検証する（ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係の検証を含む）ための検証データをＢＬＫ−Ｙ１の入力端子２に与える検証データ発生部、９はＢＬＫ−Ａ４の出力端子６から出力された論理データを入力する論理データ入力部、１０はＢＬＫ−Ａ４の出力端子６から出力される論理データの期待値を発生する期待値発生部、１１は検証データ発生部８から発生された検証データと論理データ入力部９により入力された論理データと期待値発生部１０から発生された期待値とを参照して、ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の機能（論理）の他、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証する接続検証部である。
【０００３】
次に動作について説明する。
ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証する場合、まず、検証データ発生部８が専用の検証データをＢＬＫ−Ｙ１の入力端子２に与える。即ち、信号値が“１”又は“０”の検証データを入力端子Ｉ１〜Ｉｋに与える。
ＢＬＫ−Ｙ１は、入力端子２から検証データが与えられると、その検証データにしたがって所定の論理処理を実施し、その論理結果を示す論理データを出力端子３に出力する。
【０００４】
これにより、ＢＬＫ−Ｙ１の出力端子Ｙ１〜ＹｎとＢＬＫ−Ａ４の入力端子Ａ１〜Ａｎ間の接続関係が正常であれば、ＢＬＫ−Ｙ１から出力された論理データは信号線７を介してＢＬＫ−Ａ４の入力端子５に与えられる。
ＢＬＫ−Ａ４は、入力端子５から論理データが与えられると、その論理データにしたがって所定の論理処理を実施し、その論理結果を示す論理データを出力端子６に出力する。
【０００５】
論理データ入力部９は、上記のようにしてＢＬＫ−Ａ４の出力端子６から論理データが出力されると、その論理データを入力する。即ち、信号値が“１”又は“０”の論理データを出力端子Ｏ１〜Ｏｍから入力する。
接続検証部１１は、検証データ発生部８から発生された検証データと論理データ入力部９により入力された論理データと期待値発生部１０から発生された期待値とを参照して、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係をブロックの機能（論理）を含めて検証する。
【０００６】
即ち、接続検証部１１は、検証データが与えられたときのＢＬＫ−Ｙ１の論理処理を検証するとともに、ＢＬＫ−Ｙ１の論理結果が与えられたときのＢＬＫ−Ａ４の論理処理を検証し、そのＢＬＫ−Ａ４の出力端子６から出力された論理データ（ＢＬＫ−Ａ４の論理結果）と期待値発生部１０から発生された期待値を比較することにより、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証する。
【０００７】
【発明が解決しようとする課題】
従来の接続検証装置は以上のように構成されているので、ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の論理処理を検証しなければ、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係を検証することができず、ＢＬＫ−Ｙ１及びＢＬＫ−Ａ４の論理処理が複雑になると、ＢＬＫ−Ｙ１とＢＬＫ−Ａ４間の接続関係の検証が困難になる課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、論理ブロックの論理処理を検証することなく、複数の論理ブロック間の接続関係を検証することができる接続検証装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る接続検証装置は、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するようにしたものである。
【００１０】
この発明に係る接続検証装置は、接続検証用のテスト信号を生成し、そのテスト信号を第１の論理ブロックの出力端子に与える信号生成手段を設けたものである。
【００１１】
この発明に係る接続検証装置は、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するようにしたものである。
【００１２】
この発明に係る接続検証装置は、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、第１及び第２の論理ブロックのうちの少なくとも一方の論理ブロックの論理動作を禁止する論理動作禁止手段を設けたものである。
【００１３】
この発明に係る接続検証装置は、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、接続関係に不備がある旨を表示する表示手段を設けたものである。
【００１４】
この発明に係る接続検証装置は、第１及び第２の入力手段が同期信号に同期して信号レベルを入力するようにしたものである。
【００１５】
この発明に係る接続検証装置は、信号生成手段が同期信号に同期してテスト信号を第１の論理ブロックの出力端子に与え、入力手段がその同期信号に同期して信号レベルを入力するようにしたものである。
【００１６】
この発明に係る接続検証装置は、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較するようにしたものである。
【００１７】
この発明に係る接続検証装置は、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較するようにしたものである。
【００１８】
この発明に係る接続検証装置は、接続検証手段が第１及び第２の論理ブロック間の接続関係を検証したのち、第１及び第２の論理ブロックの機能検証又は論理検証を実施するようにしたものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による接続検証装置を示す構成図であり、図において、１１は例えば半導体集積回路を構成するＢＬＫ−Ｙ（第１の論理ブロック）、１２はＢＬＫ−Ｙ１１の入力端子、１３はＢＬＫ−Ｙ１１の出力端子、１４は例えば半導体集積回路を構成するＢＬＫ−Ａ（第２の論理ブロック）、１５はＢＬＫ−Ａ１４の入力端子、１６はＢＬＫ−Ａ１４の出力端子、１７はＢＬＫ−Ｙ１１の出力端子１３とＢＬＫ−Ａ１４の入力端子１５を接続する信号線である。
【００２０】
１８はＢＬＫ−Ｙ１１の出力端子１３における信号レベルを入力する入力部（第１の入力手段）、１９はＢＬＫ−Ａ１４の入力端子１５における信号レベルを入力する入力部（第２の入力手段）、２０は入力部１８により入力された信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する接続検証部（接続検証手段）である。
【００２１】
次に動作について説明する。
ＢＬＫ−Ｙ１１の入力端子１２である入力端子Ｉ１〜Ｉｋに、外部から信号値が“１”又は“０”のデータが与えられると、ＢＬＫ−Ｙ１１はそのデータにしたがって所定の論理処理を実施し、その論理結果を示す論理データを出力端子１３に出力する。
これにより、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜ＹｎとＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎ間の接続関係が正常であれば、ＢＬＫ−Ｙ１１から出力された論理データは信号線１７を介してＢＬＫ−Ａ１４の入力端子１５に与えられる。
【００２２】
入力部１８は、ＢＬＫ−Ｙ１１の出力端子１３における信号レベルを入力し、入力部１９は、ＢＬＫ−Ａ１４の入力端子１５における信号レベルを入力する。接続検証部２０は、入力部１８により入力された信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する。
即ち、出力端子Ｙ１〜Ｙｎと入力端子Ａ１〜Ａｎの信号レベルをそれぞれ比較し、全ての端子間の信号レベルが一致している場合には、正常に接続されている旨を示す検証結果を出力し、１つでも端子間の信号レベルが一致しない箇所がある場合には、正常に接続されていない旨を示す検証結果を出力する。ここでは、個々の端子間の接続関係の検証結果ではなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の全体の接続関係の検証結果を出力しているが、個々の端子間の接続関係の検証結果を個別に出力するようにしてもよい。
【００２３】
以上で明らかなように、この実施の形態１によれば、出力端子Ｙ１〜Ｙｎの信号レベルと入力端子Ａ１〜Ａｎの信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するように構成したので、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の論理処理を検証することなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証することができる効果を奏する。
なお、ＢＬＫ−Ｙ１１の入力端子Ｉ１〜Ｉｋに与えられる信号値が変化すれば、出力端子Ｙ１〜Ｙｎ及び入力端子Ａ１〜Ａｎの信号レベルも変化するので、信号の縮退故障も検出することができる。
【００２４】
この実施の形態１では、入力部１８，１９及び接続検証部２０をＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の外部に設けているものについて示したが、これに限るものではなく、入力部１８，１９及び接続検証部２０をＢＬＫ−Ｙ１１又はＢＬＫ−Ａ１４の内部に設けるようにしてもよい。
【００２５】
実施の形態２．
図２はこの発明の実施の形態２による接続検証装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２１は接続検証用のテスト信号を生成し、そのテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与える信号生成部（信号生成手段）である。
【００２６】
上記実施の形態１では、ＢＬＫ−Ｙ１１の入力端子Ｉ１〜Ｉｋに外部からデータが与えられたとき、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、信号生成部２１が接続検証用のテスト信号を生成し、そのテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与えるようにしてもよい。
例えば、信号生成部２１が、信号値が“１”→“０”→“１”と変化する接続検証用のテスト信号をＢＬＫ−Ｙ１１の出力端子Ｙ１に与えたとき、ＢＬＫ−Ａ１４の入力端子Ａ１の信号レベルが“１”→“０”→“１”のように変化すれば、接続検証部２０は、ＢＬＫ−Ｙ１１の出力端子Ｙ１とＢＬＫ−Ａ１４の入力端子Ａ１が正常に接続されていると認定する。
【００２７】
この実施の形態２によれば、上記実施の形態１と同様に、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の論理処理を検証することなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証することができるとともに、ＢＬＫ−Ｙ１１の入力端子Ｉ１〜Ｉｋに外部からデータが与えられないときでも、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証することができる効果を奏する。
【００２８】
実施の形態３．
図３はこの発明の実施の形態３による接続検証装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２２は信号生成部２１により生成されたテスト信号の信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する接続検証部（接続検証手段）である。
【００２９】
上記実施の形態２では、信号生成部２１が接続検証用のテスト信号を生成して、そのテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与えたのち、接続検証部２０が入力部１８により入力された信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、信号生成部２１がテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与えると同時に、そのテスト信号を接続検証部２２に与えることにより、接続検証部２２が信号生成部２１により生成されたテスト信号の信号レベルと入力部１９により入力された信号レベルを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するようにしてもよい。
これにより、上記実施の形態２と同様の効果を奏することができるとともに、接続検証装置の回路構成を簡略化することができる効果を奏する。
【００３０】
ここで、図４は信号生成部２１及び接続検証部２２の処理内容を示す説明図であり、図４の例では、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４を接続する信号線１７の本数が３本あるものとして、信号生成部２１が出力端子Ｙ１〜Ｙ３に与えるテスト信号の信号レベルを８回順次変化させるようにしている（変数ＴＰを０から８まで変化させることにより、テスト信号の信号レベルＹＮを変化させる）。例えば、ＴＰ＝１のときは、Ｙ１＝“０”，Ｙ２＝“０”，Ｙ３＝“１”とし、ＴＰ＝２のときは、Ｙ１＝“０”，Ｙ２＝“１”，Ｙ３＝“０”としている。
【００３１】
一方、接続検証部２２では、変数ＴＰを０から８まで変化させることにより、そのテスト信号と一致する期待値ＡＮを取得し、その期待値ＡＮと入力部１９により入力された信号レベルＡを比較して、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する。接続検証部２２は、期待値ＡＮと信号レベルＡが一致しない場合、変数ｃｏｎｎｅｃｔ＿ｅｒｒｏｒを“１”にして、正常に接続されていない旨を示す検証結果を出力する。
なお、信号生成部２１は、出力端子Ｙ１〜Ｙ３に与えるテスト信号の信号レベルを８回順次変化させたのち（接続検証の完了後）、“ｒｅｌｅａｓｅ Ｙ”として、信号生成部２１と出力端子Ｙ１〜Ｙ３間を強制的に切り離すので、接続関係の検証以外の論理シミュレーションに影響を与えることはない。
【００３２】
実施の形態４．
図５及び図６はこの発明の実施の形態４による接続検証装置を示す構成図であり、図において、図１及び図３と同一符号は同一または相当部分を示すので説明を省略する。
２３は接続検証部２０，２２によりＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続不備が認定された場合、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４のうちの少なくとも一方の論理ブロックの論理動作を禁止する論理動作禁止部（論理動作禁止手段）である。
【００３３】
上記実施の形態１〜３では、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の不備を認定すると、論理動作禁止部２３がＢＬＫ−Ｙ１１又はＢＬＫ−Ａ１４のうちの少なくとも一方の論理動作を禁止するようにしてもよい。
例えば、論理動作禁止部２３は、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙ３を不定値に設定、あるいは、ＢＬＫ−Ｙ１１の内部クロックを停止することにより、ＢＬＫ−Ｙ１１の以後の論理動作を禁止する。
また、論理動作禁止部２３がＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを不定値に設定、あるいは、ＢＬＫ−Ａ１４の内部クロックを停止することにより、ＢＬＫ−Ａ１４の以後の論理動作を禁止する。
【００３４】
この実施の形態４によれば、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続に不備がある場合、ＢＬＫ−Ｙ１１やＢＬＫ−Ａ１４の論理動作を禁止するので、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の不具合箇所を早期に検出することができる効果を奏する。
【００３５】
実施の形態５．
図７及び図８はこの発明の実施の形態５による接続検証装置を示す構成図であり、図において、図５及び図６と同一符号は同一または相当部分を示すので説明を省略する。
２４は接続検証部２０，２２によりＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続不備が認定された場合、接続関係に不備がある旨を表示する表示部（表示手段）である。
【００３６】
上記実施の形態１〜３では、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証するものについて示したが、接続検証部２０，２２がＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の不備を認定すると、表示部２４が接続関係に不備がある旨を表示するようにしてもよい。
これにより、ユーザが接続関係に不備がある旨を直ちに認識することができる効果を奏する。
ここでは、個々の端子間の接続関係の不備ではなく、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の全体の接続関係の不備を表示するものを想定しているが、個々の端子間の接続関係の不備を個別に表示するようにしてもよい。この場合、どの端子間の接続関係に不備があるかを直ちに認識することができる。
【００３７】
実施の形態６．
上記実施の形態１では、入力部１８，１９における信号レベルの入力タイミングについては特に言及していないが、図９に示すように、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４が外部から同期信号Ｔを受けたとき、入力部１８，１９がその同期信号Ｔに同期して信号レベルを入力するようにしてもよい。
これにより、接続関係の検証タイミングを外部から指定することができる効果を奏する。
【００３８】
実施の形態７．
上記実施の形態３では、信号生成部２１におけるテスト信号の供給タイミングと入力部１９における信号レベルの入力タイミングについては特に言及していないが、図１０に示すように、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４が外部から同期信号ＫＴ（同期信号ＫＴは、実際の論理ブロックには存在せず、論理検証用の機能ブロックにのみ存在する仮想の同期信号でもよい）を受けたとき、信号生成部２１がその同期信号ＫＴに同期してテスト信号をＢＬＫ−Ｙ１１の出力端子１３に与え、入力部１９がその同期信号ＫＴに同期して信号レベルを入力するようにしてもよい。
これにより、接続関係の検証タイミングを外部から指定することができる効果を奏する。
【００３９】
実施の形態８．
図１１はこの発明の実施の形態８による接続検証装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２５はＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを定義する接続関係定義部（定義手段）である。
【００４０】
上記実施の形態１では、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎが固定的であるものについて示したが（例えば、Ｙ１←→Ａ１，Ｙ２←→Ａ２，・・・，Ｙｎ←→Ａｎ）、ユーザが接続関係定義部２５を用いて、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを定義するようにしてもよい。
接続検証部２０は、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する際、接続関係定義部２５による定義内容を参照して、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを把握し、対応関係のある端子の信号レベル同士を比較するようにする。
この実施の形態８によれば、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を変更する設計変更が行われても、接続関係定義部２５の定義内容を変更するだけで対処することができる効果を奏する。
【００４１】
実施の形態９．
上記実施の形態３では、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎが固定的であるものについて示したが（例えば、Ｙ１←→Ａ１，Ｙ２←→Ａ２，・・・，Ｙｎ←→Ａｎ）、図１２に示すように、ユーザが接続関係定義部２５を用いて、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを定義するようにしてもよい。
接続検証部２２は、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証する際、接続関係定義部２５による定義内容を参照して、ＢＬＫ−Ｙ１１の出力端子Ｙ１〜Ｙｎに対応するＢＬＫ−Ａ１４の入力端子Ａ１〜Ａｎを把握し、対応関係のある端子の信号レベル同士を比較するようにする。
この実施の形態９によれば、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を変更する設計変更が行われても、接続関係定義部２５の定義内容を変更するだけで対処することができる効果を奏する。
【００４２】
実施の形態１０．
上記実施の形態１〜９では、特に言及していないが、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の検証の他、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証（半導体集積回路全体の機能検証や論理検証を含む）を実施する場合がある。
しかし、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係が検証される前に、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証を実施した場合、不具合を検出しても、その不具合が機能又は論理の不備が原因であるのか、接続関係の不備が原因であるのかを特定することが難しく、多くの検証時間を要する。
【００４３】
そこで、この実施の形態１０では、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係の検証の他、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証を実施する場合、図１３及び図１４に示すように、ＢＬＫ−Ｙ１１とＢＬＫ−Ａ１４間の接続関係を検証してから（ステップＳＴ１）、ＢＬＫ−Ｙ１１及びＢＬＫ−Ａ１４の機能検証や論理検証を実施するようにする（ステップＳＴ２，ＳＴ３，ＳＴ４，ＳＴ５）。
この実施の形態１０によれば、機能検証や論理検証の実施時に不具合を検出したとき、直ちに機能又は論理の不備が原因であることを特定することができるため、検証時間の短縮化を実現することができる効果を奏する。
【００４４】
【発明の効果】
以上のように、この発明によれば、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するように構成したので、第１及び第２の論理ブロックの論理処理を検証することなく、第１及び第２の論理ブロック間の接続関係を検証することができる効果がある。
【００４５】
この発明によれば、接続検証用のテスト信号を生成し、そのテスト信号を第１の論理ブロックの出力端子に与える信号生成手段を設けるように構成したので、第１の論理ブロックの入力端子に外部からデータが与えられないときでも、第１及び第２の論理ブロック間の接続関係を検証することができる効果がある。
【００４６】
この発明によれば、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較して、第１及び第２の論理ブロック間の接続関係を検証するように構成したので、第１及び第２の論理ブロックの論理処理を検証することなく、第１及び第２の論理ブロック間の接続関係を検証することができる効果がある。
【００４７】
この発明によれば、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、第１及び第２の論理ブロックのうちの少なくとも一方の論理ブロックの論理動作を禁止する論理動作禁止手段を設けるように構成したので、第１及び第２の論理ブロック間の接続関係の不具合箇所を早期に検出することができる効果がある。
【００４８】
この発明によれば、接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、接続関係に不備がある旨を表示する表示手段を設けるように構成したので、ユーザが接続関係に不備がある旨を直ちに認識することができる効果がある。
【００４９】
この発明によれば、第１及び第２の入力手段が同期信号に同期して信号レベルを入力するように構成したので、接続関係の検証タイミングを外部から指定することができる効果がある。
【００５０】
この発明によれば、信号生成手段が同期信号に同期してテスト信号を第１の論理ブロックの出力端子に与え、入力手段がその同期信号に同期して信号レベルを入力するように構成したので、接続関係の検証タイミングを外部から指定することができる効果がある。
【００５１】
この発明によれば、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較するように構成したので、第１及び第２の論理ブロック間の接続関係を変更する設計変更が行われても、定義手段の定義内容を変更するだけで対処することができる効果がある。
【００５２】
この発明によれば、第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段が定義手段の定義内容を参照して、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較するように構成したので、第１及び第２の論理ブロック間の接続関係を変更する設計変更が行われても、定義手段の定義内容を変更するだけで対処することができる効果がある。
【００５３】
この発明によれば、接続検証手段が第１及び第２の論理ブロック間の接続関係を検証したのち、第１及び第２の論理ブロックの機能検証又は論理検証を実施するように構成したので、検証時間の短縮化を実現することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による接続検証装置を示す構成図である。
【図２】この発明の実施の形態２による接続検証装置を示す構成図である。
【図３】この発明の実施の形態３による接続検証装置を示す構成図である。
【図４】信号生成部及び接続検証部の処理内容を示す説明図である。
【図５】この発明の実施の形態４による接続検証装置を示す構成図である。
【図６】この発明の実施の形態４による接続検証装置を示す構成図である。
【図７】この発明の実施の形態５による接続検証装置を示す構成図である。
【図８】この発明の実施の形態５による接続検証装置を示す構成図である。
【図９】この発明の実施の形態６による接続検証装置を示す構成図である。
【図１０】この発明の実施の形態７による接続検証装置を示す構成図である。
【図１１】この発明の実施の形態８による接続検証装置を示す構成図である。
【図１２】この発明の実施の形態９による接続検証装置を示す構成図である。
【図１３】この発明の実施の形態１０による接続検証装置の処理内容を示すフローチャートである。
【図１４】この発明の実施の形態１０による接続検証装置の処理内容を示すフローチャートである。
【図１５】従来の接続検証装置を示す構成図である。
【符号の説明】
１１ ＢＬＫ−Ｙ（第１の論理ブロック）、１２ 入力端子、１３ 出力端子、１４ ＢＬＫ−Ａ（第２の論理ブロック）、１５ 入力端子、１６ 出力端子、１７ 信号線、１８ 入力部（第１の入力手段）、１９ 入力部（第２の入力手段）、２０ 接続検証部（接続検証手段）、２１ 信号生成部（信号生成手段）、２２ 接続検証部（接続検証手段）、２３ 論理動作禁止部（論理動作禁止手段）、２４ 表示部（表示手段）、２５ 接続関係定義部（定義手段）。
Claims (10)
- 第１の論理ブロックの出力端子における信号レベルを入力する第１の入力手段と、上記第１の論理ブロックの出力端子と接続されている第２の論理ブロックの入力端子における信号レベルを入力する第２の入力手段と、上記第１の入力手段により入力された信号レベルと上記第２の入力手段により入力された信号レベルを比較して、上記第１及び第２の論理ブロック間の接続関係を検証する接続検証手段とを備えた接続検証装置。
- 接続検証用のテスト信号を生成し、そのテスト信号を第１の論理ブロックの出力端子に与える信号生成手段を設けたことを特徴とする請求項１記載の接続検証装置。
- 接続検証用のテスト信号を生成し、そのテスト信号を第１の論理ブロックの出力端子に与える信号生成手段と、上記第１の論理ブロックの出力端子と接続されている第２の論理ブロックの入力端子における信号レベルを入力する入力手段と、上記信号生成手段により生成されたテスト信号の信号レベルと上記入力手段により入力された信号レベルを比較して、上記第１及び第２の論理ブロック間の接続関係を検証する接続検証手段とを備えた接続検証装置。
- 接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、上記第１及び第２の論理ブロックのうちの少なくとも一方の論理ブロックの論理動作を禁止する論理動作禁止手段を設けたことを特徴とする請求項１または請求項３記載の接続検証装置。
- 接続検証手段により第１及び第２の論理ブロック間の接続不備が認定された場合、接続関係に不備がある旨を表示する表示手段を設けたことを特徴とする請求項１または請求項３記載の接続検証装置。
- 第１及び第２の入力手段は同期信号に同期して信号レベルを入力することを特徴とする請求項１記載の接続検証装置。
- 信号生成手段は同期信号に同期してテスト信号を第１の論理ブロックの出力端子に与え、入力手段はその同期信号に同期して信号レベルを入力することを特徴とする請求項３記載の接続検証装置。
- 第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段は上記定義手段の定義内容を参照して、第１の入力手段により入力された信号レベルと第２の入力手段により入力された信号レベルを比較することを特徴とする請求項１記載の接続検証装置。
- 第１の論理ブロックの出力端子に対応する第２の論理ブロックの入力端子を定義する定義手段を設け、接続検証手段は上記定義手段の定義内容を参照して、信号生成手段により生成されたテスト信号の信号レベルと入力手段により入力された信号レベルを比較することを特徴とする請求項３記載の接続検証装置。
- 接続検証手段は、第１及び第２の論理ブロック間の接続関係を検証したのち、上記第１及び第２の論理ブロックの機能検証又は論理検証を実施することを特徴とする請求項１または請求項３記載の接続検証装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220061A JP2004062532A (ja) | 2002-07-29 | 2002-07-29 | 接続検証装置 |
| US10/352,231 US7197693B2 (en) | 2002-07-29 | 2003-01-28 | Connection verification apparatus for verifying interconnection between multiple logic blocks |
| US11/706,351 US20070168850A1 (en) | 2002-07-29 | 2007-02-15 | Connection verification apparatus for verifying interconnection between multiple logic blocks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220061A JP2004062532A (ja) | 2002-07-29 | 2002-07-29 | 接続検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004062532A true JP2004062532A (ja) | 2004-02-26 |
Family
ID=30768011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220061A Pending JP2004062532A (ja) | 2002-07-29 | 2002-07-29 | 接続検証装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7197693B2 (ja) |
| JP (1) | JP2004062532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048312A (ja) * | 2007-08-15 | 2009-03-05 | Fujitsu Ltd | 論理接続チェックプログラム、論理接続チェック装置、および論理接続チェック方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101784905B (zh) * | 2007-08-14 | 2013-05-08 | 新思科技有限公司 | 用于对片上系统的制造进行控制的设计信息的验证 |
| US8249501B2 (en) * | 2008-05-05 | 2012-08-21 | International Business Machines Corporation | Self-detecting electronic connection for electronic devices |
| DE102010010014B3 (de) * | 2010-03-03 | 2011-04-21 | Sick Ag | Sicherheitsvorrichtung mit einer konfigurierbaren Sicherheitssteuerung |
| WO2016064492A1 (en) * | 2014-10-20 | 2016-04-28 | Ambiq Micro, Inc. | Adaptive voltage converter |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949274A (en) * | 1987-05-22 | 1990-08-14 | Omega Engineering, Inc. | Test meters |
| US5029166A (en) * | 1989-05-31 | 1991-07-02 | At&T Bell Laboratories | Method and apparatus for testing circuit boards |
| EP0642083A1 (en) * | 1993-09-04 | 1995-03-08 | International Business Machines Corporation | Test circuit and method for interconnect testing of chips |
| JP2690688B2 (ja) * | 1994-06-03 | 1997-12-10 | 日本電気アイシーマイコンシステム株式会社 | 接続検証方法 |
| JP3397957B2 (ja) * | 1996-01-10 | 2003-04-21 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスの故障位置検出方法及び同方法に用いるワイヤーハーネス |
| US5790479A (en) * | 1996-09-17 | 1998-08-04 | Xilinx, Inc. | Method for characterizing interconnect timing characteristics using reference ring oscillator circuit |
| JP2947204B2 (ja) | 1997-02-24 | 1999-09-13 | 日本電気株式会社 | Ｌｓｉの故障箇所の特定化方法 |
| US6694464B1 (en) * | 1997-05-30 | 2004-02-17 | Quickturn Design Systems, Inc. | Method and apparatus for dynamically testing electrical interconnect |
| US5999002A (en) * | 1997-08-15 | 1999-12-07 | Keithley Instruments, Inc. | Contact check for remote sensed measurement |
| US6029261A (en) * | 1997-10-14 | 2000-02-22 | International Business Machines Corporation | Test circuit and system for interconnect testing of high-level packages |
| WO1999040448A1 (en) * | 1998-02-05 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Connection test method |
| DE19938060B4 (de) * | 1999-08-12 | 2008-06-19 | Nokia Siemens Networks Gmbh & Co.Kg | Integrierte Schaltung mit einer Testeinrichtung und Verfahren zum Testen der Güte elektrischer Verbindungen der ingegrierten Schaltung |
| US6574758B1 (en) * | 2000-03-10 | 2003-06-03 | Cisco Technology, Inc. | Testing a bus coupled between two electronic devices |
| US6894308B2 (en) * | 2001-11-28 | 2005-05-17 | Texas Instruments Incorporated | IC with comparator receiving expected and mask data from pads |
-
2002
- 2002-07-29 JP JP2002220061A patent/JP2004062532A/ja active Pending
-
2003
- 2003-01-28 US US10/352,231 patent/US7197693B2/en not_active Expired - Fee Related
-
2007
- 2007-02-15 US US11/706,351 patent/US20070168850A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048312A (ja) * | 2007-08-15 | 2009-03-05 | Fujitsu Ltd | 論理接続チェックプログラム、論理接続チェック装置、および論理接続チェック方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040019840A1 (en) | 2004-01-29 |
| US20070168850A1 (en) | 2007-07-19 |
| US7197693B2 (en) | 2007-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080312900A1 (en) | Simulation apparatus and simulation method | |
| TWI401448B (zh) | 測試裝置、測試方法、電子元件的生產方法、測試模擬器以及測試模擬方法 | |
| US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
| KR20020076134A (ko) | 집적 회로 장치의 설계에 이용되는 회로 부품이 하드웨어기술 언어로 기술되어 저장되어 있는 컴퓨터 판독 가능한기억 매체, 회로 부품의 검증 방법 및 집적 회로 장치의제조 방법 | |
| JP2004062532A (ja) | 接続検証装置 | |
| US8135557B2 (en) | Apparatus for testing semiconductor integrated circuit and method for testing semiconductor integrated circuit | |
| TWI266070B (en) | Chip-level design under test verification environment and method thereof | |
| JPH09153073A (ja) | シミュレーション装置およびその方法 | |
| JP2007303868A (ja) | 半導体集積回路とそのテスト方法 | |
| JP2001101255A (ja) | 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP2001255357A (ja) | テストパターン妥当性検証方法及びその装置 | |
| JP2010185677A (ja) | 電源電流の測定装置および測定方法 | |
| JP2000227458A (ja) | 半導体集積回路のテスト回路装置 | |
| JP2004053411A (ja) | Ｉｃテスタ及びｉｃのテスト方法 | |
| JP3788355B2 (ja) | 設計検証システム、設計検証方法、および、設計検証プログラム | |
| JP4651399B2 (ja) | 検証テストベンチ | |
| JP2004325228A (ja) | 遅延不良補正装置および画像形成装置 | |
| JP3908175B2 (ja) | 半導体集積回路およびその評価回路 | |
| CN118519844A (zh) | 一种芯片测试的方法、装置、设备及存储介质 | |
| JP2004023376A (ja) | 半導体集積回路 | |
| JP2005190237A (ja) | 半導体設計検証装置 | |
| JP2004061114A (ja) | 自己診断試験回路および方法 | |
| JP2004053261A (ja) | 半導体集積回路のテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081015 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081107 |