【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に係り、特に、過電流保護機能を有する降圧型チョッパ方式のスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
従来のスイッチング電源装置について、降圧型チョッパ方式のスイッチング電源装置を一構成例として、以下に説明する。
【０００３】
図４は従来の降圧型チョッパ方式のスイッチング電源装置の一構成例を示す回路ブロック図である。図４において、１３０はスイッチング電源制御用の半導体装置であり、スイッチング素子１０１とその制御回路から構成されている。半導体装置１３０は、外部入力端子として、スイッチング素子１０１の入力端子（ＤＲＡＩＮ）、補助電源電圧入力端子（ＶＣＣ）、内部回路電源端子（ＶＤＤ）、フィードバック信号入力端子（ＦＢ）、スイッチング素子１０１の出力端子（ＳＯＵＲＣＥ）の５端子を備えている。
【０００４】
１０２は、半導体装置１３０の内部回路電源を供給するためのレギュレータで、起動電流をＶＣＣへ流すためのスイッチ１０２Ａと、ＶＣＣからＶＤＤへ電流を供給するためのスイッチ１０２Ｃを備えている。１０３は、起動用の回路電流を供給するための起動用定電流源であり、起動時にスイッチ１０２Ａを介してＶＣＣへ起動電流を供給する。
【０００５】
１０７は、半導体装置１３０の起動／停止を制御するための起動／停止回路であり、ＶＣＣの電圧を検出し、ＶＣＣが所定の一定電圧以下のときは、スイッチング素子１０１のスイッチング動作を停止させる信号（この場合はＬレベル）を、ＮＡＮＤ回路１０５へ出力する。１０６は、スイッチング素子１０１に流れる電流を検出するためのドレイン電流検出回路であり、検出した電流を電圧信号に変換して比較器１０８へ出力する。
【０００６】
１１１は、フィードバック信号制御回路であり、端子ＦＢに入力される電流信号を電圧信号に変換して比較器１０８へ出力する。比較器１０８は、フィードバック信号制御回路１１１からの出力信号と、ドレイン電流検出回路１０６からの出力信号が等しくなったときに、ＲＳフリップフロップ回路１１０のリセット（Ｒ）端子へ信号を出力する。
【０００７】
１１２は、フィードバック信号制御回路１１１の出力信号の最大値を決めるためのクランプ回路で、これがスイッチング素子１０１に流れる電流の最大値を決定し、スイッチング素子１０１の過電流保護として機能する。
【０００８】
１０９は発振回路であり、スイッチング素子１０１の最大デューティサイクルを決める最大デューティサイクル信号１０９Ａと、スイッチング素子１０１の発振周波数を決めるクロック信号１０９Ｂを出力する。最大デューティサイクル信号１０９ＡはＮＡＮＤ回路１０５へ入力され、クロック信号１０９ＢはＲＳフリップフロップ回路１１０のセット（Ｓ）端子へ入力される。
【０００９】
ＮＡＮＤ回路１０５へは、起動／停止回路１０７の出力信号と、最大デューティサイクル信号１０９Ａと、ＲＳフリップフロップ回路１１０の出力端子（Ｑ）からの信号が入力される。また、ＮＡＮＤ回路１０５の出力信号は、ゲートドライブ回路１０４へ入力され、スイッチング素子１０１のスイッチング動作を制御する。スイッチング素子１０１のＤＲＡＩＮには、入力側主端子（Ｖｉｎ）が接続されている。
【００１０】
出力側主端子（Ｖｏ）には、ダイオード１３２及びツェナーダイオード１３３などの電圧降下型素子と、コンデンサ１３１とで構成される補助電源部が接続され、半導体装置１３０の補助電源部として活用され、ＶＣＣへ入力される。１３４は、ＶＤＤの安定化用コンデンサである。
【００１１】
１３６は、制御信号を出力側主端子（Ｖｏ）から半導体装置１３０へ伝達するための制御信号伝達回路であり、フォトトランジスタ１３６Ａと、フォトダイオード１３６Ｂから構成される。フォトトランジスタ１３６Ａのコレクタは、スイッチング素子１０１のＳＯＵＲＣＥと接続され、フォトトランジスタ１３６Ａのエミッタは、ＦＢと接続される。
【００１２】
ダイオード１３７と、コイル１３８と、出力側コンデンサ１４１とから変換回路が構成され、負荷１４２へ接続される。ダイオード１３７のアノード端子は接地され、そのカソード端子とコイル１３８の接続点が、スイッチング素子１０１のＳＯＵＲＣＥに接続されている。コイル１３８の他方の端子と、出力側コンデンサ１４１の正極端子との接続点は、出力側主端子Ｖｏに接続されている。
【００１３】
出力電圧検出回路１４０は、フォトダイオード１３６Ｂと、ツェナーダイオード１３９とからなる。そのフォトダイオード１３６Ｂのアノード端子は出力側コンデンサ１４１の正極端子とコイル１３８の端子の接続点に接続されている。ツェナーダイオード１３９のアノード端子は接地されている。
【００１４】
以上のように構成されたスイッチング電源装置について、その動作を図４および図５を用いて以下に説明する。
図５は図４の各部の動作波形を説明したタイムチャートである。
【００１５】
図４において、入力端子には、たとえば商用の交流電源（ＡＣ１００Ｖ等）が整流平滑されてつくられる直流電圧Ｖｉｎが入力される。Ｖｉｎは、半導体装置１３０のＤＲＡＩＮに印加される。そして、起動用定電流源１０３で作られる起動電流が流れ、レギュレータ１０２内のスイッチ１０２Ａを介して、ＶＣＣに接続されたコンデンサ１３１を充電し、ＶＣＣの電圧が上昇する。また、レギュレータ１０２内のスイッチ１０２Ｃは、ＶＤＤが一定電圧になるように動作するため、起動電流の一部は、スイッチ１０２Ｃを介してＶＤＤに接続されたコンデンサ１３４を充電し、ＶＤＤの電圧も上昇する。
【００１６】
ＶＣＣが上昇し、起動／停止回路１０７で設定された起動電圧に達すると、スイッチング素子１０１のスイッチング動作が開始される。スイッチング動作が開始されると、コイル１３８にエネルギーが供給されるようになり、コイル１３８に蓄えられた電気エネルギーが、負荷１４２に電力を供給する。
【００１７】
スイッチング動作が繰り返されることで、出力電圧Ｖｏが徐々に上昇し、フォトダイオード１３６Ｂとツェナーダイオード１３９などの電圧降下型素子からなる出力電圧検出回路１４０で設定された電圧に達すると、フォトダイオード１３６Ｂに流れる電流が増加する。
【００１８】
そして、フォトトランジスタ１３６Ａに流れる電流が増加し、ＦＢに流れ込む電流も増加する。ＦＢ端子電流が増加すると、比較器１０８に入力される電圧が低下するため、スイッチング素子１０１に流れるドレイン電流が小さくなる。
【００１９】
このような負帰還がかかることで、出力電圧Ｖｏは安定化される。
出力側主端子Ｖｏには、ダイオード１３２及びツェナーダイオード３３などの電圧降下型素子と、コンデンサ１３１とで構成される補助電源部が接続され、半導体装置１３０の補助電源部として活用され、ＶＣＣに電流を供給する。
【００２０】
ＶＣＣが一度起動電圧に達すると、レギュレータ１０２内のスイッチ１０２Ａはオフとなるため、起動後の半導体装置１３０の電流は、補助電源部から供給されるようになる。ＶＣＣは、ツェナーダイオード１３３のツェナー電圧ＶＺとダイオード１３２のＶＦを足した電圧を、出力電圧Ｖｏから引いた値となる。（ＶＣＣ＝Ｖｏ−（ＶＺ＋ＶＦ））。
【００２１】
ここで、負荷をかけると、出力電圧Ｖｏが低下するが、このとき、ＶＣＣ端子電圧も低下する。そして、ＶＣＣ端子電圧が、起動／停止回路１０７で設定された停止電圧以下になると、スイッチング素子１０１のスイッチング動作が停止する。
【００２２】
そして、スイッチング動作の停止により、その後再びレギュレータ１０２内のスイッチ１０２Ａが導通するため、起動用定電流源１０３により起動電流が流れ、再びＶＣＣが上昇し、ＶＣＣ端子電圧が、起動／停止回路１０７で設定された起動電圧に達すると、スイッチング素子１０１のスイッチング動作が再開する。
【００２３】
すると、レギュレータ１０２内のスイッチ１０２Ａがオフとなり、再度ＶＣＣが低下して停止電圧になると、スイッチング動作が停止する。
以上の動作により、例えば負荷短絡時などの過負荷状態には、スイッチング動作と停止が繰り返される間欠発振動作になる。従って、図４における出力電流電圧特性は、図８のようになり、出力電圧が所定の一定電圧以下まで垂下すると、間欠発振動作になり、結果的に出力電流は減少と増加を繰り返すことになる。
【００２４】
このようにして、上記のスイッチング電源装置では、負荷短絡時などの過負荷状態には、その場合の保護機能が作動するように構成されている。
以上のように、一般的に、スイッチング電源装置においては、負荷短絡時などの過負荷状態に対する保護機能が設けられている。
【００２５】
【発明が解決しようとする課題】
しかしながら上記のような従来のスイッチング電源装置では、負荷短絡時などの過負荷状態には、その場合に対する保護機能が作動して間欠発振動作となるが、そのような間欠発振動作における発振期間中には、大きな負荷電流が流れるため、例えばもし負荷短絡状態が長時間続いた場合には、装置の構成部品が発熱したりそれにより破壊する恐れがあり、装置に対する保護機能としては、その動作期間によっては不十分になる場合があるという問題点を有していた。
【００２６】
以上のように、例えばもし負荷短絡状態が長時間続いた場合でも、スイッチング電源装置の構成部品が発熱および破壊しないようにする必要があり、負荷短絡電流を極力小さくすることが望まれる。そのためには、出力側にも、スイッチング素子に流れる電流が所定の一定値以上になると、スイッチング動作を停止させるための過電流保護機能を備える必要がある。
【００２７】
従って、出力側にも、従来から設けられている保護回路とは別の負荷短絡保護回路を追加する必要があり、このような場合、部品点数の増加が発生し、それによりコストアップにつながるといった問題点も有していた。
【００２８】
本発明は、上記従来の問題点を解決するもので、従来から設けられている保護回路とは別に回路を追加する必要がなく、部品点数の増加やそれによりコストアップすることなく、負荷短絡時等の過負荷状態に対しても、その場合の負荷電流をより小さく抑えることができ、装置に対する十分な保護機能を得ることができるスイッチング電源装置を提供する。
【００２９】
【課題を解決するための手段】
上記の課題を解決するために本発明の請求項１に記載のスイッチング電源装置は、第１の直流電圧が入力側主端子に接続されるスイッチング素子と、前記スイッチング素子の出力側主端子に接続され、前記スイッチング素子のオンオフ動作により前記出力側主端子から断続的に出力される電流を、前記第１の直流電圧よりその絶対値が小さい第２の直流電圧に変換して出力する出力電圧生成回路と、前記スイッチング素子のオンオフ動作を制御する制御回路と、前記出力電圧生成回路からの第２の直流電圧を安定化させる出力電圧制御回路と、前記出力電圧制御回路からの制御信号を前記制御回路へ伝達する制御信号伝達回路と、前記出力側主端子と接続され、前記第２の直流電圧と比例する電圧を発生すると共に、発生した電圧を整流し且つ平滑化することにより、前記制御回路へ電源電圧を供給するための補助電源電圧を生成して出力する補助電源電圧生成回路とからなるスイッチング電源装置であって、前記制御回路に、前記第１の直流電圧および補助電源電圧から前記制御回路の電源電圧を生成し供給するレギュレータと、前記スイッチング素子をオンオフ動作させるために印加するスイッチング信号を生成して出力する発振回路と、前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する電流検出回路と、前記制御信号伝達回路からの信号をフィードバック信号として出力するフィードバック信号制御回路と、前記電流検出回路からの素子電流検出信号と前記フィードバック信号制御回路からのフィードバック信号とを比較し、その比較結果に応じた比較信号を出力する比較器と、前記比較器からの比較信号に基づいて、前記スイッチング信号の電流量及び出力を制御するスイッチング信号制御回路と、前記電流検出回路からの素子電流検出信号の最大値を固定するクランプ回路と、前記クランプ回路のクランプ電圧を、前記補助電源電圧の電圧値に応じて可変させるクランプ電圧可変回路とを設け、前記クランプ電圧可変回路を、前記クランプ電圧が所定の一定値よりも低い場合には、前記発振回路の発振周波数を小さくする発振周波数低下信号を、前記発振回路へ出力するよう構成したことを特徴とする。
【００３０】
以上により、負荷短絡時には、過電流保護機能の動作により、発振周波数が低くなり、出力電流を小さくするように動作することにより、負荷短絡時の電流を小さくすることができる。
【００３１】
また、本発明の請求項２に記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記出力電圧制御回路は、その基準電位が第２の直流電圧の基準電位よりも高圧側にあり、スイッチング素子がオフ時に前記第２の直流電圧の検出を行うよう構成したことを特徴とする。
【００３２】
以上により、スイッチング素子のオフ時には、出力電圧制御回路は、その基準電位より低い第２の直流電圧の検出を行うことができる。
また、本発明の請求項３に記載のスイッチング電源装置は、請求項１または請求項２に記載のスイッチング電源装置であって、前記レギュレータは、前記制御回路への電源を、補助電源電圧を基に生成するように動作し、かつ前記補助電源電圧が所定の一定値よりも低い場合には、第１の直流電圧を基に生成し、その電源を前記制御回路へ供給するよう構成したことを特徴とする。
【００３３】
以上により、負荷短絡時に補助電源電圧が低下しても、制御回路の電源は供給されるため、安定して動作を続けることができる。
また、本発明の請求項４に記載のスイッチング電源装置は、請求項１〜請求項３のいずれかに記載のスイッチング電源装置であって、前記クランプ電圧可変回路は、補助電源電圧が所定の一定値以下になると動作し、前記補助電源電圧が低くなるほど、クランプ電圧が小さくなるよう構成したことを特徴とする。
【００３４】
以上により、補助電源電圧が低くなるにつれて、スイッチング素子の過電流保護値が低くなるため、負荷短絡時の過電流保護値を低下させることにより、負荷短絡時の出力電流を小さくすることができる。
【００３５】
また、本発明の請求項５に記載のスイッチング電源装置は、請求項１〜請求項３のいずれかに記載のスイッチング電源装置であって、前記クランプ電圧可変回路は、前記発振周波数低下信号が出力されるまでは、クランプ電圧を最大値に固定し、前記発振周波数低下信号が出力されると同時に、クランプ電圧が小さくなるよう構成したことを特徴とする。
【００３６】
以上により、出力電圧の垂下時には、発振周波数が低くなってからスイッチング素子の過電流保護値が小さくなるため、出力電流が小さくなりはじめるポイントに対して、過電流保護値のばらつきによる影響をなくすことにより、設定を容易化することができる。
【００３７】
また、本発明の請求項６に記載のスイッチング電源装置は、請求項１〜請求項５のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子および前記制御回路は、同一半導体基板上に形成し、前記スイッチング素子の入力端子と出力端子、および補助電源電圧入力端子、前記制御回路の電源電圧端子、前記フィードバック信号の入力端子、前記クランプ電圧可変回路の入力端子の６端子を有する半導体装置で構成したことを特徴とする。
【００３８】
以上により、装置を構成する部品点数を削減可能とし、装置の小型化および軽量化を行うことができる。
また、本発明の請求項７に記載のスイッチング電源装置は、請求項１〜請求項６のいずれかに記載のスイッチング電源装置であって、前記クランプ電圧可変回路は、補助電源電圧が低くなるほどクランプ電圧が小さくなり、該クランプ電圧の最小値が最大クランプ電圧の１０％程度になるよう構成したことを特徴とする。
【００３９】
以上により、補助電源電圧が低くなるほどクランプ電圧が小さくなり、そのクランプ電圧の最小値を最大クランプ電圧の１０％程度にすることにより、負荷短絡時の出力電流を十分小さくすることができる。
【００４０】
また、本発明の請求項８に記載のスイッチング電源装置は、請求項１〜請求項７のいずれかに記載のスイッチング電源装置であって、前記発振回路は、その発振周波数が、前記発振周波数低下信号が入力された場合に、通常時の１／５程度に低くなるよう構成したことを特徴とする。
【００４１】
以上により、発振周波数低下信号が入力された場合に、通常時の発振周波数の１／５程度に低くすることにより、負荷短絡時の出力電流を十分小さくすることができる。
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態を示すスイッチング電源装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のスイッチング電源装置を説明する。
【００４３】
図１は本実施の形態１のスイッチング電源装置の一構成例を示す回路ブロック図である。図１において、３０はスイッチング電源制御用の半導体装置であり、スイッチング素子１とその制御回路から構成されている。
【００４４】
半導体装置３０は、外部入力端子として、スイッチング素子１の入力端子（ＤＲＡＩＮ）、補助電源電圧入力端子（ＶＣＣ）、内部回路電源端子（ＶＤＤ）、フィードバック信号入力端子（ＦＢ）、過電流保護値可変端子（ＣＬ）、スイッチング素子１の出力端子および制御回路のＧＮＤ端子（ＧＮＤ）の６端子を備えている。
【００４５】
２は半導体装置３０の内部回路電源を供給するためのレギュレータであり、起動電流をＶＣＣへ流すためのスイッチ２Ａと、起動電流をＶＤＤへ流すためのスイッチ２Ｂと、ＶＣＣからＶＤＤへ電流を供給するためのスイッチ２Ｃとを備えている。
【００４６】
３は起動用の回路電流を供給するための起動用定電流源であり、起動時にスイッチ２Ａを介してＶＣＣへ起動電流を供給する。また、起動後にＶＣＣが所定の一定電圧以下のときは、スイッチ２Ｂを介してＶＤＤへ回路電流を供給する。
【００４７】
７は半導体装置３０の起動／停止を制御するための起動／停止回路であり、ＶＤＤの電圧を検出し、ＶＤＤが所定の一定電圧以下のときは、スイッチング素子１のスイッチング動作を停止させる信号を、ＮＡＮＤ回路５へ出力する。
【００４８】
６はスイッチング素子１に流れる電流を検出するためのドレイン電流検出回路であり、検出した電流を電圧信号に変換して、比較器８へ出力する。１１はフィードバック信号制御回路であり、ＦＢに入力される電流信号を電圧信号に変換して、比較器８へ出力する。比較器８は、フィードバック信号制御回路１１からの出力信号と、ドレイン電流検出回路６からの出力信号が等しくなったときに、ＲＳフリップフロップ回路１０のリセット端子へ信号を出力する。
【００４９】
１２はフィードバック信号制御回路１１の出力信号の最大値を決めるためのクランプ回路であり、これがスイッチング素子１に流れる電流の最大値を決定し、スイッチング素子１の過電流保護用として機能する。１３はクランプ回路１２のクランプ電圧値を変化させるためのクランプ電圧可変回路であり、ＣＬからＰ型ＭＯＳＦＥＴ１４を通って流れ込む電流が増加すると、クランプ電圧可変回路１３により、クランプ電圧が上昇する。すなわち、ＣＬに流れ込む電流が大きくなると、スイッチング素子１の過電流保護レベルが上昇する。
【００５０】
また、クランプ電圧可変回路１３は、ＣＬからＰ型ＭＯＳＦＥＴ１４を通って流れ込む電流が所定の一定値以下になると、発振周波数低下信号を発振回路９へ出力する。Ｐ型ＭＯＳＦＥＴ１４は、ＣＬからクランプ電圧可変回路１３へ電流を流し、ＣＬの電圧を一定値に固定するための素子であり、そのドレインがクランプ電圧可変回路１３と接続され、そのゲートは基準電圧源と接続され、そのソースはＣＬと接続されている。
【００５１】
９は発振回路であり、スイッチング素子１の最大デューティサイクルを決める最大デューティサイクル信号９Ａと、スイッチング素子１の発振周波数を決めるクロック信号９Ｂを出力する。また、発振回路９は、クランプ電圧可変回路１３から発振周波数低下信号が入力されると、発振周波数が低くなる。最大デューティサイクル信号９Ａは、ＮＡＮＤ回路５へ入力され、クロック信号９Ｂは、ＲＳフリップフロップ回路１０のセット端子へ入力される。
【００５２】
ＮＡＮＤ回路５へは、起動／停止回路７の出力信号と、最大デューティサイクル信号９Ａと、ＲＳフリップフロップ回路１０の出力信号が入力される。ＮＡＮＤ回路５の出力信号は、ゲートドライブ回路４へ入力され、スイッチング素子１のスイッチング動作を制御する。
【００５３】
出力側主端子Ｖｏには、ダイオード３２及びツェナーダイオード３３などの電圧降下型素子と、コンデンサ３１とで構成される補助電源部が接続され、半導体装置３０の補助電源部として活用され、ＶＣＣへ入力される。３４はＶＤＤの安定化用コンデンサである。
【００５４】
３６は制御信号を出力側から半導体装置３０へ伝達するための制御信号伝達回路であり、フォトトランジスタ３６Ａとフォトダイオード３６Ｂとから構成される。フォトトランジスタ３６Ａのコレクタは、スイッチング素子１のＳＯＵＲＣＥと接続され、フォトトランジスタ３６Ａのエミッタは、端子ＦＢと接続される。ＶＣＣとＣＬの間には、抵抗３５が接続され、ＶＣＣの電圧に応じた電流が、ＣＬへが流れ込む。
【００５５】
ダイオード３７と、コイル３８と、出力側コンデンサ４１とからなる変換回路は、負荷４２へ接続される。ダイオード３７のアノード端子は接地され、そのカソード端子とコイル３８の接続点が、スイッチング素子１の端子ＳＯＵＲＣＥに接続されている。コイル３８の他方の端子と、出力側コンデンサ４１の正極端子との接続点は、出力側主端子Ｖｏに接続されている。
【００５６】
出力電圧検出回路４０は、フォトダイオード３６Ｂと、ツェナーダイオード３９とからなる。そのフォトダイオード３６Ｂのアノード端子は出力側コンデンサ４１の正極端子とコイル３８の端子の接続点に接続されている。ツェナーダイオード３９のアノード端子は接地されている。
【００５７】
以上のように構成されたスイッチング電源装置について、その動作を以下に説明する。
図３は、図１の各部の動作波形を説明したタイムチャートである。図１において、入力側端子には、たとえば商用の交流電源が整流平滑されてつくられる直流電圧Ｖｉｎが入力される。Ｖｉｎは、半導体装置３０のＤＲＡＩＮに印加される。そして、起動用定電流源３で作られる起動電流が流れ、レギュレータ２内のスイッチ２Ａを介して、ＶＣＣに接続されたコンデンサ３１を充電し、これによりＶＣＣの電圧が上昇する。
【００５８】
また、レギュレータ２内のスイッチ２Ｃは、ＶＤＤが一定電圧になるように動作するため、起動電流の一部は、スイッチ２Ｃを介してＶＤＤに接続されたコンデンサ３４を充電し、ＶＤＤの電圧も上昇する。レギュレータ２内のスイッチ２Ｂは、起動後の状態において、起動直後や過負荷時など、ＶＣＣ電圧が所定の一定値以下のときに、スイッチング動作のオフ期間中に導通し、ＶＣＣ電圧が不足してもＶＤＤが低下しないようにしている。
【００５９】
ＶＣＣおよびＶＤＤが上昇し、ＶＤＤが起動／停止回路７で設定された起動電圧に達すると、スイッチング素子１のスイッチング動作が開始される。スイッチング動作が開始されると、コイル３８に蓄えられた電気エネルギーが、負荷４２に電力を供給する。スイッチング動作が繰り返されることで、出力電圧Ｖｏが徐々に上昇し、フォトダイオード３６Ｂとツェナーダイオード３９などの電圧降下型素子からなる出力電圧検出回路４０で設定された電圧に達すると、フォトダイオード３６Ｂに流れる電流が増加する。
【００６０】
そして、フォトトランジスタ３６Ａに流れる電流が増加し、ＦＢに流れ込む電流も増加する。ＦＢ端子電流が増加すると、比較器８に入力される電圧が低下するため、スイッチング素子１に流れるドレイン電流が小さくなる。このような負帰還がかかることで、出力電圧Ｖｏは安定化される。
【００６１】
出力側主端子には、ダイオード３２及びツェナーダイオード３３などの電圧降下型素子と、コンデンサ３１とで構成される補助電源部が接続され、半導体装置３０の補助電源部として活用され、ＶＣＣに電流を供給する。ＶＤＤが一度起動電圧に達すると、レギュレータ２内のスイッチ２Ａはオフとなるため、起動後の半導体装置３０の電流は、補助電源部から供給されるようになる。
【００６２】
ＶＣＣは、ツェナーダイオード３３のツェナー電圧ＶＺとダイオード３２のＶＦを足した電圧を、出力電圧Ｖｏから引いた値となる。（ＶＣＣ＝Ｖｏ−（ＶＺ＋ＶＦ））。ただし、ＶＣＣの電圧が一定以下のときは、レギュレータ２内のスイッチ２Ｂが導通可能となるため、このときは起動電流がスイッチ２Ｂを介してＶＤＤに供給されることで、ＶＤＤが安定化される。
【００６３】
負荷をかけると、出力電圧Ｖｏが低下するが、このとき、ＶＣＣ端子電圧も低下する。ＶＣＣが低下すると、それに伴い抵抗３５を介してＣＬに流れ込む電流が減少する。すると、クランプ電圧可変回路１３によって、クランプ回路１２のクランプ電圧を減少させる。そのため、ＶｏおよびＶＣＣが低下するにつれて、スイッチング素子１の過電流保護値が低下することになるため、ある出力電圧まで低下すると、スイッチング素子１は過電流保護状態になり、出力電流は小さくなる。
【００６４】
さらに、クランプ電圧可変回路１３から発振周波数低下信号が発振回路９へ出力されるため、発振周波数が低下し、出力電流は急速に小さくなるため、図１における出力電流電圧特性は、図７のようになり、出力電圧Ｖｏがある電圧以下まで垂下すると、出力電流Ｉｏが絞られるようになるといった特性となる。
【００６５】
図２は本実施の形態１のスイッチング電源装置を構成するスイッチング電源制御用の半導体装置３０の一構成例を示す回路図であり、図１における半導体装置３０の内部回路を詳細にしたもので、図中の符号は、図１のそれに相当するため、同一の構成要素についての説明は省略する。
【００６６】
図２において、起動／停止回路７は、ＶＣＣ用比較器７Ａ、インバータ７Ｂおよび７Ｄ、ＡＮＤ回路７Ｃ、ＶＤＤ用比較器７Ｅから構成される。ＶＣＣ用比較器７Ａは、ＶＣＣの電圧と基準電圧を比較し、インバータ７Ｂへ信号を出力する。
【００６７】
ＶＤＤ用比較器７Ｅは、ＶＤＤの電圧と基準電圧を比較し、ＮＡＮＤ回路５、ＡＮＤ回路７Ｃおよびインバータ７Ｄへ信号を出力する。インバータ７Ｂは、ＡＮＤ回路７Ｃへ信号を出力する。ＡＮＤ回路７Ｃの出力により、スイッチ２Ｂが制御され、インバータ７Ｄの出力により、スイッチ２Ａが制御される。
【００６８】
以上のように構成された起動／停止回路７について、その動作を以下に説明する。
起動前は、ＶＣＣ用比較器７Ａの出力がローレベル（Ｌ）、ＶＤＤ用比較器７Ｅの出力がローレベル（Ｌ）のため、レギュレータ２内のスイッチ２Ａがオン、スイッチ２Ｂはオフとなる。
【００６９】
従って、起動用定電流源３の起動電流は、スイッチ２Ａを通ってＶＣＣへ流れる。また、スイッチ２Ｃは、ＶＤＤが一定値になるように動作するため、起動時はスイッチ２Ｃを通ってＶＤＤにも流れる。そして、ＶＤＤの電圧がＶＤＤ用比較器７Ｅにより設定されたＶＤＤ起動電圧に達すると、ＶＤＤ用比較器７Ｅの出力はハイレベル（Ｈ）となり、スイッチング素子１のスイッチング動作が可能となるとともに、スイッチ２Ａがオフとなる。
【００７０】
このとき、ＶＣＣの電圧がＶＣＣ用比較器７Ａにより設定されたＶＣＣ起動電圧よりも高い場合は、ＶＣＣ用比較器７Ａの出力はハイレベル（Ｈ）となっているため、ＡＮＤ回路７Ｃの出力はローレベル（Ｌ）となり、スイッチ２Ｂはオフとなる。また、ＶＤＤ起動時のＶＣＣの電圧が、ＶＣＣ用比較器７Ａにより設定されたＶＣＣ起動電圧よりも低い場合は、ＶＣＣ用比較器７Ａの出力はローレベル（Ｌ）となっているため、ＡＮＤ回路７Ｃの出力はハイレベル（Ｈ）となり、スイッチ２Ｂはオンとなる。
【００７１】
従って、起動後のＶＤＤの電流は、ＤＲＡＩＮもしくはＶＣＣのどちらからより供給されるため、起動直後や過負荷時にＶＣＣが低下しても、半導体装置３０の動作が停止することはない。
【００７２】
フィードバック信号制御回路１１は、Ｎ型ＭＯＳＦＥＴ１１Ａ、および１１Ｂ、抵抗１１Ｃから構成される。Ｎ型ＭＯＳＦＥＴ１１Ａと１１Ｂは、Ｎ型ＭＯＳＦＥＴ１１Ａを基準としたカレントミラー回路であり、Ｎ型ＭＯＳＦＥＴ１１Ａのドレインおよびゲートは、端子ＦＢと接続される。Ｎ型ＭＯＳＦＥＴ１１Ｂのドレインは抵抗１１Ｃと接続され、比較器８のマイナス入力となる。抵抗１１Ｃの別端子は、基準電圧と接続される。
【００７３】
以上のように構成されたフィードバック信号制御回路１１について、その動作を以下に説明する。
端子ＦＢより電流が注入されると、Ｎ型ＭＯＳＦＥＴ１１Ａおよび１１Ｂに電流が流れ、その電流に応じた電圧降下が抵抗１１Ｃの両端に発生する。つまり、ＦＢ端子電流が増加するにつれて、抵抗１１Ｃの電圧降下が大きくなるため、比較器８への入力電圧は低くなる。従って、ＦＢの電流の大小により、比較器８の入力電圧が変化することになり、ＦＢ端子電流が増加するほど、スイッチング素子１に流れる電流が小さくなる。
【００７４】
クランプ回路１２は、Ｐ型ＭＯＳＦＥＴ１２Ａ、および１２Ｂ、抵抗１２Ｃで構成される。Ｐ型ＭＯＳＦＥＴ１２Ａのソースはフィードバック信号制御回路１１の出力と接続され、比較器８のマイナス入力となる。Ｐ型ＭＯＳＦＥＴ１２ＡのドレインはＧＮＤ、ゲートは抵抗１２ＣおよびＰ型ＭＯＳＦＥＴ１２Ｂのドレインと接続される。Ｐ型ＭＯＳＦＥＴ１２Ｂのゲートは、クランプ電圧可変回路１３の出力と接続される。
【００７５】
以上のように構成されたクランプ回路１２について、その動作を以下に説明する。
Ｐ型ＭＯＳＦＥＴ１２Ｂに流れる電流は、クランプ電圧可変回路１３の出力によって変化し、抵抗１２Ｃに電圧降下を発生させる。Ｐ型ＭＯＳＦＥＴ１２Ａは、フィードバック信号制御回路１１の出力信号が、抵抗１２Ｃの両端電圧とＰ型ＭＯＳＦＥＴ１２Ａの閾値電圧との和となる電圧以上になると導通し、その電圧値で固定するように動作する。
【００７６】
従って、フィードバック信号制御回路１１の出力信号の最大値を固定するため、スイッチング素子１の過電流保護として機能する。
クランプ電圧可変回路１３は、Ｎ型ＭＯＳＦＥＴ１３Ａ、１３Ｂ、１３Ｄ、１３Ｅ、１３Ｇ、１３Ｈおよび１３Ｋ、最小クランプ電圧決定用の定電流源１３Ｃ、最大クランプ電圧決定用の定電流源１３Ｆ、発振周波数低下レベル決定用の定電流源１３Ｊ、Ｐ型ＭＯＳＦＥＴ１３Ｉとで構成される。
【００７７】
Ｎ型ＭＯＳＦＥＴ１３Ａと１３Ｂおよび１３Ｋは、Ｎ型ＭＯＳＦＥＴ１３Ａを基準としたカレントミラー回路であり、Ｎ型ＭＯＳＦＥＴ１３Ａのドレインおよびゲートは、クランプ電圧可変回路１３の入力として、Ｐ型ＭＯＳＦＥＴ１４のドレインと接続される。
【００７８】
Ｎ型ＭＯＳＦＥＴ１３Ｄと１３Ｅは、Ｎ型ＭＯＳＦＥＴ１３Ｄを基準としたカレントミラー回路であり、Ｎ型ＭＯＳＦＥＴ１３Ｄのドレインおよびゲートは、最小クランプ電圧決定用の定電流源１３Ｃ、および、Ｎ型ＭＯＳＦＥＴ１３Ｂのドレインと接続される。
【００７９】
Ｎ型ＭＯＳＦＥＴ１３Ｇと１３Ｈは、Ｎ型ＭＯＳＦＥＴ１３Ｇを基準としたカレントミラー回路であり、Ｎ型ＭＯＳＦＥＴ１３Ｇのドレインおよびゲートは、最大クランプ電圧決定用の定電流源１３Ｆ、および、Ｎ型ＭＯＳＦＥＴ１３Ｅのドレインと接続される。
【００８０】
Ｐ型ＭＯＳＦＥＴ１３Ｉとクランプ回路１２内のＰ型ＭＯＳＦＥＴ１２Ｂは、Ｐ型ＭＯＳＦＥＴ１３Ｉを基準としたカレントミラー回路であり、Ｐ型ＭＯＳＦＥＴ１３Ｉのドレインおよびゲートは、Ｎ型ＭＯＳＦＥＴ１３Ｈのドレインと接続される。Ｎ型ＭＯＳＦＥＴ１３Ｋのドレインは、発振周波数低下レベル決定用の定電流源１３Ｊと接続され、発振周波数低下信号を発振回路９へ出力する。
【００８１】
以上のように構成されたクランプ電圧可変回路１３について、その動作を以下に説明する。
端子ＣＬから、端子ＶＣＣの電圧に応じた電流が、Ｐ型ＭＯＳＦＥＴ１４を通ってＮ型ＭＯＳＦＥＴ１３Ａに流れ、Ｎ型ＭＯＳＦＥＴ１３Ａと同じ電流がＮ型ＭＯＳＦＥＴ１３Ｂにも流れる。Ｎ型ＭＯＳＦＥＴ１３Ｄには、最小クランプ電圧決定用の定電流源１３Ｃの電流値から１３Ｂの電流値を差し引いた電流が流れ、Ｎ型ＭＯＳＦＥＴ１３Ｅにも同じ電流が流れる。
【００８２】
Ｎ型ＭＯＳＦＥＴ１３Ｇには、最大クランプ電圧決定用の定電流源１３Ｆの電流値からＮ型ＭＯＳＦＥＴ１３Ｅの電流値を差し引いた電流が流れ、Ｎ型ＭＯＳＦＥＴ１３Ｈにも同じ電流が流れる。この電流がＰ型ＭＯＳＦＥＴ１３Ｉに流れ、クランプ電圧を決めるためのクランプ回路１２の基準電流となる。
【００８３】
端子ＶＣＣが上昇し、ＣＬ端子電流が増加すると、Ｎ型ＭＯＳＦＥＴ１３Ａ（１３Ｂ）の電流が増加→Ｎ型ＭＯＳＦＥＴ１３Ｄ（１３Ｅ）の電流が減少→Ｎ型ＭＯＳＦＥＴ１３Ｇ（１３Ｈ）の電流が増加となるため、Ｐ型ＭＯＳＦＥＴ１３Ｉの電流が増加し、クランプ回路１２のクランプ電圧が高くなる。
【００８４】
ＣＬ端子電流が非常に大きくなっても、Ｎ型ＭＯＳＦＥＴ１３Ｂには最小クランプ電圧決定用の定電流源１３Ｃ以上の電流は流れないため、最大クランプ電圧決定用の定電流減１３Ｆの電流が全てＰ型ＭＯＳＦＥＴ１３Ｉに流れるときに、クランプ電圧が最大となる。
【００８５】
これとは逆に、端子ＶＣＣが低下し、ＣＬ端子電流が減少すると、Ｎ型ＭＯＳＦＥＴ１３Ａ（１３Ｂ）の電流が減少→Ｎ型ＭＯＳＦＥＴ１３Ｄ（１３Ｅ）の電流が増加→Ｎ型ＭＯＳＦＥＴ１３Ｇ（１３Ｈ）の電流が減少となるため、Ｐ型ＭＯＳＦＥＴ１３Ｉの電流が減少し、クランプ回路１２のクランプ電圧が低くなる。
【００８６】
ＣＬ端子電流がゼロになると、最小クランプ電圧決定用の定電流源１３Ｃの電流は全て１３Ｄに流れるため、最大クランプ電圧決定用の定電流減１３Ｆの電流から最小クランプ電圧決定用の定電流源１３Ｃの電流を差し引いた電流が、Ｐ型ＭＯＳＦＥＴ１３Ｉに流れる。このときに、クランプ電圧が最小となる。
【００８７】
なお、本実施の形態のスイッチング電源装置におけるクランプ電圧可変回路１３は、クランプ電圧の最小値を最大クランプ電圧の１０％程度まで小さくすることができるように構成されている。
【００８８】
以上のように、端子ＣＬからの電流に応じて、クランプ回路１２のクランプ電圧、すなわちスイッチング素子１の過電流保護値が変化し、クランプ電圧の最小値および最大値を決定することができるようになる。
【００８９】
また、端子ＣＬから、端子ＶＣＣの電圧に応じた電流が、Ｐ型ＭＯＳＦＥＴ１４を通ってＮ型ＭＯＳＦＥＴ１３Ａに流れ、Ｎ型ＭＯＳＦＥＴ１３Ａと同じ電流がＮ型ＭＯＳＦＥＴ１３Ｋにも流れることで、発振周波数低下レベル決定用の定電流源１３Ｊの電流と比較され、Ｎ型ＭＯＳＦＥＴ１３Ｋの電流が定電流源１３Ｊの電流よりも小さいと、発振周波数低下信号が発振回路９へ出力される。従って、端子ＣＬの電流が定電流源１３Ｊで設定された電流よりも小さくなると、発振周波数が低くなる。
【００９０】
なお、本実施の形態のスイッチング電源装置における発振回路９は、発振周波数低下信号が入力された場合に、通常時の発振周波数の１／５程度に低くすることができるように構成されている。
（実施の形態２）
本発明の実施の形態２のスイッチング電源装置を説明する。
【００９１】
図６は本実施の形態２のスイッチング電源の一構成例を示す回路ブロック図である。本実施の形態のスイッチング電源は、図１のスイッチング電源における変換回路内のダイオード３７とコイル３８とコンデンサ４１の配置を入れ替えたことにより、出力側主端子Ｖｏに出力される電圧の極性が負極性となるが、スイッチング電源としての動作は、基本的に図１のスイッチング電源と同じである。
【００９２】
本実施の形態に示すスイッチング電源は、負極性の制御電圧源が必要なセットにおいても、正極性電圧源と基本回路が同様のスイッチング電源により対応できる。また、本実施の形態のスイッチング電源も、図１のスイッチング電源と同様に、負荷短絡時の出力電流を小さくすることができる。
【００９３】
【発明の効果】
以上のように本発明によれば、負荷短絡時には、過電流保護機能の動作により、発振周波数が低くなり、出力電流を小さくするように動作することができる。
【００９４】
また、スイッチング素子のオフ時には、制御回路は、その基準電位より低い第２の直流電圧の検出を行うことができる。
また、負荷短絡時に補助電源電圧が低下しても、制御回路の電源は供給されるため、安定して動作を続けることができる。
【００９５】
また、補助電源電圧が低くなるにつれて、スイッチング素子の過電流保護値が低くなるため、負荷短絡時の過電流保護値を低下させることができる。
また、出力電圧の垂下時には、発振周波数が低くなってからスイッチング素子の過電流保護値が小さくなるため、出力電流が小さくなりはじめるポイントに対して、過電流保護値のばらつきによる影響をなくすことにより、設定を容易化することができる。
【００９６】
また、装置を構成する部品点数を削減可能とし、装置の小型化および軽量化を行うことができる。
また、補助電源電圧が低くなるほどクランプ電圧が小さくなり、そのクランプ電圧の最小値を最大クランプ電圧の１０％程度にすることができる。
【００９７】
また、発振周波数低下信号が入力された場合に、通常時の発振周波数の１／５程度に低くすることができる。
以上により、従来から設けられている保護回路とは別に回路を追加する必要がなく、部品点数の増加やそれによりコストアップすることなく、負荷短絡時等の過負荷状態に対しても、その場合の負荷電流をより小さく抑えることができ、装置に対する十分な保護機能を得ることができる。
【００９８】
その結果、出力側に別の負荷短絡保護回路を設ける必要がなく、非常に優れた負荷短絡保護機能を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のスイッチング電源装置の一構成例を示す回路ブロック図
【図２】同実施の形態１のスイッチング電源装置における半導体装置の一構成例を示す詳細回路ブロック図
【図３】同実施の形態１のスイッチング電源装置における動作波形を示すタイムチャート
【図４】従来のスイッチング電源装置の一構成例を示す回路ブロック図
【図５】同従来例のスイッチング電源装置における動作波形を示すタイムチャート
【図６】本発明の実施の形態２のスイッチング電源装置の一構成例を示す回路ブロック図
【図７】本発明の実施の形態１のスイッチング電源装置における過負荷状態での動作の説明図
【図８】従来のスイッチング電源装置における過負荷状態での動作の説明図
【符号の説明】
１ スイッチング素子
２ レギュレータ
２Ａ、２Ｂ、２Ｃ スイッチ
３ 起動用定電流源
４ ゲートドライブ回路
５ ＮＡＮＤ回路
６ ドレイン電流検出回路
７ 起動／停止回路
７Ａ ＶＣＣ用比較器
７Ｂ、７Ｄ インバータ
７Ｃ ＡＮＤ回路
７Ｅ ＶＤＤ用比較器
８ 比較器
９ 発振回路
９Ａ 最大デューティサイクル信号
９Ｂ クロック信号
１０ ＲＳフリップフロップ回路
１１ フィードバック信号制御回路
１１Ａ、１１Ｂ Ｎ型ＭＯＳＦＥＴ
１１Ｃ 抵抗
１２ クランプ回路
１２Ａ、１２Ｂ Ｐ型ＭＯＳＦＥＴ
１２Ｃ 抵抗
１３ クランプ電圧可変回路
１３Ａ、１３Ｂ、１３Ｄ、１３Ｅ、１３Ｇ、１３Ｈ、１３Ｋ Ｎ型ＭＯＳＦＥＴ
１３Ｃ 最小クランプ電圧決定用定電流源
１３Ｆ 最大クランプ電圧決定用定電流源
１３Ｉ Ｐ型ＭＯＳＦＥＴ
１３Ｊ 発振周波数低下レベル決定用定電流源
１４ Ｐ型ＭＯＳＦＥＴ
３０ （スイッチング電源用の）半導体装置
３１、３４、４１ コンデンサ
３２、３７ ダイオード
３３、３９ ツェナーダイオード
３５ 抵抗
３６ 制御信号伝達回路
３６Ａ フォトトランジスタ
３６Ｂ フォトダイオード
３８ コイル
４０ 出力電圧検出回路
４２ 負荷[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching power supply, and more particularly to a step-down chopper type switching power supply having an overcurrent protection function.
[0002]
[Prior art]
A conventional switching power supply device will be described below using a step-down chopper type switching power supply device as one configuration example.
[0003]
FIG. 4 is a circuit block diagram showing a configuration example of a conventional step-down chopper type switching power supply device. In FIG. 4, reference numeral 130 denotes a semiconductor device for controlling a switching power supply, which includes the switching element 101 and a control circuit thereof. The semiconductor device 130 has, as external input terminals, an input terminal (DRAIN) of the switching element 101, an auxiliary power supply voltage input terminal (VCC), an internal circuit power supply terminal (VDD), a feedback signal input terminal (FB), and an output of the switching element 101. It has five terminals (SOURCE).
[0004]
Reference numeral 102 denotes a regulator for supplying an internal circuit power of the semiconductor device 130. The regulator 102 includes a switch 102A for supplying a starting current to VCC and a switch 102C for supplying a current from VCC to VDD. Reference numeral 103 denotes a starting constant current source for supplying a starting circuit current, and supplies a starting current to VCC via the switch 102A at the time of starting.
[0005]
Reference numeral 107 denotes a start / stop circuit for controlling start / stop of the semiconductor device 130. The start / stop circuit 107 detects a voltage of VCC and, when VCC is lower than a predetermined constant voltage, a signal for stopping the switching operation of the switching element 101. (In this case, L level) is output to the NAND circuit 105. Reference numeral 106 denotes a drain current detection circuit for detecting a current flowing through the switching element 101, which converts the detected current into a voltage signal and outputs the voltage signal to the comparator 108.
[0006]
Reference numeral 111 denotes a feedback signal control circuit that converts a current signal input to the terminal FB into a voltage signal and outputs the voltage signal to the comparator 108. Comparator 108 outputs a signal to the reset (R) terminal of RS flip-flop circuit 110 when the output signal from feedback signal control circuit 111 and the output signal from drain current detection circuit 106 become equal.
[0007]
Reference numeral 112 denotes a clamp circuit for determining the maximum value of the output signal of the feedback signal control circuit 111, which determines the maximum value of the current flowing through the switching element 101, and functions as overcurrent protection for the switching element 101.
[0008]
An oscillation circuit 109 outputs a maximum duty cycle signal 109A for determining the maximum duty cycle of the switching element 101 and a clock signal 109B for determining the oscillation frequency of the switching element 101. Maximum duty cycle signal 109A is input to NAND circuit 105, and clock signal 109B is input to the set (S) terminal of RS flip-flop circuit 110.
[0009]
The output signal of the start / stop circuit 107, the maximum duty cycle signal 109A, and the signal from the output terminal (Q) of the RS flip-flop circuit 110 are input to the NAND circuit 105. The output signal of the NAND circuit 105 is input to the gate drive circuit 104, and controls the switching operation of the switching element 101. The input side main terminal (Vin) is connected to DRAIN of the switching element 101.
[0010]
The output-side main terminal (Vo) is connected to an auxiliary power supply unit composed of a voltage drop type element such as a diode 132 and a Zener diode 133 and a capacitor 131, and is used as an auxiliary power supply unit of the semiconductor device 130. Is input to Reference numeral 134 denotes a VDD stabilizing capacitor.
[0011]
A control signal transmission circuit 136 transmits a control signal from the output side main terminal (Vo) to the semiconductor device 130, and includes a phototransistor 136A and a photodiode 136B. The collector of the phototransistor 136A is connected to SOURCE of the switching element 101, and the emitter of the phototransistor 136A is connected to FB.
[0012]
A conversion circuit is configured by the diode 137, the coil 138, and the output-side capacitor 141, and is connected to the load 142. The anode terminal of the diode 137 is grounded, and the connection point between the cathode terminal and the coil 138 is connected to the SOURCE of the switching element 101. A connection point between the other terminal of the coil 138 and the positive terminal of the output-side capacitor 141 is connected to the output-side main terminal Vo.
[0013]
The output voltage detection circuit 140 includes a photodiode 136B and a Zener diode 139. The anode terminal of the photodiode 136B is connected to the connection point between the positive terminal of the output capacitor 141 and the terminal of the coil 138. The anode terminal of the Zener diode 139 is grounded.
[0014]
The operation of the switching power supply device configured as described above will be described below with reference to FIGS.
FIG. 5 is a time chart for explaining the operation waveform of each part in FIG.
[0015]
In FIG. 4, for example, a DC voltage Vin generated by rectifying and smoothing a commercial AC power supply (100 V AC or the like) is input to an input terminal. Vin is applied to DRAIN of the semiconductor device 130. Then, the starting current generated by the starting constant current source 103 flows, and the capacitor 131 connected to VCC is charged via the switch 102A in the regulator 102, and the voltage of VCC rises. Further, since the switch 102C in the regulator 102 operates so that VDD becomes a constant voltage, part of the starting current charges the capacitor 134 connected to VDD via the switch 102C, and the voltage of VDD also increases. I do.
[0016]
When VCC rises and reaches the starting voltage set by the start / stop circuit 107, the switching operation of the switching element 101 is started. When the switching operation is started, energy is supplied to the coil 138, and the electric energy stored in the coil 138 supplies power to the load 142.
[0017]
By repeating the switching operation, the output voltage Vo gradually increases, and when the output voltage Vo reaches the voltage set by the output voltage detection circuit 140 including a voltage drop type element such as the photodiode 136B and the Zener diode 139, the output voltage Vo is applied to the photodiode 136B. The flowing current increases.
[0018]
Then, the current flowing through the phototransistor 136A increases, and the current flowing into the FB also increases. When the FB terminal current increases, the voltage input to the comparator 108 decreases, so that the drain current flowing through the switching element 101 decreases.
[0019]
The output voltage Vo is stabilized by such negative feedback.
The output side main terminal Vo is connected to an auxiliary power supply unit composed of a voltage drop type element such as a diode 132 and a Zener diode 33 and a capacitor 131, is used as an auxiliary power supply unit of the semiconductor device 130, and supplies a current to VCC. Supply.
[0020]
Once VCC reaches the start-up voltage, the switch 102A in the regulator 102 is turned off, so that the current of the semiconductor device 130 after start-up is supplied from the auxiliary power supply unit. VCC is a value obtained by subtracting the voltage obtained by adding the Zener voltage VZ of the Zener diode 133 and the VF of the diode 132 from the output voltage Vo. (VCC = Vo- (VZ + VF)).
[0021]
Here, when a load is applied, the output voltage Vo decreases. At this time, the VCC terminal voltage also decreases. When the VCC terminal voltage falls below the stop voltage set by the start / stop circuit 107, the switching operation of the switching element 101 stops.
[0022]
When the switching operation is stopped, the switch 102A in the regulator 102 is turned on again thereafter, so that a start-up current flows through the start-up constant current source 103, VCC rises again, and the VCC terminal voltage is changed by the start / stop circuit 107. When the set starting voltage is reached, the switching operation of the switching element 101 resumes.
[0023]
Then, the switch 102A in the regulator 102 is turned off, and when the VCC drops again to the stop voltage, the switching operation stops.
With the above operation, for example, in an overload state such as a load short circuit, an intermittent oscillation operation in which switching operation and stop are repeated is performed. Therefore, the output current-voltage characteristic in FIG. 4 is as shown in FIG. 8. When the output voltage drops below a predetermined constant voltage, an intermittent oscillation operation is performed, and as a result, the output current repeatedly decreases and increases. .
[0024]
Thus, the above-described switching power supply device is configured such that the protection function in that case is activated in an overload state such as a load short circuit.
As described above, generally, a switching power supply device is provided with a protection function against an overload state such as a load short circuit.
[0025]
[Problems to be solved by the invention]
However, in the above-described conventional switching power supply device, in an overload state such as when a load is short-circuited, a protection function for that case is activated and an intermittent oscillation operation is performed. Since a large load current flows, for example, if the load short-circuit condition continues for a long time, the components of the device may generate heat or may be destroyed by it, and as a protection function for the device, depending on the operation period, Had a problem that it might be insufficient.
[0026]
As described above, for example, even if the load short-circuit state continues for a long time, it is necessary to prevent the components of the switching power supply from generating heat and breaking down, and it is desirable to minimize the load short-circuit current. For this purpose, it is necessary to provide the output side with an overcurrent protection function for stopping the switching operation when the current flowing through the switching element exceeds a predetermined constant value.
[0027]
Therefore, it is necessary to add a load short-circuit protection circuit, which is different from the protection circuit conventionally provided, on the output side. In such a case, the number of parts increases, which leads to an increase in cost. There were also problems.
[0028]
The present invention solves the above-mentioned conventional problems.There is no need to add a circuit separately from the conventionally provided protection circuit, without increasing the number of parts and thereby increasing the cost, and at the time of load short-circuit. The present invention provides a switching power supply device capable of suppressing a load current in such a case even in an overload state, and obtaining a sufficient protection function for the device.
[0029]
[Means for Solving the Problems]
In order to solve the above problem, a switching power supply according to claim 1 of the present invention comprises a switching element having a first DC voltage connected to an input-side main terminal and a switching element connected to an output-side main terminal of the switching element. Generating an output voltage that converts a current intermittently output from the output-side main terminal by the on / off operation of the switching element to a second DC voltage whose absolute value is smaller than the first DC voltage and outputs the second DC voltage; A control circuit for controlling an on / off operation of the switching element; an output voltage control circuit for stabilizing a second DC voltage from the output voltage generation circuit; and a control signal from the output voltage control circuit. A control signal transmission circuit for transmitting the voltage to the circuit, and a voltage proportional to the second DC voltage and rectifying the generated voltage; An auxiliary power supply voltage generation circuit for generating and outputting an auxiliary power supply voltage for supplying a power supply voltage to the control circuit by smoothing, the switching power supply device comprising: A regulator that generates and supplies a power supply voltage of the control circuit from a DC voltage and an auxiliary power supply voltage, an oscillation circuit that generates and outputs a switching signal to be applied to turn on and off the switching element, and a current flowing through the switching element A current detection circuit that detects the current as an element current detection signal, a feedback signal control circuit that outputs a signal from the control signal transmission circuit as a feedback signal, an element current detection signal from the current detection circuit, and the feedback signal. Compares the feedback signal from the control circuit and responds to the comparison result. A switching signal control circuit that controls a current amount and an output of the switching signal based on the comparison signal from the comparator, and a maximum of an element current detection signal from the current detection circuit. A clamp circuit for fixing the clamp voltage, and a clamp voltage variable circuit for varying a clamp voltage of the clamp circuit according to the voltage value of the auxiliary power supply voltage. When the value is lower than the value, an oscillation frequency lowering signal for decreasing the oscillation frequency of the oscillation circuit is output to the oscillation circuit.
[0030]
As described above, when the load is short-circuited, the operation of the overcurrent protection function lowers the oscillation frequency, and operates so as to reduce the output current, thereby making it possible to reduce the current when the load is short-circuited.
[0031]
The switching power supply according to a second aspect of the present invention is the switching power supply according to the first aspect, wherein the output voltage control circuit has a reference potential higher than a reference potential of the second DC voltage. And detecting the second DC voltage when the switching element is off.
[0032]
As described above, when the switching element is turned off, the output voltage control circuit can detect the second DC voltage lower than the reference potential.
A switching power supply according to a third aspect of the present invention is the switching power supply according to the first or second aspect, wherein the regulator supplies power to the control circuit based on an auxiliary power supply voltage. And when the auxiliary power supply voltage is lower than a predetermined fixed value, the auxiliary power supply voltage is generated based on the first DC voltage, and the power supply is supplied to the control circuit. Features.
[0033]
As described above, even if the auxiliary power supply voltage drops when the load is short-circuited, the power of the control circuit is supplied, so that the operation can be stably continued.
A switching power supply according to a fourth aspect of the present invention is the switching power supply according to any one of the first to third aspects, wherein the clamp voltage variable circuit is configured such that the auxiliary power supply voltage has a predetermined constant value. It operates when the voltage becomes equal to or less than the value, and the clamp voltage becomes smaller as the auxiliary power supply voltage becomes lower.
[0034]
As described above, since the overcurrent protection value of the switching element decreases as the auxiliary power supply voltage decreases, the output current during the load short circuit can be reduced by reducing the overcurrent protection value during the load short circuit.
[0035]
The switching power supply according to claim 5 of the present invention is the switching power supply according to any one of claims 1 to 3, wherein the clamp voltage variable circuit outputs the oscillation frequency lowering signal. Until this, the clamp voltage is fixed at the maximum value, and the clamp voltage is reduced at the same time as the oscillation frequency lowering signal is output.
[0036]
As described above, when the output voltage droops, the overcurrent protection value of the switching element decreases after the oscillation frequency decreases, so that the point at which the output current starts to decrease is not affected by the variation in the overcurrent protection value. Thereby, setting can be facilitated.
[0037]
The switching power supply according to claim 6 of the present invention is the switching power supply according to any one of claims 1 to 5, wherein the switching element and the control circuit are mounted on a same semiconductor substrate. A semiconductor device formed and having six terminals of an input terminal and an output terminal of the switching element, an auxiliary power supply voltage input terminal, a power supply voltage terminal of the control circuit, an input terminal of the feedback signal, and an input terminal of the clamp voltage variable circuit. It is characterized by comprising.
[0038]
As described above, the number of components constituting the device can be reduced, and the size and weight of the device can be reduced.
A switching power supply according to a seventh aspect of the present invention is the switching power supply according to any one of the first to sixth aspects, wherein the clamp voltage variable circuit clamps as the auxiliary power supply voltage decreases. The voltage is reduced so that the minimum value of the clamp voltage is about 10% of the maximum clamp voltage.
[0039]
As described above, the lower the auxiliary power supply voltage, the lower the clamp voltage. By setting the minimum value of the clamp voltage to about 10% of the maximum clamp voltage, it is possible to sufficiently reduce the output current when the load is short-circuited.
[0040]
The switching power supply according to claim 8 of the present invention is the switching power supply according to any one of claims 1 to 7, wherein the oscillation circuit has an oscillation frequency lower than the oscillation frequency. It is characterized in that when a signal is input, it is configured to be reduced to about 1/5 of a normal state.
[0041]
As described above, when the oscillation frequency lowering signal is input, the output current when the load is short-circuited can be sufficiently reduced by lowering the oscillation frequency to about 1/5 of the normal oscillation frequency.
[0042]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a switching power supply device according to an embodiment of the present invention will be specifically described with reference to the drawings.
(Embodiment 1)
A switching power supply according to Embodiment 1 of the present invention will be described.
[0043]
FIG. 1 is a circuit block diagram illustrating one configuration example of the switching power supply device according to the first embodiment. In FIG. 1, reference numeral 30 denotes a semiconductor device for controlling a switching power supply, which comprises a switching element 1 and a control circuit thereof.
[0044]
The semiconductor device 30 includes, as external input terminals, an input terminal (DRAIN) of the switching element 1, an auxiliary power supply voltage input terminal (VCC), an internal circuit power supply terminal (VDD), a feedback signal input terminal (FB), and an overcurrent protection value variable. It has six terminals: a terminal (CL), an output terminal of the switching element 1, and a GND terminal (GND) of the control circuit.
[0045]
Reference numeral 2 denotes a regulator for supplying power to the internal circuit of the semiconductor device 30, a switch 2A for supplying a starting current to VCC, a switch 2B for supplying a starting current to VDD, and supplying a current from VCC to VDD. And a switch 2C.
[0046]
Reference numeral 3 denotes a starting constant current source for supplying a starting circuit current, and supplies a starting current to VCC via the switch 2A at the time of starting. Further, when VCC is equal to or lower than a predetermined constant voltage after startup, a circuit current is supplied to VDD via the switch 2B.
[0047]
Reference numeral 7 denotes a start / stop circuit for controlling start / stop of the semiconductor device 30. The start / stop circuit 7 detects a voltage of VDD, and outputs a signal for stopping the switching operation of the switching element 1 when VDD is equal to or lower than a predetermined constant voltage. , To the NAND circuit 5.
[0048]
Reference numeral 6 denotes a drain current detection circuit for detecting a current flowing through the switching element 1, which converts the detected current into a voltage signal and outputs the voltage signal to the comparator 8. A feedback signal control circuit 11 converts a current signal input to the FB into a voltage signal and outputs the voltage signal to the comparator 8. The comparator 8 outputs a signal to the reset terminal of the RS flip-flop circuit 10 when the output signal from the feedback signal control circuit 11 and the output signal from the drain current detection circuit 6 become equal.
[0049]
Reference numeral 12 denotes a clamp circuit for determining the maximum value of the output signal of the feedback signal control circuit 11, which determines the maximum value of the current flowing through the switching element 1, and functions as an overcurrent protection for the switching element 1. Reference numeral 13 denotes a clamp voltage variable circuit for changing a clamp voltage value of the clamp circuit 12. When the current flowing from the CL through the P-type MOSFET 14 increases, the clamp voltage is increased by the clamp voltage variable circuit 13. That is, when the current flowing into the CL increases, the overcurrent protection level of the switching element 1 increases.
[0050]
Further, when the current flowing from the CL through the P-type MOSFET 14 becomes equal to or less than a predetermined constant value, the clamp voltage variable circuit 13 outputs an oscillation frequency lowering signal to the oscillation circuit 9. The P-type MOSFET 14 is an element for flowing a current from the CL to the clamp voltage variable circuit 13 and fixing the voltage of the CL to a constant value. The drain of the P-type MOSFET 14 is connected to the clamp voltage variable circuit 13 and the gate thereof is connected to the reference voltage source. And its source is connected to CL.
[0051]
Reference numeral 9 denotes an oscillation circuit, which outputs a maximum duty cycle signal 9A for determining the maximum duty cycle of the switching element 1 and a clock signal 9B for determining the oscillation frequency of the switching element 1. When the oscillation frequency lowering signal is input from the clamp voltage variable circuit 13, the oscillation frequency of the oscillation circuit 9 becomes lower. The maximum duty cycle signal 9A is input to the NAND circuit 5, and the clock signal 9B is input to the set terminal of the RS flip-flop circuit 10.
[0052]
The output signal of the start / stop circuit 7, the maximum duty cycle signal 9A, and the output signal of the RS flip-flop circuit 10 are input to the NAND circuit 5. The output signal of the NAND circuit 5 is input to the gate drive circuit 4, and controls the switching operation of the switching element 1.
[0053]
The output-side main terminal Vo is connected to an auxiliary power supply composed of a voltage drop type element such as a diode 32 and a Zener diode 33 and a capacitor 31, and is used as an auxiliary power supply of the semiconductor device 30 and is input to VCC. Is done. Reference numeral 34 denotes a VDD stabilizing capacitor.
[0054]
Reference numeral 36 denotes a control signal transmission circuit for transmitting a control signal from the output side to the semiconductor device 30, and includes a phototransistor 36A and a photodiode 36B. The collector of the phototransistor 36A is connected to SOURCE of the switching element 1, and the emitter of the phototransistor 36A is connected to the terminal FB. A resistor 35 is connected between VCC and CL, and a current corresponding to the voltage of VCC flows into CL.
[0055]
The conversion circuit including the diode 37, the coil 38, and the output-side capacitor 41 is connected to the load 42. The anode terminal of the diode 37 is grounded, and the connection point between the cathode terminal and the coil 38 is connected to the terminal SOURCE of the switching element 1. A connection point between the other terminal of the coil 38 and the positive terminal of the output-side capacitor 41 is connected to the output-side main terminal Vo.
[0056]
The output voltage detection circuit 40 includes a photodiode 36B and a zener diode 39. The anode terminal of the photodiode 36B is connected to a connection point between the positive terminal of the output-side capacitor 41 and the terminal of the coil 38. The anode terminal of the Zener diode 39 is grounded.
[0057]
The operation of the switching power supply configured as described above will be described below.
FIG. 3 is a time chart for explaining the operation waveform of each unit in FIG. In FIG. 1, for example, a DC voltage Vin generated by rectifying and smoothing a commercial AC power supply is input to an input terminal. Vin is applied to DRAIN of the semiconductor device 30. Then, the starting current generated by the starting constant current source 3 flows, and the capacitor 31 connected to VCC is charged through the switch 2A in the regulator 2, whereby the voltage of VCC rises.
[0058]
Also, since the switch 2C in the regulator 2 operates so that VDD becomes a constant voltage, a part of the starting current charges the capacitor 34 connected to VDD via the switch 2C, and the voltage of VDD also increases. I do. The switch 2B in the regulator 2 conducts during the OFF period of the switching operation when the VCC voltage is equal to or lower than a predetermined constant value, such as immediately after the start or at the time of overload, in the state after the start, and the VCC voltage becomes insufficient. Also prevents VDD from lowering.
[0059]
When VCC and VDD rise and VDD reaches the starting voltage set by the start / stop circuit 7, the switching operation of the switching element 1 is started. When the switching operation is started, the electric energy stored in the coil 38 supplies power to the load 42. When the switching operation is repeated, the output voltage Vo gradually increases, and when the output voltage Vo reaches the voltage set by the output voltage detection circuit 40 including the photodiode 36B and the voltage drop type element such as the Zener diode 39, the output voltage Vo reaches the photodiode 36B. The flowing current increases.
[0060]
Then, the current flowing to the phototransistor 36A increases, and the current flowing to the FB also increases. When the FB terminal current increases, the voltage input to the comparator 8 decreases, so that the drain current flowing through the switching element 1 decreases. The output voltage Vo is stabilized by such negative feedback.
[0061]
The output side main terminal is connected to an auxiliary power supply unit composed of a voltage drop type element such as a diode 32 and a Zener diode 33 and a capacitor 31, and is used as an auxiliary power supply unit of the semiconductor device 30 to supply a current to VCC. Supply. Once VDD reaches the starting voltage, the switch 2A in the regulator 2 is turned off, so that the current of the semiconductor device 30 after starting is supplied from the auxiliary power supply unit.
[0062]
VCC is a value obtained by subtracting the voltage obtained by adding the Zener voltage VZ of the Zener diode 33 and the VF of the diode 32 from the output voltage Vo. (VCC = Vo- (VZ + VF)). However, when the voltage of VCC is equal to or lower than a certain value, the switch 2B in the regulator 2 becomes conductive. At this time, the starting current is supplied to VDD via the switch 2B, so that VDD is stabilized. .
[0063]
When a load is applied, the output voltage Vo decreases. At this time, the VCC terminal voltage also decreases. When VCC decreases, the current flowing into CL via the resistor 35 decreases accordingly. Then, the clamp voltage of the clamp circuit 12 is reduced by the clamp voltage variable circuit 13. Therefore, as Vo and VCC decrease, the overcurrent protection value of the switching element 1 decreases, and when the output voltage decreases to a certain output voltage, the switching element 1 enters the overcurrent protection state, and the output current decreases.
[0064]
Further, since the oscillation frequency lowering signal is output from the clamp voltage variable circuit 13 to the oscillator circuit 9, the oscillation frequency decreases, and the output current rapidly decreases. Therefore, the output current-voltage characteristics in FIG. When the output voltage Vo drops below a certain voltage, the output current Io is reduced.
[0065]
FIG. 2 is a circuit diagram showing an example of the configuration of the semiconductor device 30 for controlling the switching power supply that constitutes the switching power supply device according to the first embodiment, and shows the internal circuit of the semiconductor device 30 in FIG. 1 in detail. The reference numerals in the figure correspond to those in FIG. 1, and the description of the same components will be omitted.
[0066]
2, the start / stop circuit 7 includes a comparator 7A for VCC, inverters 7B and 7D, an AND circuit 7C, and a comparator 7E for VDD. The VCC comparator 7A compares the voltage of VCC with the reference voltage, and outputs a signal to the inverter 7B.
[0067]
The VDD comparator 7E compares the voltage of VDD with the reference voltage, and outputs a signal to the NAND circuit 5, the AND circuit 7C, and the inverter 7D. Inverter 7B outputs a signal to AND circuit 7C. The switch 2B is controlled by the output of the AND circuit 7C, and the switch 2A is controlled by the output of the inverter 7D.
[0068]
The operation of the start / stop circuit 7 configured as described above will be described below.
Before activation, the output of the comparator 7A for VCC is low level (L) and the output of the comparator 7E for VDD is low level (L), so that the switch 2A in the regulator 2 is turned on and the switch 2B is turned off.
[0069]
Therefore, the starting current of the starting constant current source 3 flows to VCC through the switch 2A. Further, since the switch 2C operates so that VDD becomes a constant value, the switch 2C also flows to VDD through the switch 2C at the time of startup. When the VDD voltage reaches the VDD start voltage set by the VDD comparator 7E, the output of the VDD comparator 7E becomes a high level (H), so that the switching operation of the switching element 1 is enabled and the switching operation is performed. 2A turns off.
[0070]
At this time, if the VCC voltage is higher than the VCC starting voltage set by the VCC comparator 7A, the output of the VCC comparator 7A is at a high level (H), and the output of the AND circuit 7C is It becomes low level (L), and the switch 2B is turned off. When the voltage of the VCC at the time of the VDD activation is lower than the VCC activation voltage set by the VCC comparator 7A, the output of the VCC comparator 7A is at a low level (L). The output of 7C becomes high level (H), and the switch 2B is turned on.
[0071]
Therefore, since the VDD current after startup is supplied from either DRAIN or VCC, the operation of the semiconductor device 30 does not stop even if VCC drops immediately after startup or at the time of overload.
[0072]
The feedback signal control circuit 11 includes N-type MOSFETs 11A and 11B and a resistor 11C. The N-type MOSFETs 11A and 11B are current mirror circuits based on the N-type MOSFET 11A, and the drain and gate of the N-type MOSFET 11A are connected to the terminal FB. The drain of the N-type MOSFET 11B is connected to the resistor 11C and serves as a negative input of the comparator 8. Another terminal of the resistor 11C is connected to the reference voltage.
[0073]
The operation of the feedback signal control circuit 11 configured as described above will be described below.
When a current is injected from the terminal FB, a current flows through the N-type MOSFETs 11A and 11B, and a voltage drop corresponding to the current occurs across the resistor 11C. That is, as the FB terminal current increases, the voltage drop of the resistor 11C increases, so that the input voltage to the comparator 8 decreases. Therefore, the input voltage of the comparator 8 changes depending on the magnitude of the FB current, and the current flowing through the switching element 1 decreases as the FB terminal current increases.
[0074]
The clamp circuit 12 includes P-type MOSFETs 12A and 12B and a resistor 12C. The source of the P-type MOSFET 12A is connected to the output of the feedback signal control circuit 11 and serves as the minus input of the comparator 8. The drain of the P-type MOSFET 12A is connected to GND, and the gate is connected to the resistor 12C and the drain of the P-type MOSFET 12B. The gate of P-type MOSFET 12B is connected to the output of clamp voltage variable circuit 13.
[0075]
The operation of the clamp circuit 12 configured as described above will be described below.
The current flowing through the P-type MOSFET 12B changes according to the output of the clamp voltage variable circuit 13, causing a voltage drop in the resistor 12C. The P-type MOSFET 12A conducts when the output signal of the feedback signal control circuit 11 becomes equal to or higher than the sum of the voltage between both ends of the resistor 12C and the threshold voltage of the P-type MOSFET 12A, and operates so as to be fixed at the voltage value.
[0076]
Therefore, since the maximum value of the output signal of the feedback signal control circuit 11 is fixed, the switching element 1 functions as an overcurrent protection.
The clamp voltage variable circuit 13 includes N-type MOSFETs 13A, 13B, 13D, 13E, 13G, 13H and 13K, a constant current source 13C for determining a minimum clamp voltage, a constant current source 13F for determining a maximum clamp voltage, and an oscillation frequency lowering level determination. And a P-type MOSFET 13I.
[0077]
The N-type MOSFETs 13A, 13B and 13K are current mirror circuits based on the N-type MOSFET 13A. The drain and gate of the N-type MOSFET 13A are connected to the drain of the P-type MOSFET 14 as an input of the clamp voltage variable circuit 13.
[0078]
The N-type MOSFETs 13D and 13E are current mirror circuits based on the N-type MOSFET 13D. The drain and gate of the N-type MOSFET 13D are connected to the constant current source 13C for determining the minimum clamp voltage and the drain of the N-type MOSFET 13B. You.
[0079]
The N-type MOSFETs 13G and 13H are current mirror circuits based on the N-type MOSFET 13G. The drain and gate of the N-type MOSFET 13G are connected to the constant current source 13F for determining the maximum clamp voltage and the drain of the N-type MOSFET 13E. You.
[0080]
The P-type MOSFET 13I and the P-type MOSFET 12B in the clamp circuit 12 are current mirror circuits based on the P-type MOSFET 13I. The drain and gate of the P-type MOSFET 13I are connected to the drain of the N-type MOSFET 13H. The drain of the N-type MOSFET 13K is connected to a constant current source 13J for determining the oscillation frequency lowering level, and outputs an oscillation frequency lowering signal to the oscillator circuit 9.
[0081]
The operation of the clamp voltage variable circuit 13 configured as described above will be described below.
From the terminal CL, a current corresponding to the voltage of the terminal VCC flows through the P-type MOSFET 14 to the N-type MOSFET 13A, and the same current as that of the N-type MOSFET 13A also flows to the N-type MOSFET 13B. The current obtained by subtracting the current value of 13B from the current value of the constant current source 13C for determining the minimum clamp voltage flows through the N-type MOSFET 13D, and the same current flows through the N-type MOSFET 13E.
[0082]
A current obtained by subtracting the current value of the N-type MOSFET 13E from the current value of the constant current source 13F for determining the maximum clamp voltage flows through the N-type MOSFET 13G, and the same current also flows through the N-type MOSFET 13H. This current flows through the P-type MOSFET 13I and serves as a reference current of the clamp circuit 12 for determining the clamp voltage.
[0083]
When the terminal VCC increases and the CL terminal current increases, the current of the N-type MOSFET 13A (13B) increases → the current of the N-type MOSFET 13D (13E) decreases → the current of the N-type MOSFET 13G (13H) increases. The current of the type MOSFET 13I increases, and the clamp voltage of the clamp circuit 12 increases.
[0084]
Even if the CL terminal current becomes very large, the current of the constant current source 13C for determining the minimum clamp voltage does not flow through the N-type MOSFET 13B. When the current flows through the MOSFET 13I, the clamp voltage becomes maximum.
[0085]
Conversely, when the terminal VCC decreases and the CL terminal current decreases, the current of the N-type MOSFET 13A (13B) decreases → the current of the N-type MOSFET 13D (13E) increases → the current of the N-type MOSFET 13G (13H) increases. As a result, the current of the P-type MOSFET 13I decreases, and the clamp voltage of the clamp circuit 12 decreases.
[0086]
When the CL terminal current becomes zero, all the current of the constant current source 13C for determining the minimum clamp voltage flows to 13D, so that the constant current source 13C for determining the minimum clamp voltage is reduced from the current of the constant current decrease 13F for determining the maximum clamp voltage. Flows through the P-type MOSFET 13I. At this time, the clamp voltage becomes minimum.
[0087]
The clamp voltage variable circuit 13 in the switching power supply of the present embodiment is configured so that the minimum value of the clamp voltage can be reduced to about 10% of the maximum clamp voltage.
[0088]
As described above, the clamp voltage of the clamp circuit 12, that is, the overcurrent protection value of the switching element 1 changes according to the current from the terminal CL, and the minimum value and the maximum value of the clamp voltage can be determined. Become.
[0089]
Further, a current corresponding to the voltage of the terminal VCC flows from the terminal CL through the P-type MOSFET 14 to the N-type MOSFET 13A, and the same current as the N-type MOSFET 13A also flows to the N-type MOSFET 13K. When the current of the N-type MOSFET 13K is smaller than the current of the constant current source 13J, an oscillation frequency lowering signal is output to the oscillation circuit 9. Therefore, when the current at the terminal CL becomes smaller than the current set by the constant current source 13J, the oscillation frequency decreases.
[0090]
The oscillation circuit 9 in the switching power supply of the present embodiment is configured to be able to reduce the oscillation frequency to about 1/5 of the normal oscillation frequency when the oscillation frequency lowering signal is input.
(Embodiment 2)
A switching power supply according to Embodiment 2 of the present invention will be described.
[0091]
FIG. 6 is a circuit block diagram illustrating a configuration example of the switching power supply according to the second embodiment. In the switching power supply of the present embodiment, the polarity of the voltage output to the output-side main terminal Vo is negative because the arrangement of the diode 37, the coil 38, and the capacitor 41 in the conversion circuit in the switching power supply of FIG. However, the operation as the switching power supply is basically the same as the switching power supply in FIG.
[0092]
In the switching power supply described in this embodiment mode, even in a set requiring a negative control voltage source, the positive voltage source and the basic circuit can be handled by the same switching power supply. Also, the switching power supply of the present embodiment can reduce the output current when the load is short-circuited, similarly to the switching power supply of FIG.
[0093]
【The invention's effect】
As described above, according to the present invention, when the load is short-circuited, the operation of the overcurrent protection function can reduce the oscillation frequency and operate to reduce the output current.
[0094]
When the switching element is off, the control circuit can detect the second DC voltage lower than the reference potential.
Further, even if the auxiliary power supply voltage drops when the load is short-circuited, power is supplied to the control circuit, so that the operation can be stably continued.
[0095]
In addition, as the auxiliary power supply voltage decreases, the overcurrent protection value of the switching element decreases, so that the overcurrent protection value when a load is short-circuited can be reduced.
In addition, when the output voltage droops, the overcurrent protection value of the switching element decreases after the oscillation frequency decreases, so that the effect of the variation in the overcurrent protection value is eliminated at the point where the output current starts to decrease. , Setting can be facilitated.
[0096]
Further, the number of components constituting the device can be reduced, and the device can be reduced in size and weight.
Also, the clamp voltage decreases as the auxiliary power supply voltage decreases, and the minimum value of the clamp voltage can be set to about 10% of the maximum clamp voltage.
[0097]
Further, when the oscillation frequency lowering signal is input, the oscillation frequency can be reduced to about １ ／ of the normal oscillation frequency.
As described above, there is no need to add a circuit separately from the conventionally provided protection circuit, without increasing the number of parts and thereby increasing the cost. , The load current of the device can be reduced, and a sufficient protection function for the device can be obtained.
[0098]
As a result, it is not necessary to provide another load short-circuit protection circuit on the output side, and a very excellent load short-circuit protection function can be realized.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram illustrating a configuration example of a switching power supply device according to a first embodiment of the present invention.
FIG. 2 is a detailed circuit block diagram showing one configuration example of a semiconductor device in the switching power supply device of Embodiment 1;
FIG. 3 is a time chart showing operation waveforms in the switching power supply device according to the first embodiment;
FIG. 4 is a circuit block diagram illustrating a configuration example of a conventional switching power supply device.
FIG. 5 is a time chart showing operation waveforms in the switching power supply device of the conventional example.
FIG. 6 is a circuit block diagram illustrating a configuration example of a switching power supply device according to a second embodiment of the present invention;
FIG. 7 is an explanatory diagram of an operation in an overload state in the switching power supply according to the first embodiment of the present invention;
FIG. 8 is an explanatory diagram of an operation in an overload state in a conventional switching power supply device.
[Explanation of symbols]
1 switching element
2 Regulator
2A, 2B, 2C switch
3 Constant current source for starting
4 Gate drive circuit
5 NAND circuit
6. Drain current detection circuit
7 Start / stop circuit
7A VCC comparator
7B, 7D inverter
7C AND circuit
7E VDD Comparator
8 Comparators
9 Oscillation circuit
9A maximum duty cycle signal
9B clock signal
10 RS flip-flop circuit
11 Feedback signal control circuit
11A, 11B N-type MOSFET
11C resistance
12 Clamp circuit
12A, 12B P-type MOSFET
12C resistance
13 Variable clamp voltage circuit
13A, 13B, 13D, 13E, 13G, 13H, 13K N-type MOSFET
13C Constant current source for determining minimum clamp voltage
13F Constant current source for maximum clamp voltage determination
13I P-type MOSFET
13J Constant current source for determining oscillation frequency drop level
14 P-type MOSFET
30 Semiconductor device (for switching power supply)
31, 34, 41 capacitors
32, 37 Diode
33, 39 Zener diode
35 Resistance
36 Control signal transmission circuit
36A Phototransistor
36B photodiode
38 coil
40 Output voltage detection circuit
42 load