[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003324103A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003324103A
JP2003324103A JP2003047728A JP2003047728A JP2003324103A JP 2003324103 A JP2003324103 A JP 2003324103A JP 2003047728 A JP2003047728 A JP 2003047728A JP 2003047728 A JP2003047728 A JP 2003047728A JP 2003324103 A JP2003324103 A JP 2003324103A
Authority
JP
Japan
Prior art keywords
film
layer
insulating film
semiconductor device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003047728A
Other languages
English (en)
Inventor
Takakimi Usui
孝公 臼井
Sachiyo Ito
祥代 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003047728A priority Critical patent/JP2003324103A/ja
Publication of JP2003324103A publication Critical patent/JP2003324103A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱特性を高め、性能の劣化および長期信頼
性の低下等を防ぎ、高性能化が可能な半導体装置を提供
する。 【解決手段】半導体装置は、半導体基板101、半導体
基板上方に配設された第1絶縁膜113を含む。第1配
線層117は、第1絶縁膜上に配設される。第2絶縁膜
118は、第1配線層および第1絶縁膜上方に配設され
る。第1保護膜119は、第2絶縁膜上方に配設され、
且つ金属材料から実質的に構成される。第2保護膜12
2bは、金属材料の不動態から実質的に構成され、且つ
第1保護膜の表面上に配設される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、例えば、多層配線構造を有する半導体装置に関す
る。
【0002】
【従来の技術】近年、半導体装置の微細化、及び高集積
化に対応するべく、多層配線構造が採用されている。
【0003】LSI(=大規模集積回路)の配線層に印
加できる電流密度または電流の上限を決める要因には、
配線層内のエレクトロマイグレーション(EM)および
配線層からのジュール発熱による温度上昇がある。LS
I内の全配線層の発熱量は各配線層のジュール発熱量の
総和によって算出される。配線層の部分で発熱すると、
装置外部との間で温度差が生じ、その温度差×熱伝導率
×配線層の面積に比例してLSIの装置外部への放熱が
起きる。発熱量と放熱量(温度差に比例)が釣り合うとこ
ろで熱平衡状態になり、その時の温度差分がLSIの温
度上昇分となる。
【0004】絶縁性材料の熱伝導率は一般に低く、LS
Iに用いられる各種の絶縁性材料の全体としての熱伝導
率は、約0.10W/mK〜5.00W/mK程度であ
る。一方、金属材料のそれは30W/mK〜400W/
mK程度であり、絶縁性材料に比べて非常に大きい。こ
のように、材料間の熱伝導率の差が大きいため、LSI
装置内部から熱が外部に放出されにくい。装置外部へ放
熱させる部分には熱伝導率の高い材料を用い、配線層か
らの発熱を効率良く、装置外部に放出することが必要と
なる。
【0005】各配線層からの発熱を外部に効率良く放熱
させるには、使用する材料を選択して、パッシベーショ
ン膜のある表面の方向(=上方)、または半導体基板の
方向(=下方)へ熱分を伝達させることが考えられる。
半導体基板の方向へ放熱を促すには、配線層と基板とを
接続する金属プラグに、熱伝導率の高い材料を用い、そ
の断面積の割合を可能な限り増やすことが考えられる。
しかしながら、基板上にはトランジスタおよびキャパシ
タ等の素子が多数形成されており、その数はLSIの高
密度化に伴い増加する。したがって、この手法はLSI
の高密度化の妨げとなる。
【0006】一方で、従来のLSIの多層配線構造で
は、装置内部への水分および汚染物等の侵入を防ぐため
のパッシベーション膜として、一般に、酸化シリコン
膜、窒化シリコン膜、それらの積層膜が用いられる。酸
化シリコン膜および窒化シリコン膜の熱伝導率は非常に
低く、且つ、従来、パッシベーション膜はパッド電極層
上の一部分を除いてLSI装置の表面全体を覆う。した
がって、従来のLSI製品は外部への放熱特性が低く、
パッシベーション膜の放熱特性を改善することがLSI
の配線温度の上昇を抑制するには非常に有効である。
【0007】この出願の発明に関連する先行技術文献情
報としては次のものがある。
【0008】
【特許文献1】特開平10-199882号公報
【0009】
【発明が解決しようとする課題】銅はエレクトロマイグ
レーションの耐性がアルミニウムよりも高く、低抵抗の
ため、配線材料として好ましい。しかしながら、配線材
料に銅等を用いる場合、より高い電流を印加することが
可能となるため、各配線層のジュール発熱量が増加す
る。この場合、印加する電流値の許容量は、外部への放
熱特性によって制限される。
【0010】また、銅等を配線材料に用いる上では、低
誘電率の絶縁膜を用いて寄生容量を抑え、その配線抵抗
値を維持することが必要である。低誘電率の絶縁膜は多
孔質な状態に構成されるため、熱伝導率が低く、周囲の
配線層から発生する熱分が外部に放出されない。また、
寄生容量を大幅に抑制するべく、いわゆる空中配線構造
が用いられれば、更に大きな問題となる。
【0011】特に、多層配線層を有するLSIの配線層
として銅が用いられた場合、配線層の総数が増えるに連
れ、配線層全体からの発熱量も増加し、LSIの温度は
急激に上昇し易くなる。したがって、LSI製品の性能
の劣化を防止し、且つ長期信頼性を維持するための対策
が必要である。
【0012】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、放熱特性を
高め、性能の劣化および長期信頼性の低下等を防ぎ、高
性能化が可能な半導体装置を提供しようとするものであ
る。
【0013】
【課題を解決するための手段】本発明の第1の視点によ
る半導体装置は、半導体基板と、前記半導体基板上方に
配設された第1絶縁膜と、前記第1絶縁膜上に配設され
た第1配線層と、前記第1配線層および前記第1絶縁膜
上方に配設された第2絶縁膜と、前記第2絶縁膜上方に
配設され、且つ金属材料から実質的に構成された第1保
護膜と、前記金属材料の不動態から実質的に構成され、
且つ前記第1保護膜の表面上に配設された第2保護膜
と、を具備することを特徴とする。
【0014】更に、本発明に係る実施の形態には種々の
段階の発明が含まれており、開示される複数の構成要件
における適宜な組み合わせにより種々の発明が抽出され
得る。例えば、実施の形態に示される全構成要件から幾
つかの構成要件が省略されることで発明が抽出された場
合、その抽出された発明を実施する場合には省略部分が
周知慣用技術で適宜補われるものである。
【0015】
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照して説明する。なお、以下の説明におい
て、略同一の機能及び構成を有する構成要素について
は、同一符号を付し、重複説明は必要な場合にのみ行
う。
【0016】(第1実施形態)第1実施形態では、パッシ
ベーション膜として、酸化シリコン膜または窒化シリコ
ン膜等の従来使用されている絶縁膜に替えて、熱伝導率
の高い金属膜が用いられる。この金属膜の一例として、
アルミニウム、またはアルミニウム合金等、緻密で、且
つその表層部において、薄膜状の絶縁性被膜(いわゆる
不動態被膜)が形成される材料が使用される。このよう
に、金属膜に薄膜状の絶縁性被膜が形成されていれば、
パッシベーション膜は、保護部材および放熱部材として
効果的に作用する。すなわち、半導体装置への水分等の
浸入、及び金属膜の腐食等を防止し、且つアルミニウム
等の金属が主成分であるので半導体装置の放熱特性を高
めることが可能となる。
【0017】以下に、本実施形態における半導体装置の
製造工程について説明する。本実施形態では、一例とし
て、銅が配線材料として使用され、各層において、適
宜、ダマシン配線構造、またはデュアルダマシン配線構
造が適用され、3層の配線構造が形成される。
【0018】図1に示すように、例えばシリコンからな
る半導体基板101上に、1層目の絶縁膜102が形成
される。1層目の絶縁膜102として、例えばプラズマ
CVD法で形成された酸化シリコン(SiO2 )膜が使
用される。また、絶縁膜102として、比誘電率が1.
1〜4.2程度の絶縁膜が用いられ、例えば、ポーラス
酸化シリコン膜、SiOCを用いることもできる。半導
体基板101上には、トランジスタ、キャパシタンス等
の素子が所定の位置に複数形成されている(図示せ
ず)。
【0019】次に、リソグラフィー技術を用いて、フォ
トレジストのマスクパターンが形成される。次に、この
マスクパターンを用いて、絶縁膜102の所定の位置に
ドライエッチング技術で、所定の間隔をおいて配線用の
溝が形成される。ドライエッチング技術として、例えば
RIE法が用いられる。この配線用の溝の内部には、所
定の膜厚で形成されたバリアメタル層の材料膜(例:窒
化タンタル(TaN))を介して配線の材料膜(例:銅
(Cu))が埋め込まれる。その後、CMP法等で絶縁
膜102上の余分な材料膜が除去され、且つ表面が平坦
化された結果、バリアメタル層103、配線層104
a、104bが形成される。バリアメタル層103は、
配線の銅成分が絶縁膜102へ拡散するのを防ぐ。ま
た、このバリアメタル層103として、窒化タンタル膜
の他に、タンタル等の膜を用いることが可能である。
【0020】次に、例えば窒化シリコン膜(SiNx)
からなるバリア層105がプラズマCVD法で30〜7
0nm程度の膜厚で形成される。バリア層105として
窒化シリコン膜の他に、シリコン炭化物(SiCx)か
らなる絶縁膜等を用いることも可能である。この場合も
プラズマCVD法を用い、30〜70nm程度の膜厚で
形成すれば良い。
【0021】次に、図2に示すように、バリア層105
上に、2層目の絶縁膜106が形成される。次に、リソ
グラフィー技術およびドライエッチング技術を用いて、
絶縁膜106内に、ヴィアホール107a、107bお
よび配線用の溝108a、108bが形成される。ヴィ
アホール107a、107bは配線層104a、104
bと接続されるように形成される。溝108a、108
bは、ヴィアホール107a、107bと接続されるよ
うに形成される。ドライエッチング技術として例えばR
IE法が用いられる。
【0022】次に、図3に示すように、ヴィアホール1
07a、107bと配線用の溝108a、108bの内
部に、バリアメタル層109の材料膜(例:窒化タンタ
ル膜)が10〜30nm程度、配線の材料膜(例:銅)
が50〜80nm程度の膜厚で順次堆積される。次に、
電解メッキ法を用いて、ヴィアホール107a、107
b、及び配線用の溝108a、108bの内部に銅が埋
め込まれ、CMP法で2層目の絶縁膜106上の余分な
材料膜が除去される。以上のようにして、2層目の位置
に、ヴィア110a、110bおよび配線層111a、
111b(第2配線層)からなるデュアルダマシン配線
構造が形成される。
【0023】次に、図4に示すように、最上層の3層目
の位置に、デュアルダマシン配線構造が形成される。具
体的には、先ず、2層目の絶縁膜106および配線層1
11a、111b上に、例えば窒化シリコン膜からなる
バリア層112が形成され、次いで、バリア層112上
に、プラズマCVD法等を用いて、3層目の絶縁膜11
3(第1絶縁膜)が形成される。その後、2層目のデュ
アルダマシン配線構造の場合と同様の手順および条件
で、絶縁膜113内に、例えば窒化タンタルからなるバ
リアメタル層114、例えば銅によるヴィア115aお
よび115b、例えば銅による配線層116a、116
bが形成される。ヴィア115a、115b、配線層1
16a、116bは2層目の配線層111a、111b
と接続される。
【0024】ここで、最上層の配線層116aまたは1
16b(第1配線層)の一部にパッド電極層117が設
けられる。このパッド電極層117上には、外部の導電
部材と電気的に接合するべく、バンプ電極等が形成さ
れ、その周囲がパッシベーション膜で覆われる。
【0025】以下に、図5〜図10を用いて、パッシベ
ーション膜、次いで、バンプ電極を形成する手順につい
て説明する。ここで、図5〜図10は、最上層の配線層
116a(パッド電極層117)の部分を図示し、配線
層116aの長さ方向に垂直な断面図を表す。
【0026】図5に示すように、パッド電極層117を
有する配線層116aが、最上層の絶縁膜113の配線
用の溝内にバリアメタル層114を介して形成されてい
る。
【0027】次に、図6に示すように、絶縁膜113お
よびパッド電極層117上に、バリア層118(第2絶
縁膜)が10nm〜100nm、好ましくは10nm〜
50nmの膜厚で形成される。バリア層118は、配線
層の銅成分の拡散を防ぐ機能を有し、窒化シリコン、炭
化シリコン、炭窒化シリコン(SiCN)等からなる絶
縁膜を用いることが可能である。
【0028】次に、バリア層118上に、パッシベーシ
ョン膜119(第1保護膜)および酸化シリコン膜12
0が、順次形成される。半導体装置の放熱特性を高める
観点から、パッシベーション膜119として、熱伝導率
が10W/mK以上、好ましくは100W/mK以上、
さらに好ましくは200W/mK以上の金属材料が用い
られる。また、熱酸化処理または酸素プラズマによる処
理等によって、膜の表層部に緻密で且つ薄膜状の絶縁性
不動態被膜が容易に形成される金属材料を用いることが
好ましい。具体的には、アルミニウム、アルミニウム合
金等が用いられる。
【0029】パッシベーション膜119は、例えばスパ
ッタリング法を用いて、10nm〜1μm、好ましくは
10nm〜100nmの厚さでバリア層118上に形成
される。このパッシベーション膜119の膜厚が薄すぎ
ると、保護部材として十分なパッシベーション性能が得
られず、またスパッタリング時の成膜安定性を確保でき
ない恐れがある一方、膜厚が厚すぎると半導体装置の放
熱特性を高める上で不利となる。次に、パッシベーショ
ン膜119上に、CVD法等を用いて酸化シリコン膜1
20が形成される。
【0030】次に、図7に示すように、酸化シリコン膜
120およびパッシベーション膜119が順次エッチン
グされて、バリア層118に達した時点で一度エッチン
グを停止させる。酸化シリコン膜120およびパッシベ
ーション膜119は、RIE法等、ドライエッチング技
術を用いて、各々、所定の条件で加工される。
【0031】次に、図8に示すように、RIE法等のド
ライエッチング技術を用いてバリア層118が除去さ
れ、パッド電極層117に達する開口部121が形成さ
れる。このように、酸化シリコン膜120およびパッシ
ベーション膜119が順次エッチング加工された後、バ
リア層118が除去されることにより、開口部121が
形成される。バリア層118は、エッチングストッパー
として作用して、パッド電極層117が過剰にエッチン
グ(オーバーエッチング)されないように機能する。こ
れによって、パッド電極層117をオーバーエッチング
せずに、開口部を形成することが可能となる。また、バ
リア層118をエッチングする過程では、酸化シリコン
膜120をマスクに用い、パッシベーション膜119を
保護した状態で、バリア層118を除去することができ
る。パッシベーション膜119上に設けられる膜の材料
として、酸化シリコン膜の他、バリア層118に用いら
れる材料に対してエッチング選択比が大きい(エッチン
グレートの差が大きい)絶縁性材料を用いると良い。
【0032】次に、図9に示すように、開口部121内
において、パッシベーション膜119の側壁面に、不動
態被膜122a(第3絶縁膜)が形成される。パッシベ
ーション膜119としてアルミニウムまたはアルミニウ
ム合金が用いられた場合、被膜122aとして例えば酸
化アルミニウム(Al23 )が用いられる。この場
合、200℃程度以下の温度条件で、パッシベーション
膜119に熱酸化処理、または酸素プラズマによる処理
等を行うことにより、被膜122aを1nm〜10nm
程度の膜厚で形成すると良い。被膜122aとして、窒
化アルミニウム膜(AlN)を、熱窒化処理または窒素
プラズマによる処理等によって、1nm〜10nm程度
の膜厚で形成することも可能である。
【0033】次に、図10に示すように、パッド電極層
117上および被膜122a上に、電解メッキ法等でバ
リアメタル層123の材料膜(例:窒化タンタル膜)が
形成される。その後、この材料膜上に沿って、半田の材
料膜が形成される。次いで、これら材料膜が、順次、ド
ライエッチング技術を用いて、所定の寸法、及び形状の
パターンに加工される。その後、パッシベーション膜1
19上の酸化シリコン膜120がエッチングにより除去
される。このようにして、パッド電極層117上の位置
に、バリアメタル層123を介して、例えば半田または
金からなるバンプ電極(半田材)124が形成される。
【0034】バリアメタル層123として、窒化タンタ
ル膜の他に、タンタル、ニオブ、ニオブ窒化物、チタ
ン、チタン窒化物の何れかの膜、または、それらの材料
から選択して積層膜を形成して用いることが可能であ
る。
【0035】次に、パッシベーション膜119の表面
に、不動態被膜(第2保護膜)122bが形成される。
パッシベーション膜119としてアルミニウムまたはア
ルミニウム合金が用いられた場合、被膜122bとして
例えば酸化アルミニウムが用いられる。この場合、20
0℃程度以下の温度条件で、熱酸化処理、または酸素プ
ラズマによる処理等を行い、膜厚が1nm〜10nm、
好ましくは1nm〜2nmの被膜122bを形成すると
良い。また、アルミニウム、アルミニウム合金等は、そ
の表層部に、緻密で薄膜状の酸化膜を自然に形成する性
質がある。したがって、パッシベーション膜119の表
面を外気と触れさせることにより、膜厚が1nm〜10
nm、好ましくは1nm〜2nmの被膜122bを形成
することも可能である。なお、ここでは、パッシベーシ
ョン膜119の表面を1nm以上程度、不動態化すれ
ば、パッシベーション膜119の表層部でさらなる酸化
の進行を引き起こすことなく、緻密な被膜122bを得
ることができる。一方で、被膜122bの膜厚が厚すぎ
ると、放熱特性が低下する恐れがあるため、膜厚1nm
〜10nm、好ましくは1nm〜2nmの被膜122b
が形成される。
【0036】次に、一例として、バリアメタル層(図示
せず)等を介して、公知のTABテープ材の導電部等
(図示せず)とバンプ電極124が電気的に接続され、
外部の導電部材と導通させるようにする。
【0037】パッシベーション膜119は、パッド電極
層117等、周囲の導電体からは電気的に絶縁された
(フローティングにされた)状態になるように形成され
る。パッシベーション膜119がフローティングとされ
ていない場合、パッシベーション膜119、最上層の配
線層(例:パッド電極層117)、絶縁膜113、によ
り容量が形成される。容量は、配線層での信号伝達を遅
延させる可能性が大きい。したがって、パッシベーショ
ン膜119は、電気的にフローティングとされているこ
とが望ましい。
【0038】バリア層118は、パッド電極層117と
パッシベーション膜119を電気的に絶縁するように作
用する。バリアメタル層123は、パッド電極層117
の銅成分とバンプ電極124の成分とが反応するのを防
ぐように作用する。
【0039】以下に、図11を参照し、従来例と比較し
て、本実施形態の効果について説明する。ここでは、電
流密度の増加に対する各配線層の温度上昇の度合いを参
照して、装置外部への放熱特性について説明する。
【0040】本実施形態のシミュレーションとして、前
述の如く形成された3層の配線構造が用いられ、各配線
層の温度上昇の度合いが算出される。一方、従来例とし
て、本実施形態と同様に、3層の配線層を有し、パッシ
ベーション膜として絶縁膜(例:窒化シリコン膜および
酸化シリコン膜の積層膜)を用いた構造が採用される。
また、これらの計算結果は、図11において、1〜3層
の各配線層について示す。
【0041】シミュレーションの際、パラメータとし
て、バンプ電極、コンタクト用ヴィア、パッシベーショ
ン膜、が単位面積あたりに占める面積の割合等が用いら
れ、例えば以下の様に設定される。まず、バンプ電極の
面積が単位面積を占める割合は、従来例および本実施形
態ともに共通の5%とする。また、1〜3層目の絶縁膜
の各層において、ヴィアの面積(口径断面積)が占める
割合も、ともに1%程度で共通とする。金属のパッシベ
ーション膜(例:アルミニウム膜)の面積が占める割合
は、本実施形態では95%とし、従来例ではパッシベー
ション膜に絶縁膜を用いているため0%とする。
【0042】図11に、本実施形態、及び従来例につい
て、電流密度の増加に対する配線層の温度上昇の度合い
を示す。ここでは、本実施形態の計算結果について、各
層毎の結果をM1(1層目=最下層)、M2(2層
目)、及びM3(3層目=最上層)を用いて示す。ま
た、従来例の計算結果については、各層での結果を、m
1(1層目=最下層)、m2(2層目)、及びm3(3
層目=最上層)を用いて示す。
【0043】従来例では、電流密度の増加に比例し、1
〜3層目の配線層全てにおいて、温度が急激に上昇する
ことが分かる。一方、本実施形態では、従来例に比べ、
1〜3層目の各配線層において、温度の上昇が大幅に抑
制されることが分かる。
【0044】このように、本発明の第1実施形態によれ
ば、パッシベーション膜119に熱伝導性の高い金属膜
が用いられる。したがって、装置外部への放熱量が非常
に大きくなり、従来例に比べ、配線層自体の温度上昇が
大幅に抑制されることが分かる。特に、各配線層が発す
る熱分は、コンタクト用ヴィアによって表面方向(=上
方向)に伝達され、パッシベーション膜119から、装
置外部へ効果的に放射される。
【0045】また、本実施形態によれば、パッシベーシ
ョン膜119は、表面および側壁面上の表層部に形成さ
れた被膜122a、122bによって保護される。した
がって、パッシベーション膜119は、周囲から電気的
に絶縁され、且つ装置内部への水分の侵入、及び腐食等
を防ぐことが可能となる。
【0046】また、本実施形態によれば、被膜122
a、122bは、パッシベーション膜119の表層部に
おいて薄膜状に形成されている。したがって、パッシベ
ーション膜119の放熱特性をさほど低下させることな
く、効果的に半導体装置の外部に放熱することができ
る。
【0047】LSIチップの実装工程では、バンプ電極
または金属ワイヤ等を介して、アウターリード材等、外
部の導電部材と電気的にボンディング接続を行う場合が
多い。このとき、従来の場合、実装工程に用いられる材
料(金属、樹脂等)の材質によっては、パッシベーショ
ン膜(例:窒化シリコン膜、酸化シリコン膜)との熱膨
張係数の差から、バンプ電極や樹脂部等にクラック等が
生じる場合がある。しかしながら、本実施形態のように
パッシベーション膜119として金属が用いられると、
金属は、弾性変形および塑性変形し易い傾向にあるの
で、応力への緩和材の役割を果たすことができる。した
がって、本実施形態では、バンプ電極、及び樹脂部等に
おいて、クラック等の発生を防ぎ、LSIチップの実装
工程を効果的に行うことができる。
【0048】本実施形態では、一変形例として、パッシ
ベーション膜119の表面上に、窒化シリコン膜等の絶
縁膜を形成することも可能である。この変形例の場合に
は、前述の方法の如く、一例として、先ず、最上層(3
層目)の絶縁膜113に、パッド電極層117を有する
配線層116aが形成される。その後、以下の手順で窒
化シリコン膜が形成される。この変形例について、図1
2〜図15を用いて説明する。
【0049】先ず、図12に示すように、バリア層11
8およびパッシベーション膜119を形成した後、さら
にその上に、窒化シリコン膜または酸化シリコン膜、あ
るいはそれらの積層膜からなる保護膜125が、形成さ
れる。一例として、パッシベーション膜119は、スパ
ッタリング法を用いて、500nm程度の膜厚で形成さ
れる。また、保護膜125は、パッシベーション膜11
9上に、CVD法等を用いて5nm〜100nm、好ま
しくは5nm〜10nm程度の膜厚で形成される。
【0050】次に、図13に示すように、保護膜12
5、パッシベーション膜119が、パッド電極層117
の上に対応する部分が除去されるようにドライエッチン
グ技術等を用いて順次加工される。その後、バリア層1
18が除去されることにより、パッド電極層117に達
する開口部127が形成される。バリア層118をエッ
チングする過程では、保護膜125をマスクに用い、パ
ッシベーション膜119を保護した状態でバリア層11
8を除去することができる。
【0051】次に、図14に示すように、図9と同様の
工程により、パッシベーション膜119の側壁面(開口
部127の側壁面)上に不動態被膜128が形成され
る。被膜128は、被膜122aと同様の構成である。
【0052】次に、図15に示すように、図10と同様
の工程により、バリアメタル層123およびバンプ電極
124が形成される。
【0053】第1実施形態の変形例に係る半導体装置に
よれば、パッシベーション膜119は保護膜125およ
び不動態被膜128によって保護されるため、装置内部
への水分の侵入および腐食等を防ぐことが可能となる。
また、このような変形例の場合でも、従来の如くパッシ
ベーション膜に絶縁性材料を用いた場合よりも、放熱特
性を高めることが可能となる。
【0054】(第2実施形態)第2実施形態では、第1
実施形態で示した半導体装置の構造に加え、金属材料に
よるパッシベーション膜119上に、金属材料からなる
放熱用バンプが形成されることにより、装置外部への放
熱量を増やす。
【0055】以下に、図16〜図19を用いて、本実施
形態における半導体装置の製造方法について説明する。
【0056】まず、図16までは、図9までの工程と同
様である。次に、図17に示すように、第1実施形態と
同様にして酸化シリコン膜120上、および開口部12
1内に亘って、例えばタンタルからなるバリアメタル層
131が形成される。その後、リソグラフィー技術を用
いて、バリアメタル層131上の所定の位置にフォトレ
ジストパターン132が形成される。
【0057】次に、図18に示すように、フォトレジス
トパターン132の間が、無電解メッキ法等を用いて、
半田または金材料により埋め込まれ、次いで、全体が平
坦化される。その後、フォトレジストパターン132が
除去される。この結果、パッド電極層117およびパッ
シベーション膜119上の所定の位置に、バリアメタル
層131を介して半田または金材料からなるバンプ電極
133a、および放熱用バンプ133b(第1放熱部
材)が、同時に形成される。
【0058】放熱用バンプ133bは凸状に形成されて
おり、側壁面の分だけ放熱部分の表面積を増やすことが
できる。また、放熱用バンプ133bは、その数と個々
の面積を考慮して、可能な限り形成することができ、そ
の数に応じて放熱特性が高まる。
【0059】次に、図19に示すように、RIE法等、
ドライエッチング技術を用い、放熱用バンプ133bの
各々をマスクにして、バリアメタル層131および酸化
シリコン膜120が一部除去されることにより、パッシ
ベーション膜119の表面が露出される。その後、第1
実施形態と同様の手順および条件で、その表層部に被膜
122bが形成される。次に、バリアメタル層134を
介して、TABテープ材135等の導電部材とバンプ電
極133aおよび放熱用バンプ133bとが電気的に接
続される。バリアメタル層134を金属材料とすること
により、この部分を効果的に熱伝導率の良い構造とする
ことができる。この結果、導電部材135を介して、装
置外部に効果的に放熱することが可能となる。
【0060】なお、第1実施形態の変形例と同様に、パ
ッシベーション膜119上に、酸化アルミニウム膜によ
る被膜122bに替え、保護膜125を形成することが
可能である。
【0061】本発明の第2実施形態に係る半導体装置に
よれば、第1実施形態およびその変形例の構成に加え
て、パッシベーション膜119上に、放熱用バンプ13
3bが形成される。したがって、第1実施形態およびそ
の変形例と同様の効果を得られるとともに、放熱用バン
プ133bにより、放熱効果をさらに高めることができ
る。さらに、バンプ電極133aを介して、外部の導電
部材135と接合する場合など公知の実装工程に容易に
対応することができる上、導電部材135を介して効果
的に装置外部へ放熱することが可能である。
【0062】また、本実施形態に係る半導体装置では、
バンプ電極133aを形成する過程で、放熱用バンプ1
33bが同時に形成される。また、放熱用バンプ133
bは、凸状に形成されており、側壁面の分だけ放熱部材
としての面積を増やすことができる。したがって、本実
施形態では、特に煩雑な工程を追加することなく、容易
に、装置外部への放熱量を増やすことが可能となる。
【0063】(第3実施形態)第1、第2実施形態で
は、一例として、配線層上にバンプ電極を形成し、これ
と外部の導電部材を電気的に接合する実装工程を行う場
合について説明した。これに対し、第3実施形態では、
金属等のワイヤを用いて、バンプ電極部およびパッド電
極部等が外部の導電部材と接続される。
【0064】以下に、図20〜図24を用いて、本実施
形態について説明する。
【0065】先ず、図20に示すように、最上層の絶縁
膜113およびパッド電極層117上に、バリア層11
8が形成される。その後、リソグラフィー技術およびR
IE法等のドライエッチング技術を用いて、バリア層1
18が一部除去され、パッド電極層117に達する開口
部137が形成される。
【0066】次に、図21に示すように、スパッタリン
グ法等を用いて、バリア層118上および開口部137
内に、バリアメタル層131およびパッシベーション膜
139が順次形成される。パッシベーション膜139と
してパッシベーション膜119と同様の材料が用いら
れ、パッシベーション膜119と同様の構造を有する。
【0067】次に、図22に示すように、リソグラフィ
ー技術およびドライエッチング技術を用いて、パッシベ
ーション膜139が、相互に電気的に絶縁されたパッシ
ベーション膜139a、139bとに分離される。パッ
シベーション膜139a(第1部分)は、ボンディング
接合に用いるパッド電極部として機能し、パッシベーシ
ョン膜139b(第2部分)は、保護膜として機能す
る。次に、パッシベーション膜139a、139bに被
膜140が形成される。被膜140は、被膜122a、
122bと同様の材料により構成され、同様の構造を有
する。パッシベーション膜139a、139bとしてア
ルミニウムが用いられた場合、酸素プラズマ処理または
熱酸化処理等が施されることにより、それらの表面上お
よび側壁面上に、例えば酸化アルミニウム膜からなる被
膜140が形成される。この場合、被膜140は、パッ
ド電極部として機能するパッシベーション膜139a
(第1部分)と保護膜として機能するパッシベーション
膜139b(第2部分)とを安定的に絶縁する観点から
好ましくは10nm程度の膜厚で形成される。
【0068】バリアメタル層131に対しても、バリア
層118に達するまでドライエッチング技術が施され
る。この結果、バリアメタル層131はパッシベーショ
ン膜139a、139bの各々に対応する領域に分離さ
れ、相互に電気的に絶縁される。
【0069】次に、図23に示すように、例えば金また
はアルミニウム等のワイヤ141を用いて、パッシベー
ション膜139aと例えばアウターリード材からなる外
部の導電部材(図示せず)とが接続される。その後、こ
れらを保護するために、所定の領域を覆うように樹脂封
止等が行われ、パッケージが形成される。
【0070】樹脂封止を行うと、パッシベーション膜1
39bは被膜140を介して樹脂と接触する。したがっ
て、パッシベーション膜139bの表面積を増やせば、
このパッケージの樹脂との接触面積も増え、その分放熱
特性が高まる。
【0071】また、例えば、本実施形態の一変形例とし
て図24に示すように、パッシベーション膜139bに
凹部142を形成することもできる。この結果、パッシ
ベーション膜139bの表面積が増え、放熱特性をさら
に高めることが可能となる。この場合、パッシベーショ
ン膜139をエッチングにより139a、139bへと
分離する工程の前または後に、リソグラフィー技術およ
びドライエッチング技術を用いて凹部142が形成され
る。この変形例によれば、樹脂封止によってパッシベー
ション膜139bと樹脂とが接触する面積はさらに増
え、放熱特性がより高くなる。
【0072】本発明の第3実施形態に係る半導体装置に
よれば、半導体装置がワイヤボンディングにより外部の
導電部材と電気的に接続する場合にも本発明を適用する
ことが可能であり、第1〜第2実施形態およびそれらの
変形例と同様の効果を得られる。
【0073】(第4実施形態)第4実施形態は、第1実
施形態に示す多層配線構造を形成する過程で適用され
る。第4実施形態では、パッシベーション膜に金属膜を
用いることに加えて配線層間の絶縁膜に、金属からなる
放熱用ヴィア(サーマルヴィア)、また、必要に応じて
金属からなる放熱用配線層(サーマル配線)が設けられ
る。このように、放熱用ヴィアが配線層間の絶縁膜に設
けられると、内部から表面への熱の伝達が促され、金属
のパッシベーション膜を介した装置外部への放熱特性が
高まる。また、放熱用配線層が設けられると、より広範
囲な領域から放熱用ヴィアへ熱が伝達され、パッシベー
ション膜を介して装置外部への放熱特性がさらに高ま
る。
【0074】これより、本実施形態では、一例として、
電気的に接続された配線層の間に、所定の数、放熱用ヴ
ィアおよび放熱用配線層が相互に接続するようにして形
成される。
【0075】本実施形態について、図25〜図29を用
いて説明する。尚、図25〜図29は、配線層の長さ方
向に垂直な断面図である。
【0076】図25に示すように、第1実施形態と同様
の工程により、絶縁膜102内に、バリアメタル層10
3を介して配線層104a〜cが形成されている。次
に、配線層104a〜104cおよび絶縁膜102上に
バリア層105が形成される。配線層104a、104
bは、相互に電気的に接続されている(図示せず)。一
方、放熱用配線層104cは、電気的に周囲とは絶縁さ
れ、フローティングとされている。
【0077】次に、図26に示すように、バリア層10
5上に、2層目の絶縁膜106が形成される。その後、
リソグラフィー技術およびドライエッチング技術を用い
て、ヴィアホール107a、107b、107cおよび
配線用の溝108a、108b、108cが順次形成さ
れる。ヴィアホール107cは、配線104cに達し、
溝108cはヴィアホール107cに達する。
【0078】次に、図27に示すように、ヴィアホール
107a〜107cおよび配線用溝108a〜108c
内にバリアメタル層109を介して銅が埋め込まれる。
この結果、ヴィア110a、110bおよび配線層11
1a、111bからなるデュアルダマシン配線構造が形
成される。これらデュアルダマシン配線構造の間には、
放熱用ヴィア110cおよび放熱用配線層111cが形
成される。
【0079】配線層111a、111bは相互に電気的
に接続される(図示せず)。一方、放熱用配線層111
cは、1層目の放熱用配線層104cと接続されてはい
るが、周囲とは絶縁され、フローティングとされてい
る。
【0080】次に、図28に示すように、バリア層11
2、および3層目の絶縁膜113が形成される。次に、
第1実施形態の3層目のデュアルダマシン構造と同様に
して、絶縁膜113内に、ヴィア115a、115bお
よび配線層116a、116bからなるデュアルダマシ
ン配線構造が形成される。また同時に、放熱用ヴィア1
15c、および放熱用配線層(第2放熱部材)116c
が形成される。2層目と同様に、3層目のデュアルダマ
シン配線構造の配線層116a、116bは相互に電気
的に接続される(図示せず)。一方、放熱用配線層11
6cは、放熱用配線層111cと接続されてはいるが、
周囲とは絶縁される。
【0081】ここで、第1実施形態と同様に、最上層の
配線層116aの一部にパッド電極層117が設けられ
る。次に、図29に示すように、第1実施形態と同様の
手順および条件で、パッシベーション膜119、バンプ
電極124などが形成される。なお、図29は、最上層
の配線層116(パッド電極層117)の部分を中心に
して、配線層116の長さ方向に垂直な断面図を示す。
【0082】放熱用ヴィア110c、115c、および
放熱用配線層104c、111c、116cの各々は、
適宜、任意の層の絶縁膜中に形成することができるな
お、放熱用ヴィア110c、115cおよび放熱用配線
層104c、111c、116cが、フローティングと
されていない場合、周囲の絶縁膜および配線層等と作用
して容量を形成し、信号伝達を遅延させる可能性があ
る。したがって、本実施形態では、放熱用ヴィア110
c、115cおよび放熱用配線層104c、111c、
116cがそれぞれ電気的に周囲から絶縁された状態に
なるように形成され、信号伝達の遅延を回避している。
【0083】以下に、図30〜図35を参照し、従来例
と比較して、本実施形態の効果について説明する。ここ
では、本実施形態および従来例についてシミュレーショ
ンの計算を行い、電流密度の増加に対する各配線層の温
度上昇の度合いを参照して、外部への放熱特性について
説明する。
【0084】本実施形態に対するシミュレーションの一
例として、前述の如く形成された3層の配線構造で、且
つ各絶縁膜中において放熱用ヴィアの口径断面積が一定
とされた構造が採用される。一方、従来例として、本実
施形態と同様に3層の配線層を有し、パッシベーション
膜に絶縁膜(例:窒化シリコン膜、酸化シリコン膜)を
用いた構造を採用する。これより、本実施形態の如く、
金属のパッシベーション膜に加えて、放熱用金属部材を
絶縁膜中に設けた場合について、従来例と比較し、外部
への放熱特性を把握することができる。
【0085】シミュレーションの際、パラメータとし
て、バンプ電極、金属のパッシベーション膜、コンタク
ト用ヴィアおよび放熱用ヴィア、が単位面積当りに占め
る面積の割合等が用いられ、以下の様に設定される。ま
ず、バンプ電極(例:半田材料)、コンタクト用ヴィア
の占める合計の面積(口径断面積)、金属のパッシベー
ション膜(例:アルミニウム膜)の面積が占める割合
は、第1実施形態(図5)と同様である。この上で、本
実施形態では、1〜3層目の絶縁膜の各層において、放
熱用ヴィアの占める合計の面積(口径断面積)を付与
し、シミュレーションが行われ、その放熱特性への寄与
の度合いを見る。
【0086】このシミュレーションにおいて、配線層間
の絶縁膜には、プラズマCVDを用いて成膜された絶縁
膜、または、これよりも更に熱伝導率の低い、低誘電率
の絶縁膜(例:有機酸化シリコン膜)等が用いられる。
これらの絶縁膜は、銅等を材料とする低抵抗の配線層の
間に層間絶縁膜として使用される。したがって、特に銅
等が配線材料に用いられた場合を考慮して、外部への放
熱特性を把握することができる。
【0087】先ず、図30〜図32を参照して、各配線
層間の絶縁膜としてプラズマCVD(例:プラズマ酸化
シリコン膜)が用いられた場合について説明する。
【0088】図30〜図32は、本実施形態および従来
例について、プラズマ酸化シリコン膜が各配線層間の絶
縁膜として用いられた場合の、電流密度の増加に対する
配線層の温度上昇の度合いを示す。1〜3層目の絶縁膜
の各層において、一例として、放熱用ヴィアの口径断面
積が単位面積を占める割合が5%程度となるように設定
される。
【0089】図30〜図32は、それぞれM1(1層目
=最下層)、M2(2層目)、M3(3層目=最上層)
における電流密度の増加に対する配線層の温度上昇の度
合いを示している。各図において、M1(5%)、M2
(5%)、M3(5%)は、各層に放熱用ヴィアを単位
面積当り5%程度設けた場合のシミュレーションの結果
を示している。また、参考として、M1(0%)、M2
(0%)、M3(0%)には、金属のパッシベーション
膜は有するが、放熱用ヴィアが設けられていない場合の
シミュレーションの結果を示す。また、各図において、
従来例の計算結果として、各層の結果をm1(1層目=
最下層)、m2(2層目)、m3(3層目=最上層)を
用いて示す。
【0090】シミュレーションを行った結果、図30〜
図32に示すように、従来例の場合は1層目(m1)〜
3層目(m3)の配線層の全てにおいて同様の変化状態
を示し、電流密度を増加させると配線層の温度が大きく
上昇することが分かる。これに対して、本実施形態で
は、図30のM1(5%)に示すように、1層目の配線
層(M1)において、電流密度を増加させると、従来例
の場合に比べ、配線層の温度上昇が大きく抑制されるこ
とが分かる。また、特に、放熱用ヴィアが形成されてい
ない場合(M1(0%))に比べても、更に、配線層の
温度上昇を抑制する効果を得られることが分かる。これ
より、金属のパッシベーション膜に加えて、放熱用ヴィ
アが形成されると放熱特性が高まり、配線層の温度上昇
を抑制する効果を得られることが分かる。また、図3
1、図32のM2(5%)、M3(5%)に関しても同
様の効果を得られることが分かる。
【0091】以上の結果より、パッシベーション膜に金
属を用い、且つ絶縁膜中に放熱用ヴィアが形成されてい
ると、従来例に比べて外部への放熱特性が高まり、1層
目(M1)〜3層目(M3)の全てにおいて配線層の温
度上昇が抑制されることが分かる。したがって、本実施
形態において、1〜3層目の絶縁膜(絶縁膜102、1
06、113)の任意の層に、プラズマCVDを用いて
成膜された絶縁膜を用いれば、従来例に比べて、配線層
の温度上昇を大きく抑制する効果を得られることが分か
る。また、銅等の低抵抗の材料を配線層として用いれ
ば、高速で且つ放熱特性が高い半導体装置を構成するこ
とが可能となる。
【0092】次に、図33〜図35を参照して、各配線
層間の絶縁膜として低誘電率の絶縁膜(例:有機酸化シ
リコン膜)が用いられた場合について説明する。
【0093】図33〜図35は、本実施形態および従来
例について、有機酸化シリコン膜が各配線層間の絶縁膜
として用いられた場合の、電流密度の増加に対する配線
層の温度上昇の度合いを示す。1〜3層目の絶縁膜の各
層において、一例として、放熱用ヴィアの占める口径断
面積が単位面積を占める割合が5%程度となるように設
定される。
【0094】図33〜図35は、それぞれM1(1層目
=最下層)、M2(2層目)、M3(3層目=最上層)
における電流密度の増加に対する配線層の温度上昇の度
合いを示している。各図において、M1(5%)、M2
(5%)、M3(5%)は、各層に放熱用ヴィアを単位
面積当り5%程度設けた場合のシミュレーションの結果
を示している。また、参考として、M1(0%)、M2
(0%)、M3(0%)には、金属のパッシベーション
膜は有するが、放熱用ヴィアが設けられていない場合の
シミュレーションの結果を示す。また、各図において、
従来例の計算結果として、各層の結果をm1(1層目=
最下層)、m2(2層目)、m3(3層目=最上層)を
用いて示す。
【0095】シミュレーションを行った結果、図33〜
図35に示すように、従来例の場合は1層目(m1)〜
3層目(m3)の配線層の全てにおいて同様の変化状態
を示し、電流密度を増加させると配線層の温度が大きく
上昇することが分かる。これに対して、本実施形態で
は、図33のM1(5%)に示すように、1層目の配線
層(M1)において、電流密度を増加させると、従来例
の場合に比べ、配線層の温度上昇が大きく抑制されるこ
とが分かる。また、特に、放熱用ヴィアが形成されてい
ない場合(M1(0%))に比べても、更に、配線層の
温度上昇を抑制する効果を得られることが分かる。これ
より、金属のパッシベーション膜に加えて、放熱用ヴィ
アが形成されると放熱特性が高まり、配線層の温度上昇
を抑制する効果を得られることが分かる。また、図3
4、図35のM2(5%)、M3(5%)に関しても同
様の効果を得られることが分かる。
【0096】以上の結果より、パッシベーション膜に金
属を用い、且つ絶縁膜中に放熱用ヴィアが形成されてい
ると、従来例に比べて外部への放熱特性が高まり、1層
目(M1)〜3層目(M3)の全てにおいて配線層の温
度上昇が抑制されることが分かる。
【0097】また、プラズマCVDを用いて成膜された
絶縁膜の場合(図30〜図32を参照する)と比べて、
各層において同様の結果を得られた。低誘電率の絶縁膜
(例:有機酸化シリコン膜)は、プラズマCVDを用い
て成膜された絶縁膜に比べて熱伝導率が低い。したがっ
て、1〜3層目の絶縁膜(絶縁膜102、106、11
3)の任意の層に低誘電率の絶縁膜が用いられた場合、
従来例に比べて、配線層の温度上昇の抑制、ひいては放
熱特性を高める効果を得られる。また、銅等の低抵抗の
材料を配線層に用い、且つ配線層間に低誘電率の絶縁膜
を用いた場合においても、高速で且つ放熱特性が高い半
導体装置を構成することが可能となる。
【0098】本実施形態は、配線層間の容量を低下させ
るべく、所謂、空中配線構造を採用する場合にも有効で
ある。すなわち、空中配線構造では、層間絶縁膜に相当
する領域が、真空であるか、またはガスが封入された状
態にある。真空状態、またはガスが封入された状態にあ
る場合には、熱伝導率が非常に低く、放熱量が著しく低
下する。そこで、本実施形態を適用することにより、効
果的に放熱特性を高め、空中配線構造に大きく寄与する
ことが可能となる。なお、断面図に関しては、図25〜
図29と同様である。
【0099】以上のように、絶縁膜中に放熱用ヴィアが
形成されると装置外部への放熱特性が更に高まることが
分かる。例えば、パッシベーション膜に金属膜を用い、
且つ各層の絶縁膜において、単位面積当り、放熱用ヴィ
アが占める割合が1%以上になるように形成すればよ
い。
【0100】従来例の如く、パッシベーション膜に、酸
化シリコン膜および窒化シリコン膜等の絶縁膜を用いた
場合には、熱分の伝達がその部分で滞り、装置外部への
放熱が殆ど途絶してしまう。したがって、多層配線構造
において、各配線層間の温度差は殆ど生じず、絶縁膜中
に放熱用ヴィアを設けても放熱特性は高められない。こ
れに対して、第1実施形態のように、パッシベーション
膜に金属膜を用いると、その部分からの放熱量が高ま
り、各配線層間で温度差が生じる。また、このとき、上
層に位置する配線層ほど温度の上昇が小さい。このよう
な状況で、本実施形態のように絶縁膜中に放熱用ヴィア
110c、115cが設けられると、金属のパッシベー
ション膜119に熱が効果的に伝達され、温度上昇が抑
制され、半導体装置全体の放熱特性が高まる。
【0101】本発明の第4実施形態に係る半導体装置に
よれば、パッシベーション膜119は第1実施形態と同
様の構造を有する。このため、第1実施形態と同様の効
果を得られる。
【0102】さらに、第4実施形態によれば、絶縁膜中
に、放熱用ヴィア110c、115cおよび放熱用配線
層104c、111c、116cが形成される。このた
め、放熱用ヴィア110c、115cおよび放熱用配線
層104c、111c、116cを介して装置外部へ放
熱が行われるため、半導体装置の放熱特性を高めること
ができる。
【0103】さらに、放熱用ヴィア110c、115c
および放熱用配線層104c、111c、116cが相
互に接続されるように設けられる。そして、最上層の放
熱用配線層116cは、バリア層118を介して、パッ
シベーション膜119の直下に形成される。この結果、
広範囲な領域から放熱用ヴィア110c、115cへ熱
が伝達され、且つ金属のパッシベーション膜119を介
して装置外部への放熱特性を高めることが可能となる。
なお、放熱用配線層ヴィア110c、115cが直接接
続されるような構成としても、同様の効果を得られる。
【0104】また、本実施形態では、ヴィア110a、
110b、115a、115bが形成される過程で、同
時に、放熱用ヴィア110c、115c等が形成され
る。また、配線層104a、104b、111a、11
1b、116a、116bが形成される過程で、同時
に、放熱用配線層104c、111c、116c等のパ
ターンが形成される。したがって、本実施形態では、特
に煩雑な工程を付加せずに、放熱用ヴィアおよび放熱用
配線層を形成することができる。
【0105】次に、本実施形態の一変形例について、図
36を参照して説明する。この変形例では、放熱特性を
高めるべく、前述の半導体装置の構造(図29を参照す
る)において、金属のパッシベーション膜と放熱用配線
層とがバリアメタル層等を介して接続される。
【0106】以下、図36にその構造を示し、特に、金
属のパッシベーション膜と放熱用配線層を、バリアメタ
ル層を介して接続させる手順について説明する。図36
は、前述の如く半導体基板101上に形成され、最上層
に位置する配線層の部分を中心にして、配線層の長さ方
向に垂直な断面図を表す。
【0107】先ず、最上層の配線層116a(または1
16b)にパッド電極層117が設けられた状態で、全
体に亘ってバリア層118が形成される。その後、バリ
ア層118内に、放熱用配線層116cに達する接続孔
143が形成される。次いで、例えば窒化タンタルから
なるバリアメタル層144が、50nm以下程度の膜厚
で接続孔143内を含めてバリア層118上に形成され
る。
【0108】次に、パッシベーション膜119およびシ
リコン酸化膜120が形成される。パッシベーション膜
119は、接続孔143の位置において、最上層(3層
目)の放熱用配線層116cと、バリアメタル層144
を介して接続される。次に、第1実施形態と同様の工程
により、被膜122a、122b、バリアメタル層12
3、バンプ電極124が形成される。
【0109】本発明の第4実施形態の変形例に係る半導
体装置によれば、最上層の放熱用配線層116cの各々
は、バリアメタル層144を介して接続孔143内でパ
ッシベーション膜119と接続されている。したがっ
て、配線層116cからの熱分をパッシベーション膜1
19に効果的に伝達することが可能となり、放熱特性が
高まる。この場合、接続孔143の開口部分を大きくす
る等して、放熱用配線層116cの各々から、パッシベ
ーション膜119への熱の伝達を高めることが可能であ
る。
【0110】また、一般に、銅とアルミニウムの成分が
直接接触すると反応物が形成される。したがって、放熱
用配線層116cに銅が用いられ、パッシベーション膜
119にアルミニウムまたはアルミニウム合金が用いら
れ、これらが直接接続されると、銅およびアルミニウム
の間で反応が発生する可能性がある。反応物が形成され
ると、熱伝達の効率が低下する。しかしながら、本変形
例のように、放熱用配線層116cとパッシベーション
膜119の間にバリアメタル層144が設けられること
により、銅とアルミニウムによる反応物が形成されるこ
とが防止される。
【0111】なお、本変形例では、バリアメタル層14
4として高融点金属膜または高融点金属窒化膜を用いる
ことができる。具体的には、高融点金属膜としては、タ
ンタル(Ta)、ニオブ(Nb)、タングステン
(W)、またはチタン(Ti)等の膜を用いることがで
きる。また、高融点金属窒化膜としては、窒化タンタル
(TaNx)の他に、窒化ニオブ(NbNx)、窒化タ
ングステン(WNx)、または窒化チタン(TiNx)
等の膜を用いることができる。また、これら、高融点金
属膜および高融点金属窒化膜から選択して積層膜を形成
して用いることが可能である。
【0112】本実施形態およびその変形例において、第
1実施形態の変形例と同様に、酸化アルミニウムからな
る被膜122bに替え、パッシベーション膜119の表
面上に保護膜125を形成することも可能である。
【0113】また、本実施形態およびその変形例におい
て、第2実施形態の如く、パッシベーション膜119上
に、放熱用バンプ133bを形成して(図16〜19を
参照)、放熱部分の表面積を増やすことも可能である。
このような場合、半導体装置の放熱特性をさらに高める
ことが可能となる。
【0114】また、本実施形態およびその変形例を、第
3実施形態の如く、ワイヤボンディングにより外部の導
電部材と電気的に接続する場合(図20〜図24を参
照)にも適用することが可能である。このような場合、
半導体装置の放熱特性をさらに高めることが可能とな
る。
【0115】また、第1〜第4実施形態において、配線
材料として銅の他に、アルミニウム、銀、金、タングス
テンや、それらの合金等を配線材料に用いたり、各層毎
に異なる配線材料を用いたりすることもできる。さら
に、ダマシン配線構造またはデァアルダマシン配線構造
を、全ての配線に適用するのではなく、任意の層に適用
することも可能である。アルミニウム、またはアルミニ
ウム合金等を配線層として用いる場合、ダマシン配線構
造およびデュアルダマシン配線構造を適用せずに、RI
E法等のドライエッチング技術を用いて、直接、パター
ン状に加工することも可能である。
【0116】その他、本発明の思想の範疇において、当
業者であれば、各種の変更例及び修正例に想到し得るも
のであり、それら変更例及び修正例についても本発明の
範囲に属するものと了解される。
【0117】
【発明の効果】以上、詳述したように本発明によれば、
配線層の発する熱分を外部へ効果的に放出することによ
り、性能の劣化および長期信頼性の低下を防ぐとともに
高性能化が可能な半導体装置を提供できる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態に係る半導体装置の製
造工程を示す断面図。
【図2】 図1に続く工程を示す断面図。
【図3】 図2に続く工程を示す断面図。
【図4】 図3に続く工程を示す断面図。
【図5】 図4の上部一部分を示す断面図。
【図6】 図5に続く工程を示す断面図。
【図7】 図6に続く工程を示す断面図。
【図8】 図7に続く工程を示す断面図。
【図9】 図8に続く工程を示す断面図。
【図10】 図9に続く工程を示す断面図。
【図11】 本発明の第1実施形態の効果を示す図。
【図12】 本発明の第1実施形態の変形例に係る半導
体装置の製造工程を示す断面図。
【図13】 図12に続く工程を示す断面図。
【図14】 図13に続く工程を示す断面図。
【図15】 図14に続く工程を示す断面図。
【図16】 本発明の第2実施形態に係る半導体装置の
製造工程を示す断面図。
【図17】 図16に続く工程を示す断面図。
【図18】 図17に続く工程を示す断面図。
【図19】 図18に続く工程を示す断面図。
【図20】 本発明の第3実施形態に係る半導体装置の
製造工程を示す断面図。
【図21】 図20に続く工程を示す断面図。
【図22】 図21に続く工程を示す断面図。
【図23】 図22に続く工程を示す断面図。
【図24】 本発明の第3実施形態の変形例に係る半導
体装置の構成を示す断面図。
【図25】 本発明の第4実施形態に係る半導体装置の
製造工程を示す断面図。
【図26】 図25に続く工程を示す断面図。
【図27】 図26に続く工程を示す断面図。
【図28】 図27に続く工程を示す断面図。
【図29】 図28に続く工程を示す断面図。
【図30】 本発明の第4実施形態の効果を示す図。
【図31】 本発明の第4実施形態の効果を示す図。
【図32】 本発明の第4実施形態の効果を示す図。
【図33】 本発明の第4実施形態の効果を示す図。
【図34】 本発明の第4実施形態の効果を示す図。
【図35】 本発明の第4実施形態の効果を示す図。
【図36】 本発明の第4実施形態の変形例に係る半導
体装置の構造を示す断面図。
【符号の説明】
101…半導体基板、102、106、113…絶縁
膜、103、109、114、123、131、13
4、144…バリアメタル層、104a、104b、1
16a、116b…配線層、105、112、118…
バリア層、107a、107b、107c…ヴィアホー
ル、108a、108b、108c…溝、110a、1
10b、115a、115b…ヴィア、111a、11
1b…配線層、117…パッド電極層、119、13
9、139a、139b…パッシベーション膜、120
…酸化シリコン膜、121、127、137…開口部、
122a、122b、128…不動態被膜、124、1
33a…バンプ電極、125…保護膜、132…フォト
レジストパターン、133b…放熱用バンプ、135…
導電部材、140…被膜、141…ワイヤ、142…凹
部、110c、115c…放熱用ヴィア、104c、1
11c、116c…放熱用配線層、143…接続孔。
フロントページの続き Fターム(参考) 5F033 HH08 HH09 HH11 HH13 HH14 HH17 HH18 HH19 HH21 HH32 HH33 HH34 JJ08 JJ11 JJ13 JJ14 JJ17 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK08 KK11 KK13 KK14 KK21 KK32 MM01 MM02 MM05 MM12 MM13 NN06 NN07 PP15 PP27 QQ09 QQ13 QQ37 QQ48 QQ73 QQ78 QQ89 QQ90 RR01 RR03 RR04 RR06 RR23 RR29 SS11 SS15 SS26 UU07 VV07 WW00 WW02 XX01 XX17 XX18 XX22 XX24 XX28

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 前記半導体基板上方に配設された第1絶縁膜と、 前記第1絶縁膜上に配設された第1配線層と、 前記第1配線層および前記第1絶縁膜上方に配設された
    第2絶縁膜と、 前記第2絶縁膜上方に配設され、且つ金属材料から実質
    的に構成された第1保護膜と、 前記金属材料の不動態から実質的に構成され、且つ前記
    第1保護膜の表面上に配設された第2保護膜と、 を具備することを特徴とする半導体装置。
  2. 【請求項2】 前記第1保護膜は、アルミニウム、アル
    ミニウム合金から構成される群から選択された材料から
    実質的に構成されることを特徴とする請求項1に記載の
    半導体装置。
  3. 【請求項3】 前記第1保護膜は、10W/mK以上の
    熱伝導率を有する材料から実質的に構成されることを特
    徴とする請求項1または2に記載の半導体装置。
  4. 【請求項4】 前記第1保護膜は、電気的にフローティ
    ング状態であることを特徴とする請求項1乃至3のいず
    れか1項に記載の半導体装置。
  5. 【請求項5】 前記第1保護膜は、表面に形成された凹
    部を有することを特徴とする請求項1乃至4のいずれか
    1項に記載の半導体装置。
  6. 【請求項6】 前記第1および第2保護膜は、10nm
    〜1μmの総膜厚を有することを特徴とする請求項1乃
    至5のいずれか1項に記載の半導体装置。
  7. 【請求項7】 前記第2保護膜は、酸化アルミニウムか
    ら実質的に構成されることを特徴とする請求項1乃至6
    のいずれか1項に記載の半導体装置。
  8. 【請求項8】 前記第2保護膜は、1nm〜10nmの
    膜厚を有することを特徴とする請求項1乃至7のいずれ
    か1項に記載の半導体装置。
  9. 【請求項9】 前記第2保護膜の表面から前記第1配線
    層に達するように形成された開口部における前記第1保
    護膜の側壁上に配設された第3絶縁膜と、 前記第1配線層と電気的に接続されるように前記開口部
    に埋め込まれた電極部と、 をさらに具備することを特徴とする請求項1乃至8のい
    ずれか1項に記載の半導体装置。
  10. 【請求項10】 前記第1保護膜上方に配設され、且つ
    金属材料から実質的に構成される、第1放熱部材をさら
    に具備することを特徴とする請求項1乃至9のいずれか
    1項に記載の半導体装置。
  11. 【請求項11】 前記第1保護膜上方に配設され、且つ
    前記電極部と同じ材料から実質的に構成される、第1放
    熱部材をさらに具備することを特徴とする請求項9に記
    載の半導体装置。
  12. 【請求項12】 前記第1保護膜は、 前記第1配線層と電気的に接続され、且つ電極部として
    の機能を有する、第1部分と、 前記第1部分と絶縁され、且つ前記第2保護膜がその表
    面上に配設されてなる第2部分と、 を有することを特徴とする請求項1乃至8のいずれか1
    項に記載の半導体装置。
  13. 【請求項13】 前記第1絶縁膜上に配設され、且つ電
    気的にフローティング状態とされ、且つ金属材料から実
    質的に構成された、第2放熱部材をさらに具備し、 前記第1保護膜は、前記第2放熱部材上方に配設されて
    いることを特徴とする請求項1乃至12のいずれか1項
    に記載の半導体装置。
  14. 【請求項14】 前記第2放熱部材は、前記第1配線層
    と略同一の構造を有することを特徴とする請求項13に
    記載の半導体装置。
  15. 【請求項15】 半導体基板と、 前記半導体基板上方に配設された第1絶縁膜と、 前記第1絶縁膜上に配設された第1配線層と、 前記第1配線層および前記第1絶縁膜上方に配設された
    第2絶縁膜と、 前記第2絶縁膜上方に配設され、且つ金属材料から実質
    的に構成され、且つ前記第1絶縁膜および前記第1配線
    層を保護する機能を有するとともに前記第1配線層から
    の熱を放出する機能を有する、パッシベーション膜と、 前記パッシベーション膜の表面上に配設され、且つ前記
    第1絶縁膜および前記第1配線層を保護する機能を有す
    る、前記金属材料の不動態被膜と、 を具備することを特徴とする半導体装置。
JP2003047728A 2002-02-28 2003-02-25 半導体装置 Pending JP2003324103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003047728A JP2003324103A (ja) 2002-02-28 2003-02-25 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002053212 2002-02-28
JP2002-53212 2002-02-28
JP2003047728A JP2003324103A (ja) 2002-02-28 2003-02-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2003324103A true JP2003324103A (ja) 2003-11-14

Family

ID=29552104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003047728A Pending JP2003324103A (ja) 2002-02-28 2003-02-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2003324103A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278942A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2007335855A (ja) * 2006-05-18 2007-12-27 Nec Electronics Corp 配線プログラム、配線方法、配線装置、および半導体装置
JP2015135991A (ja) * 2015-04-30 2015-07-27 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278942A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
US8367541B2 (en) 2005-03-30 2013-02-05 Fujitsu Semiconductor Limited Semiconductor device suitable for a ferroelectric memory and manufacturing method of the same
JP2007335855A (ja) * 2006-05-18 2007-12-27 Nec Electronics Corp 配線プログラム、配線方法、配線装置、および半導体装置
JP2015135991A (ja) * 2015-04-30 2015-07-27 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US8563423B2 (en) Fluorine depleted adhesion layer for metal interconnect structure
US7037824B2 (en) Copper to aluminum interlayer interconnect using stud and via liner
JP5106933B2 (ja) 半導体装置
JP2004153015A (ja) 半導体装置及びその製造方法
US20060145347A1 (en) Semiconductor device and method for fabricating the same
JP4646993B2 (ja) 半導体装置
JPH1064945A (ja) 半導体装置およびその製造方法
JP2004297022A (ja) 半導体装置及びその製造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP4280204B2 (ja) 半導体装置
JP4528035B2 (ja) 半導体装置
JP2011216771A (ja) 半導体装置およびその製造方法
WO2007007595A1 (ja) 半導体装置
US7485949B2 (en) Semiconductor device
JPH11330231A (ja) 金属被覆構造
JP2008300674A (ja) 半導体装置
JP3715626B2 (ja) 半導体装置の製造方法および半導体装置
JP2008300675A (ja) 半導体装置
US6642622B2 (en) Semiconductor device with protective layer
JP3106493B2 (ja) 半導体装置
JP2003324103A (ja) 半導体装置
JP2005142351A (ja) 半導体装置およびその製造方法
US20230178533A1 (en) Semiconductor device
TWI571964B (zh) 半導體結構與其製備方法
CN116053249A (zh) 半导体结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227