JP2003322625A - Method and apparatus for inspecting semiconductor chip - Google Patents
Method and apparatus for inspecting semiconductor chipInfo
- Publication number
- JP2003322625A JP2003322625A JP2002128112A JP2002128112A JP2003322625A JP 2003322625 A JP2003322625 A JP 2003322625A JP 2002128112 A JP2002128112 A JP 2002128112A JP 2002128112 A JP2002128112 A JP 2002128112A JP 2003322625 A JP2003322625 A JP 2003322625A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- tray
- image data
- coordinate information
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体ウェーハを
ダイシングして製造された半導体チップの表面に、チッ
プ欠けや異物の付着等の異常がないか否かを検査する半
導体チップ検査方法及び半導体チップ検査装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip inspection method and a semiconductor chip inspection method for inspecting the surface of a semiconductor chip manufactured by dicing a semiconductor wafer for abnormalities such as chipping and adhesion of foreign matter. Regarding inspection equipment.
【0002】[0002]
【従来の技術】従来の半導体デバイスは、半導体チップ
の入出力端子にリード線を接続し、半導体チップ全体を
樹脂モールドで覆ったものが一般的であった。近年、半
導体デバイスの小型化の要求から、半導体チップの表面
に保護膜等を形成して樹脂モールドで覆わないチップサ
イズパッケージ(Chip Size Packag
e)が主流となってきている。チップサイズパッケージ
は、ワイヤボンディングやフリップチップ(Flip
Chip Attach)等の技術により基板に実装さ
れる。特にフリップチップは、入出力端子の上に形成さ
れた突起電極を直接基板の電極端子と接合する実装方法
であり、半導体デバイスが小型化するだけでなく、半導
体デバイスの基板への実装面積が小さくなり、高密度実
装が可能となる。2. Description of the Related Art A conventional semiconductor device is generally one in which lead wires are connected to input / output terminals of a semiconductor chip and the entire semiconductor chip is covered with a resin mold. In recent years, due to the demand for miniaturization of semiconductor devices, a chip size package (Chip Size Package) in which a protective film or the like is formed on the surface of a semiconductor chip and is not covered with a resin mold
e) is becoming mainstream. Chip size packages include wire bonding and flip chip (Flip
It is mounted on the substrate by a technique such as Chip Attach. In particular, the flip chip is a mounting method in which the protruding electrodes formed on the input / output terminals are directly bonded to the electrode terminals of the board, which not only reduces the size of the semiconductor device but also reduces the mounting area of the semiconductor device on the board. Therefore, high-density mounting becomes possible.
【0003】このようなチップサイズパッケージの普及
に伴い、半導体チップを半導体ウェーハからダイシング
された状態で取り扱う機会が多くなってきている。半導
体チップを半導体ウェーハからダイシングされた状態で
出荷する場合又は半導体ウェーハからダイシングされた
状態の半導体チップを加工する場合、出荷前又は加工前
に、半導体チップの表面にチップ欠けやバリ、異物の付
着等の異常がないか否かを検査しなければならない。With the spread of such chip size packages, there are increasing opportunities to handle semiconductor chips in a state of being diced from a semiconductor wafer. When shipping semiconductor chips diced from a semiconductor wafer or when processing semiconductor chips diced from a semiconductor wafer, chip chips, burrs, or foreign substances are attached to the surface of the semiconductor chips before shipping or before processing. It must be inspected for abnormalities such as.
【0004】従来、ダイシング後の半導体チップの外観
検査は、検査者による目視検査で行われていた。近年、
画像処理装置を用いた検査装置が提案されており、例え
ば特開平5−152406号公報や特開平8−1458
95号公報がある。このような検査装置は、今後半導体
チップを半導体ウェーハからダイシングされた状態で取
り扱う機会が多くなるに従って、益々その重要性が高ま
ってくると思われる。Conventionally, a visual inspection of a semiconductor chip after dicing has been conducted by a visual inspection by an inspector. recent years,
An inspection apparatus using an image processing apparatus has been proposed, for example, JP-A-5-152406 and JP-A-8-1458.
There is a 95 publication. It is expected that such an inspection apparatus will become more and more important as the number of opportunities for handling semiconductor chips diced from a semiconductor wafer increases in the future.
【0005】[0005]
【発明が解決しようとする課題】一般に、ダイシング後
の半導体チップを出荷又は次の工程へ移動する場合、複
数の半導体チップをトレーに収納して運搬する。このた
め、半導体チップの外観検査も、半導体チップがトレー
に収納された状態で行うと効率的である。上記文献に記
載の検査装置はいずれも、トレーに収納された半導体チ
ップを検査する検査装置である。Generally, when shipping semiconductor chips after dicing or moving to the next step, a plurality of semiconductor chips are housed in a tray and transported. Therefore, it is efficient to perform a visual inspection of the semiconductor chip when the semiconductor chip is stored in the tray. All of the inspection devices described in the above documents are inspection devices that inspect the semiconductor chips stored in the tray.
【0006】半導体チップを収納するトレーは複数の収
納部を有し、各収納部は半導体チップを出し入れできる
ように余裕を持った寸法で作られている。このため、ト
レーに収納され運搬された半導体チップは、運搬中にト
レーの収納部内で移動して、トレーの収納部内での位置
が1つ1つ異なってくる。特開平8−145895号公
報には、画像信号を取り込む際に半導体チップの位置ず
れを防止する技術が開示されている。しかしながら、上
記文献のいずれも、トレーの収納部内で位置ずれが発生
した半導体チップの画像をどのようにして処理して検査
するかについては言及していない。The tray for storing the semiconductor chips has a plurality of storage portions, and each storage portion is made with a sufficient size so that the semiconductor chips can be taken in and out. Therefore, the semiconductor chips stored and transported in the tray move in the storage portion of the tray during transportation, and the positions in the storage portion of the tray are different one by one. Japanese Unexamined Patent Publication No. 8-145895 discloses a technique for preventing displacement of a semiconductor chip when capturing an image signal. However, none of the above documents mentions how to process and inspect an image of a semiconductor chip that has been misaligned in the tray storage.
【0007】半導体チップの画像データから異常を検出
する場合、トレー内に隣接して収納された半導体チップ
の画像データ同士を比較する方法か、あるいは予め用意
した異常のない半導体チップの画像データと比較する方
法が考えられる。いずれの場合にも、比較の前に、トレ
ーの収納部内での位置が異なる半導体チップの画像デー
タから半導体チップの基準位置を検出し、検出された基
準位置に基づいて画像データの座標変換を行う必要があ
る。このため、半導体チップのトレーの収納部内での位
置が大きく異なると、半導体チップの基準位置の検出及
び座標変換の際に、処理すべきデータ量が増加して、画
像データの処理時間が長くなる。また、座標変換で半導
体チップの回転を補正する際、各画素の輝度情報が変更
されて誤差が発生するため、半導体チップの回転角度が
大きいと、異常を検出する精度が低下する。When an abnormality is detected from the image data of the semiconductor chips, a method of comparing the image data of the semiconductor chips adjacently stored in the tray with each other or a comparison with the image data of the semiconductor chip prepared in advance without any abnormality. There are possible ways to do this. In any case, before the comparison, the reference position of the semiconductor chip is detected from the image data of the semiconductor chip having a different position in the storage portion of the tray, and the coordinate conversion of the image data is performed based on the detected reference position. There is a need. Therefore, if the positions of the semiconductor chips in the storage portion of the tray are greatly different, the amount of data to be processed is increased when the reference position of the semiconductor chip is detected and the coordinate conversion is performed, and the processing time of the image data is lengthened. . Further, when the rotation of the semiconductor chip is corrected by coordinate conversion, the luminance information of each pixel is changed and an error occurs. Therefore, if the rotation angle of the semiconductor chip is large, the accuracy of detecting an abnormality decreases.
【0008】本発明は、画像データの処理時間を短くし
て、トレーに収納された半導体チップの表面の異常を短
い時間で検査することを目的とする。An object of the present invention is to shorten the processing time of image data and inspect the surface abnormality of the semiconductor chips housed in the tray in a short time.
【0009】本発明はまた、半導体チップの回転の補正
により発生する誤差を少なくして、トレーに収納された
半導体チップの表面の異常を精度よく検出することを目
的とする。Another object of the present invention is to reduce the error caused by the correction of the rotation of the semiconductor chip and accurately detect the abnormality of the surface of the semiconductor chip housed in the tray.
【0010】[0010]
【課題を解決するための手段】本発明の半導体チップ検
査方法は、複数の半導体チップを複数の収納部を有する
トレーに収納し、各半導体チップのトレーの収納部内で
の位置を揃えた後、トレーに収納された半導体チップの
画像を取得して、座標情報を含む画像データを作成し、
作成された画像データから半導体チップの基準位置の座
標情報を検出し、検出された半導体チップの基準位置の
座標情報に基づいて、作成された画像データの座標情報
を補正し、補正された画像データを座標情報を含む比較
用データと比較して半導体チップの表面の異常を検出す
るものである。According to the semiconductor chip inspection method of the present invention, a plurality of semiconductor chips are stored in a tray having a plurality of storage portions, and after aligning the positions of the respective semiconductor chips in the storage portion of the tray, Acquire the image of the semiconductor chip stored in the tray, create image data including coordinate information,
The coordinate information of the reference position of the semiconductor chip is detected from the created image data, the coordinate information of the created image data is corrected based on the detected coordinate information of the reference position of the semiconductor chip, and the corrected image data Is compared with comparison data including coordinate information to detect an abnormality on the surface of the semiconductor chip.
【0011】また、本発明の半導体チップ検査装置は、
複数の収納部に半導体チップが収納されたトレーを搭載
するステージと、各半導体チップのトレーの収納部内で
の位置を揃える位置揃え手段と、照明光をステージに搭
載されたトレー内の半導体チップの表面へ照射する照明
手段と、半導体チップの表面からの反射光又は散乱光を
検出して画像信号を出力する画像検出手段と、座標情報
を含む比較用データを記憶したメモリと、画像検出手段
が出力した画像信号を処理して座標情報を含む画像デー
タを作成し、作成された画像データから半導体チップの
基準位置の座標情報を検出し、作成された画像データの
座標情報を検出された半導体チップの基準位置の座標情
報に基づいて補正し、補正された画像データをメモリに
記憶された比較用データと比較して半導体チップの表面
の異常を検出する画像信号処理手段とを備えたものであ
る。The semiconductor chip inspection apparatus of the present invention is
A stage that mounts a tray in which semiconductor chips are stored in a plurality of storage units, a position alignment unit that aligns the positions of the trays of the semiconductor chips in the storage unit, and an illumination light of the semiconductor chips in the tray mounted in the stage. Illuminating means for irradiating the surface, image detecting means for detecting reflected light or scattered light from the surface of the semiconductor chip and outputting an image signal, memory for storing comparison data including coordinate information, and image detecting means The output image signal is processed to create image data including coordinate information, the coordinate information of the reference position of the semiconductor chip is detected from the created image data, and the coordinate information of the created image data is detected. Is corrected based on the coordinate information of the reference position, and the corrected image data is compared with the comparison data stored in the memory to detect an abnormality on the surface of the semiconductor chip. It is obtained by a image signal processing means.
【0012】各半導体チップのトレーの収納部内での位
置を揃えることにより、画像データから半導体チップの
基準位置の座標情報を検出する際及び画像データの座標
情報を補正する際に、処理すべきデータ量が減少して、
画像データの処理時間が短くなる。また、各半導体チッ
プのトレーの収納部内での位置を揃えることにより、各
半導体チップの回転角度の違いが小さくなるので、半導
体チップの回転の補正により発生する誤差が少なくな
る。By aligning the positions of the respective semiconductor chips in the storage portion of the tray, the data to be processed when detecting the coordinate information of the reference position of the semiconductor chip from the image data and when correcting the coordinate information of the image data. The amount has decreased,
Image data processing time is shortened. Further, by aligning the positions of the respective semiconductor chips in the storage portion of the tray, the difference in the rotation angle of the respective semiconductor chips is reduced, so that the error caused by the correction of the rotation of the semiconductor chips is reduced.
【0013】なお、位置揃え手段が、トレーを斜めに傾
ける手段と、トレーに振動を与える手段とを備えると、
簡単な装置を用いて短い時間で各半導体チップのトレー
の収納部内での位置を揃えることができる。また、トレ
ーを斜めに傾けながら振動を与えることにより、各半導
体チップがトレーの収納部内を確実に移動し、各半導体
チップのトレーの収納部内での位置を確実に揃えること
ができる。If the position aligning means includes means for inclining the tray obliquely and means for vibrating the tray,
By using a simple device, the positions of the trays of the respective semiconductor chips can be aligned within the storage portion of the tray. Further, by applying vibration while inclining the tray at an angle, each semiconductor chip can be reliably moved in the storage portion of the tray, and the positions of the semiconductor chips in the storage portion of the tray can be surely aligned.
【0014】また、位置揃え手段をステージと別の場所
に設けると、1つのトレーに収納された半導体チップの
検査中に次のトレーの半導体チップの位置を揃えること
ができる。従って、検査時間に影響を与えることなく、
各半導体チップのトレーの収納部内での位置を揃えるこ
とができる。If the position aligning means is provided at a place different from the stage, the position of the semiconductor chip of the next tray can be aligned during the inspection of the semiconductor chips housed in one tray. Therefore, without affecting the inspection time,
The positions of the trays of the semiconductor chips can be aligned in the storage portion.
【0015】一方、位置揃え手段をステージに設ける
と、各半導体チップの位置を揃えた後にトレーをステー
ジヘ移動する必要がないので、一旦揃えた半導体チップ
の位置がトレーの移動によってずれる心配がない。On the other hand, if the aligning means is provided on the stage, it is not necessary to move the tray to the stage after aligning the positions of the respective semiconductor chips, so there is no fear that the position of the semiconductor chips once aligned will be displaced by the movement of the tray.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って説明する。図3は、トレーに収納された半
導体チップの上面図である。複数の半導体チップ1が小
トレー2に収納されており、複数の小トレー2がさらに
大トレー3に収納されている。図3では、小トレー2に
20個の半導体チップ1が収納された例を示している
が、小トレー2に収納される半導体チップの数はいくつ
であってもよい。また、図3では、大トレー3に12個
の小トレー2が収納された例を示しているが、大トレー
3に収納される小トレーの数はいくつであってもよい。
そして、以下に示す実施の形態では、半導体チップ検査
装置が半導体チップ1を小トレー2に収納した状態で検
査する場合について説明するが、半導体チップ検査装置
は小トレー2をさらに大トレー3に収納した状態で検査
してもよい。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 3 is a top view of the semiconductor chips stored in the tray. The plurality of semiconductor chips 1 are stored in the small tray 2, and the plurality of small trays 2 are further stored in the large tray 3. Although FIG. 3 shows an example in which 20 semiconductor chips 1 are stored in the small tray 2, any number of semiconductor chips may be stored in the small tray 2. Although FIG. 3 shows an example in which 12 small trays 2 are stored in the large tray 3, the number of small trays stored in the large tray 3 may be any number.
In the embodiment described below, the case where the semiconductor chip inspection device inspects the semiconductor chip 1 in the small tray 2 will be described. However, the semiconductor chip inspection device further stores the small tray 2 in the large tray 3. You may inspect in the condition.
【0017】図4は、小トレーに収納された半導体チッ
プの上面図である。図4の矢印は半導体チップ検査装置
の走査方向を示す。小トレー2を搭載した半導体チップ
検査装置のX−Y−Z−θステージが移動することによ
り、半導体チップCH1、CH2、CH3、CH4、C
H5が順番に半導体チップ検査装置の測定場所へ移動す
る。FIG. 4 is a top view of the semiconductor chips housed in the small tray. The arrow in FIG. 4 indicates the scanning direction of the semiconductor chip inspection apparatus. The semiconductor chips CH1, CH2, CH3, CH4, C are moved by the movement of the XYZ-θ stage of the semiconductor chip inspection apparatus equipped with the small tray 2.
H5 sequentially moves to the measurement location of the semiconductor chip inspection device.
【0018】図5は、小トレー内の半導体チップの収納
状態を示す図である。図5(a)は、半導体チップ1が
小トレー2の収納部2aのほぼ中心に位置している場合
である。図5(b)及び図5(c)は、半導体チップ1
が小トレー2の収納部2a内で回転している場合であ
る。図5(d)は、半導体チップ1が小トレー2の収納
部2a内で図面右下に片寄って位置している場合であ
る。このように各半導体チップ1の小トレー2の収納部
2a内での位置が異なると、半導体チップ1の画像デー
タを予め用意した比較用データと比較しても、異常を正
確に検出することができない。そこで本実施の形態で
は、各半導体チップ1の小トレー2の収納部2a内での
位置を揃えた後、半導体チップ1の画像を取得して作成
した画像データから半導体チップ1の基準位置の座標情
報を検出し、半導体チップ1の基準位置の座標情報に基
づいて、画像データの座標情報を補正する。FIG. 5 is a view showing a state in which the semiconductor chips are stored in the small tray. FIG. 5A shows a case where the semiconductor chip 1 is located substantially in the center of the storage portion 2 a of the small tray 2. 5B and 5C show the semiconductor chip 1
Is rotating in the storage portion 2a of the small tray 2. FIG. 5D shows a case where the semiconductor chip 1 is located in the storage portion 2a of the small tray 2 with a position offset to the lower right of the drawing. When the position of each semiconductor chip 1 in the storage portion 2a of the small tray 2 is different as described above, the abnormality can be accurately detected even when the image data of the semiconductor chip 1 is compared with the prepared comparison data. Can not. Therefore, in the present embodiment, the coordinates of the reference position of the semiconductor chip 1 are obtained from the image data created by acquiring the image of the semiconductor chip 1 after aligning the positions of the small trays 2 of the respective semiconductor chips 1 in the storage portion 2a. The information is detected, and the coordinate information of the image data is corrected based on the coordinate information of the reference position of the semiconductor chip 1.
【0019】まず、図1は本発明の一実施の形態による
位置揃え機構の斜視図、図2は小トレーを搭載した位置
揃え機構の斜視図である。位置揃え機構は、台座60
と、昇降機構62a,62b,62c,62dと、バイ
ブレータ63a,63b,63c,63dとを含んで構
成されている。First, FIG. 1 is a perspective view of a position aligning mechanism according to an embodiment of the present invention, and FIG. 2 is a perspective view of a position aligning mechanism having a small tray mounted thereon. The alignment mechanism is a pedestal 60.
And a lifting mechanism 62a, 62b, 62c, 62d and a vibrator 63a, 63b, 63c, 63d.
【0020】台座60には、小トレー2を搭載して固定
するトレー搭載部61が設けられている。昇降機構62
a,62b,62c,62dは、台座60の四隅に取り
付けられており、台座60の四隅を昇降して、台座60
に搭載された小トレー2を任意の方向に傾ける。なお、
台座60は、トレー搭載部61の代わりに押さえ具や真
空吸着等によって小トレー2を固定する構成であってよ
い。また、昇降機構は、必ずしも台座60の四隅に設け
る必要はなく、台座60に搭載された小トレー2を斜め
に傾けることができればよい。The pedestal 60 is provided with a tray mounting portion 61 for mounting and fixing the small tray 2. Lifting mechanism 62
The a, 62b, 62c, and 62d are attached to the four corners of the pedestal 60, and the four corners of the pedestal 60 are raised and lowered to
Tilt the small tray 2 mounted on the tray in any direction. In addition,
The pedestal 60 may be configured to fix the small tray 2 by a pressing tool, vacuum suction or the like instead of the tray mounting portion 61. Further, the lifting mechanism does not necessarily have to be provided at the four corners of the pedestal 60 as long as the small tray 2 mounted on the pedestal 60 can be tilted at an angle.
【0021】バイブレータ63a,63b,63c,6
3dは、それぞれ昇降機構62a,62b,62c,6
2dに取り付けられており、昇降機構62a,62b,
62c,62d及び台座60を介して小トレー2に振動
を与える。小トレー2が斜めに傾けられた状態で振動を
与えられることにより、小トレー2に収納されている各
半導体チップ1は、小トレー2の収納部内で一方向へ移
動する。そして、各半導体チップ1が、例えば図5
(d)のように小トレー2の収納部2aの隅に片寄った
状態となり、各収納部2a内でほぼ同じ位置に揃えられ
る。Vibrators 63a, 63b, 63c, 6
3d is a lifting mechanism 62a, 62b, 62c, 6 respectively.
2d, the lifting mechanism 62a, 62b,
Vibration is applied to the small tray 2 via the 62c and 62d and the pedestal 60. The semiconductor chips 1 accommodated in the small tray 2 move in one direction within the accommodation portion of the small tray 2 by being vibrated while the small tray 2 is inclined. Then, each semiconductor chip 1 is, for example, as shown in FIG.
As shown in (d), the small trays 2 are in a state of being offset to the corners of the storage portions 2a, and are aligned at substantially the same position in each storage portion 2a.
【0022】本実施の形態によれば、簡単な装置を用い
て短い時間で各半導体チップのトレーの収納部内での位
置を揃えることができる。また、トレーを斜めに傾けな
がらバイブレータで振動を与えることにより、各半導体
チップがトレーの収納部内を確実に移動し、各半導体チ
ップのトレーの収納部内での位置を確実に揃えることが
できる。しかしながら、トレーを傾けただけで十分な場
合には、バイブレータは必要ない。また、バイブレータ
は、1つ又は複数の昇降機構に取り付けもよく、また台
座に取り付けてもよい。According to the present embodiment, it is possible to align the positions of the semiconductor chips in the tray accommodating portion in a short time using a simple device. Further, by vibrating the tray while inclining the tray obliquely, the semiconductor chips can be reliably moved in the storage portion of the tray, and the positions of the semiconductor chips in the storage portion of the tray can be surely aligned. However, if tilting the tray is sufficient, the vibrator is not needed. Further, the vibrator may be attached to one or a plurality of lifting mechanisms, or may be attached to the pedestal.
【0023】次に、図6は、本発明の一実施の形態によ
る半導体チップ検査装置の概略構成を示す図である。図
1の位置揃え機構により各半導体チップの収納部内での
位置が揃えられた小トレー2が、X−Y−Z−θステー
ジ10上に搭載されている。X−Y−Z−θステージ1
0は、X方向、Y方向、Z方向、及びθ方向に移動可能
に構成されている。ステージ駆動回路11は、パーソナ
ルコンピュータ200内のステージ制御回路220によ
り制御され、X−Y−Z−θステージ10を駆動する。
X−Y−Z−θステージ10がX方向及びY方向に移動
することにより、小トレー2内の複数の半導体チップが
1つずつ半導体チップ検査装置の測定場所へ移動する。
また、X−Y−Z−θステージ10がZ向及びθ方向に
移動することにより、半導体チップ検査装置の半導体チ
ップの表面への焦点調整が行われる。Next, FIG. 6 is a diagram showing a schematic configuration of a semiconductor chip inspection apparatus according to an embodiment of the present invention. The small tray 2 in which the positions of the semiconductor chips in the storage unit are aligned by the alignment mechanism of FIG. 1 is mounted on the XYZ-θ stage 10. XYZ-θ stage 1
0 is movable in the X direction, the Y direction, the Z direction, and the θ direction. The stage drive circuit 11 is controlled by the stage control circuit 220 in the personal computer 200, and drives the XYZ-θ stage 10.
By moving the XYZ-θ stage 10 in the X direction and the Y direction, the plurality of semiconductor chips in the small tray 2 are moved one by one to the measurement location of the semiconductor chip inspection apparatus.
Further, by moving the XYZ-θ stage 10 in the Z direction and the θ direction, focus adjustment on the surface of the semiconductor chip of the semiconductor chip inspection apparatus is performed.
【0024】明視野用光源20は、所定の波長の光を含
む照明光を発生する。この明視野用光源20には、白色
光源又はレーザー装置のどちらを用いてもよい。明視野
用光源20からの照明光は、集光レンズ21を通った
後、明視野用色フィルタ23に入射する。明視野用色フ
ィルタ23は、入射した光のうち、特定の波長範囲の光
を透過し、その他の光を遮断する。明視野用色フィルタ
23を透過した光は、ハーフミラー25で反射され、集
光レンズ22を通って測定場所に置かれた半導体チップ
の表面へ垂直に照射される。The bright-field light source 20 produces illumination light containing light of a predetermined wavelength. As the bright-field light source 20, either a white light source or a laser device may be used. The illumination light from the bright-field light source 20 passes through the condenser lens 21, and then enters the bright-field color filter 23. The bright-field color filter 23 transmits light in a specific wavelength range of the incident light and blocks other light. The light transmitted through the bright-field color filter 23 is reflected by the half mirror 25, passes through the condenser lens 22, and is vertically irradiated to the surface of the semiconductor chip placed at the measurement location.
【0025】一方、暗視野用光源30は、明視野用色フ
ィルタ23が透過する波長の光と異なる波長の光を含む
照明光を発生する。この暗視野用光源30には、白色光
源又はレーザー装置のどちらを用いてもよい。明視野用
光源20及び暗視野用光源30がいずれもレーザー装置
である場合、両者が発生するレーザー光は波長が異な
る。暗視野用光源30からの照明光は、集光レンズ31
を通った後、暗視野用色フィルタ33に入射する。暗視
野用色フィルタ33は、入射した光のうち、明視野用色
フィルタ23とは異なる波長範囲の光を透過し、その他
の光を遮断する。暗視野用色フィルタ33を透過した光
は、集光レンズ32を通って測定場所に置かれた半導体
チップの表面へ斜めに照射される。なお、図6では暗視
野用光源30、集光レンズ31,32及び暗視野用色フ
ィルタ33が1組だけ示されているが、測定場所の周囲
に複数組設けてもよい。On the other hand, the dark-field light source 30 generates illumination light containing light having a wavelength different from the wavelength of light transmitted by the bright-field color filter 23. As the dark-field light source 30, either a white light source or a laser device may be used. When both the bright-field light source 20 and the dark-field light source 30 are laser devices, the wavelengths of the laser light generated by the both are different. The illumination light from the dark-field light source 30 is collected by the condenser lens 31.
After passing through, the light enters the dark field color filter 33. The dark-field color filter 33 transmits, of the incident light, light in a wavelength range different from that of the bright-field color filter 23, and blocks other light. The light transmitted through the dark field color filter 33 passes through the condenser lens 32 and is obliquely applied to the surface of the semiconductor chip placed at the measurement location. Although only one set of the dark field light source 30, the condenser lenses 31 and 32, and the dark field color filter 33 is shown in FIG. 6, a plurality of sets may be provided around the measurement place.
【0026】半導体チップの表面へ照射された光は半導
体チップの表面で反射及び散乱され、半導体チップの表
面からは反射光及び散乱光が発生する。半導体チップの
表面へ垂直に照射された光については、反射光の大部分
が集光レンズ22へ到達し、散乱光はその方向がばらば
らであるためほとんど集光レンズ22へ到達しない。半
導体チップの表面へ斜めに照射された光については、反
射光は集光レンズ22へほとんど到達しないが、散乱光
の一部が集光レンズ22へ到達する。The light applied to the surface of the semiconductor chip is reflected and scattered by the surface of the semiconductor chip, and reflected light and scattered light are generated from the surface of the semiconductor chip. As for the light radiated perpendicularly to the surface of the semiconductor chip, most of the reflected light reaches the condenser lens 22, and the scattered light hardly reaches the condenser lens 22 because the directions are scattered. Regarding the light obliquely irradiated to the surface of the semiconductor chip, the reflected light hardly reaches the condenser lens 22, but a part of the scattered light reaches the condenser lens 22.
【0027】集光レンズ22へ到達した反射光及び散乱
光は、集光レンズ22を通ってハーフミラー25を透過
し、ハーフミラー35へ入射する。ハーフミラー35
は、入射した光のうち、半分を透過し、半分を反射す
る。ハーフミラー35を透過した光は、明視野用色フィ
ルタ24に入射する。明視野用色フィルタ24は、明視
野用色フィルタ23と同じフィルタ特性を有する。従っ
て、明視野用色フィルタ24へ入射した光のうち、明視
野用光源20から発生した照明光の反射光は透過し、暗
視野用光源30から発生した照明光の散乱光は遮断され
る。The reflected light and scattered light that have reached the condenser lens 22 pass through the condenser lens 22, pass through the half mirror 25, and enter the half mirror 35. Half mirror 35
Transmits half of the incident light and reflects half of it. The light transmitted through the half mirror 35 enters the bright field color filter 24. The bright-field color filter 24 has the same filter characteristics as the bright-field color filter 23. Therefore, of the light incident on the bright field color filter 24, the reflected light of the illumination light generated from the bright field light source 20 is transmitted, and the scattered light of the illumination light generated from the dark field light source 30 is blocked.
【0028】一方、ハーフミラー35で反射された光
は、暗視野用色フィルタ34に入射する。暗視野用色フ
ィルタ34は、暗視野用色フィルタ33と同じフィルタ
特性を有する。従って、暗視野用色フィルタ34へ入射
した光のうち、明視野用光源20から発生した照明光の
反射光は遮断され、暗視野用光源30から発生した照明
光の散乱光は透過する。On the other hand, the light reflected by the half mirror 35 enters the dark field color filter 34. The dark-field color filter 34 has the same filter characteristics as the dark-field color filter 33. Therefore, of the light that has entered the dark-field color filter 34, the reflected light of the illumination light generated from the bright-field light source 20 is blocked and the scattered light of the illumination light generated from the dark-field light source 30 is transmitted.
【0029】図7は、色フィルタの透過率と波長の関係
を示す図である。図7の曲線Bは明視野用色フィルタ2
3,24のフィルタ特性を示し、曲線Dは暗視野用色フ
ィルタ33,34のフィルタ特性を示す。明視野用光源
20及び暗視野用光源30がいずれもレーザー装置であ
る場合、明視野用光源20のレーザー光の波長は明視野
用色フィルタ23,24が透過する波長範囲を選び、暗
視野用光源30のレーザー光の波長は暗視野用色フィル
タ33,34が透過する波長範囲を選ぶ。FIG. 7 is a diagram showing the relationship between the transmittance of the color filter and the wavelength. Curve B in FIG. 7 is the bright-field color filter 2.
3 and 24 show the filter characteristics, and curve D shows the filter characteristics of the dark-field color filters 33 and 34. When both the bright-field light source 20 and the dark-field light source 30 are laser devices, the wavelength of the laser light of the bright-field light source 20 is selected in the wavelength range that the bright-field color filters 23 and 24 pass through to select the dark-field. The wavelength of the laser light of the light source 30 is selected in the wavelength range that the dark field color filters 33 and 34 transmit.
【0030】図6において、画像センサー40は、明視
野用色フィルタ24を透過した反射光を検出し、検出し
た光の強度を電気信号に変換した明視野画像信号を作成
する。一方、画像センサー50は、暗視野用色フィルタ
34を透過した散乱光を検出し、検出した光の強度を電
気信号に変換した暗視野画像信号を作成する。これらの
画像センサー40,50には、ラインセンサ等の一次元
画像センサー又はカメラ等の二次元画像センサーのいず
れを用いてもよい。In FIG. 6, the image sensor 40 detects the reflected light that has passed through the bright field color filter 24 and creates a bright field image signal by converting the intensity of the detected light into an electric signal. On the other hand, the image sensor 50 detects the scattered light that has passed through the dark field color filter 34 and creates a dark field image signal by converting the intensity of the detected light into an electric signal. These image sensors 40 and 50 may be either one-dimensional image sensors such as line sensors or two-dimensional image sensors such as cameras.
【0031】画像センサー40が出力した明視野画像信
号及び画像センサー50が出力した暗視野画像信号は、
画像信号処理装置100へ入力される。画像信号処理装
置100は、CPU110、メモリ120、バス13
0、明視野画像信号処理回路140、及び暗視野画像信
号処理回路150を含んで構成されている。CPU11
0は、バス130を介して、メモリ120、明視野画像
信号処理回路140、及び暗視野画像信号処理回路15
0を制御する。メモリ120は、予め座標情報を含む明
視野画像の比較用データと、座標情報を含む暗視野画像
の比較用データとを記憶している。The bright field image signal output by the image sensor 40 and the dark field image signal output by the image sensor 50 are
It is input to the image signal processing device 100. The image signal processing device 100 includes a CPU 110, a memory 120, and a bus 13.
0, a bright field image signal processing circuit 140, and a dark field image signal processing circuit 150. CPU11
0 is a memory 120, a bright field image signal processing circuit 140, and a dark field image signal processing circuit 15 via a bus 130.
Control 0. The memory 120 stores in advance bright field image comparison data including coordinate information and dark field image comparison data including coordinate information.
【0032】明視野画像信号処理回路140は、画像セ
ンサー40が出力した明視野画像信号を処理して、座標
情報を含む明視野画像データを作成する。次に、明視野
画像信号処理回路140は、作成された明視野画像デー
タから半導体チップの基準位置の座標情報を検出する。
半導体チップの基準位置は、半導体チップの表面に設け
られたアライメントマークとしてもよいし、半導体チッ
プのエッジやコーナーとしてもよい。続いて、明視野画
像信号処理回路140は、検出された半導体チップの基
準位置の座標情報に基づいて、明視野画像データの座標
情報を補正する。これにより、各半導体チップの小トレ
ー2の収納部内での位置が多少異なっても、半導体チッ
プの表面の各点について、補正された明視野画像データ
の座標情報が一定となる。そして、明視野画像信号処理
回路140は、バス130を介してメモリ120に記憶
された明視野画像の比較用データを読み出し、補正され
た明視野画像データと比較用データとを比較して、同じ
座標情報でデータが所定値以上異なる点を異常として検
出する。このようにして、明視野画像から、チップ欠け
やバリ、比較的大きな異物等が検出される。明視野画像
信号処理回路140は、検出結果を、バス130を介し
てCPU110へ通知する。The bright field image signal processing circuit 140 processes the bright field image signal output from the image sensor 40 to create bright field image data including coordinate information. Next, the bright field image signal processing circuit 140 detects the coordinate information of the reference position of the semiconductor chip from the created bright field image data.
The reference position of the semiconductor chip may be an alignment mark provided on the surface of the semiconductor chip, or an edge or corner of the semiconductor chip. Then, the bright field image signal processing circuit 140 corrects the coordinate information of the bright field image data based on the detected coordinate information of the reference position of the semiconductor chip. As a result, even if the position of each semiconductor chip in the storage portion of the small tray 2 is slightly different, the coordinate information of the corrected bright-field image data is constant for each point on the surface of the semiconductor chip. Then, the bright-field image signal processing circuit 140 reads the comparison data of the bright-field image stored in the memory 120 via the bus 130, compares the corrected bright-field image data with the comparison data, and compares them. A point where data differs by a predetermined value or more in the coordinate information is detected as an abnormality. In this way, chip defects, burrs, relatively large foreign matter, etc. are detected from the bright field image. The bright field image signal processing circuit 140 notifies the CPU 110 of the detection result via the bus 130.
【0033】一方、暗視野画像信号処理回路150は、
画像センサー50が出力した暗視野画像信号を処理して
座標情報を含む暗視野画像データを作成する。次に、暗
視野画像信号処理回路150は、バス130を介して明
視野画像信号処理回路140が検出した半導体チップの
基準位置の座標情報を入力する。続いて、暗視野画像信
号処理回路150は、入力した半導体チップの基準位置
の座標情報に基づいて、暗視野画像データの座標情報を
補正する。これにより、各半導体チップの小トレー2の
収納部内での位置が多少異なっても、半導体チップの表
面の各点について、補正された暗視野画像データの座標
情報が一定となる。そして、暗視野画像信号処理回路1
50は、バス130を介してメモリ120に記憶された
暗視野画像の比較用データを読み出し、補正された暗視
野画像データと比較用データとを比較して、同じ座標情
報でデータが所定値以上異なる点を異常として検出す
る。このようにして、暗視野画像信号から、明視野画像
では検出しにくい微細な異物が検出される。明視野画像
信号処理回路150は、検出結果を、バス130を介し
てCPU110へ通知する。On the other hand, the dark field image signal processing circuit 150 is
The dark field image signal output from the image sensor 50 is processed to create dark field image data including coordinate information. Next, the dark field image signal processing circuit 150 inputs the coordinate information of the reference position of the semiconductor chip detected by the bright field image signal processing circuit 140 via the bus 130. Subsequently, the dark field image signal processing circuit 150 corrects the coordinate information of the dark field image data based on the input coordinate information of the reference position of the semiconductor chip. As a result, even if the position of each semiconductor chip in the storage portion of the small tray 2 is slightly different, the coordinate information of the corrected dark field image data becomes constant for each point on the surface of the semiconductor chip. Then, the dark field image signal processing circuit 1
The reference numeral 50 reads the comparison data of the dark field image stored in the memory 120 via the bus 130, compares the corrected dark field image data with the comparison data, and the data has the same coordinate information and is equal to or larger than a predetermined value. Detect different points as abnormal. In this way, minute foreign matter that is difficult to detect in the bright field image is detected from the dark field image signal. The bright field image signal processing circuit 150 notifies the CPU 110 of the detection result via the bus 130.
【0034】CPU110は、1つの半導体チップにつ
いて明視野画像信号処理回路140及び暗視野画像信号
処理回路150の処理が終了すると、検出結果をパーソ
ナルコンピュータ200のCPUボード210へ通知す
る。CPUボード210は、検出結果をパーソナルコン
ピュータ200の記憶装置に記憶し、表示装置に表示
し、または出力装置で出力する。パーソナルコンピュー
タ200のステージ制御回路220は、ステージ駆動回
路11へX−Y−Z−θステージ10の駆動を指示し、
図4の矢印に示すように次の半導体チップが半導体チッ
プ検査装置の測定場所へ移動する。When the processing of the bright field image signal processing circuit 140 and the dark field image signal processing circuit 150 for one semiconductor chip is completed, the CPU 110 notifies the CPU board 210 of the personal computer 200 of the detection result. The CPU board 210 stores the detection result in the storage device of the personal computer 200, displays it on the display device, or outputs it by the output device. The stage control circuit 220 of the personal computer 200 instructs the stage drive circuit 11 to drive the XYZ-θ stage 10,
As shown by the arrow in FIG. 4, the next semiconductor chip moves to the measurement location of the semiconductor chip inspection apparatus.
【0035】本実施の形態によれば、位置揃え機構をX
−Y−Z−θステージと別に設けることにより、1つの
トレーに収納された半導体チップの検査中に次のトレー
の半導体チップの位置を揃えることができる。従って、
検査時間に影響を与えることなく、各半導体チップのト
レーの収納部内での位置を揃えることができる。According to the present embodiment, the alignment mechanism is set to X
By providing it separately from the -Y-Z-θ stage, the positions of the semiconductor chips in the next tray can be aligned during the inspection of the semiconductor chips housed in one tray. Therefore,
It is possible to align the positions of the trays of the semiconductor chips in the storage portion without affecting the inspection time.
【0036】図8は、本発明の他の実施の形態による半
導体チップ検査装置の概略構成を示す図である。本実施
の形態が図6に示した実施の形態と相違する点は、位置
揃え機構をX−Y−Z−θステージ10に設けたことで
ある。その他は、図6に示した実施の形態と同様であ
る。FIG. 8 is a diagram showing a schematic configuration of a semiconductor chip inspection apparatus according to another embodiment of the present invention. The present embodiment is different from the embodiment shown in FIG. 6 in that the alignment mechanism is provided on the XYZ-θ stage 10. Others are the same as those of the embodiment shown in FIG.
【0037】本実施の形態によれば、各半導体チップの
位置を揃えた後にトレーをX−Y−Z−θステージヘ移
動する必要がないので、一旦揃えた半導体チップの位置
がトレーの移動によってずれる心配がない。また、X−
Y−Z−θステージのZ方向の移動機構を、位置揃え機
構の昇降機構と兼用することが可能となる。According to the present embodiment, since it is not necessary to move the tray to the XYZ-θ stage after aligning the positions of the semiconductor chips, the position of the semiconductor chips once aligned is displaced by the movement of the tray. Don't worry. Also, X-
The Z-direction moving mechanism of the YZ-θ stage can also be used as the elevating mechanism of the alignment mechanism.
【0038】以上説明した実施の形態によれば、各半導
体チップのトレーの収納部内での位置を揃えることによ
り、画像データから半導体チップの基準位置の座標情報
を検出する際及び画像データの座標情報を補正する際
に、処理すべきデータ量が減少して、画像データの処理
時間が短くなる。また、各半導体チップのトレーの収納
部内での位置を揃えることにより、各半導体チップの回
転角度の違いが小さくなるので、半導体チップの回転の
補正により発生する誤差が少なくなる。According to the embodiment described above, by aligning the positions of the respective semiconductor chips in the storage portion of the tray, it is possible to detect the coordinate information of the reference position of the semiconductor chip from the image data and the coordinate information of the image data. When correcting, the amount of data to be processed is reduced, and the processing time of image data is shortened. Further, by aligning the positions of the respective semiconductor chips in the storage portion of the tray, the difference in the rotation angle of the respective semiconductor chips is reduced, so that the error caused by the correction of the rotation of the semiconductor chips is reduced.
【0039】また、以上説明した実施の形態によれば、
明視野画像データから半導体チップの基準位置の座標情
報を検出し、検出された半導体チップの基準位置の座標
情報に基づいて、明視野画像データ及び暗視野画像デー
タの座標情報を補正するので、半導体チップのトレーの
収納部内での位置が多少異なっても、明視野画像データ
及び暗視野画像データを比較用データと比較することに
よって異常を検出することができる。従って、明視野画
像によるチップ欠けやバリ等の検出と、暗視野画像によ
る明視野画像では検出しにくい微細な異物の検出を行う
ことができる。明視野画像による異常の検出と暗視野画
像による異常の検出を同時に行うので、どちらか一方だ
けの場合より検出精度を向上することができ、両者を別
々に行う場合に比べて検査時間を短縮することができ
る。また、半導体チップの表面からの反射光を検出する
検出光学系の一部と散乱光を検出する検出光学系の一部
とを共通にすることによって、装置全体を小型にするこ
とができる。Further, according to the embodiment described above,
The coordinate information of the reference position of the semiconductor chip is detected from the bright field image data, and the coordinate information of the bright field image data and the dark field image data is corrected based on the detected coordinate information of the reference position of the semiconductor chip. Even if the position of the chip in the storage portion of the tray is slightly different, the abnormality can be detected by comparing the bright-field image data and the dark-field image data with the comparison data. Therefore, it is possible to detect chips such as chips and burrs by the bright-field image and fine foreign matters that are difficult to detect in the bright-field image by the dark-field image. Since the abnormality detection by the bright-field image and the abnormality detection by the dark-field image are performed at the same time, the detection accuracy can be improved as compared with the case of only one of them, and the inspection time is shortened as compared with the case of performing both separately. be able to. Further, by making a part of the detection optical system that detects the reflected light from the surface of the semiconductor chip and a part of the detection optical system that detects the scattered light in common, it is possible to reduce the size of the entire device.
【0040】[0040]
【発明の効果】本発明によれば、画像データの処理時間
が短くなり、トレーに収納された半導体チップの表面の
異常を短い時間で検査することができる。According to the present invention, the processing time of image data is shortened, and the abnormality of the surface of the semiconductor chip housed in the tray can be inspected in a short time.
【0041】また、本発明によれば、半導体チップの回
転の補正により発生する誤差が少なくなるので、トレー
に収納された半導体チップの表面の異常を精度よく検出
することができる。Further, according to the present invention, since the error caused by the correction of the rotation of the semiconductor chip is reduced, it is possible to accurately detect the abnormality of the surface of the semiconductor chip housed in the tray.
【図1】 本発明の一実施の形態による位置揃え機構の
斜視図である。FIG. 1 is a perspective view of a position alignment mechanism according to an embodiment of the present invention.
【図2】 小トレーを搭載した位置揃え機構の斜視図で
ある。FIG. 2 is a perspective view of an alignment mechanism having a small tray.
【図3】 トレーに収納された半導体チップの上面図で
ある。FIG. 3 is a top view of a semiconductor chip stored in a tray.
【図4】 小トレーに収納された半導体チップの上面図
である。FIG. 4 is a top view of semiconductor chips housed in a small tray.
【図5】 小トレー内の半導体チップの収納状態を示す
図である。FIG. 5 is a diagram showing a storage state of semiconductor chips in a small tray.
【図6】 本発明の一実施の形態による半導体チップ検
査装置の概略構成を示す図である。FIG. 6 is a diagram showing a schematic configuration of a semiconductor chip inspection apparatus according to an embodiment of the present invention.
【図7】 色フィルタの透過率と波長の関係を示す図で
ある。FIG. 7 is a diagram showing the relationship between the transmittance of a color filter and the wavelength.
【図8】 本発明の他の実施の形態による半導体チップ
検査装置の概略構成を示す図である。FIG. 8 is a diagram showing a schematic configuration of a semiconductor chip inspection apparatus according to another embodiment of the present invention.
1…半導体チップ、2…小トレー、3…大トレー、10
…X−Y−Z−θステージ、11…ステージ駆動回路、
20…明視野用光源、21,22,31,32…集光レ
ンズ、23,24…明視野用色フィルタ、25,35…
ハーフミラー、30…暗視野用光源、33,34…暗視
野用色フィルタ、40,50…画像センサー、60…台
座、61…トレー搭載部、62a,62b,62c,6
2d…昇降機構、63a,63b,63c,63d…バ
イブレータ、100…画像信号処理装置、110…CP
U、120…メモリ、130…バス、140…明視野画
像信号処理回路、150…暗視野画像信号処理回路、2
00…パーソナルコンピュータ、210…CPUボー
ド、220…ステージ制御回路1 ... Semiconductor chip, 2 ... Small tray, 3 ... Large tray, 10
... XYZ-θ stage, 11 ... Stage drive circuit,
20 ... Bright-field light source, 21, 22, 31, 32 ... Condensing lens, 23, 24 ... Bright-field color filter, 25, 35 ...
Half mirror, 30 ... Dark field light source, 33, 34 ... Dark field color filter, 40, 50 ... Image sensor, 60 ... Pedestal, 61 ... Tray mounting part, 62a, 62b, 62c, 6
2d ... Elevating mechanism, 63a, 63b, 63c, 63d ... Vibrator, 100 ... Image signal processing device, 110 ... CP
U, 120 ... Memory, 130 ... Bus, 140 ... Bright-field image signal processing circuit, 150 ... Dark-field image signal processing circuit, 2
00 ... Personal computer, 210 ... CPU board, 220 ... Stage control circuit
Claims (5)
するトレーに収納し、 各半導体チップのトレーの収納部内での位置を揃えた
後、 トレーに収納された半導体チップの画像を取得して、座
標情報を含む画像データを作成し、 作成された画像データから半導体チップの基準位置の座
標情報を検出し、 検出された半導体チップの基準位置の座標情報に基づい
て、作成された画像データの座標情報を補正し、 補正された画像データを座標情報を含む比較用データと
比較して半導体チップの表面の異常を検出することを特
徴とする半導体チップ検査方法。1. A plurality of semiconductor chips are accommodated in a tray having a plurality of accommodating parts, the positions of the semiconductor chips in the accommodating part of the trays are aligned, and an image of the semiconductor chips accommodated in the tray is acquired. , Create image data including coordinate information, detect the coordinate information of the reference position of the semiconductor chip from the created image data, and generate the image data of the created image data based on the coordinate information of the detected reference position of the semiconductor chip. A method for inspecting a semiconductor chip, which comprises correcting coordinate information, and comparing the corrected image data with comparison data including the coordinate information to detect an abnormality on the surface of the semiconductor chip.
たトレーを搭載するステージと、 各半導体チップのトレーの収納部内での位置を揃える位
置揃え手段と、 照明光を前記ステージに搭載されたトレー内の半導体チ
ップの表面へ照射する照明手段と、 半導体チップの表面からの反射光又は散乱光を検出して
画像信号を出力する画像検出手段と、 座標情報を含む比較用データを記憶したメモリと、 前記画像検出手段が出力した画像信号を処理して座標情
報を含む画像データを作成し、作成された画像データか
ら半導体チップの基準位置の座標情報を検出し、作成さ
れた画像データの座標情報を検出された半導体チップの
基準位置の座標情報に基づいて補正し、補正された画像
データを前記メモリに記憶された比較用データと比較し
て半導体チップの表面の異常を検出する画像信号処理手
段とを備えたことを特徴とする半導体チップ検査装置。2. A stage on which a tray having semiconductor chips stored in a plurality of storage sections is mounted, a position aligning unit for aligning the positions of the trays of the semiconductor chips in the storage section, and illumination light is mounted on the stage. Illuminating means for irradiating the surface of the semiconductor chip in the tray, image detecting means for detecting reflected light or scattered light from the surface of the semiconductor chip and outputting an image signal, and memory for storing comparison data including coordinate information And processing the image signal output by the image detection means to create image data including coordinate information, detecting the coordinate information of the reference position of the semiconductor chip from the created image data, and the coordinates of the created image data The information is corrected based on the coordinate information of the detected reference position of the semiconductor chip, and the corrected image data is compared with the comparison data stored in the memory. The semiconductor chip test apparatus characterized by comprising an image signal processing means for detecting an abnormality of the surface of the-up.
請求項2に記載の半導体チップ検査装置。3. The semiconductor chip inspection apparatus according to claim 2, wherein the alignment means includes means for inclining the tray obliquely and means for vibrating the tray.
場所に設けたことを特徴とする請求項2に記載の半導体
チップ検査装置。4. The semiconductor chip inspection apparatus according to claim 2, wherein the alignment means is provided at a place different from the stage.
たことを特徴とする請求項2に記載の半導体チップ検査
装置。5. The semiconductor chip inspection apparatus according to claim 2, wherein the alignment means is provided on the stage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002128112A JP2003322625A (en) | 2002-04-30 | 2002-04-30 | Method and apparatus for inspecting semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002128112A JP2003322625A (en) | 2002-04-30 | 2002-04-30 | Method and apparatus for inspecting semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003322625A true JP2003322625A (en) | 2003-11-14 |
Family
ID=29541971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002128112A Pending JP2003322625A (en) | 2002-04-30 | 2002-04-30 | Method and apparatus for inspecting semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003322625A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007232555A (en) * | 2006-03-01 | 2007-09-13 | Hitachi High-Technologies Corp | Defect inspection method and device therefor |
JP2008288423A (en) * | 2007-05-18 | 2008-11-27 | Disco Abrasive Syst Ltd | Method and device for wafer inspection |
JP2009282043A (en) * | 2009-08-31 | 2009-12-03 | Advanced Mask Inspection Technology Kk | Optical image acquisition device, pattern inspection device, optical image acquisition method, and pattern inspection method |
JP2011514006A (en) * | 2008-03-11 | 2011-04-28 | メトリックス・リミテッド | Semiconductor wafer monitoring apparatus and method |
KR101876966B1 (en) * | 2017-01-02 | 2018-07-11 | 주식회사디아이 | Burn-In test apparatus for micro element |
CN110562675A (en) * | 2019-09-29 | 2019-12-13 | 武汉大学 | multi-source vibration disc and part posture adjusting method |
-
2002
- 2002-04-30 JP JP2002128112A patent/JP2003322625A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007232555A (en) * | 2006-03-01 | 2007-09-13 | Hitachi High-Technologies Corp | Defect inspection method and device therefor |
JP2008288423A (en) * | 2007-05-18 | 2008-11-27 | Disco Abrasive Syst Ltd | Method and device for wafer inspection |
JP2011514006A (en) * | 2008-03-11 | 2011-04-28 | メトリックス・リミテッド | Semiconductor wafer monitoring apparatus and method |
JP2009282043A (en) * | 2009-08-31 | 2009-12-03 | Advanced Mask Inspection Technology Kk | Optical image acquisition device, pattern inspection device, optical image acquisition method, and pattern inspection method |
KR101876966B1 (en) * | 2017-01-02 | 2018-07-11 | 주식회사디아이 | Burn-In test apparatus for micro element |
CN110562675A (en) * | 2019-09-29 | 2019-12-13 | 武汉大学 | multi-source vibration disc and part posture adjusting method |
CN110562675B (en) * | 2019-09-29 | 2021-02-19 | 武汉大学 | Multi-source vibration disc and part posture adjusting method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7952700B2 (en) | Method of apparatus for detecting particles on a specimen | |
JP5201350B2 (en) | Surface inspection device | |
JP4973062B2 (en) | Semiconductor chip inspection method and wafer crack inspection apparatus | |
JP2001082926A (en) | Mechanism and method for controlling focal position and apparatus and method for inspecting semiconductor wafer | |
JP2002310929A (en) | Defect inspecting device | |
JP3875236B2 (en) | Inspection method and apparatus for brittle material substrate end face | |
JP4207302B2 (en) | Bump inspection method and inspection apparatus | |
US8223328B2 (en) | Surface inspecting apparatus and surface inspecting method | |
JP2008196974A (en) | Device and method for measuring height of projection object | |
JP2003322625A (en) | Method and apparatus for inspecting semiconductor chip | |
CN111146105A (en) | Defect inspection device and method | |
JP2008021884A (en) | Inspection apparatus | |
TWI832143B (en) | Die bonding device and method of manufacturing semiconductor device | |
JP2008172203A (en) | Semiconductor chip selector | |
KR102516586B1 (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
JP2003315014A (en) | Inspection method and inspection device | |
KR102304880B1 (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
KR101028335B1 (en) | Inspecting apparatus for wire | |
JP2003240730A (en) | Semiconductor chip examining apparatus | |
JP7093158B2 (en) | Inspection equipment | |
CN110779931A (en) | Semiconductor defect detection equipment | |
JP2005017168A (en) | External appearance inspection apparatus, external appearance inspection method, and method for manufacturing semiconductor chip | |
KR101124566B1 (en) | Apparatus for examining a wafer | |
KR200176165Y1 (en) | The apparatus for inspecting three dimensional outside and damage of IC and the patterned wafer using a 3D sensor | |
JP2005044949A (en) | Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip |