JP2003309966A - Ｐｆｍ制御スイッチングレギュレータ制御回路 - Google Patents
Ｐｆｍ制御スイッチングレギュレータ制御回路Info
- Publication number
- JP2003309966A JP2003309966A JP2002113652A JP2002113652A JP2003309966A JP 2003309966 A JP2003309966 A JP 2003309966A JP 2002113652 A JP2002113652 A JP 2002113652A JP 2002113652 A JP2002113652 A JP 2002113652A JP 2003309966 A JP2003309966 A JP 2003309966A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- switching regulator
- ext
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】常に一定な出力トランジスタＯＮ時間を確保
し、安定なＤｕｔｙを出力するＰＦＭ制御スイッチング
レギュレータ制御回路の提供。 【解決手段】出力トランジスタをＯＮさせる信号をフィ
ードバックして、出力電圧制御用コンパレータの出力信
号との論理信号を発振開始信号として発振回路に入力
し、出力電圧が設定電圧に非常に近づいた際に起こりが
ちなコンパレータ出力信号の頻繁的な変動が生じても、
出力トランジスタのＯＮ時間を確保する。
し、安定なＤｕｔｙを出力するＰＦＭ制御スイッチング
レギュレータ制御回路の提供。 【解決手段】出力トランジスタをＯＮさせる信号をフィ
ードバックして、出力電圧制御用コンパレータの出力信
号との論理信号を発振開始信号として発振回路に入力
し、出力電圧が設定電圧に非常に近づいた際に起こりが
ちなコンパレータ出力信号の頻繁的な変動が生じても、
出力トランジスタのＯＮ時間を確保する。
Description
【０００１】
【発明の属する技術分野】本発明は、出力電圧が設定電
圧に非常に近づいた際に、安定なDutyと耐ノイズ性があ
るPFM制御スイッチングレギュレータ制御回路に関する
ものである。
圧に非常に近づいた際に、安定なDutyと耐ノイズ性があ
るPFM制御スイッチングレギュレータ制御回路に関する
ものである。
【０００２】
【従来の技術】スイッチングレギュレータ制御回路で
は、出力電圧をフィードバックして、出力電圧制御用コ
ンパレータで基準電圧と比較し、出力電圧がある設定電
圧より小さくなると、コンパレータが動作して、発振開
始信号を発振回路に送り、発振回路のスイッチングパル
スを出力させ、出力トランジスタをON_OFFさせることに
より出力電圧を調整するものが基本である。
は、出力電圧をフィードバックして、出力電圧制御用コ
ンパレータで基準電圧と比較し、出力電圧がある設定電
圧より小さくなると、コンパレータが動作して、発振開
始信号を発振回路に送り、発振回路のスイッチングパル
スを出力させ、出力トランジスタをON_OFFさせることに
より出力電圧を調整するものが基本である。
【０００３】ここで図５に、ＰＦＭ制御スイッチングレ
ギュレータを適用した昇圧型ＤＣ−ＤＣコンバータの一
例を示す。
ギュレータを適用した昇圧型ＤＣ−ＤＣコンバータの一
例を示す。
【０００４】PFM制御スイッチングレギュレータでは出
力トランジスタのON時間が常に一定であり、OFF時間を
調整することにより出力電圧を一定の値に安定させる。
従来のPFMスイッチングレギュレータでは、図２で示し
ている制御回路が多用されており、発振回路から出力さ
れたスイッチングパルスを上記出力電圧制御用コンパレ
ータの出力信号の制御で出力される。
力トランジスタのON時間が常に一定であり、OFF時間を
調整することにより出力電圧を一定の値に安定させる。
従来のPFMスイッチングレギュレータでは、図２で示し
ている制御回路が多用されており、発振回路から出力さ
れたスイッチングパルスを上記出力電圧制御用コンパレ
ータの出力信号の制御で出力される。
【０００５】図２では上記コンパレータの出力信号Ｖｏ
ｓｃ_ EN信号が“H”の場合は発振回路が動作しておりE
XTにはスイッチングパルスが出力される。一方Ｖｏｓｃ
_EN信号が“L”の場合は発振回路は停止しており、EXT
は“L”となる。
ｓｃ_ EN信号が“H”の場合は発振回路が動作しておりE
XTにはスイッチングパルスが出力される。一方Ｖｏｓｃ
_EN信号が“L”の場合は発振回路は停止しており、EXT
は“L”となる。
【０００６】Ｖｏｓｃ_EN信号が“L”から“H”へ変化
すると、直ちにEXTは“L”から“H”となり、以後発振
を継続する。 Ｖｏｓｃ_EN信号が“H”から“L”へ変化
すると、直ちにEXTは“L”となる。
すると、直ちにEXTは“L”から“H”となり、以後発振
を継続する。 Ｖｏｓｃ_EN信号が“H”から“L”へ変化
すると、直ちにEXTは“L”となる。
【０００７】しかし、出力電圧が設定電圧に非常に近づ
いた場合、ノイズの影響で、上記コンパレータの出力信
号Ｖｏｓｃ_ENが頻繁にチャタリングし、それに従っ
て、通常のスイッチングON時間より短いON時間が連続的
に出る異常Duty問題がありえる。
いた場合、ノイズの影響で、上記コンパレータの出力信
号Ｖｏｓｃ_ENが頻繁にチャタリングし、それに従っ
て、通常のスイッチングON時間より短いON時間が連続的
に出る異常Duty問題がありえる。
【０００８】異常Dutyが発生する場合では、出力ON時間
が短くなるに従って、OFF時間も短くなるので、スイッ
チングレギュレータの制御回路における消費電流が大き
くなって、軽負荷時の効率に対して、大きな悪影響を与
える。
が短くなるに従って、OFF時間も短くなるので、スイッ
チングレギュレータの制御回路における消費電流が大き
くなって、軽負荷時の効率に対して、大きな悪影響を与
える。
【０００９】上記のような問題に対して、出力電圧制御
用コンパレータの後段にヒステリシスを設けることで、
コンパレータの出力信号のチャタリングを抑える手法も
あった。しかし、こういった手法では集積回路製造上の
バラツキによる歩留まり率の低下等の原因で新たな問題
が起った。従って、より簡単、効果的な解決法が必要で
ある。
用コンパレータの後段にヒステリシスを設けることで、
コンパレータの出力信号のチャタリングを抑える手法も
あった。しかし、こういった手法では集積回路製造上の
バラツキによる歩留まり率の低下等の原因で新たな問題
が起った。従って、より簡単、効果的な解決法が必要で
ある。
【００１０】
【発明が解決しようとする課題】本発明はこのような従
来の問題点を解消すべく創案されたロジック上の簡単な
論理構成を用いて、従来のヒステリシス回路方式に比較
して簡単有効と共に集積回路製造上の難しさをなくす回
路構成で、安定なＤｕｔｙと耐ノイズ性があるPFMスイ
ッチングレギュレータ制御回路を提供することを課題と
する。
来の問題点を解消すべく創案されたロジック上の簡単な
論理構成を用いて、従来のヒステリシス回路方式に比較
して簡単有効と共に集積回路製造上の難しさをなくす回
路構成で、安定なＤｕｔｙと耐ノイズ性があるPFMスイ
ッチングレギュレータ制御回路を提供することを課題と
する。
【００１１】
【課題を解決する為の手段】本発明は、簡単な論理構成
を使い、出力をONさせる信号をフィードバックして、出
力電圧制御用コンパレータの出力信号との論理信号を発
振回路に入力することで、出力電圧が設定電圧に非常に
近づいた時に起こりがちなコンパレータの出力信号の頻
繁的な変動が生じても、発振回路に決められた出力トラ
ンジスタのON時間を確保することで、課題を解決する。
を使い、出力をONさせる信号をフィードバックして、出
力電圧制御用コンパレータの出力信号との論理信号を発
振回路に入力することで、出力電圧が設定電圧に非常に
近づいた時に起こりがちなコンパレータの出力信号の頻
繁的な変動が生じても、発振回路に決められた出力トラ
ンジスタのON時間を確保することで、課題を解決する。
【００１２】本願発明は、ＤＣ−ＤＣコンバータの出力
電圧を制御する為の基準電圧回路と、電圧分割回路と、
前記基準回路の出力と前記電圧分割回路の出力を入力と
する出力電圧制御用コンパレータと、ＤＣ−ＤＣコンバ
ータの出力電圧を制御するトランジスタを制御する為の
信号を出力するリングオシレータ発振回路と、前記リン
グオシレータ回路の出力と前記出力電圧制御用コンパレ
ータの出力とが入力される論理ＯＲ回路と、を有し、前
記論理ＯＲ回路の出力が、前記リングオシレータ回路の
入力に接続されていることを特徴とする。
電圧を制御する為の基準電圧回路と、電圧分割回路と、
前記基準回路の出力と前記電圧分割回路の出力を入力と
する出力電圧制御用コンパレータと、ＤＣ−ＤＣコンバ
ータの出力電圧を制御するトランジスタを制御する為の
信号を出力するリングオシレータ発振回路と、前記リン
グオシレータ回路の出力と前記出力電圧制御用コンパレ
ータの出力とが入力される論理ＯＲ回路と、を有し、前
記論理ＯＲ回路の出力が、前記リングオシレータ回路の
入力に接続されていることを特徴とする。
【００１３】また、前記リングオシレータ回路は、発振
回路と、論理ＡＮＤ回路と、を有し、前記発振回路の入
力は、前記論理ＡＮＤ回路の出力に接続されており、前
記ＡＮＤ回路の入力は、前記発振回路の出力と前記論理
ＯＲ回路の出力とが接続されており、前記ＡＮＤ回路の
出力が前記リングオシレータ回路の出力であることを特
徴とする。
回路と、論理ＡＮＤ回路と、を有し、前記発振回路の入
力は、前記論理ＡＮＤ回路の出力に接続されており、前
記ＡＮＤ回路の入力は、前記発振回路の出力と前記論理
ＯＲ回路の出力とが接続されており、前記ＡＮＤ回路の
出力が前記リングオシレータ回路の出力であることを特
徴とする。
【００１４】
【発明の実施の形態】図５に、従来のものと同様である
が、本発明のPFM制御スイッチングレギュレータ制御回
路が適用される一例として、昇圧型ＤＣ−ＤＣコンバー
タのブロック図と、動作特性を示す。図５において、入
力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを得るために、
ＶｉｎとコイルＬを直列に付加する構成となっている。
が、本発明のPFM制御スイッチングレギュレータ制御回
路が適用される一例として、昇圧型ＤＣ−ＤＣコンバー
タのブロック図と、動作特性を示す。図５において、入
力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを得るために、
ＶｉｎとコイルＬを直列に付加する構成となっている。
【００１５】具体的な動作について、まず、PFM制御ス
イッチングレギュレータ制御回路１０によりＴrをＯＮ
することで充電電流ｉｏｎを流しコイルＬにエネルギー
を蓄積する。次に、PFM制御スイッチングレギュレータ
制御回路１０によりＴｒをＯＦＦすると蓄積エネルギー
によりコイルＬ起電力が発生し、Ｖｉｎ以上の電圧にて
出力に放電電流ｉｏｆｆを流しＶｏｕｔ電圧を上昇させ
る。又、PFM制御スイッチングレギュレータ制御回路１
０によりＴｒのＯＮ時間により蓄積されるエネルギーを
調節し、Ｖｏｕｔを安定化するものである。尚、本発明
に係るPFM制御スイッチングレギュレータ制御回路は、
昇圧型ＤＣ−ＤＣコンバータに限らず、降圧型ＤＣ−Ｄ
Ｃコンバータや反転型ＤＣ−ＤＣコンバータ等にも適用
可能である。
イッチングレギュレータ制御回路１０によりＴrをＯＮ
することで充電電流ｉｏｎを流しコイルＬにエネルギー
を蓄積する。次に、PFM制御スイッチングレギュレータ
制御回路１０によりＴｒをＯＦＦすると蓄積エネルギー
によりコイルＬ起電力が発生し、Ｖｉｎ以上の電圧にて
出力に放電電流ｉｏｆｆを流しＶｏｕｔ電圧を上昇させ
る。又、PFM制御スイッチングレギュレータ制御回路１
０によりＴｒのＯＮ時間により蓄積されるエネルギーを
調節し、Ｖｏｕｔを安定化するものである。尚、本発明
に係るPFM制御スイッチングレギュレータ制御回路は、
昇圧型ＤＣ−ＤＣコンバータに限らず、降圧型ＤＣ−Ｄ
Ｃコンバータや反転型ＤＣ−ＤＣコンバータ等にも適用
可能である。
【００１６】図１に本発明の実施例１として、本発明に
よるPFMスイッチングレギュレータ制御回路におけるDut
y保証回路の基本的な論理構成を示す。この基本論理構
成に基づいて、様々な論理回路を組むことによって、本
発明で創案したDuty保証発信器回路を実現することが可
能である。ここで，本発明の実施例を図面に基づいて説
明する。
よるPFMスイッチングレギュレータ制御回路におけるDut
y保証回路の基本的な論理構成を示す。この基本論理構
成に基づいて、様々な論理回路を組むことによって、本
発明で創案したDuty保証発信器回路を実現することが可
能である。ここで，本発明の実施例を図面に基づいて説
明する。
【００１７】図１で示したように、出力をONさせるEXT
信号をフィードバックし、出力電圧制御用コンパレータ
の出力信号のＶｏｓｃ_EN信号と論理ORをとって、得た
信号New_Ｖｏｓｃ_ENを発振開始制御信号として、発振
回路に戻す。
信号をフィードバックし、出力電圧制御用コンパレータ
の出力信号のＶｏｓｃ_EN信号と論理ORをとって、得た
信号New_Ｖｏｓｃ_ENを発振開始制御信号として、発振
回路に戻す。
【００１８】出力トランジスタはONしている時、EXTはH
である。EXTがHの期間では、Ｖｏｓｃ_ENの変化が無視
される。
である。EXTがHの期間では、Ｖｏｓｃ_ENの変化が無視
される。
【００１９】出力トランジスタがOFFしている時、EXTは
Lであるから、New_Ｖｏｓｃ_EN=Ｖｏｓｃ_ENである。そ
の時、もしＶｏｓｃ_ENはHであると、発振開始し、スイ
ッチングパルスを出力させる。パルスのON時間は発振回
路の時定数に決められるものである。もしＶｏｓｃ_EN
はLであると、発振停止し、引き続き出力トランジスタ
をOFFする。つまり、発振回路の出力を制御しているＶ
ｏｓｃ_EN信号を出力トランジスタがONしている期間は
無視するということである。
Lであるから、New_Ｖｏｓｃ_EN=Ｖｏｓｃ_ENである。そ
の時、もしＶｏｓｃ_ENはHであると、発振開始し、スイ
ッチングパルスを出力させる。パルスのON時間は発振回
路の時定数に決められるものである。もしＶｏｓｃ_EN
はLであると、発振停止し、引き続き出力トランジスタ
をOFFする。つまり、発振回路の出力を制御しているＶ
ｏｓｃ_EN信号を出力トランジスタがONしている期間は
無視するということである。
【００２０】図３に、従来に多用されていたPFMスイッ
チングレギュレータ制御回路の一例を示している。発振
回路から出力された矩形波パルスＶｏｓｃ信号を出力電
圧制御用コンパレータから出力された発振開始信号Ｖｏ
ｓｃ_ENと論理ANDをとって得た信号を二系を分けて、一
つを発振回路に戻し、リングオシレータ発振器回路を構
成する。もう一つは出力トランジスタを制御するEXT信
号として出力される。論理式は下記である。
チングレギュレータ制御回路の一例を示している。発振
回路から出力された矩形波パルスＶｏｓｃ信号を出力電
圧制御用コンパレータから出力された発振開始信号Ｖｏ
ｓｃ_ENと論理ANDをとって得た信号を二系を分けて、一
つを発振回路に戻し、リングオシレータ発振器回路を構
成する。もう一つは出力トランジスタを制御するEXT信
号として出力される。論理式は下記である。
【００２１】
ＥＸＴ＝Ｖｏｓｃ＊Ｖｏｓｃ＿ＥＮ 式１
Ｖｏｓｃ＿ＥＮはHの時、EXT=Ｖｏｓｃであるから、発
振回路が発振開始し、スイッチングパルスを出力させ
る。パルスのON時間は発振回路の時定数に決められるも
のである。
振回路が発振開始し、スイッチングパルスを出力させ
る。パルスのON時間は発振回路の時定数に決められるも
のである。
【００２２】一方、Ｖｏｓｃ_ENはLの時、EXT=Lである
から、発振回路も発振停止する。このような回路では、
上述のようなコンパレータの出力信号Ｖｏｓｃ_ENがチ
ャタリングを起こる場合、EXTから出たスイッチングパ
ルスには発振回路で決められたON時間より短いON時間の
細いパルスが連続的に出る不具合がある。
から、発振回路も発振停止する。このような回路では、
上述のようなコンパレータの出力信号Ｖｏｓｃ_ENがチ
ャタリングを起こる場合、EXTから出たスイッチングパ
ルスには発振回路で決められたON時間より短いON時間の
細いパルスが連続的に出る不具合がある。
【００２３】図４には本発明の実施例２を示している。
出力をONさせるＥＸＴ信号をフィードバックし、出力電
圧制御用コンパレータの出力信号のＶｏｓｃ_ENと論理O
Rをとって得た信号New_Ｖｏｓｃ_ENを発振開始信号とし
て、発振回路から出力された矩形波パルスＶｏｓｃ信号
と論理ANDをとって、得た信号を二系に分けて、一つを
発振回路に戻し、リングオシレータ発振器回路を構成す
る。もう一つは出力トランジスタを制御するEXT信号と
して出力される。論理式は下記である。 ＥＸＴＮＥＸＴ＝Ｖｏｓｃ＊New_Ｖｏｓｃ_EN ＝Ｖosc（Ｖosc_EN+EXT） 式２ 式２の中のＥＸＴＮＥＸＴは、EXTの次の状態を表して
いる。つまり、EXTはEXT端子の今の状態であり、ＥＸＴ
ＮＥＸＴはEXT端子の次の状態である。EXT端子の今の状
態EXTをフードバックされ、EXT端子の次の状態のＥＸＴ
ＮＥＸＴに影響を与える。出力トランジスタはONしてい
る時、EXTはHであるから、ＥＸＴＮＥＸ Ｔ＝Ｖｏｓｃで
ある。つまりEXTがHの期間では、Ｖｏｓｃ_ENの変化が
無視される。
出力をONさせるＥＸＴ信号をフィードバックし、出力電
圧制御用コンパレータの出力信号のＶｏｓｃ_ENと論理O
Rをとって得た信号New_Ｖｏｓｃ_ENを発振開始信号とし
て、発振回路から出力された矩形波パルスＶｏｓｃ信号
と論理ANDをとって、得た信号を二系に分けて、一つを
発振回路に戻し、リングオシレータ発振器回路を構成す
る。もう一つは出力トランジスタを制御するEXT信号と
して出力される。論理式は下記である。 ＥＸＴＮＥＸＴ＝Ｖｏｓｃ＊New_Ｖｏｓｃ_EN ＝Ｖosc（Ｖosc_EN+EXT） 式２ 式２の中のＥＸＴＮＥＸＴは、EXTの次の状態を表して
いる。つまり、EXTはEXT端子の今の状態であり、ＥＸＴ
ＮＥＸＴはEXT端子の次の状態である。EXT端子の今の状
態EXTをフードバックされ、EXT端子の次の状態のＥＸＴ
ＮＥＸＴに影響を与える。出力トランジスタはONしてい
る時、EXTはHであるから、ＥＸＴＮＥＸ Ｔ＝Ｖｏｓｃで
ある。つまりEXTがHの期間では、Ｖｏｓｃ_ENの変化が
無視される。
【００２４】一方、出力トランジスタがOFFしている
時、EXTがLであるから、ＥＸＴＮＥＸ Ｔ＝Ｖｏｓｃ＊Ｖ
ｏｓｃ_ENである（これは式１と等価である）。その
時、Ｖｏｓｃ_ENはHであると、ＥＸＴ ＮＥＸＴ＝Ｖｏｓ
ｃであり、発振開始し、スイッチングパルスを出力させ
る。パルスのON時間は発振回路の時定数に決められるも
のである。もし、Ｖｏｓｃ_ENはLであると、ＥＸＴ
ＮＥＸＴ＝Ｌであり、発振停止し、引き続き出力トラン
ジスタをOFFする。つまり、発振回路の出力を制御して
いるＶｏｓｃ_EN信号を出力トランジスタがONしている
期間は無視することを実現している。
時、EXTがLであるから、ＥＸＴＮＥＸ Ｔ＝Ｖｏｓｃ＊Ｖ
ｏｓｃ_ENである（これは式１と等価である）。その
時、Ｖｏｓｃ_ENはHであると、ＥＸＴ ＮＥＸＴ＝Ｖｏｓ
ｃであり、発振開始し、スイッチングパルスを出力させ
る。パルスのON時間は発振回路の時定数に決められるも
のである。もし、Ｖｏｓｃ_ENはLであると、ＥＸＴ
ＮＥＸＴ＝Ｌであり、発振停止し、引き続き出力トラン
ジスタをOFFする。つまり、発振回路の出力を制御して
いるＶｏｓｃ_EN信号を出力トランジスタがONしている
期間は無視することを実現している。
【００２５】発振停止状態から発振開始状態に移る際
に、EXTがLであり、Ｖｏｓｃ_ENがHである。式２に従っ
て、ＥＸＴＮＥＸＴ＝Ｖｏｓｃであるから、本発明で創
案されたDuty保証回路を加えることによって、元の発振
回路の初期化に対する影響は無い。
に、EXTがLであり、Ｖｏｓｃ_ENがHである。式２に従っ
て、ＥＸＴＮＥＸＴ＝Ｖｏｓｃであるから、本発明で創
案されたDuty保証回路を加えることによって、元の発振
回路の初期化に対する影響は無い。
【００２６】
【発明の効果】上述のように、本発明ではロジック上の
簡単有効な回路で、PFMスイッチングレギュレータにお
ける軽負荷時に出力電圧が設定電圧に非常に近づいた際
に起こりがちな出力電圧制御用コンパレータの出力信号
の頻繁的な変動が生じても、発振回路に決められた出力
トランジスタのON時間を確保することで、安定なDutyを
保証する耐ノイズ性があるスイッチングレギュレータを
実現することを可能にした。従来のヒステリシス回路方
式により集積回路製造上の難しさを解消し、回路動作が
確実である。また、回路規模も小さく、コストの面でも
有効である。PFMスイッチングレギュレータ制御回路に
対して、上に述べたように、本回路方式は最適である。
簡単有効な回路で、PFMスイッチングレギュレータにお
ける軽負荷時に出力電圧が設定電圧に非常に近づいた際
に起こりがちな出力電圧制御用コンパレータの出力信号
の頻繁的な変動が生じても、発振回路に決められた出力
トランジスタのON時間を確保することで、安定なDutyを
保証する耐ノイズ性があるスイッチングレギュレータを
実現することを可能にした。従来のヒステリシス回路方
式により集積回路製造上の難しさを解消し、回路動作が
確実である。また、回路規模も小さく、コストの面でも
有効である。PFMスイッチングレギュレータ制御回路に
対して、上に述べたように、本回路方式は最適である。
【図１】本発明の実施例１を示すブロック図。
【図２】従来のPFMスイッチングレギュレータ制御回路
を示すブロック図。
を示すブロック図。
【図３】従来のPFMスイッチングレギュレータ制御回路
一例を示すブロック図。
一例を示すブロック図。
【図４】本発明の実施例２を示すブロック図。
【図５】（ａ）本発明のＰＦＭ制御スイッチングレギュ
レータ制御回路を適用した昇圧型ＤＣ−ＤＣコンバータ
の一例を示すブロック図。 （ｂ）昇圧型ＤＣ−ＤＣコンバータの動作波形を示す
図。
レータ制御回路を適用した昇圧型ＤＣ−ＤＣコンバータ
の一例を示すブロック図。 （ｂ）昇圧型ＤＣ−ＤＣコンバータの動作波形を示す
図。
1， 11， 21， 31 基準電圧回路
１０ ＰＦＭ制御スイッチングレギュレータ
２， 3， 12， 13， 22， 23， 32， 33 電圧分割抵抗
４， １４， ２４， ３４ コンパレータ回路
５， １５， ２５， ３５ リングオシレータ発振器回
路 ６， ３６ 論理OR回路
路 ６， ３６ 論理OR回路
Claims (2)
- 【請求項１】 ＤＣ−ＤＣコンバータの出力電圧を制御
する為のＰＦＭ制御スイッチングレギュレータ制御回路
であって、 基準電圧回路と、 電圧分割回路と、 前記基準回路の出力と前記電圧分割回路の出力を入力と
する出力電圧制御用コンパレータと、 前記ＤＣ−ＤＣコンバータの出力電圧を制御するトラン
ジスタを制御する信号を出力するリングオシレータ発振
回路と、 前記リングオシレータ回路の出力と前記出力電圧制御用
コンパレータの出力とが入力される論理ＯＲ回路と、を
有し、 前記論理ＯＲ回路の出力が、前記リングオシレータ回路
の入力に接続されていることを特徴とするＰＦＭ制御ス
イッチングレギュレータ制御回路。 - 【請求項２】 前記リングオシレータ回路は、 発振回路と、 論理ＡＮＤ回路と、を有し、 前記発振回路の入力は、前記論理ＡＮＤ回路の出力に接
続されており、 前記ＡＮＤ回路の入力は、前記発振回路の出力と前記論
理ＯＲ回路の出力とが接続されており、 前記ＡＮＤ回路の出力が前記リングオシレータ回路の出
力であることを特徴とする請求項１に記載のPFM制御ス
イッチングレギュレータ制御回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113652A JP3892333B2 (ja) | 2002-04-16 | 2002-04-16 | Ｐｆｍ制御スイッチングレギュレータ制御回路 |
| TW092107650A TWI277277B (en) | 2002-04-16 | 2003-04-03 | Switching regulator control circuit for a PFM control |
| US10/410,226 US6798262B2 (en) | 2002-04-16 | 2003-04-09 | Switching regulator control circuit for a PFM control |
| CN03122501A CN1452307A (zh) | 2002-04-16 | 2003-04-16 | 用于脉冲频率调制控制的开关调节控制电路 |
| KR1020030024063A KR100909317B1 (ko) | 2002-04-16 | 2003-04-16 | Ｐｆｍ 제어용 스위칭 레귤레이터 제어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113652A JP3892333B2 (ja) | 2002-04-16 | 2002-04-16 | Ｐｆｍ制御スイッチングレギュレータ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309966A true JP2003309966A (ja) | 2003-10-31 |
| JP3892333B2 JP3892333B2 (ja) | 2007-03-14 |
Family
ID=28786707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002113652A Expired - Fee Related JP3892333B2 (ja) | 2002-04-16 | 2002-04-16 | Ｐｆｍ制御スイッチングレギュレータ制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6798262B2 (ja) |
| JP (1) | JP3892333B2 (ja) |
| KR (1) | KR100909317B1 (ja) |
| CN (1) | CN1452307A (ja) |
| TW (1) | TWI277277B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407085C (zh) * | 2003-11-26 | 2008-07-30 | 圆创科技股份有限公司 | 重负载脉冲频率调制式电压调节器的纹波降低方法 |
| CN100403206C (zh) * | 2003-11-26 | 2008-07-16 | 圆创科技股份有限公司 | 可延长最小off时间之脉冲频率调制式电压调节器 |
| TWI318038B (en) | 2004-03-05 | 2009-12-01 | Wistron Corp | Booster |
| GB0416881D0 (en) * | 2004-07-29 | 2004-09-01 | Koninkl Philips Electronics Nv | Apparatus comprising a charge pump and LCD driver comprising such an apparatus |
| CN100438287C (zh) * | 2005-01-31 | 2008-11-26 | 台湾类比科技股份有限公司 | 直流对直流升压转换装置及方法 |
| TWI306326B (en) * | 2006-03-10 | 2009-02-11 | Weltrend Semiconductor Inc | Pulse frequency modulation oscillating circuit for a dc/dc converter |
| JP5214221B2 (ja) * | 2007-11-13 | 2013-06-19 | ローム株式会社 | チャージポンプ回路ならびにその制御回路および制御方法 |
| JP5180620B2 (ja) * | 2008-03-04 | 2013-04-10 | ルネサスエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータ制御回路 |
| US8450990B2 (en) | 2010-08-16 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dynamic control loop for switching regulators |
| CN105099172B (zh) * | 2014-04-17 | 2019-03-12 | 展讯通信（上海）有限公司 | 一种新型的脉冲频率调制的开关电源 |
| DE102017127263B4 (de) * | 2017-11-20 | 2021-02-18 | Infineon Technologies Ag | Schaltwandler, der pulsweitenmodulation und currentmode-steuerung verwendet |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2596314B2 (ja) * | 1993-05-31 | 1997-04-02 | 日本電気株式会社 | スイッチング電源回路 |
| JP2946091B2 (ja) * | 1998-02-18 | 1999-09-06 | セイコーインスツルメンツ株式会社 | スイッチング・レギュレーター |
| US6154015A (en) * | 1998-07-14 | 2000-11-28 | Ricoh Company, Ltd. | DC-DC converter |
| KR100511069B1 (ko) * | 1998-11-27 | 2005-10-26 | 페어차일드코리아반도체 주식회사 | 전압 제어와 전류 제어가 복합된 펄스폭 변조 회로 |
-
2002
- 2002-04-16 JP JP2002113652A patent/JP3892333B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-03 TW TW092107650A patent/TWI277277B/zh not_active IP Right Cessation
- 2003-04-09 US US10/410,226 patent/US6798262B2/en not_active Expired - Lifetime
- 2003-04-16 CN CN03122501A patent/CN1452307A/zh active Pending
- 2003-04-16 KR KR1020030024063A patent/KR100909317B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100909317B1 (ko) | 2009-07-24 |
| US6798262B2 (en) | 2004-09-28 |
| KR20030082468A (ko) | 2003-10-22 |
| JP3892333B2 (ja) | 2007-03-14 |
| TW200306696A (en) | 2003-11-16 |
| US20030193321A1 (en) | 2003-10-16 |
| CN1452307A (zh) | 2003-10-29 |
| TWI277277B (en) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100912865B1 (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
| JP5942455B2 (ja) | スイッチングレギュレータ | |
| KR100718905B1 (ko) | Ｄｃ-ｄｃ 컨버터의 제어 회로 및 제어 방법 | |
| US7522432B2 (en) | Switching regulator and control circuit and method used therein | |
| JP4493456B2 (ja) | 電源装置、及びそれを用いた携帯機器 | |
| US7579820B2 (en) | PWM/PFM control circuit and switching power supply circuit | |
| US20090174384A1 (en) | Switching regulator and method of controlling the same | |
| JP5091028B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置 | |
| JP4857925B2 (ja) | 多出力型ｄｃ／ｄｃコンバータ | |
| JP2004320893A (ja) | 電源システム | |
| JP2007202273A (ja) | スイッチングレギュレータ | |
| JP2007259599A (ja) | スイッチングレギュレータ | |
| JP2008206239A (ja) | 半導体装置 | |
| JP2010136497A (ja) | ヒステリシススイッチングレギュレータ及びその動作制御方法 | |
| JP2010063276A (ja) | 電流モード制御型スイッチングレギュレータ | |
| KR101919625B1 (ko) | 전류제어 모드 dc-dc 컨버터 | |
| US20070253229A1 (en) | Startup for DC/DC converters | |
| JP4487649B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| JP2003309966A (ja) | Ｐｆｍ制御スイッチングレギュレータ制御回路 | |
| JP2010081749A (ja) | Ｄｃ−ｄｃコンバータの制御回路、およびｄｃ−ｄｃコンバータの制御方法 | |
| US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
| JP2003319644A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2008092779A (ja) | スイッチング電源制御システムおよび携帯端末 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| CN116169856B (zh) | 供电设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3892333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |