[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003303953A - Manufacturing method of compound/alloy structure - Google Patents

Manufacturing method of compound/alloy structure

Info

Publication number
JP2003303953A
JP2003303953A JP2002108779A JP2002108779A JP2003303953A JP 2003303953 A JP2003303953 A JP 2003303953A JP 2002108779 A JP2002108779 A JP 2002108779A JP 2002108779 A JP2002108779 A JP 2002108779A JP 2003303953 A JP2003303953 A JP 2003303953A
Authority
JP
Japan
Prior art keywords
compound
thin film
alloy
producing
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002108779A
Other languages
Japanese (ja)
Other versions
JP4331437B2 (en
Inventor
Toshihisa Anazawa
俊久 穴澤
Hideshi Yamaguchi
秀史 山口
Yuji Kataoka
祐治 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002108779A priority Critical patent/JP4331437B2/en
Publication of JP2003303953A publication Critical patent/JP2003303953A/en
Application granted granted Critical
Publication of JP4331437B2 publication Critical patent/JP4331437B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To selectively form a fine compound/alloy structure, using simple processes. <P>SOLUTION: Regions having a diameter of 1 μm or smaller in a plurality of material substances 2 and 3, that are deposited on a substrate are locally heated and fused for forming a structure 6 made of either a compound or an alloy. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は化合物・合金構造物
の製造方法に関するものであり、特に、磁気記録媒体あ
るいは磁気ヘッド等の記録デバイスや、LSI等の電子
デバイス、電界放出或いは電界イオン化、電荷注入等を
利用した表示デバイス、分子デバイス等を構成する微細
な構造を作製する方法に特徴のある化合物・合金構造物
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a compound / alloy structure, and more particularly to a recording device such as a magnetic recording medium or a magnetic head, an electronic device such as an LSI, field emission or field ionization, and charge. The present invention relates to a method for producing a compound / alloy structure, which is characterized by a method for producing a fine structure that constitutes a display device, a molecular device, or the like using injection or the like.

【0002】[0002]

【従来の技術】現在、工業的には光リソグラフィによる
デバイス構造作製が主流となっているが、実験的な微細
構造の作製には、電子ビーム(EB)リソグラフィ、収
束イオンビーム(FIB)を用いて材料を切削する方
法、高エネルギーEBを用いて材料を蒸発させる方法、
FIB等のイオンビームやEBによって装置内に導入し
た材料気体を分解し、基板に堆積させるイオンビーム化
学蒸着(CVD)法或いはEB化学蒸着法が用いられる
ことがある。
2. Description of the Related Art At present, the production of device structures by optical lithography is industrially the mainstream, but electron beam (EB) lithography and focused ion beam (FIB) are used for the production of experimental fine structures. Method of cutting the material by using high energy EB,
An ion beam chemical vapor deposition (CVD) method or an EB chemical vapor deposition method in which a material gas introduced into the apparatus by an ion beam such as FIB or EB is decomposed and deposited on a substrate may be used.

【0003】一方、さらなる構造の微細化を目指して、
走査型トンネル顕微鏡(STM)を使用した構造作製法
もいくつか提案されており、このSTMを使用した作製
法としては、「微細加工方法およびその装置」( 特開平
2−173278号公報)や「微小部処理方法及びその
装置並びに微小部分析方法及びその装置」( 特開平4−
34824号公報)、「走査型トンネル顕微鏡による超
微細加工方法」( 特開平4−368762号公報)に見
られるごとく、被加工材料の電界蒸発を利用した方法、
同じく電界蒸発に化学反応を併用して材料を加工する方
法、逆にSTMの探針材料を電界蒸発させて基板に堆積
させる方法、探針からのトンネル電流あるいは電界放出
電流による一種のEB−CVD法等がある。
On the other hand, aiming at further miniaturization of the structure,
Several structure manufacturing methods using a scanning tunneling microscope (STM) have also been proposed. As a manufacturing method using this STM, there are "a fine processing method and its apparatus" (Japanese Patent Laid-Open No. 2-173278) and " Micropart processing method and apparatus and micropart analysis method and apparatus "(Patent Document 4)
No. 34824), “Ultrafine processing method by scanning tunneling microscope” (Japanese Patent Laid-Open No. 4-368762), a method using electric field evaporation of a material to be processed,
Similarly, a method of processing a material by using a chemical reaction in combination with a field evaporation, a method of conversely depositing an STM probe material on a substrate by field evaporation, a kind of EB-CVD by a tunnel current or a field emission current from the probe. There are laws etc.

【0004】さらには、「リソグラフィ・マスクの製造
方法およびリソグラフィ装置」( 特開平3−41449
号公報)のごとく、リソグラフィのレジスト作製あるい
は露光方法としてSTMのトンネル電流による化学反応
や相変化を用いる方法も提案されている。
Further, "lithographic mask manufacturing method and lithographic apparatus" (Japanese Patent Laid-Open No. 3-41449)
As disclosed in Japanese Patent Laid-Open Publication No. 2003-242242, a method using a chemical reaction or a phase change due to a tunnel current of STM is also proposed as a lithography resist preparation or exposure method.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、現在主
流となっているリソグラフィによる方法は、パターンの
作製、露光、現像、エッチング、と多段階の操作が必要
であるとともに、被加工材料が半導体ではなく金属であ
る場合、現状では異方性エッチングが困難であるため、
高アスペクト比の微細構造作製が難しいという問題があ
る。
However, the lithographic method, which is currently the mainstream, requires a multi-step operation of pattern formation, exposure, development and etching, and the material to be processed is not a semiconductor. If it is a metal, anisotropic etching is currently difficult,
There is a problem that it is difficult to manufacture a fine structure with a high aspect ratio.

【0006】また、FIBを用いた切削ではイオンの収
束を強めて解像度を上げようとするとイオン電流が激減
して加工速度が非常に小さくなってしまうという問題が
あるとともに、FIBでは切削・堆積ともに使用したイ
オン、例えば、Gaイオンによる汚染が発生するという
問題がある。
Further, in the cutting using the FIB, when an attempt is made to increase the resolution by strengthening the convergence of the ions, there is a problem that the ion current is drastically reduced and the processing speed becomes very small, and in the FIB, both cutting and deposition are performed. There is a problem that contamination with the used ions, for example, Ga ions occurs.

【0007】一方、EBを用いて蒸発させる方法では材
料の一部を残して他の部分を蒸発させようとすると多大
な時間がかかるという問題があり、また、EBを用いた
CVD法では、装置に比較的高い圧力の材料気体を導入
するため、材料気体あるいは装置内の残留気体の取り込
みによる汚染が発生するという問題がある。
On the other hand, in the method of vaporizing using EB, there is a problem that it takes a lot of time to vaporize the other portion while leaving a part of the material. Further, in the CVD method using EB, the apparatus is used. Since the material gas having a relatively high pressure is introduced into the device, there is a problem in that the material gas or the residual gas in the apparatus is taken in to cause contamination.

【0008】さらに、現在までに提案されているSTM
を用いた微細構造作製法の内、被加工材料の電界蒸発を
利用する方法は、EBによる蒸発と同様に材料の一部を
残そうとする場合に多大な時間がかかるという問題があ
る。
Furthermore, the STMs that have been proposed so far
Among the fine structure manufacturing methods using, the method utilizing electric field evaporation of the material to be processed has a problem that it takes a lot of time to leave a part of the material as in the case of evaporation by EB.

【0009】また、STMの探針材料を堆積させる方法
は探針が蒸発に伴って消耗するため、探針の状態に大き
く依存するトンネル電流の制御が困難になり、また、探
針の頻繁な交換が必要になるという問題がある。
Further, in the method of depositing the STM probe material, since the probe is consumed as it evaporates, it becomes difficult to control the tunnel current that largely depends on the state of the probe, and the probe is frequently used. There is a problem that it needs to be replaced.

【0010】また、STMを利用したEB−CVD法の
場合には、通常のEB−CVD法と同様の汚染の問題が
避けられないという問題がある。
Further, in the case of the EB-CVD method using STM, there is a problem that the same problem of contamination as in the normal EB-CVD method cannot be avoided.

【0011】また、STMを用いたリソグラフィパター
ンの形成では、多段階の操作が必要とされる点は通常の
リソグラフィと変わらないという問題があるとともに、
材料が金属である場合の問題点も同様である。
Further, in the formation of a lithographic pattern using STM, there is a problem in that multi-step operation is required, which is the same as in ordinary lithography.
The same applies to the problem when the material is metal.

【0012】したがって、本発明は、簡単な工程によっ
て微細な化合物・合金構造物を選択的に形成することを
目的とする。
Therefore, an object of the present invention is to selectively form a fine compound / alloy structure by a simple process.

【0013】[0013]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、ここで、図1を参照して本発明にお
ける課題を解決するための手段を説明する。 図1参照 上記の課題を解決するために、本発明は、化合物・合金
構造物の製造方法において、基板上に堆積させておいた
複数の材料物質2,3の直径1μm以下の領域を局所的
に加熱し、溶融させて化合物或いは合金のいずれかから
なる構造物6を形成することを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Here, the means for solving the problems in the present invention will be described with reference to FIG. In order to solve the above problems, the present invention is directed to a method for producing a compound / alloy structure, in which a plurality of material substances 2 and 3 deposited on a substrate are locally formed in a region having a diameter of 1 μm or less. It is characterized in that the structure 6 made of either a compound or an alloy is formed by heating and melting.

【0014】この様に、局所的な加熱を行うことによっ
てマスクレスで、任意の微細形状の所定の組成を有する
化合物或いは合金のいずれかからなる構造物6を選択的
に形成することが可能になる。
As described above, by locally heating, it is possible to selectively form a structure 6 made of a compound or an alloy having an arbitrary fine shape and a predetermined composition, without a mask. Become.

【0015】なお、この様な微細な構造物6のサイズ
は、リソグラフィによる加工が困難な、最大径として1
μm以下、より好適には100nm以下が好適である。
また、この場合、材料物質2,3は、基板上に直接堆積
させても良いし、或いは、基板上に下地1を介して堆積
させても良いものである。
The size of such a fine structure 6 has a maximum diameter of 1 which is difficult to process by lithography.
It is preferably μm or less, and more preferably 100 nm or less.
Further, in this case, the material substances 2 and 3 may be directly deposited on the substrate, or may be deposited on the substrate via the base 1.

【0016】また、構造物6上に、さらに、材料物質
2,3を堆積させて局所的加熱処理を行うことにより、
異種物質2,3が境界を接する微細ヘテロ接合等の構成
を形成することが可能になる。この場合、STM等の探
針4を利用する場合には、再加工前にSTMによって観
察を行なって構造物6の位置確認ができるため、再加工
時の位置合わせは容易になる。
Further, by depositing the material substances 2 and 3 on the structure 6 and performing the local heat treatment,
It is possible to form a structure such as a fine heterojunction in which different kinds of substances 2 and 3 are in contact with each other at their boundaries. In this case, when the probe 4 such as the STM is used, the position of the structure 6 can be confirmed by observing the STM before the re-machining, and thus the alignment during the re-machining becomes easy.

【0017】この場合の局所的加熱手段としては、ST
M等の探針4を利用したトンネル電流5、接触電流、或
いは、電界放出電流のいずれかを用いても良いし、電子
ビーム、レーザ光、或いは、シンクロトロン放射光のい
ずれかのエネルギービームを用いても良いものであり、
材料物質2,3に与えるエネルギーの大きさ、例えば、
印加する電流量、或いは、エネルギービームの場合に
は、ビーム自体のエネルギーとビーム数及び時間変化を
制御することによって、任意の形状・組成の構造物6を
形成することが可能になる。
The local heating means in this case is ST
Either tunnel current 5, contact current, or field emission current using the probe 4 such as M may be used, or an energy beam of electron beam, laser light, or synchrotron radiation light may be used. You can use it,
The amount of energy given to the materials 2 and 3, for example,
By controlling the amount of current applied, or in the case of an energy beam, the energy of the beam itself, the number of beams, and the change over time, it is possible to form a structure 6 having an arbitrary shape and composition.

【0018】この場合、材料物質2,3の成膜から加工
までの操作を高真空中で行なうことが可能であるので、
作製雰囲気に由来する汚染を避けることができ、また、
STM等の探針4を利用する場合には、材料を探針4か
らではなく基板上から供給するために探針4は消耗せ
ず、消耗に起因する問題を回避することができる。
In this case, since it is possible to perform the operations from film formation to processing of the material substances 2 and 3 in a high vacuum,
It is possible to avoid contamination caused by the manufacturing atmosphere,
When the probe 4 such as the STM is used, the probe 4 is not consumed because the material is supplied from the substrate, not from the probe 4, and the problem caused by the consumption can be avoided.

【0019】このように形成する構造物6としては、 I
II族元素からなる材料物質2,3とV族元素からなる材
料物質2,3を用いたIII-V族化合物半導体構造物、II
族元素からなる材料物質2,3とVI族元素からなる材料
物質2,3を用いた11−VI族化合物半導体構造物等の化
合物構造物、或いは、磁性金属或いは非磁性金属からな
る材料物質2,3を用いた非磁性合金構造物、強磁性合
金構造物、或いは、反強磁性合金構造物等の合金構造物
が典型的なものである。
As the structure 6 thus formed, I
III-V group compound semiconductor structure using materials 2 and 3 made of group II element and materials 2 and 3 made of group V element, II
A compound structure such as a 11-VI group compound semiconductor structure using the material substances 2 and 3 made of a group element and the material substances 2 and 3 made of a group VI element, or a material substance 2 made of a magnetic metal or a nonmagnetic metal , 3 are typical non-magnetic alloy structures, ferromagnetic alloy structures, or antiferromagnetic alloy structures.

【0020】また、複数の材料物質2,3の厚みの比を
変えることによって、構造物6の組成を任意に制御する
ことができ、それによって、任意の組成の混晶化合物半
導体構造物或いは合金構造物を形成することができる。
Further, the composition of the structure 6 can be arbitrarily controlled by changing the thickness ratio of the plurality of material substances 2 and 3, whereby a mixed crystal compound semiconductor structure or alloy having an arbitrary composition can be controlled. A structure can be formed.

【0021】また、材料物質2,3と形成された構造物
6との物理的あるいは化学的性質の違いを利用して、構
造物以外の不要部分を除去することにより、リソグラフ
ィ或いはEB等による選択蒸発法を用いることなく、簡
単なマスクレスのエッチング工程によって微細な構造物
6のみを任意の箇所に形成することができる。
Further, by utilizing the difference in the physical or chemical properties between the material substances 2 and 3 and the formed structure 6, unnecessary parts other than the structure are removed to select by lithography or EB. It is possible to form only the fine structure 6 at an arbitrary position by a simple maskless etching process without using an evaporation method.

【0022】[0022]

【発明の実施の形態】ここで、図2乃至図4を参照し
て、本発明の第1の実施の形態の微細ヘテロ接合構造の
製造工程を説明する。 図2(a)参照 まず、Al2 3 基板11上に真空蒸着法を用いて、厚
さが100nm以下、例えば、10nmのSb薄膜1
2、及び、厚さが100nm以下、例えば、10nmの
In薄膜13を順次堆積させて多層膜を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Now, a process of manufacturing a fine heterojunction structure according to a first embodiment of the present invention will be described with reference to FIGS. First, the Sb thin film 1 having a thickness of 100 nm or less, for example, 10 nm is formed on the Al 2 O 3 substrate 11 by using the vacuum deposition method.
2, and an In thin film 13 having a thickness of 100 nm or less, for example, 10 nm is sequentially deposited to form a multilayer film.

【0023】図2(b)参照 次いで、多層膜上にSTMの探針14をトンネル電流が
流れる程度近接させ、トンネル電流を局所的に流すこと
によって局所加熱してIn薄膜13及びSb薄膜12の
加熱箇所を溶融して合金化してInSbドット15を形
成する。この場合、InSbドット15の大きさはトン
ネル電流の電流量に依存するが、例えば、数μA程度流
すことによって、最大径が100nm以下、例えば、2
0〜30nmのサイズのInSbドット15が得られ
る。
Next, referring to FIG. 2B, the STM probe 14 is brought close to the multilayer film to the extent that a tunnel current flows, and the tunnel current is locally flown to locally heat the In thin film 13 and the Sb thin film 12. The heated portion is melted and alloyed to form the InSb dot 15. In this case, the size of the InSb dot 15 depends on the amount of tunneling current, but the maximum diameter is 100 nm or less, for example, 2 by flowing about several μA.
InSb dots 15 having a size of 0 to 30 nm are obtained.

【0024】図3(c)参照 次いで、再び、真空蒸着法を用いて、全面に、厚さが1
00nm以下、例えば、10nmのAl薄膜16を堆積
させる。
Next, referring to FIG. 3 (c), the thickness is reduced to 1 on the entire surface by using the vacuum evaporation method again.
An Al thin film 16 having a thickness of 00 nm or less, for example, 10 nm is deposited.

【0025】図3(d)参照 次いで、再び、InSbドット15に対応するAl薄膜
16上にSTMの探針14をトンネル電流が流れる程度
近接させ、トンネル電流を局所的に流すことによって局
所加熱してAl薄膜16及びInSbドット15の加熱
箇所を溶融して合金化してInAlSbドット17を形
成することによって、InAlSb/InSbヘテロ接
合を形成することができる。この場合、STMの探針1
4を利用しているので、再加工前にSTMによって観察
を行なってInSbドット15の位置確認ができるた
め、再加工時の位置合わせは容易になる。
Next, referring to FIG. 3D, again, the STM probe 14 is brought close to the Al thin film 16 corresponding to the InSb dot 15 to the extent that a tunnel current flows, and the tunnel current is locally passed to locally heat the tunnel current. An InAlSb / InSb heterojunction can be formed by melting and alloying the heated portions of the Al thin film 16 and the InSb dots 15 to form the InAlSb dots 17. In this case, the STM probe 1
Since the No. 4 is used, the position of the InSb dot 15 can be confirmed by observing with the STM before the reprocessing, and therefore the alignment at the time of the reprocessing becomes easy.

【0026】図4(f)参照 次いで、InAlSbドット17に対するエッチングレ
ートの小さな希塩酸からなるエッチング液を用いてエッ
チングすることによって、未反応のAl薄膜16及びI
n薄膜13を選択的に除去する。
Next, as shown in FIG. 4 (f), the unreacted Al thin films 16 and I are etched by etching with an etchant composed of dilute hydrochloric acid having a small etching rate for the InAlSb dots 17.
The n thin film 13 is selectively removed.

【0027】図4(g)参照 最後に、王水を用いて軽くエッチングすることによっ
て、未反応のSb薄膜12を除去することによって孤立
したInAlSb/InSbヘテロ接合を形成すること
ができる。なお、この場合、InAlSbドット17及
びInSbドット15の露出部もエッチングされること
になる。
Finally, referring to FIG. 4 (g), by lightly etching with aqua regia, the unreacted Sb thin film 12 is removed to form an isolated InAlSb / InSb heterojunction. In this case, the exposed portions of the InAlSb dots 17 and the InSb dots 15 are also etched.

【0028】この様に、本発明の第1の実施の形態にお
いては、STMの探針を用いてトンネル電流を用いて局
所的に加熱しているので、任意の箇所に微細なヘテロ接
合接合構造物を形成することが可能になる。
As described above, in the first embodiment of the present invention, since the STM probe is used to locally heat by using the tunnel current, a fine heterojunction junction structure is formed at an arbitrary position. It becomes possible to form objects.

【0029】なお、薄膜堆積時に、InとSbにSi等
のn型不純物をドープしておき、また、AlにZn等の
p型不純物をドープしておくことによって、pn接合ヘ
テロダイオードを形成することが可能になる。
During the thin film deposition, In and Sb are doped with an n-type impurity such as Si, and Al is doped with a p-type impurity such as Zn to form a pn junction hetero diode. It will be possible.

【0030】この場合、Al2 3 基板上にW等の高融
点金属配線パターンを設け、この高融点金属配線パター
ン上でInSbドットを形成することによって、pn接
合ヘテロダイオードの一方の電極とすることができる。
In this case, a refractory metal wiring pattern such as W is provided on the Al 2 O 3 substrate, and InSb dots are formed on the refractory metal wiring pattern to form one electrode of the pn junction hetero diode. be able to.

【0031】なお、他方の電極は、例えば、pn接合ヘ
テロダイオードを含む全面に再びAl薄膜を堆積させた
のち、STMの探針を移動させながらpn接合ヘテロダ
イオードに達するまで局所的加熱を繰り返してAlを溶
融・固化させることによって他の部分比べて厚いAl配
線パターンを形成することができ、次いで、希酸を用い
て軽くエッチングしてAl膜の残部を除去することによ
って他方の電極を形成することができる。この場合、A
l配線とW配線とが短絡しないように、InSbトッド
の形成箇所等を考慮する必要がある。
For the other electrode, for example, after an Al thin film is deposited again on the entire surface including the pn junction hetero diode, local heating is repeated until the pn junction hetero diode is reached while moving the STM probe. By melting and solidifying Al, it is possible to form an Al wiring pattern that is thicker than other portions, and then lightly etch with dilute acid to remove the rest of the Al film to form the other electrode. be able to. In this case, A
It is necessary to consider the formation location of the InSb tod and the like so that the 1 wiring and the W wiring are not short-circuited.

【0032】次に、図5を参照して、本発明の第2の実
施の形態の非磁性合金ドットの製造工程を説明する。 図5(a)参照 まず、Ta基板21上に真空蒸着法を用いて、厚さが1
00nm以下、例えば、12nmのCu薄膜22、及
び、厚さが100nm以下、例えば、8nmのNi薄膜
23を順次堆積させて多層膜を形成する。
Next, the manufacturing process of the non-magnetic alloy dot of the second embodiment of the present invention will be described with reference to FIG. First, referring to FIG. 5A, a Ta substrate 21 having a thickness of 1 is formed by a vacuum evaporation method.
A Cu thin film 22 having a thickness of 00 nm or less, for example, 12 nm, and a Ni thin film 23 having a thickness of 100 nm or less, for example, 8 nm are sequentially deposited to form a multilayer film.

【0033】図5(b)参照 次いで、多層膜上にSTMの探針24をトンネル電流が
流れる程度近接させ、トンネル電流を局所的に流すこと
によって局所加熱してNi薄膜23及びCu薄膜22の
加熱箇所を溶融して合金化してCu0.6 Ni0.4 ドット
25を形成する。
Next, referring to FIG. 5B, the STM probe 24 is brought close to the multilayer film to the extent that a tunnel current flows, and the tunnel current is locally flown to locally heat the Ni thin film 23 and the Cu thin film 22. The heated portions are melted and alloyed to form Cu 0.6 Ni 0.4 dots 25.

【0034】この様に、本発明の第2の実施の形態にお
いては、強磁性金属であるNi薄膜23中に非磁性合金
であるCu0.6 Ni0.4 ドット25を任意の位置に孤立
した状態で点在させることができる。なお、この合金ド
ットの組成比は、最初に堆積させたCu薄膜22とNi
薄膜23の膜厚比にほぼ依存することになる。
As described above, in the second embodiment of the present invention, the Cu 0.6 Ni 0.4 dots 25, which is a non-magnetic alloy, in the Ni thin film 23, which is a ferromagnetic metal, are isolated at arbitrary positions. Can be present. The composition ratio of this alloy dot is the same as that of the Cu thin film 22 and Ni that are deposited first.
It depends substantially on the film thickness ratio of the thin film 23.

【0035】次に、図6を参照して、本発明の第3の実
施の形態の強磁性合金ドットの製造工程を説明する。 図6(a)参照 まず、Ta基板31上に真空蒸着法を用いて、厚さが1
00nm以下、例えば、12nmのCu薄膜32、厚さ
が100nm以下、例えば、6nmのAl薄膜33、及
び、厚さが100nm以下、例えば、6nmのMn薄膜
34を順次堆積させて多層膜を形成する。
Next, with reference to FIG. 6, a manufacturing process of the ferromagnetic alloy dot according to the third embodiment of the present invention will be described. First, as shown in FIG. 6A, a Ta substrate 31 having a thickness of 1 is formed by vacuum deposition.
A Cu thin film 32 having a thickness of 00 nm or less, for example, 12 nm, an Al thin film 33 having a thickness of 100 nm or less, for example, 6 nm, and a Mn thin film 34 having a thickness of 100 nm or less, for example, 6 nm are sequentially deposited to form a multilayer film. .

【0036】図6(b)参照 次いで、多層膜上にSTMの探針35をトンネル電流が
流れる程度近接させ、トンネル電流を局所的に流すこと
によって局所加熱してMn薄膜34乃至Cu薄膜32の
加熱箇所を溶融して合金化することによってCu2 Al
Mnドット36を形成する。
Next, referring to FIG. 6B, the STM probe 35 is brought close to the multilayer film to the extent that a tunnel current flows, and the tunnel current is locally passed to locally heat the Mn thin film 34 to the Cu thin film 32. Cu 2 Al is formed by melting and alloying the heated parts.
The Mn dot 36 is formed.

【0037】この様に、本発明の第3の実施の形態にお
いては、非磁性金属であるCu薄膜32,Al薄膜3
3,Mn薄膜34中に強磁性合金であるCu2 AlMn
ドット36を任意の位置に孤立した状態で点在させるこ
とができる。なお、この場合には、Cu2 AlMnの組
成比に対応するように、堆積させるCu薄膜32,Al
薄膜33,Mn薄膜34の膜厚を設定する。
As described above, in the third embodiment of the present invention, the Cu thin film 32 and the Al thin film 3 which are nonmagnetic metals are used.
3, Mn thin film 34 in the ferromagnetic alloy Cu 2 AlMn
The dots 36 can be scattered in arbitrary positions in an isolated state. In this case, the Cu thin film 32 and Al to be deposited are deposited so as to correspond to the composition ratio of Cu 2 AlMn.
The film thicknesses of the thin film 33 and the Mn thin film 34 are set.

【0038】次に、図7を参照して、本発明の第4の実
施の形態の反強磁性合金ドットの製造工程を説明する。 図7(a)参照 まず、Ta基板41上に真空蒸着法を用いて、厚さが1
00nm以下、例えば、6nmのPt薄膜42、厚さが
100nm以下、例えば、6nmのPd薄膜43、及
び、厚さが100nm以下、例えば、12nmのMn薄
膜44を順次堆積させて多層膜を形成する。
Next, the manufacturing process of the antiferromagnetic alloy dots according to the fourth embodiment of the present invention will be described with reference to FIG. First, referring to FIG. 7A, a Ta substrate 41 having a thickness of 1 is formed by a vacuum evaporation method.
A Pt thin film 42 having a thickness of 00 nm or less, for example, 6 nm, a Pd thin film 43 having a thickness of 100 nm or less, for example, 6 nm, and a Mn thin film 44 having a thickness of 100 nm or less, for example, 12 nm are sequentially deposited to form a multilayer film. .

【0039】図7(b)参照 次いで、多層膜上にSTMの探針45をトンネル電流が
流れる程度近接させ、トンネル電流を局所的に流すこと
によって局所加熱してMn薄膜44乃至Pt薄膜42の
加熱箇所を溶融して合金化することによってPtPdM
2 ドット46を形成する。
Next, referring to FIG. 7B, the STM probe 45 is brought close to the multilayer film to the extent that a tunnel current flows, and the tunnel current is locally passed to locally heat the Mn thin film 44 to the Pt thin film 42. PtPdM by melting and alloying the heating points
The n 2 dot 46 is formed.

【0040】この様に、本発明の第4の実施の形態にお
いては、非磁性金属であるPt薄膜42,Pd薄膜4
3,Mn薄膜44中に反強磁性合金であるPtPdMn
2 ドット46を任意の位置に孤立した状態で点在させる
ことができる。なお、この場合も、PtPdMn2 の組
成比に対応するように、堆積させるPt薄膜42,Pd
薄膜43,Mn薄膜44の膜厚を設定する。
As described above, in the fourth embodiment of the present invention, the Pt thin film 42 and the Pd thin film 4 which are nonmagnetic metals are used.
3, PtPdMn which is an antiferromagnetic alloy in the Mn thin film 44
The two dots 46 can be scattered in arbitrary positions in an isolated state. In this case also, the Pt thin films 42 and Pd to be deposited are deposited so as to correspond to the composition ratio of PtPdMn 2.
The film thicknesses of the thin film 43 and the Mn thin film 44 are set.

【0041】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載した構成に限られる
ものではなく、各種の変更が可能である。例えば、上記
の各実施の形態の説明においては、多層膜を溶融するた
めにSTMの探針からのトンネル電流を用いているが、
トンネル電流に限られるものではなく、電界放出電流或
いは接触電流等を用いても良いものである。は言うまで
もない。
Although the respective embodiments of the present invention have been described above, the present invention is not limited to the configurations described in the respective embodiments, and various modifications can be made. For example, in the above description of each embodiment, the tunnel current from the STM probe is used to melt the multilayer film.
The current is not limited to the tunnel current, and a field emission current or a contact current may be used. Needless to say.

【0042】即ち、「トンネル電流」は、正負電極間に
夫々の電極を構成する材料の仕事関数を越えない程度の
電圧、例えば、5〜6V程度以下の電圧を印加すること
によって正負の電極間に形成されるポテンシャルバリア
をトンネルして流れるものであり、正負電極間は1nm
程度であり、1nmより離れると殆ど電流は流れなくな
る。
That is, the "tunnel current" is applied between the positive and negative electrodes by applying a voltage between the positive and negative electrodes that does not exceed the work function of the material forming each electrode, for example, a voltage of about 5 to 6 V or less. Tunnels through the potential barrier formed in the
The current is almost zero when the distance is more than 1 nm.

【0043】一方、「電界放出電流」は、正負電極間に
夫々の電極を構成する材料の仕事関数より大きな電圧を
印加して自由空間に放出される電子によるものであり、
印加する電圧を大きくすれば数nm〜μmの間隔でも電
流を流すことができるものであるが、印加電圧を高くし
過ぎると分解能が悪くなる。
On the other hand, the "field emission current" is due to the electrons emitted in the free space when a voltage larger than the work function of the material forming each electrode is applied between the positive and negative electrodes,
If the applied voltage is increased, a current can flow even at intervals of several nm to μm, but if the applied voltage is too high, the resolution becomes poor.

【0044】また、「接触電流」は、正負電極が接触し
た状態で、電子が電極間を移動する上でポテンシャルバ
リアがない状態で流れる電流であり、分解能は探針の接
触面積に依存するが、一般的には分解能が悪くなる。例
えば、構造物の寸法が数nm程度以上の場合には、接触
型AFM(原子間力顕微鏡)の高融点金属で構成された
探針を用いることが望ましい。
The "contact current" is a current that flows in the state where the positive and negative electrodes are in contact with each other and there is no potential barrier when electrons move between the electrodes, and the resolution depends on the contact area of the probe. , Generally, the resolution becomes poor. For example, when the dimension of the structure is about several nm or more, it is desirable to use a probe made of a refractory metal of a contact type AFM (atomic force microscope).

【0045】また、局所的に加熱手段は、この様な電流
に限られるものではなく、電子ビーム、レーザ光、或い
は、シンクロトロン放射光を用いても良いものであり、
構造物のサイズが比較的大きな場合に有効になる。
Further, the heating means locally is not limited to such an electric current, and electron beam, laser light or synchrotron radiation light may be used.
It is effective when the size of the structure is relatively large.

【0046】また、上記の第1の実施の形態において
は、未反応のSb薄膜の除去を王水を用いて行っている
が、真空中におけるArガス等の希ガスを用いたスパッ
タエッチングなどにより全体を軽くエッチングしても良
いものである。
In the first embodiment, the unreacted Sb thin film is removed by using aqua regia, but it may be removed by sputter etching using a rare gas such as Ar gas in a vacuum. The whole may be lightly etched.

【0047】また、上記の各実施の形態においては、二
元及び三元の化合物或いは合金を形成しているが、多層
膜を4層以上の構造にして四元以上の混晶化合物或いは
合金を形成しても良いものである。
In each of the above-mentioned embodiments, binary and ternary compounds or alloys are formed. However, the multi-layer film has a structure of four layers or more to form a mixed crystal compound or alloy of quaternary or more. It may be formed.

【0048】また、上記の各実施の形態においては、II
I-V族化合物半導体の製造工程として説明しているが、
III-V族化合物半導体に限られるものではなく、薄膜材
料としてHg及びCd等のII族元素と、Te等のVI族元
素を用いてHgCdTe等のII−VI族化合物半導体
を形成して良いものであり、さらには、他の族の化合物
半導体を形成しても良いものである。
In each of the above embodiments, II
Although it is described as a manufacturing process of the IV compound semiconductor,
The thin film material is not limited to III-V group compound semiconductors, and group II elements such as Hg and Cd and group VI elements such as Te may be used to form II-VI group compound semiconductors such as HgCdTe. Further, a compound semiconductor of another group may be formed.

【0049】ここで、再び図1を参照して、改めて本発
明の詳細な構成を説明する。 再び、図1参照 (付記1) 基板上に堆積させておいた複数の材料物質
2,3の直径1μm以下の領域を局所的に加熱し、溶融
させて化合物或いは合金のいずれかからなる構造物を形
成することを特徴とする化合物・合金構造物の製造方
法。 (付記2) 上記構造物6上に、さらに、材料物質2,
3を堆積させたのち、局所的加熱処理を行うことを特徴
とする付記1記載の化合物・合金構造物の製造方法。 (付記3) 上記複数の材料物質2,3を局所的に加熱
する工程において、トンネル電流5、接触電流、或い
は、電界放出電流のいずれかを用いることを特徴とする
付記1または2に記載の化合物・合金構造物の製造方
法。 (付記4) 上記複数の材料物質2,3を局所的に加熱
する工程において、エネルギービームの照射を用いるこ
とを特徴とする付記1または2に記載の化合物・合金構
造物の製造方法。 (付記5) 上記エネルギービームが、電子ビーム、レ
ーザ光、或いは、シンクロトロン放射光のいずれかであ
ることを特徴とする付記4記載の化合物・合金構造物の
製造方法。 (付記6) 上記複数の材料物質2,3が III族元素か
らなる材料物質2(3)とV族元素からなる材料物質3
(2)であり、上記構造物6がIII-V族化合物半導体構
造物であることを特徴とする付記1乃至5のいずれか1
に記載の化合物・合金構造物の製造方法。 (付記7) 上記複数の材料物質2,3がII族元素から
なる材料物質2(3)とVI族元素からなる材料物質3
(2)であり、上記構造物6が11−VI族化合物半導体構
造物であることを特徴とする付記1乃至5のいずれか1
に記載の化合物・合金構造物の製造方法。 (付記8) 上記複数の材料物質2,3は磁性金属或い
は非磁性金属からなり、且つ、上記構造物6が非磁性合
金構造物、強磁性合金構造物、或いは、反強磁性合金構
造物のいずれかであることを特徴とする付記1乃至5の
いずれか1に記載の化合物・合金構造物の製造方法。 (付記9) 上記複数の材料物質2,3の厚みの比を変
えることによって上記構造物6の組成を変化させること
を特徴とする付記1乃至8のいずれか1に記載の化合物
・合金構造物の製造方法。 (付記10) 上記構造物6の形成後に、上記材料物質
2,3と形成された前記構造物6との物理的あるいは化
学的性質の違いを利用して、前記構造物6以外の不要部
分を除去することを特徴とする付記1乃至9のいずれか
1に記載の化合物・合金構造物の製造方法。
Here, the detailed configuration of the present invention will be described again with reference to FIG. Again, see FIG. 1 (Appendix 1) A structure made of either a compound or an alloy by locally heating and melting a region having a diameter of 1 μm or less of a plurality of material substances 2 and 3 deposited on a substrate. A method for producing a compound / alloy structure, comprising: (Supplementary Note 2) On the structure 6, the material 2,
The method for producing a compound / alloy structure according to appendix 1, characterized in that after 3 is deposited, a local heat treatment is performed. (Supplementary Note 3) In the step of locally heating the plurality of material substances 2 and 3, any one of a tunnel current 5, a contact current, or a field emission current is used. Method for manufacturing compound / alloy structure. (Supplementary Note 4) The method for producing a compound / alloy structure according to Supplementary Note 1 or 2, wherein irradiation of an energy beam is used in the step of locally heating the plurality of material substances 2, 3. (Supplementary Note 5) The method for producing a compound / alloy structure according to Supplementary Note 4, wherein the energy beam is an electron beam, a laser beam, or synchrotron radiation. (Supplementary Note 6) The above-mentioned plurality of material substances 2 and 3 are material substances 2 (3) made of a group III element and material substance 3 made of a group V element.
(2) The structure 6 is a group III-V compound semiconductor structure, and the structure 6 is any one of appendices 1 to 5.
The method for producing the compound / alloy structure according to 1. (Supplementary Note 7) The above-mentioned plurality of material substances 2 and 3 are material substances 2 (3) made of a group II element and material substances 3 made of a group VI element.
(2), wherein the structure 6 is an 11-VI group compound semiconductor structure, any one of appendices 1 to 5
The method for producing the compound / alloy structure according to 1. (Supplementary Note 8) The plurality of material substances 2 and 3 are made of a magnetic metal or a nonmagnetic metal, and the structure 6 is a nonmagnetic alloy structure, a ferromagnetic alloy structure, or an antiferromagnetic alloy structure. 6. The method for producing a compound / alloy structure according to any one of appendices 1 to 5, which is any one of the above. (Supplementary Note 9) The compound / alloy structure according to any one of Supplementary Notes 1 to 8, wherein the composition of the structure 6 is changed by changing the thickness ratio of the plurality of material substances 2 and 3. Manufacturing method. (Supplementary Note 10) After the formation of the structure 6, by utilizing the difference in physical or chemical properties between the material substances 2 and 3 and the formed structure 6, unnecessary parts other than the structure 6 are removed. The method for producing the compound / alloy structure according to any one of appendices 1 to 9, characterized by removing the compound / alloy structure.

【0050】[0050]

【発明の効果】本発明によれば、材料物質の異なる多層
膜を形成したのち、局所的に加熱溶融させて合金化させ
ているので、電子デバイス・磁気デバイス等においてナ
ノメートルサイズ以上の任意の大きさの合金あるいは化
合物の微細な構造を、基板上に直接作製することが可能
となり、ひいては、電子デバイス・磁気デバイスのリソ
グラフィー限界を越えた超微細化に寄与するところが大
きい。
EFFECTS OF THE INVENTION According to the present invention, a multilayer film having different materials is formed and then locally heated and melted to be alloyed. It becomes possible to directly form a fine structure of an alloy or compound having a size on a substrate, and this contributes to ultra-miniaturization exceeding the lithography limit of electronic devices and magnetic devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a principle configuration of the present invention.

【図2】本発明の第1の実施の形態の途中までの製造工
程の説明図である。
FIG. 2 is an explanatory diagram of a manufacturing process up to the middle of the first embodiment of the present invention.

【図3】本発明の第1の実施の形態の図2以降の途中ま
での製造工程の説明図である。
FIG. 3 is an explanatory diagram of a manufacturing process up to the middle of FIG. 2 and subsequent steps of the first embodiment of the present invention.

【図4】本発明の第1の実施の形態の図3以降の製造工
程の説明図である。
FIG. 4 is an explanatory diagram of the manufacturing process after FIG. 3 of the first embodiment of the present invention.

【図5】本発明の第2の実施の形態の製造工程の説明図
である。
FIG. 5 is an explanatory diagram of a manufacturing process according to the second embodiment of the present invention.

【図6】本発明の第3の実施の形態の製造工程の説明図
である。
FIG. 6 is an explanatory diagram of a manufacturing process according to the third embodiment of the present invention.

【図7】本発明の第4の実施の形態の製造工程の説明図
である。
FIG. 7 is an explanatory diagram of a manufacturing process according to the fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 下地 2 材料物質 3 材料物質 4 探針 5 トンネル電流 6 構造物 11 Al2 3 基板 12 Sb薄膜 13 In薄膜 14 STMの探針 15 InSbドット 16 Al薄膜 17 InAlSbドット 21 Ta基板 22 Cu薄膜 23 Ni薄膜 24 STMの探針 25 Cu0.6 Ni0.4 ドット 31 Ta基板 32 Cu薄膜 33 Al薄膜 34 Mn薄膜 35 STMの探針 36 Cu2 AlMnドット 41 Ta基板 42 Pt薄膜 43 Pd薄膜 44 Mn薄膜 45 STMの探針 46 PtPdMn2 ドット1 Substrate 2 Material substance 3 Material substance 4 Probe 5 Tunnel current 6 Structure 11 Al 2 O 3 substrate 12 Sb thin film 13 In thin film 14 STM probe 15 InSb dot 16 Al thin film 17 InAlSb dot 21 Ta substrate 22 Cu thin film 23 Ni thin film 24 STM probe 25 Cu 0.6 Ni 0.4 dot 31 Ta substrate 32 Cu thin film 33 Al thin film 34 Mn thin film 35 STM probe 36 Cu 2 AlMn dot 41 Ta substrate 42 Pt thin film 43 Pd thin film 44 Mn thin film 45 STM Probe 46 PtPdMn 2 dots

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01J 37/30 H01J 37/30 Z H01L 21/28 ZNM H01L 21/28 ZNMK 29/12 29/91 H 29/861 29/14 (72)発明者 片岡 祐治 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 4M104 BB36 CC01 5C034 AA02 AA03 AA07 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01J 37/30 H01J 37/30 Z H01L 21/28 ZNM H01L 21/28 ZNMK 29/12 29/91 H 29 / 861 29/14 (72) Inventor Yuji Kataoka 4-1-1 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa F-term of Fujitsu Limited (reference) 4M104 BB36 CC01 5C034 AA02 AA03 AA07

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上に堆積させておいた複数の材料物
質の直径1μm以下の範囲を局所的に加熱し、溶融させ
て化合物或いは合金のいずれかからなる構造物を形成す
ることを特徴とする化合物・合金構造物の製造方法。
1. A structure in which a plurality of material substances deposited on a substrate are locally heated in a range of 1 μm or less in diameter and melted to form a structure made of either a compound or an alloy. Method for manufacturing compound / alloy structure.
【請求項2】 上記構造物上に、さらに、材料物質を堆
積させたのち、局所的加熱処理を行うことを特徴とする
請求項1記載の化合物・合金構造物の製造方法。
2. The method for producing a compound / alloy structure according to claim 1, further comprising depositing a material on the structure and then performing local heat treatment.
【請求項3】 上記複数の材料物質を局所的に加熱する
工程において、トンネル電流、接触電流、或いは、電界
放出電流のいずれかを用いることを特徴とする請求項1
または2に記載の化合物・合金構造物の製造方法。
3. A tunnel current, a contact current, or a field emission current is used in the step of locally heating the plurality of material substances.
Alternatively, the method for producing the compound / alloy structure according to item 2.
【請求項4】 上記複数の材料物質を局所的に加熱する
工程において、エネルギービームの照射を用いることを
特徴とする請求項1または2に記載の化合物・合金構造
物の製造方法。
4. The method for producing a compound / alloy structure according to claim 1, wherein irradiation of an energy beam is used in the step of locally heating the plurality of material substances.
【請求項5】 上記構造物の形成後に、上記材料物質と
形成された前記構造物との物理的あるいは化学的性質の
違いを利用して、前記構造物以外の不要部分を除去する
ことを特徴とする請求項1乃至4のいずれか1項に記載
の化合物・合金構造物の製造方法。
5. After the structure is formed, an unnecessary portion other than the structure is removed by utilizing a difference in physical or chemical properties between the material and the formed structure. The method for producing the compound / alloy structure according to any one of claims 1 to 4.
JP2002108779A 2002-04-11 2002-04-11 Method for producing compound / alloy structure Expired - Fee Related JP4331437B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002108779A JP4331437B2 (en) 2002-04-11 2002-04-11 Method for producing compound / alloy structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002108779A JP4331437B2 (en) 2002-04-11 2002-04-11 Method for producing compound / alloy structure

Publications (2)

Publication Number Publication Date
JP2003303953A true JP2003303953A (en) 2003-10-24
JP4331437B2 JP4331437B2 (en) 2009-09-16

Family

ID=29392425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002108779A Expired - Fee Related JP4331437B2 (en) 2002-04-11 2002-04-11 Method for producing compound / alloy structure

Country Status (1)

Country Link
JP (1) JP4331437B2 (en)

Also Published As

Publication number Publication date
JP4331437B2 (en) 2009-09-16

Similar Documents

Publication Publication Date Title
US20220102425A1 (en) Fabrication methods
Brodie et al. The physics of micro/nano-fabrication
US9070556B2 (en) Patterning of nanostructures
US9653309B2 (en) Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
Brodie et al. The physics of microfabrication
EP0372061B1 (en) Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams
KR20010075196A (en) Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography
CN111792622B (en) Water ice-based electron beam induced etching process
US6433346B1 (en) Electrostatic reticle chucks, charged-particle-beam microlithography apparatus and methods, and semiconductor-device manufacturing methods comprising same
Mühl et al. Parallel nanolithography in carbon layers with conductive imprint stamps
EP1829088B1 (en) Lift-off patterning processes employing energetically-stimulated local removal of solid-condensed-gas layers
Li et al. Nanofabrication on Si oxide with scanning tunneling microscope: Mechanism of the low-energy electron-stimulated reaction
JP4331437B2 (en) Method for producing compound / alloy structure
US20080105560A1 (en) Method for Preparing Nano Metallic Particles
US20140212641A1 (en) Process for producing 3-dimensional structure assembled from nanoparticles
Wada et al. The use of a Si-based resist system and Ti electrode for the fabrication of sub-10 nm metal-insulator-metal tunnel junctions
Olson et al. New method for fabricating ultra‐narrow metallic wires
Bischoff et al. Nanostructures by mass-separated FIB
JP2002299705A (en) Method of manufacturing tunnel junction having very small area
WO2003015145A1 (en) Micromachining method using ionbeam
KR101226076B1 (en) Fabrication of two-dimensional array of nano sized ferromagnets
Poppeller et al. Hot Electron Emission Lithography: a method for efficient large area e-beam projection
Reig et al. Microfabrication techniques
JP2006245023A (en) Method of manufacturing nano-gap electrode
JP2001326156A (en) Pattern-forming method, information storage media, and composite high vacuum apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140626

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees